JP4493450B2

JP4493450B2 - 充放電回路

Info

Publication number: JP4493450B2
Application number: JP2004262087A
Authority: JP
Inventors: 巌福士; 憲明岡田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-09-09
Filing date: 2004-09-09
Publication date: 2010-06-30
Anticipated expiration: 2024-09-09
Also published as: JP2006080836A

Description

本発明は、充放電回路に関する。

容量素子への充放電を行う充放電回路は、例えば、当該容量素子の両電極間電圧（充放電電圧）を三角波発振信号として出力する三角波発振回路に設けられる（例えば、以下に示す特許文献１の図１参照）。また、このような三角波発振回路は、例えば、スイッチングレギュレータ等におけるＰＷＭ（Pulse Width Modulation）制御に用いられる。

図５は、従来の充放電回路１００を有した三角波発振回路の構成を示す図である。
三角波発振回路は、充放電回路１００と、容量素子Ｃ１と、反転入力端子には容量素子Ｃ１の充放電電圧が印加されるとともに、非反転入力端子には第１の直流電源３０の基準電圧ＶＲＥＦ１又は第２の直流電源４０の基準電圧ＶＲＥＦ２（＜ＶＲＥＦ１）の一方がスイッチ５１を介して印加される比較器２０と、容量素子Ｃ１の充電電圧が基準電圧ＶＲＥＦ１を上回るとき基準電圧ＶＲＥＦ２を選択すべくスイッチ５１を切り替え、容量素子Ｃ１の放電電圧が基準電圧ＶＲＥＦ２を下回るとき基準電圧ＶＲＥＦ１を選択すべくスイッチ５１を切り替える充放電制御部５０と、を有する。また、比較器２０の比較出力がＮＰＮ型トランジスタＢ６のベース電極に供給される。

三角波発振回路は、容量素子Ｃ１の充電電圧が基準電圧ＶＲＥＦ１を上回るとき、基準電圧ＶＲＥＦ２を選択すべくスイッチ５１を切り替えるとともに、比較器２０の比較出力によってＮＰＮ型トランジスタＢ６を導通状態から非導通状態へと切り替える。この結果、容量素子Ｃ１への充電モードが放電モードへと切り替えられる。一方、容量素子Ｃ１の充電電圧が基準電圧ＶＲＥＦ２を下回るとき、基準電圧ＶＲＥＦ１を選択すべくスイッチ５１を切り替えるとともに、比較器２０の比較出力によってＮＰＮ型トランジスタＢ６を非導通状態から導通状態へと切り替える。この結果、容量素子Ｃ１への放電モードが充電モードへと切り替えられる。

なお、充放電回路１００は、ＰＮＰ型トランジスタＢ１、Ｂ２、Ｂ３で構成される第１のカレントミラー回路１１と、ＮＰＮ型トランジスタＢ４、Ｂ５で構成される第２のカレントミラー回路１２と、ＮＰＮ型トランジスタＢ６と、を有する。

第１のカレントミラー回路１１において、ＰＮＰ型トランジスタＢ１、Ｂ２、Ｂ３のエミッタ電極には夫々電源電圧ＶＣＣが印加されるとともに、ＰＮＰ型トランジスタＢ１、Ｂ２、Ｂ３のベース電極同士が夫々接続される。また、ＰＮＰ型トランジスタＢ１において、コレクタ電極が電流値Ｉの電流源を介して接地されており、さらに、ベース電極とコレクタ電極との間を接続（短絡）させた所謂ダイオード接続がなされる。

つまり、ＰＮＰ型トランジスタＢ１において、ベース電極とエミッタ電極の間にダイオード順方向電圧ＶＦ（ベース−エミッタ間電圧）が電流値Ｉの電流源によって生じることとなる。このため、ＰＮＰ型トランジスタＢ１のベース電極には、電源電圧ＶＣＣからＰＮＰ型トランジスタＢ１のベース−エミッタ間のダイオード順方向電圧ＶＦを差し引いた電圧（ＶＣＣ−ＶＦ）が印加されて、ＰＮＰ型トランジスタＢ１は導通状態となる。また、ＰＮＰ型トランジスタＢ２、Ｂ３のベース電極においても、ＰＮＰ型トランジスタＢ１のベース電極と同様に、電圧（ＶＣＣ−ＶＦ）が印加されて、夫々導通状態となる。この結果、ＰＮＰ型トランジスタＢ１のコレクタ電流は、ＰＮＰ型トランジスタＢ２、Ｂ３のコレクタ電流へと複製されることとなる。なお、ＰＮＰ型トランジスタＢ１、Ｂ２、Ｂ３のカレントミラー比を１：１：１とする場合には、ＰＮＰ型トランジスタＢ２、Ｂ３のコレクタ電流は、ＰＮＰ型トランジスタＢ１のコレクタ電流と同様な電流値Ｉとなる。

第２のカレントミラー回路１２において、ＮＰＮ型トランジスタＢ４、Ｂ５のエミッタ電極は接地されるともに、ＮＰＮ型トランジスタＢ４、Ｂ５のベース電極同士が夫々接続される。なお、ＮＰＮ型トランジスタＢ４では、コレクタ電極にはＰＮＰ型トランジスタＢ２のコレクタ電流に応じた一定の電流が供給されており、さらに、ＰＮＰ型トランジスタＢ１と同様に、ベース電極とコレクタ電極とのダイオード接続がなされる。また、ＮＰＮ型トランジスタＢ５において、容量素子Ｃ１への充放電を考慮しない場合には、コレクタ電極にはＰＮＰ型トランジスタＢ３から一定の電流値Ｉのコレクタ電流が供給される。

ＮＰＮ型トランジスタＢ４のコレクタ電極には、エミッタ電極が接地されたＮＰＮ型トランジスタＢ６のコレクタ電極が接続される。すなわち、ＮＰＮ型トランジスタＢ６が導通状態の場合、ＰＮＰ型トランジスタＢ２のコレクタ電流は、ＮＰＮ型トランジスタＢ６のコレクタ−エミッタ間の電流経路を流れ、ＮＰＮ型トランジスタＢ４、Ｂ５のベース電極には、ダイオード接続によって接地電位ＧＮＤが印加される。このため、ＮＰＮ型トランジスタＢ４、Ｂ５は非導通状態となる。一方、ＮＰＮ型トランジスタＢ６が非導通状態の場合、ＰＮＰ型トランジスタＢ２のコレクタ電流は、ＮＰＮ型トランジスタＢ４のコレクタ電極ならびにＮＰＮ型トランジスタＢ４、Ｂ５のベース電極に分配して流れる。この結果、ＮＰＮ型トランジスタＢ４は導通状態となり、ＰＮＰ型トランジスタＢ２による電流源から接地側への電流経路が形成されて、ＮＰＮ型トランジスタＢ４にはコレクタ電流が流れる。また、ＮＰＮ型トランジスタＢ５も導通状態となり、ＰＮＰ型トランジスタＢ３による電流源から接地側への電流経路が形成されて、ＮＰＮ型トランジスタＢ５にはコレクタ電流が流れる。なお、ＮＰＮ型トランジスタＢ４、Ｂ５のカレントミラー比を１：２とする場合には、ＮＰＮ型トランジスタＢ５に流れる電流は、ＮＰＮ型トランジスタＢ４に流れる電流の２倍の電流値２Ｉとなる。

すなわち、充放電回路１００において、ＮＰＮ型トランジスタＢ６が導通状態の場合には、ＮＰＮ型トランジスタＢ４、Ｂ５は夫々非導通状態となる。よって、ＰＮＰ型トランジスタＢ３の電流値Ｉのコレクタ電流が、ＰＮＰ型トランジスタＢ３のコレクタ電極とＮＰＮ型トランジスタＢ５のコレクタ電極との接続点を介して、当該接続点に一方の電極が接続されるとともに他方の電極が接地された容量素子Ｃ１へと流れ込み、容量素子Ｃ１への充電がなされるのである。一方、ＮＰＮ型トランジスタＢ６が非導通状態の場合には、ＮＰＮ型トランジスタＢ４、Ｂ５は夫々導通状態となり、ＮＰＮ型トランジスタＢ５には電流値２Ｉの電流が流れることとなる。そこで、ＮＰＮ型トランジスタＢ５には、Ｎ型トランジスタＢ３の電流値Ｉのコレクタ電流から供給されるとともに、予め充電しておいた容量素子Ｃ１から電流値Ｉの電流が、ＰＮＰ型トランジスタＢ３のコレクタ電極とＮＰＮ型トランジスタＢ５のコレクタ電極との接続点を介して供給される。この結果、容量素子Ｃ１の放電がなされるのである。
特開２００３−１３３９１５号公報

ところで、図５に示したような充放電回路１００では、図６に示すように、ＮＰＮ型トランジスタＢ４のコレクタ電極とサブストレート（基板）間には容量値Ｃ１ｃｓの寄生容量Ｃ２、ＮＰＮ型トランジスタＢ４のベース電極とエミッタ電極間には容量値Ｃ１ｂｅの寄生容量Ｃ３、ＮＰＮ型トランジスタＢ５のベース電極とエミッタ電極間には容量値Ｃ２ｂｅの寄生容量Ｃ４、が夫々生じることとなる。

ここで、比較器２０において容量素子Ｃ１の充電電圧が基準電圧ＶＲＥＦ１を上回るときには、充電モードから放電モードへと即座に切り替えるべく、スイッチ５１の切り替えに伴う所定の遅延時間が経過後、ＮＰＮ型トランジスタＢ６が比較器２０の比較出力に応じて導通状態から非導通状態へと即座に切り替えることが求められる。

しかしながら、ＮＰＮ型トランジスタＢ６の導通状態から非導通状態への切り替わりに際して、ＰＮＰ型トランジスタＢ２のコレクタ電流が、前述した寄生容量Ｃ２、Ｃ３、Ｃ４等の充電に用いられた後に、ＮＰＮ型トランジスタＢ４、Ｂ５夫々のベース電極に供給されて、容量素子Ｃ１の放電が開始される。すなわち、スイッチ５１の切り替えに伴う所定の遅延時間と、寄生容量Ｃ２、Ｃ３、Ｃ４等への充電時間との分、容量素子Ｃ１における充電モードから放電モードへの切り替わりの際に遅延が生じることとなる。

一方、比較器２０において容量素子Ｃ１の放電電圧が基準電圧ＶＲＥＦ２を下回るときには、放電モードから充電モードへと即座に切り替えるべく、スイッチ５１の切り替えに伴う所定の遅延時間が経過後、ＮＰＮ型トランジスタＢ６が比較器２０の比較出力に応じて非導通状態から導通状態へと即座に切り替えることが求められる。

しかしながら、ＮＰＮ型トランジスタＢ６の非導通状態から導通状態への切り替わりに際して、ＮＰＮ型トランジスタＢ４、Ｂ５夫々のベース電極には寄生容量Ｃ２、Ｃ３、Ｃ４等の充電電圧が印加された状態にある。そして、寄生容量Ｃ２、Ｃ３、Ｃ４等の先の充電に用いられた電流が、ＮＰＮ型トランジスタＢ６を介して放電がなされた後に、ＮＰＮ型トランジスタＢ４、Ｂ５夫々のベース電極に接地電位ＧＮＤが印加されて、容量素子Ｃ１の充電が開始されることとなる。すなわち、スイッチ５１の切り替えに伴う所定の遅延時間と、寄生容量Ｃ２、Ｃ３、Ｃ４等の放電時間との分、放電モードから充電モードへの切り替わりの際に遅延が生じることとなる。

このように、充電モードから放電モードへの切り替わりや、放電モードから充電モードへの切り替わりの際には、図７に示すように、寄生容量Ｃ２、Ｃ３、Ｃ４等への充放電に伴う遅延が生じていた。

さらに、充放電回路１００ひいては三角波発振回路の低消費電力化のために、第１のカレントミラー回路１１において生成される電流値Ｉを低減させる傾向にある。ここで、第１のカレントミラー回路１１において生成される電流値Ｉを低減させた場合、寄生容量Ｃ２、Ｃ３、Ｃ４等への充放電時間Ｔも長くなる。例えば、第１のカレントミラー回路１１において生成される定電流値Ｉを「１μＡ」、寄生容量Ｃ２、Ｃ３、Ｃ４等の合成容量値（Ｃ１ｃｓ＋Ｃ１ｂｅ＋Ｃ２ｂｅ）を「０．５ｐＦ」、ＮＰＮ型トランジスタＢ４、Ｂ５のベース−エミッタ間電圧Ｖｂｅを「０．７Ｖ」とした場合、寄生容量Ｃ２、Ｃ３、Ｃ４等への充放電時間Ｔは、「（Ｃ１ｃｓ＋Ｃ１ｂｅ＋Ｃ２ｂｅ）×Ｖｂｅ／Ｉ」の換算式によって「０．３５μｓ」となる。ここで、三角波発振信号の発振周波数を「２００ＫＨｚ」に設定した場合には、三角波発振信号の一周期は「５μｓ」となるため、寄生容量Ｃ２、Ｃ３、Ｃ４等への充放電時間「０．３５μｓ」が無視できない時間となっていた。

前述した課題を解決するための主たる本発明は、容量素子への充放電を行う充放電回路において、ダイオード接続された第１のトランジスタと第２のトランジスタの制御電極同士が接続されて構成されるカレントミラー回路と、前記第１のトランジスタへ第１の電流を供給する第１の電流源と、前記第２のトランジスタへ第２の電流を供給する第２の電流源と、前記第１のトランジスタの接地側に設けられ、前記第１のトランジスタを介した前記第１の電流源から接地側への電流経路を定常的に通電させるべく、導通状態にある第３のトランジスタと、前記第２のトランジスタの接地側に設けられ、前記第２のトランジスタを介した前記第２の電流源から接地側への電流経路を通電又は遮断させるべく、導通又は非導通状態に切り替わる第４のトランジスタと、を有しており、前記第４のトランジスタの導通又は非導通状態が切り替わることで、前記第２の電流源と前記第２のトランジスタとの接続点に一方の電極が接続されるとともに他方の電極が接地された前記容量素子に対して、前記第１の電流に応じて生成された前記第２のトランジスタに流れる第３の電流と、前記第２の電流と、に応じた充放電がなされること、とする。

また、前述した課題を解決するためのその他の主たる本発明は、容量素子への充放電を行う充放電回路において、ダイオード接続された第１のトランジスタと第２のトランジスタの制御電極同士が接続されて構成されるカレントミラー回路と、前記第１のトランジスタへ第１の電流を供給する第１の電流源と、前記第２のトランジスタへ第２の電流を供給する第２の電流源と、前記第１のトランジスタの接地側に設けられ、前記第１のトランジスタを介した前記第１の電流源から接地側への電流経路を通電又は遮断させるべく、導通又は非導通状態に切り替わる第３のトランジスタと、前記第２のトランジスタの接地側に設けられ、前記第２のトランジスタを介した前記第２の電流源から接地側への電流経路を定常的に通電させるべく、導通状態にある第４のトランジスタと、を有しており、前記第３のトランジスタの導通又は非導通状態が切り替わることで、前記第２の電流源と前記第２のトランジスタとの接続点に一方の電極が接続されるとともに他方の電極が接地された前記容量素子に対して、前記第１の電流に応じて生成された前記第２のトランジスタに流れる第３の電流と、前記第２の電流と、に応じた充放電がなされること、とする。

本発明によれば、寄生容量が与える影響を少なくした充放電回路を提供することができる。

＝＝＝第１の実施形態＝＝＝
図２を適宜参照しつつ、図１をもとに、本発明の第１の実施形態に係る充放電回路１０を有した三角波発振回路の構成ならびに動作を説明する。なお、図１に示す三角波発振回路において、図５に示した三角波発振回路と同様な構成については同一の符号を付してある。

＜構成＞
三角波発振回路は、半導体集積回路として提供されるものであり、充放電回路１０と、容量素子Ｃ１と、反転入力端子には容量素子Ｃ１の充放電電圧が印加されるとともに、非反転入力端子には第１の直流電源３０の基準電圧ＶＲＥＦ１又は第２の直流電源４０の基準電圧ＶＲＥＦ２（＜ＶＲＥＦ１）の一方がスイッチ５１を介して印加される比較器２０と、容量素子Ｃ１の充電電圧が基準電圧ＶＲＥＦ１を上回るとき基準電圧ＶＲＥＦ２を選択すべくスイッチ５１を切り替え、容量素子Ｃ１の放電電圧が基準電圧ＶＲＥＦ２を下回るとき基準電圧ＶＲＥＦ１を選択すべくスイッチ５１を切り替える充放電制御部５０と、を有する。また、比較器２０の比較出力は、ＮＰＮ型トランジスタＱ２のベース電極に供給されることとする。

三角波発振回路は、図２に示すように、容量素子Ｃ１の充電電圧が基準電圧ＶＲＥＦ１を上回るときには、基準電圧ＶＲＥＦ２を選択すべくスイッチ５１を切り替えるとともに、比較器２０の比較出力によってＮＰＮ型トランジスタＱ２を非導通状態から導通状態へと切り替える。この結果、容量素子Ｃ１への充電モードが放電モードへと切り替えられる。一方、容量素子Ｃ１の充電電圧が基準電圧ＶＲＥＦ２を下回るときには、基準電圧ＶＲＥＦ１を選択すべくスイッチ５１を切り替えるとともに、比較器２０の比較出力によってＮＰＮ型トランジスタＱ２を導通状態から非導通状態へと切り替える。この結果、容量素子Ｃ１への放電モードが充電モードへと切り替えられる。

充放電回路１０は、ＰＮＰ型トランジスタＢ１、Ｂ２、Ｂ３で構成される第１のカレントミラー回路１１と、ＮＰＮ型トランジスタＢ４、Ｂ５で構成される第２のカレントミラー回路１２と、ＮＰＮ型トランジスタＱ１、Ｑ２を有する。

第１のカレントミラー回路１１が有するＰＮＰ型トランジスタＢ２は、本願請求項１に記載の『第１の電流源』の一実施形態であり、第１のカレントミラー回路１１が有するＰＮＰ型トランジスタＢ３は、本願請求項１に記載の『第２の電流源』の一実施形態である。

第１のカレントミラー回路１１において、ＰＮＰ型トランジスタＢ１、Ｂ２、Ｂ３のエミッタ電極には夫々電源電圧ＶＣＣが印加されるとともに、ＰＮＰ型トランジスタＢ１、Ｂ２、Ｂ３のベース電極同士が夫々接続される。また、ＰＮＰ型トランジスタＢ１では、コレクタ電極が電流値Ｉの電流源を介して接地されており、さらに、ベース電極とコレクタ電極との間を接続（短絡）したダイオード接続がなされる。

第２のカレントミラー回路１２は、本願請求項１に記載の『カレントミラー回路』の一実施形態である。また、第２のカレントミラー回路１２におけるＮＰＮ型トランジスタＢ４は、本願請求項１に記載の『ダイオード接続された第１のトランジスタ』の一実施形態であり、第２のカレントミラー回路１２におけるＮＰＮ型トランジスタＢ５は、本願請求項１に記載の『第２のトランジスタ』の一実施形態である。

第２のカレントミラー回路１２において、ＮＰＮ型トランジスタＢ４、Ｂ５のベース電極（『制御電極』）同士が夫々接続される。なお、ＮＰＮ型トランジスタＢ４において、コレクタ電極にはＰＮＰ型トランジスタＢ２のコレクタ電流に応じた一定の電流が定常的に供給されており、さらに、ベース電極とコレクタ電極とのダイオード接続がなされる。また、ＮＰＮ型トランジスタＢ５において、容量素子Ｃ１への充放電を考慮しない場合、コレクタ電極にはＰＮＰ型トランジスタＢ３から一定の電流値Ｉのコレクタ電流が供給される。ここで、第２のカレントミラー回路１２のカレントミラー比を１：α（但し、αは２以上の整数）とし、ＮＰＮ型トランジスタＢ４に流れる電流値をＩとした場合、ＮＰＮ型トランジスタＢ５に流れる電流値はα×Ｉとなる。

また、第２のカレントミラー回路１２において、図６に示した従来の場合と同様に、ＮＰＮ型トランジスタＢ４のコレクタ電極とサブストレート（基板）間には容量値Ｃ１ｃｓの寄生容量Ｃ２、ＮＰＮ型トランジスタＢ４のベース電極とエミッタ電極間には容量値Ｃ１ｂｅの寄生容量Ｃ３、ＮＰＮ型トランジスタＢ５のベース電極とエミッタ電極間には容量値Ｃ２ｂｅの寄生容量Ｃ４、が夫々生じ得る。なお、これらの寄生容量Ｃ２、Ｃ３、Ｃ４等は、三角波発振回路を集積化した場合には、顕著に出現するものである。

ＮＰＮ型トランジスタＱ１は、本願請求項１に記載の『第３のトランジスタ』の一実施形態である。ＮＰＮ型トランジスタＱ１は、ＰＮＰ型トランジスタＢ２のコレクタ電流に応じたＮＰＮ型トランジスタＢ４のコレクタ電流がＮＰＮ型トランジスタＢ４のコレクタ−エミッタ路を経由して接地側へ流れるまでの電流経路を定常的に通電させるべく設けたものである。なお、ＮＰＮ型トランジスタＱ１において、コレクタ電極はＮＰＮ型トランジスタＢ４のエミッタ電極（接地側）と接続され、エミッタ電極は接地され、ベース電極には電源電圧ＶＣＣを印加させてＮＰＮ型トランジスタＱ１を定常的に導通状態とさせる。

なお、本願請求項１に記載の『第３のトランジスタ』は、ＮＰＮ型トランジスタＱ１に限定されるものではなく、例えば、Ｎ型ＭＯＳトランジスタを採用してもよい。この場合、Ｎ型ＭＯＳトランジスタにおいて、ドレイン電極はＮＰＮ型トランジスタＢ４のエミッタ電極（接地側）と接続され、ソース電極は接地され、ゲート電極には電源電圧ＶＣＣを印加させてＮＰＮ型トランジスタＱ１を定常的に導通状態とさせることとする。

ＮＰＮ型トランジスタＱ２は、本願請求項１に記載の『第４のトランジスタ』の一実施形態である。ＮＰＮ型トランジスタＱ２は、ＰＮＰ型トランジスタＢ３のコレクタ電流がＮＰＮ型トランジスタＢ５のコレクタ−エミッタ路を経由して接地側へ流れるまでの電流経路を通電又は遮断させるべく設けたものである。なお、ＮＰＮ型トランジスタＱ２において、コレクタ電極はＮＰＮ型トランジスタＢ５のエミッタ電極（接地側）と接続され、エミッタ電極は接地され、ベース電極には比較器２０の比較出力が供給される。よって、ＮＰＮ型トランジスタＱ２は、比較器２０の比較出力に応じて導通又は非導通状態に切り替わり、ＮＰＮ型トランジスタＢ５を介したＰＮＰ型トランジスタＢ３のコレクタ電流の電流経路を通電又は遮断させるのである。

＜動作＞
ＮＰＮ型トランジスタＱ２が非導通状態の場合の充放電回路１０の動作（充電モード）について説明する。この場合、ＰＮＰ型トランジスタＢ２のコレクタ電流は、ＮＰＮ型トランジスタＢ４のコレクタ電極ならびにＮＰＮ型トランジスタＢ４、Ｂ５のベース電極に分配して流れる。この結果、ＮＰＮ型トランジスタＢ４は導通状態となり、ＮＰＮ型トランジスタＢ４のコレクタ電極には一定の電流値であり一定方向の電流が定常的に流れ込むこととなる。一方、ＮＰＮ型トランジスタＱ２は非導通状態であるため、ＮＰＮ型トランジスタＢ５を介したＰＮＰ型トランジスタＢ３のコレクタ電流の電流経路が遮断された状態となる。この結果、ＰＮＰ型トランジスタＢ３の電流値Ｉのコレクタ電流が、ＰＮＰ型トランジスタＢ３のコレクタ電極とＮＰＮ型トランジスタＢ５のコレクタ電極との接続点を介して、当該接続点に一方の電極が接続されるとともに他方の電極が接地された容量素子Ｃ１へと流れ込み、容量素子Ｃ１への充電がなされるのである。

つぎに、ＮＰＮ型トランジスタＱ２が導通状態の場合の充放電回路１０の動作（放電モード）について説明する。この場合、ＮＰＮ型トランジスタＢ５を介したＰＮＰ型トランジスタＢ３のコレクタ電流の電流経路が通電された状態となり、ＮＰＮ型トランジスタＢ５には電流値α×Ｉの電流が流れる。この結果、容量素子Ｃ１から先の充電による電流値Ｉの電流が、容量素子Ｃ１から（α−１）×Ｉの放電がなされる速度で、ＰＮＰ型トランジスタＢ３のコレクタ電極とＮＰＮ型トランジスタＢ５のコレクタ電極との接続点を介して、ＮＰＮ型トランジスタＢ５のコレクタ電極へと流れ込み、容量素子Ｃ１からの放電がなされるのである。

つぎに、ＮＰＮ型トランジスタＱ２が非導通状態から導通状態へと切り替わる際の充放電回路１０の動作、すなわち、充電モードから放電モードへと切り替わる際の充放電回路１０の動作について説明する。まず、充電モードにおいて、ＮＰＮ型トランジスタＢ４のコレクタ電極、ＮＰＮ型トランジスタＢ４、Ｂ５夫々のベース電極には、ＰＮＰ型トランジスタＢ２のコレクタ電流に応じた一定の電流値且つ一定方向の電流が定常的に流れ込むこととなる。このため、寄生容量Ｃ２、Ｃ３、Ｃ４等が、定常的に充電された状態となる。

そして、比較器２０の比較出力に応じてＮＰＮ型トランジスタＱ２が非導通状態から導通状態へと切り替わる際、すなわち、充電モードから放電モードへと切り替わる際には、図７に示したような従来の場合における寄生容量Ｃ２、Ｃ３、Ｃ４等への充電時間を待たずに済み、図２に示すように、寄生容量Ｃ２、Ｃ３、Ｃ４等への充電時間に起因した遅延をなくすことができる。なお、図２に示す波形は、比較器２０における遅延を無視した場合である。

つぎに、ＮＰＮ型トランジスタＱ２が導通状態から非導通状態へと切り替わる際の充放電回路１０の動作、すなわち、放電モードから充電モードへと切り替わる際の充放電回路１０の動作について説明する。まず、放電モードにおいても、充電モードの場合と同様に、ＮＰＮ型トランジスタＢ４のコレクタ電極、ＮＰＮ型トランジスタＢ４、Ｂ５夫々のベース電極には、ＰＮＰ型トランジスタＢ２のコレクタ電流に応じた一定の電流値且つ一定方向の電流が定常的に流れ込むため、寄生容量Ｃ２、Ｃ３、Ｃ４等が定常的に充電された状態にある。

そして、比較器２０の比較出力に応じてＮＰＮ型トランジスタＱ２が導通状態から非導通状態へと切り替わる際、すなわち、放電モードから充電モードへと切り替わる際には、図７に示したような従来の場合における寄生容量Ｃ２、Ｃ３、Ｃ４等の放電時間を待たずに済み、図２に示すように、寄生容量Ｃ２、Ｃ３、Ｃ４等の放電時間に起因した遅延をなくすことができる。

このように、充放電回路１０によれば、従来、充放電の切り替わりの際に生じていた寄生容量Ｃ２、Ｃ３、Ｃ４等に起因した遅延をなくすことができる。また、低消費電力化のために、第１のカレントミラー回路１１において生成される電流値を低減させた場合にあっても、寄生容量Ｃ２、Ｃ３、Ｃ４等によって三角波発振信号の発振周波数や波高値のばらつきをなくすことができる。よって、数１００ＫＨｚ程度の三角波発振信号を、低消費電力化を実現しつつ、精度よく生成することが可能となる。

また、充放電回路１０は、ＰＮＰ型トランジスタＢ３のコレクタ電流と、ＰＮＰ型トランジスタＢ２のコレクタ電流に応じて生成されたＮＰＮ型トランジスタＢ５に流れる電流と、に応じて容量素子Ｃ１への充放電をなすものである。具体的には、充電モードでは、電流値ＩのＰＮＰ型トランジスタＢ３のコレクタ電流によって容量素子Ｃ１への充電がなされ、放電モードでは、予め充電しておいた容量素子Ｃ１から電流値Ｉの放電が、容量素子Ｃ１から電流値（α−１）×Ｉの放電がなされる速度で行われる。

そこで、ＰＮＰ型トランジスタＢ３のコレクタ電流の値と、ＮＰＮ型トランジスタＢ５に流れる電流の値との比を可変とさせることで、容量素子Ｃ１の充放電電圧波形における充電時と放電時夫々の傾きを可変とさせることができる。例えば、図２に示すように、カレントミラー比のαを「２」とした場合、放電モードにおいて、電流値Ｉ（＝（２−１）×Ｉ）の放電がなされる速度で行われる。よって、放電モードにおける放電速度は、充電モードにおける充電速度と同様な速度となるので、三角波発振信号は二等辺三角形状の波形となる。また、カレントミラー比のαを「１００」とした場合、放電モードにおいて、電流値９９Ｉ（＝（１００−１）×Ｉ）の放電がなされる速度で行われる。よって、放電モードにおける放電速度は、充電モードにおける充電速度の９９倍の速度となるので、三角波発振信号は鋸波状の波形となる。

＝＝＝第２の実施形態＝＝＝
図４を適宜参照しつつ、図３をもとに、本発明の第２の実施形態に係る充放電回路６０を有した三角波発振回路の構成ならびに動作を説明する。なお、図３に示す三角波発振回路において、図１及び図５に示した三角波発振回路と同様な構成については同一の符号を付してある。

＜構成＞
本発明の第２の実施形態に係る充放電回路６０において、図１に示した本発明の第１の実施形態に係る充放電回路１０の構成とは異なる点についてのみ説明する。

第１のカレントミラー回路１１において、ＰＮＰ型トランジスタＢ３に流れる電流の値は、ＰＮＰ型トランジスタＢ２に流れる電流の値に対して大きく設定する。例えば、ＰＮＰ型トランジスタＢ２、Ｂ３のカレントミラー比を１：２とする。また、第２のカレントミラー回路１２において、ＮＰＮ型トランジスタＢ５に流れる電流の値は、ＰＮＰ型トランジスタＢ３に流れる電流の値よりも小さく設定する。さらに、ＮＰＮ型トランジスタＢ５の直流増幅率ｈＦＥに応じて流れる電流の値は、ＰＮＰ型トランジスタＢ３に流れる電流よりも大きく設定する。例えば、ＮＰＮ型トランジスタＢ４、Ｂ５のカレントミラー比を１：１とし、ＮＰＮ型トランジスタＢ５の直流増幅率ｈＦＥを１００とする。

ＮＰＮ型トランジスタＱ３は、本願請求項５に記載の『第３のトランジスタ』の一実施形態である。ＮＰＮ型トランジスタＱ３は、ＰＮＰ型トランジスタＢ２のコレクタ電流がＮＰＮ型トランジスタＢ４のコレクタ−エミッタ路を経由して接地側へ流れるまでの電流経路を通電又は遮断させるべく設けたものである。なお、ＮＰＮ型トランジスタＱ３において、コレクタ電極はＮＰＮ型トランジスタＢ４のエミッタ電極（接地側）と接続され、エミッタ電極は接地され、ベース電極には比較器２０の比較出力が供給される。よって、ＮＰＮ型トランジスタＱ２は、比較器２０の比較出力に応じて導通又は非導通状態に切り替わり、ＮＰＮ型トランジスタＢ４を介したＰＮＰ型トランジスタＢ２のコレクタ電流の電流経路を通電又は遮断させるのである。

ＮＰＮ型トランジスタＱ４は、本願請求項５に記載の『第４のトランジスタ』の一実施形態である。ＮＰＮ型トランジスタＱ４は、ＰＮＰ型トランジスタＢ３のコレクタ電流に応じたＮＰＮ型トランジスタＢ５のコレクタ電流がＮＰＮ型トランジスタＢ５のコレクタ−エミッタ路を経由して接地側へ流れるまでの電流経路を定常的に通電させるべく設けたものである。なお、ＮＰＮ型トランジスタＱ４において、コレクタ電極はＮＰＮ型トランジスタＢ５のエミッタ電極（接地側）と接続され、エミッタ電極は接地され、ベース電極には電源電圧ＶＣＣを印加させてＮＰＮ型トランジスタＱ４を定常的に導通状態とさせる。

なお、本願請求項５に記載の『第４のトランジスタ』は、ＮＰＮ型トランジスタＱ４に限定されるものではなく、例えば、Ｎ型ＭＯＳトランジスタを採用してもよい。この場合、Ｎ型ＭＯＳトランジスタにおいて、ドレイン電極はＮＰＮ型トランジスタＢ５のエミッタ電極（接地側）と接続され、ソース電極は接地され、ゲート電極には電源電圧ＶＣＣを印加させてＮＰＮ型トランジスタＱ４を定常的に導通状態とさせることとする。

＜動作＞
ＮＰＮ型トランジスタＱ３が導通状態の場合の充放電回路１０の動作（充電モード）について説明する。この場合、ＮＰＮ型トランジスタＱ３は導通状態にあるため、ＮＰＮ型トランジスタＢ４を介したＰＮＰ型トランジスタＢ２のコレクタ電流の電流経路が定常的に通電された状態にある。また、ＰＮＰ型トランジスタＢ２のコレクタ電流は、ＮＰＮ型トランジスタＢ４のコレクタ電極ならびにＮＰＮ型トランジスタＢ４、Ｂ５のベース電極に分配して流れる。この結果、ＮＰＮ型トランジスタＢ４、Ｂ５は夫々導通状態となるとともに、第２のカレントミラー回路１２のカレントミラー比に応じて、ＮＰＮ型トランジスタＢ４、Ｂ５には夫々電流値Ｉの電流が流れることとなる。

なお、ＮＰＮ型トランジスタＱ４は定常的に導通された状態にあるため、ＮＰＮ型トランジスタＢ５を介したＰＮＰ型トランジスタＢ３のコレクタ電流の電流経路が定常的に通電された状態にある。よって、電流値２ＩのＰＮＰ型トランジスタＢ３のコレクタ電流が、ＮＰＮ型トランジスタＢ５のコレクタ電極と、容量素子Ｃ１の一方の電極夫々へ電流値Ｉ毎に分配されて流れる。この結果、電流値Ｉによる容量素子Ｃ１への充電がなされるのである。

つぎに、ＮＰＮ型トランジスタＱ３が非導通状態の場合の充放電回路１０の動作（放電モード）について説明する。この場合、ＮＰＮ型トランジスタＱ３は非導通状態であるため、ＮＰＮ型トランジスタＢ４を介したＰＮＰ型トランジスタＢ２のコレクタ電流の電流経路が遮断された状態となる。この結果、ＰＮＰ型トランジスタＢ２の電流値Ｉのコレクタ電流が、ＮＰＮ型トランジスタＢ５のベース電極へと流れ込み、ＮＰＮ型トランジスタＢ５は、ｈＦＥ（直流増幅率）×Ｉの電流が流れることとなる。

ここで、ＮＰＮ型トランジスタＱ４は定常的に導通された状態にあるため、ＮＰＮ型トランジスタＢ５を介したＰＮＰ型トランジスタＢ３のコレクタ電流の電流経路が定常的に通電された状態にある。よって、ＮＰＮ型トランジスタＢ５にｈＦＥ×Ｉの電流を流すべく、電流値２ＩのＰＮＰ型トランジスタＢ３のコレクタ電流とともに、予め充電しておいた容量素子Ｃ１から電流値Ｉの電流が、ＰＮＰ型トランジスタＢ３のコレクタ電極とＮＰＮ型トランジスタＢ５のコレクタ電極との接続点を介して、ＮＰＮ型トランジスタＢ５のコレクタ電極へと流れ込むこととなる。この結果、電流値Ｉによる容量素子Ｃ１からの放電が、容量素子Ｃ１から（ｈＦＥ−１）×Ｉの放電がなされる速度で行われる。

つぎに、ＮＰＮ型トランジスタＱ３が導通状態から非導通状態へと切り替わる際の充放電回路１０の動作、すなわち、充電モードから放電モードへと切り替わる際の充放電回路１０の動作について説明する。まず、充電モードにおいて、ＮＰＮ型トランジスタＢ４のコレクタ電極、ＮＰＮ型トランジスタＢ４、Ｂ５夫々のベース電極には、ＰＮＰ型トランジスタＢ２のコレクタ電流に応じた一定の電流値且つ一定方向の電流が定常的に流れ込むこととなる。このため、寄生容量Ｃ２、Ｃ３、Ｃ４等が、定常的に充電された状態となる。

そして、比較器２０の比較出力に応じてＮＰＮ型トランジスタＱ３が導通状態から非導通状態へと切り替わる際、すなわち、充電モードから放電モードへと切り替わる際には、図７に示したような従来の場合における寄生容量Ｃ２、Ｃ３、Ｃ４等への充電時間を待たずに済み、図４に示すように、寄生容量Ｃ２、Ｃ３、Ｃ４等への充電時間に起因した遅延をなくすことができる。なお、図４に示す波形は、比較器２０における遅延を無視した場合である。

つぎに、ＮＰＮ型トランジスタＱ３が非導通状態から導通状態へと切り替わる際の充放電回路１０の動作、すなわち、放電モードから充電モードへと切り替わる際の充放電回路１０の動作について説明する。まず、放電モードにおいても、充電モードの場合と同様に、ＮＰＮ型トランジスタＢ４のコレクタ電極、ＮＰＮ型トランジスタＢ４、Ｂ５夫々のベース電極には、ＰＮＰ型トランジスタＢ２のコレクタ電流に応じた一定の電流値且つ一定方向の電流が定常的に流れ込むため、寄生容量Ｃ２、Ｃ３、Ｃ４等が定常的に充電された状態にある。

そして、比較器２０の比較出力に応じてＮＰＮ型トランジスタＱ３が非導通状態から導通状態へと切り替わる際、すなわち、放電モードから充電モードへと切り替わる際には、図７に示したような従来の場合における寄生容量Ｃ２、Ｃ３、Ｃ４等の放電時間を待たずに済み、図２に示すように、寄生容量Ｃ２、Ｃ３、Ｃ４等の放電時間に起因した遅延をなくすことができる。

このように、充放電回路６０によれば、従来、充放電の切り替わりの際に生じていた寄生容量Ｃ２、Ｃ３、Ｃ４等に起因した遅延をなくすことができる。また、低消費電力化のために、第１のカレントミラー回路１１において生成される電流値を低減させた場合にあっても、寄生容量Ｃ２、Ｃ３、Ｃ４等によって三角波発振信号の発振周波数や波高値のばらつきがなくなる。よって、数１００ＫＨｚ程度の三角波発振信号を、低消費電力化を実現しつつ精度よく生成することが可能となる。

また、充放電回路６０において、ＰＮＰ型トランジスタＢ３のコレクタ電流の値と、ＮＰＮ型トランジスタＢ５に流れる電流の値との比を可変とさせることで、容量素子Ｃ１の充放電電圧波形における充電時と放電時夫々の傾きを可変とさせることができる。例えば、図４に示すように、ＮＰＮ型トランジスタＢ５のｈＦＥを「１００」とした場合、放電モードにおいて、電流値９８Ｉ（＝（１００−２）×Ｉ）の放電がなされる速度で行われる。よって、放電モードにおける放電速度は、充電モードにおける充電速度の９８倍の速度となるので、三角波発振信号は鋸波状の波形となる。また、ＮＰＮ型トランジスタＢ５のｈＦＥを「１００」よりも小さく設定した場合には、放電モードにおいて、「ｈＦＥ＝１００」の場合よりも放電速度が遅くなる。すなわち、三角波発振信号の放電時の傾きは緩やかになり、二等辺三角形状の波形へと近づいていくこととなる。

以上、本発明の実施形態について説明したが、前述した実施形態は、本発明の理解を容易にするためのものであって、本発明を限定して解釈するものではない。本発明は、その趣旨を逸脱することなく、変更／改良がなされ得るとともに、本発明にはその等価物も含まれる。

本発明の一実施形態に係る充放電回路を有した三角波発振回路の構成を示す図である。本発明の一実施形態に係る充放電電圧波形を示す図である。本発明の一実施形態に係る充放電回路を有した三角波発振回路の構成を示す図である。本発明の一実施形態に係る充放電電圧波形を示す図である。従来の充放電回路を有した三角波発振回路の構成を示す図である。本発明に係る寄生容量を説明する図である。従来の充放電電圧波形を示す図である。

符号の説明

１０、６０、１００充放電回路
１１第１のカレントミラー回路
１２第２のカレントミラー回路
２０比較器
３０第１の直流電源
４０第２の直流電源
５０充放電制御部
５１スイッチ
Ｂ１、Ｂ２、Ｂ３ＰＮＰ型トランジスタ
Ｂ４、Ｂ５、Ｂ６、Ｑ１、Ｑ２、Ｑ３、Ｑ４ＮＰＮ型トランジスタ
Ｃ１容量素子
Ｃ２、Ｃ３、Ｃ４寄生容量

Claims

容量素子への充放電を行う充放電回路において、
ダイオード接続された第１のトランジスタと第２のトランジスタの制御電極同士が接続されて構成されるカレントミラー回路と、
前記第１のトランジスタへ第１の電流を供給する第１の電流源と、
前記第２のトランジスタへ第２の電流を供給する第２の電流源と、
前記第１のトランジスタの接地側に設けられ、前記第１のトランジスタを介した前記第１の電流源から接地側への電流経路を定常的に通電させるべく、導通状態にある第３のトランジスタと、
前記第２のトランジスタの接地側に設けられ、前記第２のトランジスタを介した前記第２の電流源から接地側への電流経路を通電又は遮断させるべく、導通又は非導通状態に切り替わる第４のトランジスタと、を有しており、
前記第４のトランジスタの導通又は非導通状態が切り替わることで、
前記第２の電流源と前記第２のトランジスタとの接続点に一方の電極が接続されるとともに他方の電極が接地された前記容量素子に対して、
前記第１の電流に応じて生成された前記第２のトランジスタに流れる第３の電流と、前記第２の電流と、に応じた充放電がなされること、を特徴とする充放電回路。
前記容量素子と、一方の入力端子に前記容量素子の充放電電圧が印加されるとともに、他方の入力端子に第１の基準電圧又は前記第１の基準電圧よりレベルの低い第２の基準電圧が印加される比較器と、を有しており、さらに、前記比較器における前記容量素子の充放電電圧と前記第１又は前記第２の基準電圧との比較結果に応じて前記第４のトランジスタの導通又は非導通状態を切り替えて、前記容量素子の充放電電圧を発振信号として出力する発振回路に設けられること、を特徴とする請求項１に記載の充放電回路。
前記第２の電流と前記第３の電流との電流比を可変とさせることで、前記容量素子の充放電電圧波形における充電時と放電時夫々の傾きを可変とさせること、を特徴とする請求項１又は２に記載の充放電回路。
容量素子への充放電を行う充放電回路において、
ダイオード接続された第１のトランジスタと第２のトランジスタの制御電極同士が接続されて構成されるカレントミラー回路と、
前記第１のトランジスタへ第１の電流を供給する第１の電流源と、
前記第２のトランジスタへ第２の電流を供給する第２の電流源と、
前記第１のトランジスタの接地側に設けられ、前記第１のトランジスタを介した前記第１の電流源から接地側への電流経路を通電又は遮断させるべく、導通又は非導通状態に切り替わる第３のトランジスタと、
前記第２のトランジスタの接地側に設けられ、前記第２のトランジスタを介した前記第２の電流源から接地側への電流経路を定常的に通電させるべく、導通状態にある第４のトランジスタと、を有しており、
前記第３のトランジスタの導通又は非導通状態が切り替わることで、
前記第２の電流源と前記第２のトランジスタとの接続点に一方の電極が接続されるとともに他方の電極が接地された前記容量素子に対して、
前記第１の電流に応じて生成された前記第２のトランジスタに流れる第３の電流と、前記第２の電流と、に応じた充放電がなされること、を特徴とする充放電回路。
前記容量素子と、一方の入力端子に前記容量素子の充放電電圧が印加されるとともに、他方の入力端子に第１の基準電圧又は前記第１の基準電圧よりレベルの低い第２の基準電圧が印加される比較器と、を有しており、さらに、前記比較器における前記容量素子の充放電電圧と前記第１又は前記第２の基準電圧との比較結果に応じて前記第３のトランジスタの導通又は非導通状態を切り替えて、前記容量素子の充放電電圧を発振信号として出力する発振回路に設けられること、を特徴とする請求項４に記載の充放電回路。
前記第２の電流と前記第３の電流との電流比を可変とさせることで、前記容量素子の充放電電圧波形における充電時と放電時夫々の傾きを可変とさせること、を特徴とする請求項４又は５に記載の充放電回路。