JPS5933857B2 - デンアツケンシユツカイロ - Google Patents
デンアツケンシユツカイロInfo
- Publication number
- JPS5933857B2 JPS5933857B2 JP50129991A JP12999175A JPS5933857B2 JP S5933857 B2 JPS5933857 B2 JP S5933857B2 JP 50129991 A JP50129991 A JP 50129991A JP 12999175 A JP12999175 A JP 12999175A JP S5933857 B2 JPS5933857 B2 JP S5933857B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- collector
- battery
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は電源電圧を検出し、その値が所定の設定電圧以
下に降下した時にこの状態を記憶保持する電圧検出回路
に関するものである。
下に降下した時にこの状態を記憶保持する電圧検出回路
に関するものである。
かかる電圧検出回路として、第１図で示す回路がすでに
提案されている。第１図で示す電圧検出回路についてそ
の構成と動作を説明する。
提案されている。第１図で示す電圧検出回路についてそ
の構成と動作を説明する。
電圧が検出されるべきバッテリ１はスイッチ２を介して
バッテリの負荷３と電圧検出回路４に接続されている。
すなわちスイッチ２を閉じるとバッテリ電圧が負荷３と
電圧検出回路４に印加される。ところで電圧検出回路４
に印加された電圧は、定電圧素子５、抵抗６およびＴよ
りなる電圧分割手段で電圧分割され、Ａ点に得られる分
割電圧が抵抗８を介してトランジスタ９のベースに印加
される。またトランジスタ９のコレクタとコレクタ負荷
抵抗１口との接続点にトランジスタ１１のベースが接続
され、さらにトランジスタ１１のコレクタとコレクタ負
荷抵抗１２との接続点に出力端子１３が付設されている
。以上の構成からなる電圧検出回路において、たとえば
バッテリ電圧が定電圧素子５、抵抗６および７により設
定された設定電圧よりも高い場合にはトランジスタ９が
導通し、一方トランジスタ１１がしや断するため出力端
子１３にはバッテリ電圧が現われる。逆にバッテリ電圧
が設定電圧よりも低い場合にはトランジスタ９がしや断
、一方トランジスタ１１が導通するため、出力端子１３
の電圧はほぼ０ボルトとなる。ところでかかる回路にお
いて、バツテリ電圧にノイズが重畳されると、Ａ点に得
られる分割電圧にもノイズが重畳される。
バッテリの負荷３と電圧検出回路４に接続されている。
すなわちスイッチ２を閉じるとバッテリ電圧が負荷３と
電圧検出回路４に印加される。ところで電圧検出回路４
に印加された電圧は、定電圧素子５、抵抗６およびＴよ
りなる電圧分割手段で電圧分割され、Ａ点に得られる分
割電圧が抵抗８を介してトランジスタ９のベースに印加
される。またトランジスタ９のコレクタとコレクタ負荷
抵抗１口との接続点にトランジスタ１１のベースが接続
され、さらにトランジスタ１１のコレクタとコレクタ負
荷抵抗１２との接続点に出力端子１３が付設されている
。以上の構成からなる電圧検出回路において、たとえば
バッテリ電圧が定電圧素子５、抵抗６および７により設
定された設定電圧よりも高い場合にはトランジスタ９が
導通し、一方トランジスタ１１がしや断するため出力端
子１３にはバッテリ電圧が現われる。逆にバッテリ電圧
が設定電圧よりも低い場合にはトランジスタ９がしや断
、一方トランジスタ１１が導通するため、出力端子１３
の電圧はほぼ０ボルトとなる。ところでかかる回路にお
いて、バツテリ電圧にノイズが重畳されると、Ａ点に得
られる分割電圧にもノイズが重畳される。
この重畳されたノイズによつてトランジスタ９が導通し
や断１をくり返し、したがつてトランジスタ１１もトラ
ンジスタ９と逆の関係でスイツチ動作し、そのコレクタ
に付設された出力端子１３の出力電圧はバツテリと接地
電位（０Ｖ）との間で振動し、不安定なものとなる不都
合があつた。またバロテｌ川が消耗してその電圧が設定
電圧よりも低下したときに、バツテリの消耗を知らすべ
くかかる電圧検知回路が使用された場合において、上記
のバツテリ消耗が生じたときには出力端子１３の電圧を
ほマ０Ｖに保持しておく必要がある。しかしながら、バ
ツテリ電圧が一旦は設定電圧よりも低下はしたものの負
荷３の変動によりバツテリ１の電圧が設定電圧のレベル
近辺でこのレベルを中心として変動すると出力端子１３
の電圧がノイズ重畳時と同様にバツテリ電圧と接地電位
（ほマ０Ｖ）との間で振動するものとなり、バツテリの
消粍を正確に知らせることができなくなる不都合もあつ
た。本発明は上記の不都合を排除するべくなされたもの
で、バツテリ電圧が一旦は設定電圧よりも低下したもの
の、負荷の変動によつて設定電圧レベル近辺で変動し、
再度設定電圧よりも高くなつた場合にも出力をバツテリ
電圧が設定電圧よりも低下したときの状態に維持するこ
とができ、さらにノイズによる誤動作もなく、したがつ
てバツテリの消耗を正しく検知することのできる電圧検
知回路を提供するものである。
や断１をくり返し、したがつてトランジスタ１１もトラ
ンジスタ９と逆の関係でスイツチ動作し、そのコレクタ
に付設された出力端子１３の出力電圧はバツテリと接地
電位（０Ｖ）との間で振動し、不安定なものとなる不都
合があつた。またバロテｌ川が消耗してその電圧が設定
電圧よりも低下したときに、バツテリの消耗を知らすべ
くかかる電圧検知回路が使用された場合において、上記
のバツテリ消耗が生じたときには出力端子１３の電圧を
ほマ０Ｖに保持しておく必要がある。しかしながら、バ
ツテリ電圧が一旦は設定電圧よりも低下はしたものの負
荷３の変動によりバツテリ１の電圧が設定電圧のレベル
近辺でこのレベルを中心として変動すると出力端子１３
の電圧がノイズ重畳時と同様にバツテリ電圧と接地電位
（ほマ０Ｖ）との間で振動するものとなり、バツテリの
消粍を正確に知らせることができなくなる不都合もあつ
た。本発明は上記の不都合を排除するべくなされたもの
で、バツテリ電圧が一旦は設定電圧よりも低下したもの
の、負荷の変動によつて設定電圧レベル近辺で変動し、
再度設定電圧よりも高くなつた場合にも出力をバツテリ
電圧が設定電圧よりも低下したときの状態に維持するこ
とができ、さらにノイズによる誤動作もなく、したがつ
てバツテリの消耗を正しく検知することのできる電圧検
知回路を提供するものである。
以下に第２図および第３図を参照して本発明の電圧検出
回路とその動作について説明する。
回路とその動作について説明する。
第２図は本発明の電圧検出回路を示す図であり第１図で
示した従来の電圧検出回路とは、トランジスタ１１のベ
ースとエミツタとの間にノイズ吸収用のコンデンサ１４
が接続されている点ならびにトランジスタ１１のコレク
タと出力端子１３との間にフリツブフロツプ回路１５が
配置されている点で相違している。なお図示するフリツ
ブフロツプ回路はＮＡＮＤゲート１６と１７とによつて
形成されたＲ−Ｓフリツプフロツプ回路であり、ＮＡＮ
Ｄゲ゛一ト１６の入力としてトランジスタ１１のコレク
タに生じる信号が印加され、一方ＮＡＮＤゲート１７の
入力端子１８に初期状態を決定する信号が印加され、さ
らにＮＡＮＤゲート１６の出力端子に電圧検出回路の出
力端子１３が付設されている。
示した従来の電圧検出回路とは、トランジスタ１１のベ
ースとエミツタとの間にノイズ吸収用のコンデンサ１４
が接続されている点ならびにトランジスタ１１のコレク
タと出力端子１３との間にフリツブフロツプ回路１５が
配置されている点で相違している。なお図示するフリツ
ブフロツプ回路はＮＡＮＤゲート１６と１７とによつて
形成されたＲ−Ｓフリツプフロツプ回路であり、ＮＡＮ
Ｄゲ゛一ト１６の入力としてトランジスタ１１のコレク
タに生じる信号が印加され、一方ＮＡＮＤゲート１７の
入力端子１８に初期状態を決定する信号が印加され、さ
らにＮＡＮＤゲート１６の出力端子に電圧検出回路の出
力端子１３が付設されている。
以上の構成からなる本発明の電圧検出回路において電源
スイツチ２を投入した時刻Ｔ。
スイツチ２を投入した時刻Ｔ。
から〜いゲート１７の入力端子１８に第３図ａで示すよ
うにＴ。−Ｔ，の短かい期間で低レベルＬｌｔｌ以後は
高レベルＨの電圧が印加されるものとすると、バツテリ
１の電圧が設定電圧より大きい場合には第１図の回路と
同様トランジスタ９が導通し、方トランジスタ１１がし
や断するために、ＮＡＮＤゲー口６には第３図ｂで示す
高レベルＨの信号が加わり従つて出力端子１３には第３
図Ｃで示すように低レベルＬの信号が生じる。バツテリ
１の電圧が設定電圧より大きい伏態のときに、仮りに負
荷３の変動によりバツテリ１の電圧が短期間設定電圧よ
り低下しても、この期間がトランジスタ９がしや断して
コンデンサ１４への充電が開始し、充電電圧がトランジ
スタ１１のＶＢＥに達するまでの期間内にあれば、ＮＡ
ＮＤゲート１６へ印加される信号のレベルは変化せず、
出力端子１３の出力信号レベルは第３図Ｃで示したよう
に低レベルに保持される。
うにＴ。−Ｔ，の短かい期間で低レベルＬｌｔｌ以後は
高レベルＨの電圧が印加されるものとすると、バツテリ
１の電圧が設定電圧より大きい場合には第１図の回路と
同様トランジスタ９が導通し、方トランジスタ１１がし
や断するために、ＮＡＮＤゲー口６には第３図ｂで示す
高レベルＨの信号が加わり従つて出力端子１３には第３
図Ｃで示すように低レベルＬの信号が生じる。バツテリ
１の電圧が設定電圧より大きい伏態のときに、仮りに負
荷３の変動によりバツテリ１の電圧が短期間設定電圧よ
り低下しても、この期間がトランジスタ９がしや断して
コンデンサ１４への充電が開始し、充電電圧がトランジ
スタ１１のＶＢＥに達するまでの期間内にあれば、ＮＡ
ＮＤゲート１６へ印加される信号のレベルは変化せず、
出力端子１３の出力信号レベルは第３図Ｃで示したよう
に低レベルに保持される。
勿論ノイズがバツテリ電圧に重畳された場合にも同様の
動作によつて出力の安定化がはかられる。一方バツテリ
１が消耗し、その電圧が設定電圧よりも低いときには、
トランジスタ９がしや断するものの、トランジスタ１１
は抵抗１０を通して充電されるコンデンサ１４の端子電
圧（充電電圧）がトランジスタ１１のベースエミツタ間
電圧（ＶＢＥ）より低い時にはしや断し、一方端子電圧
がＶＢＥに達したところで導通するべく動作する。
動作によつて出力の安定化がはかられる。一方バツテリ
１が消耗し、その電圧が設定電圧よりも低いときには、
トランジスタ９がしや断するものの、トランジスタ１１
は抵抗１０を通して充電されるコンデンサ１４の端子電
圧（充電電圧）がトランジスタ１１のベースエミツタ間
電圧（ＶＢＥ）より低い時にはしや断し、一方端子電圧
がＶＢＥに達したところで導通するべく動作する。
したがつて、トランジスタ１１のコレクタ電位は第３図
ｄで示すようにコンデンサ１４の端子電圧がトランジス
タ１１のＶＢＥに達するまでの期間高レベルＨに維持さ
れ、その後低レベルＬとなる。第３図ｅは出力端子１３
の出力信号レベルを示し、出力信号レベルは抵抗１０を
通して充電されるコンデンサ１４の充電々圧がトランジ
スタ１１のベースエミツタ間電圧（約０．７）に達した
後に高レベルＨとなり、以後ＮＡＮＤゲート１６の入力
信号レベルにかかわらずＲ−Ｓフリツブフロツプの保持
機能により高レベルＨに保たれる。以上の説明から明ら
かなように本発明の電圧検出回路はコンデンサ１４を設
けることによつて、電圧検出の安定化をはかり、さらに
フリツプフロツプを付加することによりバツテリ電圧が
設定電圧以下になつた後、バツテリ電圧が変動してもバ
ツテリ電圧低下の検出結果を保持することが町能である
。
ｄで示すようにコンデンサ１４の端子電圧がトランジス
タ１１のＶＢＥに達するまでの期間高レベルＨに維持さ
れ、その後低レベルＬとなる。第３図ｅは出力端子１３
の出力信号レベルを示し、出力信号レベルは抵抗１０を
通して充電されるコンデンサ１４の充電々圧がトランジ
スタ１１のベースエミツタ間電圧（約０．７）に達した
後に高レベルＨとなり、以後ＮＡＮＤゲート１６の入力
信号レベルにかかわらずＲ−Ｓフリツブフロツプの保持
機能により高レベルＨに保たれる。以上の説明から明ら
かなように本発明の電圧検出回路はコンデンサ１４を設
けることによつて、電圧検出の安定化をはかり、さらに
フリツプフロツプを付加することによりバツテリ電圧が
設定電圧以下になつた後、バツテリ電圧が変動してもバ
ツテリ電圧低下の検出結果を保持することが町能である
。
したがつてかかる検出結果（信号）を、バツテリが消耗
してバツテリ漏液に至る前にバツテリの取り換えをうな
がす警報を発するための信号として利用するならば正し
く作動するバツテリ電圧監視装置を実現することができ
る。
してバツテリ漏液に至る前にバツテリの取り換えをうな
がす警報を発するための信号として利用するならば正し
く作動するバツテリ電圧監視装置を実現することができ
る。
第１図は従来の電圧検出回路を示す図。
第２図は本発明にかかる電圧検出回路を示す図。第３図
は本発明にかかる電圧検出回路の動作説明をするための
図である。１：バツテｌ八 ２：スイツチ、３：負荷、
４：電圧検出回路、５：定電圧素子、６，７：電圧分割
用抵抗、８：ベース抵抗、９，１１：トランジスタ、１
０，１２：コレクタ抵抗、１３：出力端子、１４：コン
デンサ、１５：フリツプフロツプ回路、１６，１７：Ｎ
ＡＮＤゲート、１８：セツト信号印加端子。
は本発明にかかる電圧検出回路の動作説明をするための
図である。１：バツテｌ八 ２：スイツチ、３：負荷、
４：電圧検出回路、５：定電圧素子、６，７：電圧分割
用抵抗、８：ベース抵抗、９，１１：トランジスタ、１
０，１２：コレクタ抵抗、１３：出力端子、１４：コン
デンサ、１５：フリツプフロツプ回路、１６，１７：Ｎ
ＡＮＤゲート、１８：セツト信号印加端子。
Claims (1)
- １ 定電圧素子を含み、電源電圧から基準電圧をうる基
準電圧発生手段、同手段で得られる基準電圧と電源電圧
を比較し前者が後者より高いとき、導通状態からしや断
状態へスイッチする電源電圧変動検出用の第１トランジ
スタ、同第１トランジスタのコレクタへベースが接続さ
れて駆動され、これとは逆の関係でスイッチ動作する第
２トランジスタを有するとともに、さらに前記第１トラ
ンジスタのコレクタと接地点との間に第１トランジスタ
のしや断でそのコレクタ抵抗を介して充電路が形成され
て充電されるコンデンサを接続し、また前記第２トラン
ジスタのコレクタにフリップフロップ回路を接続し、そ
の出力端子を電圧検知信号発生端子となし、前記第１の
トランジスタのしや断後前記コンデンサの充電電圧が前
記第２トランジスタのベースエミッタ間電圧に達するま
での間にわたり第２トランジスタがしや断状態に保持さ
れてなることを特徴とする電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50129991A JPS5933857B2 (ja) | 1975-10-28 | 1975-10-28 | デンアツケンシユツカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50129991A JPS5933857B2 (ja) | 1975-10-28 | 1975-10-28 | デンアツケンシユツカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5253469A JPS5253469A (en) | 1977-04-30 |
| JPS5933857B2 true JPS5933857B2 (ja) | 1984-08-18 |
Family
ID=15023439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50129991A Expired JPS5933857B2 (ja) | 1975-10-28 | 1975-10-28 | デンアツケンシユツカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933857B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200674U (ja) * | 1986-06-11 | 1987-12-21 | ||
| WO2020060016A1 (ko) * | 2018-09-20 | 2020-03-26 | 전남대학교 산학협력단 | 부분 계측 기반 전압 및 무효전력 제어를 위한 모선에서의 전압 예측 방법 및 그 프로그램 |
| US11404868B2 (en) | 2019-01-30 | 2022-08-02 | Korea Electric Power Corporation | Over-voltage prevention apparatus and method of distribution line connected with distributed generator |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2558332Y2 (ja) * | 1991-01-31 | 1997-12-24 | ミツミ電機株式会社 | 電圧監視回路 |
| US5933010A (en) * | 1998-01-13 | 1999-08-03 | Moreno; Gil G. | Device to detect charging condition of a storage battery |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917394A (ja) * | 1972-06-10 | 1974-02-15 |
-
1975
- 1975-10-28 JP JP50129991A patent/JPS5933857B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917394A (ja) * | 1972-06-10 | 1974-02-15 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200674U (ja) * | 1986-06-11 | 1987-12-21 | ||
| WO2020060016A1 (ko) * | 2018-09-20 | 2020-03-26 | 전남대학교 산학협력단 | 부분 계측 기반 전압 및 무효전력 제어를 위한 모선에서의 전압 예측 방법 및 그 프로그램 |
| US11404868B2 (en) | 2019-01-30 | 2022-08-02 | Korea Electric Power Corporation | Over-voltage prevention apparatus and method of distribution line connected with distributed generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5253469A (en) | 1977-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245167A (en) | Pulse generator for producing fixed width pulses | |
| US3969635A (en) | Voltage condition monitor | |
| US4463271A (en) | Transistor switching circuitry having hysteresis | |
| JPS5933857B2 (ja) | デンアツケンシユツカイロ | |
| US3641369A (en) | Semiconductor signal generating circuits | |
| US3015042A (en) | Pulse responsive circuit with storage means | |
| US3059177A (en) | Sensitive high impedance detector | |
| US3581120A (en) | Schmitt trigger circuit with variable hysteresis and insensitivity to temperature change | |
| US2935698A (en) | Oscillator | |
| JPH02284072A (ja) | 無線周波エネルギー検出回路 | |
| JPH01191064A (ja) | 電圧検出回路 | |
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| US2951949A (en) | Pulse integrator quantizer with single reset | |
| JPS5917892B2 (ja) | マルチバイブレ−タ | |
| JPS645384Y2 (ja) | ||
| US3388267A (en) | Bistable demodulator circuit | |
| JPS6359106A (ja) | パルス発生回路 | |
| JPS6016054B2 (ja) | リレ−駆動回路 | |
| JPH024526Y2 (ja) | ||
| JPS5831265Y2 (ja) | 火災警報装置 | |
| US3464017A (en) | Electrical square wave generating circuit | |
| JPH086674A (ja) | 電源検出回路 | |
| JPH0328388Y2 (ja) | ||
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPS6352490B2 (ja) |