JPH0216447B2 - - Google Patents
Info
- Publication number
- JPH0216447B2 JPH0216447B2 JP56168738A JP16873881A JPH0216447B2 JP H0216447 B2 JPH0216447 B2 JP H0216447B2 JP 56168738 A JP56168738 A JP 56168738A JP 16873881 A JP16873881 A JP 16873881A JP H0216447 B2 JPH0216447 B2 JP H0216447B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- inverting input
- input terminal
- differential amplifier
- damping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013016 damping Methods 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
本発明はダンピング回路に関するものである。
従来のこの種の回路の一例を示し説明すると、
この第１図は２つの圧力の差を検出して発信する
差圧発信器の一部を示す回路図である。図におい
て、BCは抵抗をブリツジ状に接続したブリツジ
回路で、このブリツジ回路BCには電源PSが印加
される。Ａは非反転入力端(+)がブリツジ回路
BCの一方の対角接続点に接続され、反転入力端
（−）はブリツジ回路BCの他方の対角接続点に接
続された差動増幅器である。Ｑはトランジスタ
で、そのエミツタはコンデンサＣを介して上記差
動増幅器Ａの反転入力端(-)に接続されると共
に、抵抗R2を介して上記ブリツジ回路BCに接続
され、コレクタは抵抗R3を介して上記ブリツジ
回路BCの定電流源CCS（コモン端子COM）に接
続され、ベースは抵抗R1を介して上記差動増幅
器Ａの出力端に接続されている。ここで、このコ
ンデンサＣはダンピング用のコンデンサである。
この第１図は２つの圧力の差を検出して発信する
差圧発信器の一部を示す回路図である。図におい
て、BCは抵抗をブリツジ状に接続したブリツジ
回路で、このブリツジ回路BCには電源PSが印加
される。Ａは非反転入力端(+)がブリツジ回路
BCの一方の対角接続点に接続され、反転入力端
（−）はブリツジ回路BCの他方の対角接続点に接
続された差動増幅器である。Ｑはトランジスタ
で、そのエミツタはコンデンサＣを介して上記差
動増幅器Ａの反転入力端(-)に接続されると共
に、抵抗R2を介して上記ブリツジ回路BCに接続
され、コレクタは抵抗R3を介して上記ブリツジ
回路BCの定電流源CCS（コモン端子COM）に接
続され、ベースは抵抗R1を介して上記差動増幅
器Ａの出力端に接続されている。ここで、このコ
ンデンサＣはダンピング用のコンデンサである。
このように構成された差圧発信器におけるダン
ピングはトランジスタＱのエミツタと差動増幅器
Ａの反転入力端(-)間にコンデンサＣまたはコン
デンサと抵抗の直列回路を接続することにより行
なわれる。
ピングはトランジスタＱのエミツタと差動増幅器
Ａの反転入力端(-)間にコンデンサＣまたはコン
デンサと抵抗の直列回路を接続することにより行
なわれる。
いま、差動増幅器Ａの非反転入力端(+)と反転
入力端(-)間に負方向のステツプ電圧出力がブリ
ツジ回路BCの出力として非反転入力端(+)の電
圧が反転入力端(-)に対し減る方向に与えられた
とする。この負方向のステツプ電圧出力は差動増
幅器Ａの出力V1とトランジスタＱのエミツタ端
子の電圧V2を負に向かわせようとする。
入力端(-)間に負方向のステツプ電圧出力がブリ
ツジ回路BCの出力として非反転入力端(+)の電
圧が反転入力端(-)に対し減る方向に与えられた
とする。この負方向のステツプ電圧出力は差動増
幅器Ａの出力V1とトランジスタＱのエミツタ端
子の電圧V2を負に向かわせようとする。
しかしながら、トランジスタＱのエミツタ端子
の電圧V2の変化はダンピングコンデンサＣを介
して差動増幅器Ａの反転入力端(-)に結合されて
いるため差動増幅器Ａに帰還される。ここで、コ
ンデンサと抵抗の直列回路の場合でも抵抗の抵抗
値は比較的小でダンピング電圧に殆んど減衰効果
をもたらさない。そして、この場合の抵抗は本質
安全の理由からのみ設けられているものである。
の電圧V2の変化はダンピングコンデンサＣを介
して差動増幅器Ａの反転入力端(-)に結合されて
いるため差動増幅器Ａに帰還される。ここで、コ
ンデンサと抵抗の直列回路の場合でも抵抗の抵抗
値は比較的小でダンピング電圧に殆んど減衰効果
をもたらさない。そして、この場合の抵抗は本質
安全の理由からのみ設けられているものである。
したがつて、トランジスタＱのエミツタ端子の
電圧V2が負になろうとすると、この負の変化は
直ちに差動増幅器Ａの反転入力端(-)に現われ、
電圧V1，V2を正方向に向わせようとする。そし
て、コンデンサＣは新たな信号レベルまで充電さ
れるので、この負のフイードバツク効果はゆつく
りと減少し、電圧V2は新たな信号までゆつくり
増大する。
電圧V2が負になろうとすると、この負の変化は
直ちに差動増幅器Ａの反転入力端(-)に現われ、
電圧V1，V2を正方向に向わせようとする。そし
て、コンデンサＣは新たな信号レベルまで充電さ
れるので、この負のフイードバツク効果はゆつく
りと減少し、電圧V2は新たな信号までゆつくり
増大する。
以上がダンピング回路の動作である。
そして、ダンピングコンデンサＣはダンピング
時定数用のコンデンサで、その時定数はブリツジ
等価抵抗とコンデンサＣの積で決まる。この回路
では、電源印加時コンデンサＣの両端に電位差が
あるため、コンデンサＣに 抵抗R2−コンデンサＣ−ブリツジ回路BC の経路を通して充電電流が流れ、トランジスタＱ
のベース電位が下がり、トランジスタＱのコレク
タ電流が増大する。
時定数用のコンデンサで、その時定数はブリツジ
等価抵抗とコンデンサＣの積で決まる。この回路
では、電源印加時コンデンサＣの両端に電位差が
あるため、コンデンサＣに 抵抗R2−コンデンサＣ−ブリツジ回路BC の経路を通して充電電流が流れ、トランジスタＱ
のベース電位が下がり、トランジスタＱのコレク
タ電流が増大する。
第２図は従来のダンピング回路の他の例の要部
を抽出して示した回路図で、可変ダンピング回路
の一例を示すものである。第２図において第１図
と同一符号のものは相当部分を示し、VRはトラ
ンジスタＱのエミツタとブリツジ回路BCとの間
に接続されたダンピング調整用の可変抵抗器で、
この可変抵抗器VRの可動子はコンデンサＣを介
して差動増幅器Ａの反転入力端(-)に接続されて
いる。
を抽出して示した回路図で、可変ダンピング回路
の一例を示すものである。第２図において第１図
と同一符号のものは相当部分を示し、VRはトラ
ンジスタＱのエミツタとブリツジ回路BCとの間
に接続されたダンピング調整用の可変抵抗器で、
この可変抵抗器VRの可動子はコンデンサＣを介
して差動増幅器Ａの反転入力端(-)に接続されて
いる。
このように構成された回路において、ダンピン
グ調整用可変抵抗器VRの可動子の移動によりコ
ンデンサＣの両端に電位差が発生し、コンデンサ
Ｃに充電電流が流れ、第１図に示す回路と同様
に、トランジスタＱのコレクタ電流が増大または
減少する。
グ調整用可変抵抗器VRの可動子の移動によりコ
ンデンサＣの両端に電位差が発生し、コンデンサ
Ｃに充電電流が流れ、第１図に示す回路と同様
に、トランジスタＱのコレクタ電流が増大または
減少する。
このように、この第１図および第２図に示すよ
うなダンピング回路においては、ダンピング用コ
ンデンサの両端に電位差があるため、電源投入時
に出力が上限に飽和し、平常値に安定するまで時
間がかかるという欠点があり、また、ダンピング
時定数の変更時に出力変動を生ずるというなどの
欠点があつた。
うなダンピング回路においては、ダンピング用コ
ンデンサの両端に電位差があるため、電源投入時
に出力が上限に飽和し、平常値に安定するまで時
間がかかるという欠点があり、また、ダンピング
時定数の変更時に出力変動を生ずるというなどの
欠点があつた。
本発明は以上の点に鑑み、このような問題を解
決すると共に、かかる欠点を除去すべくなされた
ダンピング回路を提供するもので、以下、図示す
る実施例によつてその構成等を詳細に説明する。
決すると共に、かかる欠点を除去すべくなされた
ダンピング回路を提供するもので、以下、図示す
る実施例によつてその構成等を詳細に説明する。
第３図は本発明によるダンピング回路の一実施
例を示す回路図で、説明に必要な部分のみを示
す。
例を示す回路図で、説明に必要な部分のみを示
す。
図において、Ａはブリツジ回路（第１図参照）
からのステツプ電圧出力を入力とする非反転入力
端(+)と反転入力端(-)を有する差動増幅器で、
その出力端は抵抗R1を介してトランジスタＱの
ベースに接続されている。そして、このトランジ
スタＱのエミツタはダンピング用のコンデンサＣ
を介して差動増幅器Ａの反転入力端(-)に接続さ
れると共に、抵抗R2と定電圧ダイオードZDを直
列に介してブリツジ回路に接続され、コレクタは
第３の抵抗R3を介してブリツジ回路に接続され
ている。
からのステツプ電圧出力を入力とする非反転入力
端(+)と反転入力端(-)を有する差動増幅器で、
その出力端は抵抗R1を介してトランジスタＱの
ベースに接続されている。そして、このトランジ
スタＱのエミツタはダンピング用のコンデンサＣ
を介して差動増幅器Ａの反転入力端(-)に接続さ
れると共に、抵抗R2と定電圧ダイオードZDを直
列に介してブリツジ回路に接続され、コレクタは
第３の抵抗R3を介してブリツジ回路に接続され
ている。
つぎにこの第３図に示す実施例の動作を説明す
る。まず、差動増幅器Ａの非反転入力端(+)と反
転入力端(-)間に負方向のステツプ電圧出力がブ
リツジ出力として非反転入力端(+)の電圧が反転
入力端(-)に対し減る方向に与えられると、前述
した第１図の場合と同様にこの負方向のステツプ
電圧出力は差動増幅器Ａの出力とトランジスタＱ
のエミツタ電圧を負に向わせようとする。
る。まず、差動増幅器Ａの非反転入力端(+)と反
転入力端(-)間に負方向のステツプ電圧出力がブ
リツジ出力として非反転入力端(+)の電圧が反転
入力端(-)に対し減る方向に与えられると、前述
した第１図の場合と同様にこの負方向のステツプ
電圧出力は差動増幅器Ａの出力とトランジスタＱ
のエミツタ電圧を負に向わせようとする。
しかるに、この第３図の実施例に示すように、
定電圧ダイオードZDを抵抗R2と直列に接続する
ことにより、電源PSの印加時にＡ点の電圧を下
げ、ダンピング用コンデンサＣの両端の電位差を
減少（あるいはなくし）させ、このダンピング用
コンデンサＣの充電電流を減少（あるいはなく
す）させて、トランジスタＱのベース電位の変動
を防ぐことができる。
定電圧ダイオードZDを抵抗R2と直列に接続する
ことにより、電源PSの印加時にＡ点の電圧を下
げ、ダンピング用コンデンサＣの両端の電位差を
減少（あるいはなくし）させ、このダンピング用
コンデンサＣの充電電流を減少（あるいはなく
す）させて、トランジスタＱのベース電位の変動
を防ぐことができる。
第４図は本発明の他の実施例を示す回路図で、
可変ダンピング回路の一例を示すものである。第
４図において第３図と同一部分には同一符号を付
して説明を省略する。第３図と異なる点は、差動
増幅器Ａの反転入力端(-)に可変抵抗器VRを接
続し、この可変抵抗器VRの可動子をダンピング
用のコンデンサＣを介してトランジスタＱのエミ
ツタと抵抗R2の接続点に接続したことにある。
可変ダンピング回路の一例を示すものである。第
４図において第３図と同一部分には同一符号を付
して説明を省略する。第３図と異なる点は、差動
増幅器Ａの反転入力端(-)に可変抵抗器VRを接
続し、この可変抵抗器VRの可動子をダンピング
用のコンデンサＣを介してトランジスタＱのエミ
ツタと抵抗R2の接続点に接続したことにある。
このように構成された回路において、可変抵抗
器VRは電圧降下が殆どないので、可動子を移動
させてもダンピング用コンデンサＣの両端の電位
は変化せず、トランジスタＱのコレクタ電流も変
化しない。また、定電圧ダイオードZDの効果は
第３図に示す実施例と同じである。
器VRは電圧降下が殆どないので、可動子を移動
させてもダンピング用コンデンサＣの両端の電位
は変化せず、トランジスタＱのコレクタ電流も変
化しない。また、定電圧ダイオードZDの効果は
第３図に示す実施例と同じである。
以上の説明から明らかなように、本発明によれ
ば、複雑な手段を用いることなく、トランジスタ
のエミツタ回路に定電圧ダイオードを接続し、ま
た、差動増幅器の反転入力端に可変抵抗器を接続
し、この可変抵抗器の可動子をダンピング用コン
デンサを介してトランジスタのエミツタに接続す
るという簡単な回路構成によつて、ダンピング用
コンデンサへの充電電流を減少（あるいはなく
す）させてトランジスタのベース電流の変動を防
ぐことができ、また、トランジスタのコレクタ電
流の変化を防止することができるので、実用上の
効果は極めて大である。
ば、複雑な手段を用いることなく、トランジスタ
のエミツタ回路に定電圧ダイオードを接続し、ま
た、差動増幅器の反転入力端に可変抵抗器を接続
し、この可変抵抗器の可動子をダンピング用コン
デンサを介してトランジスタのエミツタに接続す
るという簡単な回路構成によつて、ダンピング用
コンデンサへの充電電流を減少（あるいはなく
す）させてトランジスタのベース電流の変動を防
ぐことができ、また、トランジスタのコレクタ電
流の変化を防止することができるので、実用上の
効果は極めて大である。
そして、本発明を例えば差圧発信器に適用すれ
ば、ダンピング用コンデンサの両端に電位差がな
くなるため、ダンピング時定数変更時に出力変動
を生じないので、装置の性能を向上すると共に信
頼性を向上するという顕著な効果を発揮する。
ば、ダンピング用コンデンサの両端に電位差がな
くなるため、ダンピング時定数変更時に出力変動
を生じないので、装置の性能を向上すると共に信
頼性を向上するという顕著な効果を発揮する。
第１図および第２図は従来のダンピング回路の
例を示す回路図、第３図は本発明によるダンピン
グ回路の一実施例を示す回路図、第４図は本発明
の他の実施例を示す回路図である。 BC……ブリツジ回路、Ａ……差動増幅器、Ｑ
……トランジスタ、R1〜R3……抵抗、ZD……定
電圧ダイオード、VR……可変抵抗器。
例を示す回路図、第３図は本発明によるダンピン
グ回路の一実施例を示す回路図、第４図は本発明
の他の実施例を示す回路図である。 BC……ブリツジ回路、Ａ……差動増幅器、Ｑ
……トランジスタ、R1〜R3……抵抗、ZD……定
電圧ダイオード、VR……可変抵抗器。
Claims (1)
- 【特許請求の範囲】 １ ブリツジ回路からのステツプ電圧出力を入力
とする非反転入力端および反転入力端を有する差
動増幅器と、この差動増幅器の出力端に第１の抵
抗を介してベースが接続されエミツタがダンピン
グ用コンデンサを介して前記差動増幅器の反転入
力端に接続されると共に第２の抵抗と定電圧ダイ
オードを直列に介して前記ブリツジ回路に接続さ
れコレクタが第３の抵抗を介して前記ブリツジ回
路に接続されたトランジスタとを具備してなるダ
ンピング回路。 ２ ブリツジ回路からのステツプ電圧出力を入力
とする非反転入力端および反転入力端を有する差
動増幅器と、この差動増幅器の出力端に第１の抵
抗を介してベースが接続され、エミツタがダンピ
ング用コンデンサを介して前記差動増幅器の反転
入力端に接続された可変抵抗器の可動子に接続さ
れると共に第２の抵抗と定電圧ダイオードを直列
に介して前記ブリツジ回路に接続されコレクタが
第３の抵抗を介して前記ブリツジ回路に接続され
たトランジスタとを具備してなるダンピング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168738A JPS5872299A (ja) | 1981-10-23 | 1981-10-23 | ダンピング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168738A JPS5872299A (ja) | 1981-10-23 | 1981-10-23 | ダンピング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5872299A JPS5872299A (ja) | 1983-04-30 |
| JPH0216447B2 true JPH0216447B2 (ja) | 1990-04-17 |
Family
ID=15873494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56168738A Granted JPS5872299A (ja) | 1981-10-23 | 1981-10-23 | ダンピング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872299A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11534777B2 (en) | 2016-03-21 | 2022-12-27 | Exel Industries | Coating sprayer, method for assembling and disassembling |
-
1981
- 1981-10-23 JP JP56168738A patent/JPS5872299A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11534777B2 (en) | 2016-03-21 | 2022-12-27 | Exel Industries | Coating sprayer, method for assembling and disassembling |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5872299A (ja) | 1983-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779037A (en) | Dual input low dropout voltage regulator | |
| JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| JPH0216447B2 (ja) | ||
| US4314326A (en) | Rectifying circuit with zero correction | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JPH0213821B2 (ja) | ||
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JP2911977B2 (ja) | 発振回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0744248A (ja) | 定電圧回路 | |
| JPH0117877Y2 (ja) | ||
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JPS60141009A (ja) | パルス増幅回路 | |
| JPS61100013A (ja) | 自動利得制御増幅装置 | |
| JP3066803B2 (ja) | バイアス電源回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JP3275323B2 (ja) | 電子スイッチ | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0514063A (ja) | シヨツク音防止回路 | |
| JPH022545B2 (ja) | ||
| JPH0551208B2 (ja) | ||
| JPH02119309A (ja) | 発振回路 | |
| JPS5829888B2 (ja) | 利得制御回路 |