JPS5872299A - ダンピング回路 - Google Patents
ダンピング回路Info
- Publication number
- JPS5872299A JPS5872299A JP56168738A JP16873881A JPS5872299A JP S5872299 A JPS5872299 A JP S5872299A JP 56168738 A JP56168738 A JP 56168738A JP 16873881 A JP16873881 A JP 16873881A JP S5872299 A JPS5872299 A JP S5872299A
- Authority
- JP
- Japan
- Prior art keywords
- inverting input
- input terminal
- resistor
- differential amplifier
- damping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はダンピング回路に関するものである。
従来のこの種の回路の一例を示し説明すると、この第1
図は2つの圧力の差を検出して発信する差圧発信器の一
部を示す回路図である。図において、BCは抵抗をブリ
ッジ状に接続したブリッジ回路で、このブリッジ回路B
Cには電源Pgが印加される。Aは非反転入力端←)が
ブリッジ回路BCの一方の対角接続点に接続され、反転
入力端(→はブリッジ回路BCの他方の対角接続点に接
続された差動増幅器である。Qはトランジスタで、その
エミッタはコンデンサCを介して上記差動増幅器Aの反
転入力端(→に接続されると共に1抵抗R1を介して上
記ブリッジ回路BCK接続され、コレクタは抵抗R3を
介して上記ブリッジ回路BCの定電流源CC8(コモン
端子COM)に接続され、ペースは抵抗Rsを介して上
記差動増幅器Aの出力端に接続されている。ここで、こ
のコンデンサCはダンピング用のコンデンサである。
図は2つの圧力の差を検出して発信する差圧発信器の一
部を示す回路図である。図において、BCは抵抗をブリ
ッジ状に接続したブリッジ回路で、このブリッジ回路B
Cには電源Pgが印加される。Aは非反転入力端←)が
ブリッジ回路BCの一方の対角接続点に接続され、反転
入力端(→はブリッジ回路BCの他方の対角接続点に接
続された差動増幅器である。Qはトランジスタで、その
エミッタはコンデンサCを介して上記差動増幅器Aの反
転入力端(→に接続されると共に1抵抗R1を介して上
記ブリッジ回路BCK接続され、コレクタは抵抗R3を
介して上記ブリッジ回路BCの定電流源CC8(コモン
端子COM)に接続され、ペースは抵抗Rsを介して上
記差動増幅器Aの出力端に接続されている。ここで、こ
のコンデンサCはダンピング用のコンデンサである。
このように構成され九差圧発信器におけるダンピングは
トランジスタQのエミッタと差動増幅器Aの反転入力端
(0間にコンデンサCまたはコンデンサと抵抗の直列回
路を接続することKより行なわれる。
トランジスタQのエミッタと差動増幅器Aの反転入力端
(0間にコンデンサCまたはコンデンサと抵抗の直列回
路を接続することKより行なわれる。
いま、差動増幅器Aの非反転入力端←)と反転入力端(
0間に負方向のステップ電圧出力がブリッジ回路BCの
出力として非反転入力端←)の電圧が反転入力端OK対
し減る方向に与えられたとする。
0間に負方向のステップ電圧出力がブリッジ回路BCの
出力として非反転入力端←)の電圧が反転入力端OK対
し減る方向に与えられたとする。
この負方向のステップ電圧出力は差動増幅器Aの出力v
1とトランジスタQのエンツタ端子の電圧V!を負に向
かわせようとする2、 しかしながら、トランジスタQのエミッタ端子の電圧V
!の変化はダンピングコンデンサCを介して差動増幅器
Aの反転入力端(→に結合されているため差動増幅器A
に帰還される3、ここで、コンデンサと抵抗の直列回路
の場合でも抵抗の抵抗値は比較的小でダンピング電圧に
殆んど減衰効果をもたらさない。そして、この場合の抵
抗は本質安全の理由J−らのみ設けられているものであ
る□し1(つて、トランジスタQのエミッタ端子の電圧
V、が負になろうとすると、この負の変化は直ちに差動
増幅器Aの反転入力端(→に現われ、電圧V1.V怠を
正方向に向わせようとする。そして、コンデンサCは新
たな信号レベルまで充電されるので、この負のフィード
バック効果はゆっくりと減少し、電圧v1は新たな信号
までゆっくり増大する。
1とトランジスタQのエンツタ端子の電圧V!を負に向
かわせようとする2、 しかしながら、トランジスタQのエミッタ端子の電圧V
!の変化はダンピングコンデンサCを介して差動増幅器
Aの反転入力端(→に結合されているため差動増幅器A
に帰還される3、ここで、コンデンサと抵抗の直列回路
の場合でも抵抗の抵抗値は比較的小でダンピング電圧に
殆んど減衰効果をもたらさない。そして、この場合の抵
抗は本質安全の理由J−らのみ設けられているものであ
る□し1(つて、トランジスタQのエミッタ端子の電圧
V、が負になろうとすると、この負の変化は直ちに差動
増幅器Aの反転入力端(→に現われ、電圧V1.V怠を
正方向に向わせようとする。そして、コンデンサCは新
たな信号レベルまで充電されるので、この負のフィード
バック効果はゆっくりと減少し、電圧v1は新たな信号
までゆっくり増大する。
以上がダンピング回路の動作である。
そして1ダンピングコンデンサCはダンピング時定数用
のコンデンサで、その時定数はブリッジ等価抵抗とコン
デンサCの積で決まる。この回路では、電源印加時コン
デンサCの両端に電位差があるため、コンデンサCに 抵抗Rs−コンデンサC−ブリッジ回路にの経路を通し
て充電電流が流れ、トランジスタQのペース電位が下が
シ、トランジスタQのコレクタ電流が増大する。
のコンデンサで、その時定数はブリッジ等価抵抗とコン
デンサCの積で決まる。この回路では、電源印加時コン
デンサCの両端に電位差があるため、コンデンサCに 抵抗Rs−コンデンサC−ブリッジ回路にの経路を通し
て充電電流が流れ、トランジスタQのペース電位が下が
シ、トランジスタQのコレクタ電流が増大する。
第2図は従来のダンピング回路の他の例の要部を抽出し
て示した回路図で、可変ダンピング回路の一例を示すも
のである。第2図において第1図と同一符号のものは相
当部分を示し、VRはトランジスタQのエミッタとブリ
ッジ回路BCとの間に接続されたダンピング−薬用の可
使抵抗器で、この可変抵抗器VRの可動子はコンデンサ
Cを介して差動増幅器Aの反転入力端(→に接続されて
諭るっ このように構成された回路において、ダンピング調整用
可変抵抗器VRの可動子の移動にょ抄コ。
て示した回路図で、可変ダンピング回路の一例を示すも
のである。第2図において第1図と同一符号のものは相
当部分を示し、VRはトランジスタQのエミッタとブリ
ッジ回路BCとの間に接続されたダンピング−薬用の可
使抵抗器で、この可変抵抗器VRの可動子はコンデンサ
Cを介して差動増幅器Aの反転入力端(→に接続されて
諭るっ このように構成された回路において、ダンピング調整用
可変抵抗器VRの可動子の移動にょ抄コ。
ンデンサCの両端に電位差が発生し、コンデンサCに充
電電流が流れ、第1図に示す回路と同様K、トランジス
タQのコレクタ電流が増大または減少する。
電電流が流れ、第1図に示す回路と同様K、トランジス
タQのコレクタ電流が増大または減少する。
このように、この第1図および第2図に示すようなダン
ピング回路においてれ、ダンピング用コンデンサの両端
に電位差があるため、電源投入時に出力が上限に飽和し
、平常値に安定するまで時間がかかるという欠点があシ
、また、ダンピング時定数の貸更時に出力変動を生ずる
というなどの欠点があった。
ピング回路においてれ、ダンピング用コンデンサの両端
に電位差があるため、電源投入時に出力が上限に飽和し
、平常値に安定するまで時間がかかるという欠点があシ
、また、ダンピング時定数の貸更時に出力変動を生ずる
というなどの欠点があった。
本発明は以上の点に鑑み、このような問題を解決すると
共に、かかる欠点を除去すべくなされたダンピング回路
を提供するもので、以下、図示する実施例によってその
構成等を詳細に説明する。
共に、かかる欠点を除去すべくなされたダンピング回路
を提供するもので、以下、図示する実施例によってその
構成等を詳細に説明する。
第3図は本発明によるダンピング回路の一実施例を示す
回路図で、説明に必要な部分のみを示す。
回路図で、説明に必要な部分のみを示す。
図において、Aはブリッジ回路(第1図参照)からのス
テップ電圧出力を入力とする非反転入力端←)と反転入
力層(→を有する差動増幅器で、その出力端は抵抗R1
を介してトランジスタQのペースに接続されている。そ
して、このトランジスタQのエミッタはダンピング用の
コンデンサCを介して差動増幅器Aの反転入力端(→に
接続さ−れると共に、抵抗Rxと定電圧ダイオードZD
を直列に介してブリッジ回路に接続され、コレクタは第
3の抵抗R,を介してブリッジ回路に接続されている0 つぎに仁の第3図に示す実施例の動作を説明する。まず
、差動増幅器Aの非反転入力端←)と反転入力端(→間
に負方向のステップ電圧出力がブリッジ出力として非反
転入力端←)の電圧が反転入力端(→に対し減る方向に
与えられると、前述し九第1図の場合と同様にこの負方
向のステップ電圧出力は差動増幅器Aの出力とトランジ
スタQのエイツタ電圧を負に向わせようとする。
テップ電圧出力を入力とする非反転入力端←)と反転入
力層(→を有する差動増幅器で、その出力端は抵抗R1
を介してトランジスタQのペースに接続されている。そ
して、このトランジスタQのエミッタはダンピング用の
コンデンサCを介して差動増幅器Aの反転入力端(→に
接続さ−れると共に、抵抗Rxと定電圧ダイオードZD
を直列に介してブリッジ回路に接続され、コレクタは第
3の抵抗R,を介してブリッジ回路に接続されている0 つぎに仁の第3図に示す実施例の動作を説明する。まず
、差動増幅器Aの非反転入力端←)と反転入力端(→間
に負方向のステップ電圧出力がブリッジ出力として非反
転入力端←)の電圧が反転入力端(→に対し減る方向に
与えられると、前述し九第1図の場合と同様にこの負方
向のステップ電圧出力は差動増幅器Aの出力とトランジ
スタQのエイツタ電圧を負に向わせようとする。
しかるに、この第3図の実施例に示すようK、定電圧ダ
イオードZDを抵抗R,と直列に接続することによシ、
電源Pgの印加時にA点の電圧を下げ、ダンピング用コ
ンデンサCの両端の電位差を減少(あるいはなくシ)さ
せ、このダンピング用コンデンサCの充電電流を減少(
あるいはなくす)させて、トランジスタQのペース電位
の変動を防ぐことができる、 第4図は本発明の他の実施例を示す回路図で、可変ダン
ピング回路の一例を示すものである。第4図において第
3図と同一部分には同一符号を付して説明を省略する。
イオードZDを抵抗R,と直列に接続することによシ、
電源Pgの印加時にA点の電圧を下げ、ダンピング用コ
ンデンサCの両端の電位差を減少(あるいはなくシ)さ
せ、このダンピング用コンデンサCの充電電流を減少(
あるいはなくす)させて、トランジスタQのペース電位
の変動を防ぐことができる、 第4図は本発明の他の実施例を示す回路図で、可変ダン
ピング回路の一例を示すものである。第4図において第
3図と同一部分には同一符号を付して説明を省略する。
第3図と異なる点は、差動増幅器Aの反転入力端(−j
K可変抵抗器VRを接続し、この可変抵抗器VRの可動
子をダンピング用のコンデンサCを介してトランジスタ
Qのニオツタと抵抗Rmの接続点に接続したことにある
。
K可変抵抗器VRを接続し、この可変抵抗器VRの可動
子をダンピング用のコンデンサCを介してトランジスタ
Qのニオツタと抵抗Rmの接続点に接続したことにある
。
このように構成された回路において、可変抵抗°器VR
は電圧降下が殆どないので、可動子を移動させてもダン
ピング用コンデンサCの両端の電位は変化せず、トラン
ジスタQのコレクタ電流も変化しない。を九、定電圧ダ
イオードZDの効果は第3図に示す実施例と同じである
。
は電圧降下が殆どないので、可動子を移動させてもダン
ピング用コンデンサCの両端の電位は変化せず、トラン
ジスタQのコレクタ電流も変化しない。を九、定電圧ダ
イオードZDの効果は第3図に示す実施例と同じである
。
以上の説明から明らか麦ように、本発明によれ)
Claims (2)
- (1)ブリッジ回路からのステップ電圧出力を入力とす
る非反転入力端および反転入力端を有する差動増幅器と
、との差動増幅器の出力端に第1の抵抗を介してペース
が接続されエミッタがダンピング用コンデンサを介して
前記差動増幅器の反転入力端に接続されると共に第2の
抵抗と定電圧ダイオードを直列に介して前記ブリッジ回
路に接続されコレクタが第3の抵抗を介して前記ブリッ
ジ回路に接続されたトランジスタとを具備して表るダン
ピング回路。 - (2)ブリッジ回路からのステップ電圧出力を入力とす
る非反転入力端および反転入力端を有する差動増幅器と
、との差動増幅器の出力端に第1の抵抗を介してペース
が接続され、エミッタがダンピング用コンデンサを介し
て前記差動増幅器の反転入力端に接続された可変抵抗器
の可動子に接続されると共に第2の抵抗と定電圧ダイオ
ードを直列に1 介して前記ブリッジ回路に接続されコ
レクタが第3の抵抗を介して前記ブリッジ回路に接続さ
れたトランジスタとを具備してなるダンピング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56168738A JPS5872299A (ja) | 1981-10-23 | 1981-10-23 | ダンピング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56168738A JPS5872299A (ja) | 1981-10-23 | 1981-10-23 | ダンピング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5872299A true JPS5872299A (ja) | 1983-04-30 |
JPH0216447B2 JPH0216447B2 (ja) | 1990-04-17 |
Family
ID=15873494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56168738A Granted JPS5872299A (ja) | 1981-10-23 | 1981-10-23 | ダンピング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5872299A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3048896B1 (fr) | 2016-03-21 | 2018-04-13 | Exel Industries | Pulverisateur de produit de revetement, procede de montage et de demontage |
-
1981
- 1981-10-23 JP JP56168738A patent/JPS5872299A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0216447B2 (ja) | 1990-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02238365A (ja) | フローセンサ用の温度補償回路 | |
JP2643813B2 (ja) | 安定化電源回路 | |
JPS5872299A (ja) | ダンピング回路 | |
JPS631454Y2 (ja) | ||
US4340865A (en) | Electric amplifier circuits that respond to an input signal of either polarity to produce an output signal having a polarity corresponding to that of the input signal | |
JPS5928285B2 (ja) | 位相反転回路 | |
JPS632888Y2 (ja) | ||
JPH0231411B2 (ja) | ||
JPS5816366B2 (ja) | レベルシフトカイロ | |
JPS6237176Y2 (ja) | ||
JPH0328603Y2 (ja) | ||
JPH0117877Y2 (ja) | ||
JP2607296B2 (ja) | 直流モータの速度制御回路 | |
JPS6341839Y2 (ja) | ||
JPH0125284Y2 (ja) | ||
JPS6235268A (ja) | 電流検出回路 | |
JPH01305609A (ja) | 出力回路 | |
JPS627793B2 (ja) | ||
JPS61263306A (ja) | ヒステリシス・コンパレ−タ回路 | |
JPH0357648B2 (ja) | ||
JPH022545B2 (ja) | ||
JPS60113159A (ja) | 半導体集積回路装置 | |
JPH0695105B2 (ja) | 線路電流検出回路 | |
JPS61116989A (ja) | 直流モ−タの速度制御装置 | |
JPS60246087A (ja) | 磁気バブルメモリ装置 |