JPH05288605A - フォトダイオードのバイアス回路 - Google Patents
フォトダイオードのバイアス回路Info
- Publication number
- JPH05288605A JPH05288605A JP4118197A JP11819792A JPH05288605A JP H05288605 A JPH05288605 A JP H05288605A JP 4118197 A JP4118197 A JP 4118197A JP 11819792 A JP11819792 A JP 11819792A JP H05288605 A JPH05288605 A JP H05288605A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- photodiode
- circuit
- load element
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/691—Arrangements for optimizing the photodetector in the receiver
- H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Light Receiving Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Electronic Switches (AREA)
Abstract
ドの逆バイアス量の変化を低減し、光起電流検出の誤信
号の発生を抑制する。 【構成】 負荷素子4と、負荷素子4からの電流をコレ
クタに入力するトランジスタQ1と、トランジスタQ1
とカレントミラー回路を構成するトランジスタQ2と、
該カレントミラー回路の出力トランジスタQ3のベース
とトランジスタQ1のコレクタとの間に接続され、トラ
ンジスタQ4〜Q7及び負荷素子R1〜R4から構成さ
れるレベルシフト回路と、このレベルシフト回路の所望
の電位点に接続されるフォトダイオード1と、を具備す
る。
Description
アス回路に係り、特にフォトダイオードに逆電圧を印加
するフォトダイオードのバイアス回路に関するものであ
る。
量に応じた光起電流を検出する装置では、図4に示す様
に、フォトダイオード1はアノード,カソード間の電位
を電源5(電源電圧VR )によってゼロ、もしくは逆バ
イアス状態にして使用される。即ち、特に低照度領域で
の光起電流出力のリニアリティを確保したい時はVR =
0とし、フォトダイオード1をゼロバイアス状態で使用
し、暗電流成分を低減させS/N比の向上を図る。一
方、高速応答性能が必要な場合はVR >0とすることに
よって、フォトダイオード1のアノード,カソード間に
は逆電圧を印加し、空乏層を拡げ、接合容量を減少さ
せ、かつ空乏層電界を強めることによって応答性能を高
める様に構成されている。
としては、図5に示す様に、フォトダイオード1をオペ
アンプ8の一方の入力端子(図5では、反転入力端子)
に接続し、オペアンプ8の出力を電流−電圧変換用の負
帰還素子9を介してオペアンプ8の入力端子(反転入力
端子)に戻す方法が一般的である。この時、フォトダイ
オード1のアノード,カソード端子のうち一方はある電
位(VK )を有する電源に接続され、他方はオペアンプ
8の入力端子間の仮想接地により、オペアンプ8の他の
一方の入力端子(図5では、非反転入力端子)に印加さ
れた電位(VA)に固定され、このアノード,カソード
間の電位関係によりフォトダイオード1はVR =VK −
VA なる量の逆電圧でバイアスされることになる。
ード間に逆電圧を印加する手段としては外部電源を用い
る手段も有るが、一般的には図6又は図7に示す様にダ
イオード等の定電圧素子と抵抗等の負荷素子との組合せ
により一方の主電圧端子より電位を積み重ねる手段が取
られている。即ち、図6及び図7に於ては、フォトダイ
オード1のカソード電位VK はダイオード5ケ分の電位 VK =5×VBE≒3.5V にクランプされ、アノード電位は接地されているから、
結局フォトダイオード1には、 VR =VK なる逆電圧が印加される。
6及び図7に示した従来例ではフォトダイオード1のア
ノード,カソード間の電位は主電圧端子間に挿入され
た、定電圧素子と負荷素子とによって決定されている
為、前記主電圧端子の一方がノイズ等の影響によりAC
的に変動すると前記定電圧素子を流れる電流が変化し、
この為前記フォトダイオード1のアノード,カソード間
の逆バイアス量が変動し、この変動量に相当するAC電
流が前記フォトダイオード1の接合容量3を流れ、回路
を誤動作させるという問題があった。
流≒0)の時に前記定電圧素子であるところのダイオー
ドD5〜D9を流れる電流i1 は、
量VR は、
を通し、
れてしまう。
ォトダイオード1のアノード,カソードの電位を決定し
てやればこの問題は解決されるが、それ自体回路が複雑
かつ高度なものとなり、素子数も増加しコストアップの
原因となる。
ドのバイアス回路は、負荷素子と、この負荷素子によっ
て発生する電流をコレクタに入力する第1のトランジス
タと、この第1のトランジスタとベースを共通としカレ
ントミラー回路を構成する第2のトランジスタと、該カ
レントミラー回路の出力トランジスタのベースと前記第
1のトランジスタのコレクタとの間に接続され、トラン
ジスタ又は定電圧素子とトランジスタ、及び負荷素子に
よって構成されるレベルシフト回路と、このレベルシフ
ト回路の所望の電位点にアノードもしくはカソードが接
続されるフォトダイオードと、を具備したものである。
回路は、負荷素子と、この負荷素子によって発生する電
流をコレクタに入力するトランジスタと、このトランジ
スタのベースとコレクタとの間に接続され、トランジス
タ又は定電圧素子とトランジスタ、及び負荷素子によっ
て構成されるレベルシフト回路と、このレベルシフト回
路の所望の電位点にアノードもしくはカソードが接続さ
れるフォトダイオードと、を具備したものである。
回路は、基準電圧源にコレクタが接続され、負荷素子に
エミッタが接続されたトランジスタと、前記基準電圧源
に接続され、エミッタが該基準電圧源により与えられる
電位より低い電位に保持されたトランジスタと、を有
し、前記負荷素子にエミッタが接続されたトランジスタ
の該エミッタにフォトダイオードのカソード又はアノー
ドを接続したものである。
レクタに入力する第1のトランジスタのベースとコレク
タ間にトランジスタ又はダイオード等の定電圧素子とト
ランジスタ、及び負荷素子によって構成されるレベルシ
フト回路を接続するか、もしくは前記第1のトランジス
タとベースを共通にし、カレントミラー回路を構成する
第2のトランジスタを用意し、該カレントミラー回路の
出力トランジスタのベースと前記第1のトランジスタの
コレクタ間に前記レベルシフト回路を接続し、該レベル
シフト回路の所望の電位点に前記フォトダイオードのア
ノードもしくはカソードを接続して、フォトダイオード
を逆バイアスすることにより、ノイズ等による主電圧端
子の電位変動があっても、前記フォトダイオードの逆バ
イアス量の変化を抑え、前記フォトダイオードの接合容
量を流れるAC電流による光起電流検出の誤信号の発生
を抑制するものである。
詳細に説明する。
示す回路構成図であり、同図において、1はフォトダイ
オード、2は電流検出器、3はフォトダイオード1の接
合容量、4は負荷素子であるところの電流源、Q1は電
流源4の電流をコレクタに入力するトランジスタ(第1
のトランジスタとなる)、Q2はトランジスタQ1とベ
ースを共通とし、カレントミラー回路を構成するトラン
ジスタ(第2のトランジスタとなる)、Q3は前記カレ
ントミラー回路の出力トランジスタであり電流のフィー
ドバックを行う。Q4〜Q7は前記カレントミラー回路
の出力トランジスタQ3のベースと前記カレントミラー
回路の入力トランジスタQ1のコレクタとの間に接続さ
れたレベルシフト用のトランジスタ、R1〜R4は前記
レベルシフト用トランジスタQ4〜Q7の負荷素子であ
る。Q7はエミッタホロア回路になり、電流の遮断を行
い得るトランジスタである。
力すると、カレントミラー回路によってトランジスタQ
2,Q3には同じ電流i1 が流れる。従ってトランジス
タQ1〜Q3は同じベース−エミッタ間電圧VBE1 を有
する。一方、レベルシフト用トランジスタQ4〜Q7は
一定の負荷素子R1〜R4によって駆動されているの
で、各々が流す電流が等しくなる様に負荷の値(抵抗
値)を設定しておけば、各々のベース−エミッタ間電圧
VBE2 は等しくすることが出来る。従ってフォトダイオ
ード1のカソード電位VK は、
流i1 が変化してトランジスタQ1〜Q3のVBE1 が変
化すると、前記フォトダイオード1の逆バイアス量変化
は、
ら、
イオード1の逆電圧変動を低減することが出来る。ここ
では説明を簡単にする為、前記レベルシフト用トランジ
スタQ4〜Q7の負荷による電流を等しくし、各々のベ
ース−エミッタ間電圧を等しいものとしたが、これは任
意に決めても良い。
ト回路は、トランジスタ、ダイオード等の定電圧素子、
及び負荷素子によって構成してもよい。
示す回路構成図である。なお図1と同一構成部材につい
ては同一符号を付して説明を省略する。同図において、
負荷素子4による電流i1 がコレクタに入力するところ
のトランジスタQ8のベースとコレクタの間にレベルシ
フト用トランジスタQ10〜Q14が接続され、各々負
荷素子R5〜R9によって駆動されている。
VK は同様に、
逆バイアス量の変化は、
ド1の逆バイアス量の変動を抑制することが出来る。
示す回路構成図である。なお図1と同一構成部材につい
ては同一符号を付して説明を省略する。同図において、
レベルシフト回路は定電圧素子D1〜D4及びトランジ
スタQ17と負荷素子R10によって構成され、該レベ
ルシフト回路はコレクタに前記負荷素子4による電流を
入力するトランジスタQ15のベースとコレクタ間に接
続されている。
位VK は、
逆バイアス量の変動は、
出来る。
イオードのバイアス回路によれば、電源のノイズ等の変
動によるフォトダイオードの逆バイアス量の変化を低減
し、光起電流検出の誤信号の発生を抑制する回路を、簡
易な回路構成で、安価に供給することが出来る。
1実施例の回路構成図である。
2実施例の回路構成図である。
3実施例の回路構成図である。
である。
ブロック図である。
の回路構成図である。
例の回路構成図である。
Claims (3)
- 【請求項1】 負荷素子と、この負荷素子によって発生
する電流をコレクタに入力する第1のトランジスタと、
この第1のトランジスタとベースを共通としカレントミ
ラー回路を構成する第2のトランジスタと、該カレント
ミラー回路の出力トランジスタのベースと前記第1のト
ランジスタのコレクタとの間に接続され、トランジスタ
又は定電圧素子とトランジスタ、及び負荷素子によって
構成されるレベルシフト回路と、このレベルシフト回路
の所望の電位点にアノードもしくはカソードが接続され
るフォトダイオードと、を具備したフォトダイオードの
バイアス回路。 - 【請求項2】 負荷素子と、この負荷素子によって発生
する電流をコレクタに入力するトランジスタと、このト
ランジスタのベースとコレクタとの間に接続され、トラ
ンジスタ又は定電圧素子とトランジスタ、及び負荷素子
によって構成されるレベルシフト回路と、このレベルシ
フト回路の所望の電位点にアノードもしくはカソードが
接続されるフォトダイオードと、を具備したフォトダイ
オードのバイアス回路。 - 【請求項3】 基準電圧源にコレクタが接続され、負荷
素子にエミッタが接続されたトランジスタと、 前記基準電圧源に接続され、エミッタが該基準電圧源に
より与えられる電位より低い電位に保持されたトランジ
スタと、 を有し、前記負荷素子にエミッタが接続されたトランジ
スタの該エミッタにフォトダイオードのカソード又はア
ノードを接続したフォトダイオードのバイアス回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11819792A JP3207240B2 (ja) | 1992-04-10 | 1992-04-10 | フォトダイオードのバイアス回路 |
DE69308615T DE69308615T2 (de) | 1992-04-10 | 1993-04-08 | Vorspannungschaltung für eine Fotodiode |
EP93105866A EP0565116B1 (en) | 1992-04-10 | 1993-04-08 | Bias circuit for photodiode |
US08/043,932 US5343034A (en) | 1992-04-10 | 1993-04-08 | Bias circuit for photodiode having level shift circuitry |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11819792A JP3207240B2 (ja) | 1992-04-10 | 1992-04-10 | フォトダイオードのバイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05288605A true JPH05288605A (ja) | 1993-11-02 |
JP3207240B2 JP3207240B2 (ja) | 2001-09-10 |
Family
ID=14730580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11819792A Expired - Fee Related JP3207240B2 (ja) | 1992-04-10 | 1992-04-10 | フォトダイオードのバイアス回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5343034A (ja) |
EP (1) | EP0565116B1 (ja) |
JP (1) | JP3207240B2 (ja) |
DE (1) | DE69308615T2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000023774A1 (fr) * | 1998-10-19 | 2000-04-27 | Mitsubishi Denki Kabushiki Kaisha | Capteur infrarouge et ensemble capteur infrarouge comprenant celui-ci |
WO2008044749A1 (en) * | 2006-10-04 | 2008-04-17 | Sharp Kabushiki Kaisha | Photosensor and ambient light sensor |
JP2014062839A (ja) * | 2012-09-21 | 2014-04-10 | Hamamatsu Photonics Kk | 発光検出装置 |
JP2018078415A (ja) * | 2016-11-08 | 2018-05-17 | Nttエレクトロニクス株式会社 | 光受信回路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2722635B1 (fr) * | 1994-07-12 | 1996-08-23 | Thomson Csf Semiconducteurs | Circuit de suppression de courant d'obscurite de photodetecteur |
US5481104A (en) * | 1994-09-30 | 1996-01-02 | At&T Corp. | Photodetector circuit with actively damped tuned input |
US5483182A (en) * | 1995-03-06 | 1996-01-09 | Motorola, Inc. | Method and apparatus for a DC-DC converter an current limiting thereof |
JP4375025B2 (ja) * | 2004-01-13 | 2009-12-02 | 株式会社デンソー | 出力回路およびオペアンプ |
DE502004007397D1 (de) * | 2004-10-15 | 2008-07-31 | Avago Tech Fiber Ip Sg Pte Ltd | Empfangsschaltung für eine optische Empfangseinrichtung |
JP5856391B2 (ja) | 2010-07-01 | 2016-02-09 | キヤノン株式会社 | Dc/dcコンバータ及び電子機器 |
JP7317632B2 (ja) | 2019-08-21 | 2023-07-31 | キヤノン株式会社 | 素子、画像形成装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3828241A (en) * | 1971-07-30 | 1974-08-06 | Sony Corp | Regulated voltage supply circuit which compensates for temperature and input voltage variations |
JPS547181Y2 (ja) * | 1973-07-06 | 1979-04-04 | ||
NL8100929A (nl) * | 1981-02-26 | 1982-09-16 | Philips Nv | Optische ontvanger. |
AU579636B2 (en) * | 1984-04-26 | 1988-12-01 | Bell Telephone Manufacturing Company. N.V. | Optical receiver |
JPS6278886A (ja) * | 1985-10-01 | 1987-04-11 | Iwatsu Electric Co Ltd | アバランシエ・ホトダイオ−ドのバイアス回路 |
JPS62159534A (ja) * | 1986-01-07 | 1987-07-15 | Omron Tateisi Electronics Co | 光送受信器 |
FR2593319B1 (fr) * | 1986-01-17 | 1988-03-25 | Thomson Csf | Procede de lecture d'element photosensible constitue d'une photodiode et d'une capacite |
US4945227A (en) * | 1986-11-25 | 1990-07-31 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Avalanche photodiode quenching circuit |
JPH01254080A (ja) * | 1988-04-01 | 1989-10-11 | Mitsubishi Electric Corp | 光電変換アンプ |
US5270533A (en) * | 1992-06-23 | 1993-12-14 | Smiths Industries | Stabilization biasing circuit for avalanche photodiodes |
-
1992
- 1992-04-10 JP JP11819792A patent/JP3207240B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-08 DE DE69308615T patent/DE69308615T2/de not_active Expired - Lifetime
- 1993-04-08 US US08/043,932 patent/US5343034A/en not_active Expired - Lifetime
- 1993-04-08 EP EP93105866A patent/EP0565116B1/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000023774A1 (fr) * | 1998-10-19 | 2000-04-27 | Mitsubishi Denki Kabushiki Kaisha | Capteur infrarouge et ensemble capteur infrarouge comprenant celui-ci |
WO2008044749A1 (en) * | 2006-10-04 | 2008-04-17 | Sharp Kabushiki Kaisha | Photosensor and ambient light sensor |
US8138463B2 (en) | 2006-10-04 | 2012-03-20 | Sharp Kabushiki Kaisha | Photosensor and ambient light sensor with constant bias voltage |
JP2014062839A (ja) * | 2012-09-21 | 2014-04-10 | Hamamatsu Photonics Kk | 発光検出装置 |
JP2018078415A (ja) * | 2016-11-08 | 2018-05-17 | Nttエレクトロニクス株式会社 | 光受信回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0565116A2 (en) | 1993-10-13 |
EP0565116A3 (en) | 1993-10-20 |
EP0565116B1 (en) | 1997-03-12 |
DE69308615D1 (de) | 1997-04-17 |
JP3207240B2 (ja) | 2001-09-10 |
US5343034A (en) | 1994-08-30 |
DE69308615T2 (de) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472874B2 (ja) | 検出回路 | |
US4243898A (en) | Semiconductor temperature sensor | |
US4224537A (en) | Modified semiconductor temperature sensor | |
US4578633A (en) | Constant current source circuit | |
JP3207240B2 (ja) | フォトダイオードのバイアス回路 | |
JP3335754B2 (ja) | 定電圧発生回路 | |
JPH08181348A (ja) | 光電変換装置 | |
US4236117A (en) | FM Detector using a phase shift network and an analog multiplier | |
JPH08339232A (ja) | 基準電圧回路 | |
US5155429A (en) | Threshold voltage generating circuit | |
US5867056A (en) | Voltage reference support circuit | |
JPH02191012A (ja) | 電圧発生回路 | |
JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
US4177416A (en) | Monolithic current supplies having high output impedances | |
US5973314A (en) | Photoelectric converting device which prevents power source ripple from mixing into an output signal | |
KR0167597B1 (ko) | 대수 변환 회로 | |
JP2830516B2 (ja) | 電流比較器 | |
JP2829773B2 (ja) | コンパレータ回路 | |
JP3282401B2 (ja) | 直線検波回路 | |
KR0158636B1 (ko) | 얼리전압 변동에 대한 오차 보상회로를 구비한 전류반복기회로 | |
SU1690172A2 (ru) | Усилитель | |
KR830000542B1 (ko) | 이득 제어회로 | |
JPH09232880A (ja) | 電流ミラー回路 | |
SU1480094A1 (ru) | Выходной каскад операционного усилител | |
JP3734358B2 (ja) | 電圧低下検出回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |