JPH05288605A - フォトダイオードのバイアス回路 - Google Patents
フォトダイオードのバイアス回路Info
- Publication number
- JPH05288605A JPH05288605A JP4118197A JP11819792A JPH05288605A JP H05288605 A JPH05288605 A JP H05288605A JP 4118197 A JP4118197 A JP 4118197A JP 11819792 A JP11819792 A JP 11819792A JP H05288605 A JPH05288605 A JP H05288605A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- photodiode
- circuit
- load element
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/691—Arrangements for optimizing the photodetector in the receiver
- H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Light Receiving Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電源のノイズ等の変動によるフォトダイオー
ドの逆バイアス量の変化を低減し、光起電流検出の誤信
号の発生を抑制する。 【構成】 負荷素子４と、負荷素子４からの電流をコレ
クタに入力するトランジスタＱ１と、トランジスタＱ１
とカレントミラー回路を構成するトランジスタＱ２と、
該カレントミラー回路の出力トランジスタＱ３のベース
とトランジスタＱ１のコレクタとの間に接続され、トラ
ンジスタＱ４〜Ｑ７及び負荷素子Ｒ１〜Ｒ４から構成さ
れるレベルシフト回路と、このレベルシフト回路の所望
の電位点に接続されるフォトダイオード１と、を具備す
る。
ドの逆バイアス量の変化を低減し、光起電流検出の誤信
号の発生を抑制する。 【構成】 負荷素子４と、負荷素子４からの電流をコレ
クタに入力するトランジスタＱ１と、トランジスタＱ１
とカレントミラー回路を構成するトランジスタＱ２と、
該カレントミラー回路の出力トランジスタＱ３のベース
とトランジスタＱ１のコレクタとの間に接続され、トラ
ンジスタＱ４〜Ｑ７及び負荷素子Ｒ１〜Ｒ４から構成さ
れるレベルシフト回路と、このレベルシフト回路の所望
の電位点に接続されるフォトダイオード１と、を具備す
る。
Description
【０００１】
【産業上の利用分野】本発明はフォトダイオードのバイ
アス回路に係り、特にフォトダイオードに逆電圧を印加
するフォトダイオードのバイアス回路に関するものであ
る。
アス回路に係り、特にフォトダイオードに逆電圧を印加
するフォトダイオードのバイアス回路に関するものであ
る。
【０００２】
【従来の技術】従来、フォトダイオードを用いて照射光
量に応じた光起電流を検出する装置では、図４に示す様
に、フォトダイオード１はアノード，カソード間の電位
を電源５（電源電圧ＶR ）によってゼロ、もしくは逆バ
イアス状態にして使用される。即ち、特に低照度領域で
の光起電流出力のリニアリティを確保したい時はＶR ＝
０とし、フォトダイオード１をゼロバイアス状態で使用
し、暗電流成分を低減させＳ／Ｎ比の向上を図る。一
方、高速応答性能が必要な場合はＶR ＞０とすることに
よって、フォトダイオード１のアノード，カソード間に
は逆電圧を印加し、空乏層を拡げ、接合容量を減少さ
せ、かつ空乏層電界を強めることによって応答性能を高
める様に構成されている。
量に応じた光起電流を検出する装置では、図４に示す様
に、フォトダイオード１はアノード，カソード間の電位
を電源５（電源電圧ＶR ）によってゼロ、もしくは逆バ
イアス状態にして使用される。即ち、特に低照度領域で
の光起電流出力のリニアリティを確保したい時はＶR ＝
０とし、フォトダイオード１をゼロバイアス状態で使用
し、暗電流成分を低減させＳ／Ｎ比の向上を図る。一
方、高速応答性能が必要な場合はＶR ＞０とすることに
よって、フォトダイオード１のアノード，カソード間に
は逆電圧を印加し、空乏層を拡げ、接合容量を減少さ
せ、かつ空乏層電界を強めることによって応答性能を高
める様に構成されている。
【０００３】また、光起電流を電流−電圧変換する手段
としては、図５に示す様に、フォトダイオード１をオペ
アンプ８の一方の入力端子（図５では、反転入力端子）
に接続し、オペアンプ８の出力を電流−電圧変換用の負
帰還素子９を介してオペアンプ８の入力端子（反転入力
端子）に戻す方法が一般的である。この時、フォトダイ
オード１のアノード，カソード端子のうち一方はある電
位（ＶK ）を有する電源に接続され、他方はオペアンプ
８の入力端子間の仮想接地により、オペアンプ８の他の
一方の入力端子（図５では、非反転入力端子）に印加さ
れた電位（ＶA）に固定され、このアノード，カソード
間の電位関係によりフォトダイオード１はＶR ＝ＶK −
ＶA なる量の逆電圧でバイアスされることになる。
としては、図５に示す様に、フォトダイオード１をオペ
アンプ８の一方の入力端子（図５では、反転入力端子）
に接続し、オペアンプ８の出力を電流−電圧変換用の負
帰還素子９を介してオペアンプ８の入力端子（反転入力
端子）に戻す方法が一般的である。この時、フォトダイ
オード１のアノード，カソード端子のうち一方はある電
位（ＶK ）を有する電源に接続され、他方はオペアンプ
８の入力端子間の仮想接地により、オペアンプ８の他の
一方の入力端子（図５では、非反転入力端子）に印加さ
れた電位（ＶA）に固定され、このアノード，カソード
間の電位関係によりフォトダイオード１はＶR ＝ＶK −
ＶA なる量の逆電圧でバイアスされることになる。
【０００４】このフォトダイオード１のアノード，カソ
ード間に逆電圧を印加する手段としては外部電源を用い
る手段も有るが、一般的には図６又は図７に示す様にダ
イオード等の定電圧素子と抵抗等の負荷素子との組合せ
により一方の主電圧端子より電位を積み重ねる手段が取
られている。即ち、図６及び図７に於ては、フォトダイ
オード１のカソード電位ＶK はダイオード５ケ分の電位 ＶK ＝５×ＶBE≒３．５Ｖ にクランプされ、アノード電位は接地されているから、
結局フォトダイオード１には、 ＶR ＝ＶK なる逆電圧が印加される。
ード間に逆電圧を印加する手段としては外部電源を用い
る手段も有るが、一般的には図６又は図７に示す様にダ
イオード等の定電圧素子と抵抗等の負荷素子との組合せ
により一方の主電圧端子より電位を積み重ねる手段が取
られている。即ち、図６及び図７に於ては、フォトダイ
オード１のカソード電位ＶK はダイオード５ケ分の電位 ＶK ＝５×ＶBE≒３．５Ｖ にクランプされ、アノード電位は接地されているから、
結局フォトダイオード１には、 ＶR ＝ＶK なる逆電圧が印加される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記図
６及び図７に示した従来例ではフォトダイオード１のア
ノード，カソード間の電位は主電圧端子間に挿入され
た、定電圧素子と負荷素子とによって決定されている
為、前記主電圧端子の一方がノイズ等の影響によりＡＣ
的に変動すると前記定電圧素子を流れる電流が変化し、
この為前記フォトダイオード１のアノード，カソード間
の逆バイアス量が変動し、この変動量に相当するＡＣ電
流が前記フォトダイオード１の接合容量３を流れ、回路
を誤動作させるという問題があった。
６及び図７に示した従来例ではフォトダイオード１のア
ノード，カソード間の電位は主電圧端子間に挿入され
た、定電圧素子と負荷素子とによって決定されている
為、前記主電圧端子の一方がノイズ等の影響によりＡＣ
的に変動すると前記定電圧素子を流れる電流が変化し、
この為前記フォトダイオード１のアノード，カソード間
の逆バイアス量が変動し、この変動量に相当するＡＣ電
流が前記フォトダイオード１の接合容量３を流れ、回路
を誤動作させるという問題があった。
【０００６】即ち、図６においては、光量が０（光起電
流≒０）の時に前記定電圧素子であるところのダイオー
ドＤ５〜Ｄ９を流れる電流ｉ1 は、
流≒０）の時に前記定電圧素子であるところのダイオー
ドＤ５〜Ｄ９を流れる電流ｉ1 は、
【０００７】
【数１】 と表わされるが、ここでＶCCが変動するとｉ1 は、
【０００８】
【数２】 と変化し、各ダイオードの電位は、
【０００９】
【数３】 だけ変化し、その結果フォトダイオード１の逆バイアス
量ＶR は、
量ＶR は、
【００１０】
【数４】 と変動し、これによりフォトダイオード１の接合容量３
を通し、
を通し、
【００１１】
【数５】 なる電流が流れ、電流検出器２で誤まった信号が検出さ
れてしまう。
れてしまう。
【００１２】ＰＳＲＲの良い定電圧回路を用いて前記フ
ォトダイオード１のアノード，カソードの電位を決定し
てやればこの問題は解決されるが、それ自体回路が複雑
かつ高度なものとなり、素子数も増加しコストアップの
原因となる。
ォトダイオード１のアノード，カソードの電位を決定し
てやればこの問題は解決されるが、それ自体回路が複雑
かつ高度なものとなり、素子数も増加しコストアップの
原因となる。
【００１３】
【課題を解決するための手段】本発明のフォトダイオー
ドのバイアス回路は、負荷素子と、この負荷素子によっ
て発生する電流をコレクタに入力する第１のトランジス
タと、この第１のトランジスタとベースを共通としカレ
ントミラー回路を構成する第２のトランジスタと、該カ
レントミラー回路の出力トランジスタのベースと前記第
１のトランジスタのコレクタとの間に接続され、トラン
ジスタ又は定電圧素子とトランジスタ、及び負荷素子に
よって構成されるレベルシフト回路と、このレベルシフ
ト回路の所望の電位点にアノードもしくはカソードが接
続されるフォトダイオードと、を具備したものである。
ドのバイアス回路は、負荷素子と、この負荷素子によっ
て発生する電流をコレクタに入力する第１のトランジス
タと、この第１のトランジスタとベースを共通としカレ
ントミラー回路を構成する第２のトランジスタと、該カ
レントミラー回路の出力トランジスタのベースと前記第
１のトランジスタのコレクタとの間に接続され、トラン
ジスタ又は定電圧素子とトランジスタ、及び負荷素子に
よって構成されるレベルシフト回路と、このレベルシフ
ト回路の所望の電位点にアノードもしくはカソードが接
続されるフォトダイオードと、を具備したものである。
【００１４】また本発明のフォトダイオードのバイアス
回路は、負荷素子と、この負荷素子によって発生する電
流をコレクタに入力するトランジスタと、このトランジ
スタのベースとコレクタとの間に接続され、トランジス
タ又は定電圧素子とトランジスタ、及び負荷素子によっ
て構成されるレベルシフト回路と、このレベルシフト回
路の所望の電位点にアノードもしくはカソードが接続さ
れるフォトダイオードと、を具備したものである。
回路は、負荷素子と、この負荷素子によって発生する電
流をコレクタに入力するトランジスタと、このトランジ
スタのベースとコレクタとの間に接続され、トランジス
タ又は定電圧素子とトランジスタ、及び負荷素子によっ
て構成されるレベルシフト回路と、このレベルシフト回
路の所望の電位点にアノードもしくはカソードが接続さ
れるフォトダイオードと、を具備したものである。
【００１５】また本発明のフォトダイオードのバイアス
回路は、基準電圧源にコレクタが接続され、負荷素子に
エミッタが接続されたトランジスタと、前記基準電圧源
に接続され、エミッタが該基準電圧源により与えられる
電位より低い電位に保持されたトランジスタと、を有
し、前記負荷素子にエミッタが接続されたトランジスタ
の該エミッタにフォトダイオードのカソード又はアノー
ドを接続したものである。
回路は、基準電圧源にコレクタが接続され、負荷素子に
エミッタが接続されたトランジスタと、前記基準電圧源
に接続され、エミッタが該基準電圧源により与えられる
電位より低い電位に保持されたトランジスタと、を有
し、前記負荷素子にエミッタが接続されたトランジスタ
の該エミッタにフォトダイオードのカソード又はアノー
ドを接続したものである。
【００１６】
【作用】本発明は、負荷素子によって発生する電流をコ
レクタに入力する第１のトランジスタのベースとコレク
タ間にトランジスタ又はダイオード等の定電圧素子とト
ランジスタ、及び負荷素子によって構成されるレベルシ
フト回路を接続するか、もしくは前記第１のトランジス
タとベースを共通にし、カレントミラー回路を構成する
第２のトランジスタを用意し、該カレントミラー回路の
出力トランジスタのベースと前記第１のトランジスタの
コレクタ間に前記レベルシフト回路を接続し、該レベル
シフト回路の所望の電位点に前記フォトダイオードのア
ノードもしくはカソードを接続して、フォトダイオード
を逆バイアスすることにより、ノイズ等による主電圧端
子の電位変動があっても、前記フォトダイオードの逆バ
イアス量の変化を抑え、前記フォトダイオードの接合容
量を流れるＡＣ電流による光起電流検出の誤信号の発生
を抑制するものである。
レクタに入力する第１のトランジスタのベースとコレク
タ間にトランジスタ又はダイオード等の定電圧素子とト
ランジスタ、及び負荷素子によって構成されるレベルシ
フト回路を接続するか、もしくは前記第１のトランジス
タとベースを共通にし、カレントミラー回路を構成する
第２のトランジスタを用意し、該カレントミラー回路の
出力トランジスタのベースと前記第１のトランジスタの
コレクタ間に前記レベルシフト回路を接続し、該レベル
シフト回路の所望の電位点に前記フォトダイオードのア
ノードもしくはカソードを接続して、フォトダイオード
を逆バイアスすることにより、ノイズ等による主電圧端
子の電位変動があっても、前記フォトダイオードの逆バ
イアス量の変化を抑え、前記フォトダイオードの接合容
量を流れるＡＣ電流による光起電流検出の誤信号の発生
を抑制するものである。
【００１７】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１８】（実施例１）図１は本発明の第１実施例を
示す回路構成図であり、同図において、１はフォトダイ
オード、２は電流検出器、３はフォトダイオード１の接
合容量、４は負荷素子であるところの電流源、Ｑ１は電
流源４の電流をコレクタに入力するトランジスタ（第１
のトランジスタとなる）、Ｑ２はトランジスタＱ１とベ
ースを共通とし、カレントミラー回路を構成するトラン
ジスタ（第２のトランジスタとなる）、Ｑ３は前記カレ
ントミラー回路の出力トランジスタであり電流のフィー
ドバックを行う。Ｑ４〜Ｑ７は前記カレントミラー回路
の出力トランジスタＱ３のベースと前記カレントミラー
回路の入力トランジスタＱ１のコレクタとの間に接続さ
れたレベルシフト用のトランジスタ、Ｒ１〜Ｒ４は前記
レベルシフト用トランジスタＱ４〜Ｑ７の負荷素子であ
る。Ｑ７はエミッタホロア回路になり、電流の遮断を行
い得るトランジスタである。
示す回路構成図であり、同図において、１はフォトダイ
オード、２は電流検出器、３はフォトダイオード１の接
合容量、４は負荷素子であるところの電流源、Ｑ１は電
流源４の電流をコレクタに入力するトランジスタ（第１
のトランジスタとなる）、Ｑ２はトランジスタＱ１とベ
ースを共通とし、カレントミラー回路を構成するトラン
ジスタ（第２のトランジスタとなる）、Ｑ３は前記カレ
ントミラー回路の出力トランジスタであり電流のフィー
ドバックを行う。Ｑ４〜Ｑ７は前記カレントミラー回路
の出力トランジスタＱ３のベースと前記カレントミラー
回路の入力トランジスタＱ１のコレクタとの間に接続さ
れたレベルシフト用のトランジスタ、Ｒ１〜Ｒ４は前記
レベルシフト用トランジスタＱ４〜Ｑ７の負荷素子であ
る。Ｑ７はエミッタホロア回路になり、電流の遮断を行
い得るトランジスタである。
【００１９】今、トランジスタＱ１にｉ1 なる電流が入
力すると、カレントミラー回路によってトランジスタＱ
２，Ｑ３には同じ電流ｉ1 が流れる。従ってトランジス
タＱ１〜Ｑ３は同じベース−エミッタ間電圧ＶBE1 を有
する。一方、レベルシフト用トランジスタＱ４〜Ｑ７は
一定の負荷素子Ｒ１〜Ｒ４によって駆動されているの
で、各々が流す電流が等しくなる様に負荷の値（抵抗
値）を設定しておけば、各々のベース−エミッタ間電圧
ＶBE2 は等しくすることが出来る。従ってフォトダイオ
ード１のカソード電位ＶK は、
力すると、カレントミラー回路によってトランジスタＱ
２，Ｑ３には同じ電流ｉ1 が流れる。従ってトランジス
タＱ１〜Ｑ３は同じベース−エミッタ間電圧ＶBE1 を有
する。一方、レベルシフト用トランジスタＱ４〜Ｑ７は
一定の負荷素子Ｒ１〜Ｒ４によって駆動されているの
で、各々が流す電流が等しくなる様に負荷の値（抵抗
値）を設定しておけば、各々のベース−エミッタ間電圧
ＶBE2 は等しくすることが出来る。従ってフォトダイオ
ード１のカソード電位ＶK は、
【００２０】
【数６】 と表わされる。ここで電源ＶCCが変動し、その結果、電
流ｉ1 が変化してトランジスタＱ１〜Ｑ３のＶBE1 が変
化すると、前記フォトダイオード１の逆バイアス量変化
は、
流ｉ1 が変化してトランジスタＱ１〜Ｑ３のＶBE1 が変
化すると、前記フォトダイオード１の逆バイアス量変化
は、
【００２１】
【数７】 となるが、ここで第２項は第１項に比べて充分小さいか
ら、
ら、
【００２２】
【数８】 となり、図６及び図７に示した従来例に比べてフォトダ
イオード１の逆電圧変動を低減することが出来る。ここ
では説明を簡単にする為、前記レベルシフト用トランジ
スタＱ４〜Ｑ７の負荷による電流を等しくし、各々のベ
ース−エミッタ間電圧を等しいものとしたが、これは任
意に決めても良い。
イオード１の逆電圧変動を低減することが出来る。ここ
では説明を簡単にする為、前記レベルシフト用トランジ
スタＱ４〜Ｑ７の負荷による電流を等しくし、各々のベ
ース−エミッタ間電圧を等しいものとしたが、これは任
意に決めても良い。
【００２３】また、後述する図３のように、レベルシフ
ト回路は、トランジスタ、ダイオード等の定電圧素子、
及び負荷素子によって構成してもよい。
ト回路は、トランジスタ、ダイオード等の定電圧素子、
及び負荷素子によって構成してもよい。
【００２４】（実施例２）図２は本発明の第２実施例を
示す回路構成図である。なお図１と同一構成部材につい
ては同一符号を付して説明を省略する。同図において、
負荷素子４による電流ｉ1 がコレクタに入力するところ
のトランジスタＱ８のベースとコレクタの間にレベルシ
フト用トランジスタＱ１０〜Ｑ１４が接続され、各々負
荷素子Ｒ５〜Ｒ９によって駆動されている。
示す回路構成図である。なお図１と同一構成部材につい
ては同一符号を付して説明を省略する。同図において、
負荷素子４による電流ｉ1 がコレクタに入力するところ
のトランジスタＱ８のベースとコレクタの間にレベルシ
フト用トランジスタＱ１０〜Ｑ１４が接続され、各々負
荷素子Ｒ５〜Ｒ９によって駆動されている。
【００２５】ここでフォトダイオード１のカソード電位
ＶK は同様に、
ＶK は同様に、
【００２６】
【数９】 従って、電源ＶCCが変動した時のフォトダイオード１の
逆バイアス量の変化は、
逆バイアス量の変化は、
【００２７】
【数１０】 となり、前記第１実施例よりも更に前記フォトダイオー
ド１の逆バイアス量の変動を抑制することが出来る。
ド１の逆バイアス量の変動を抑制することが出来る。
【００２８】（実施例３）図３は本発明の第３実施例を
示す回路構成図である。なお図１と同一構成部材につい
ては同一符号を付して説明を省略する。同図において、
レベルシフト回路は定電圧素子Ｄ１〜Ｄ４及びトランジ
スタＱ１７と負荷素子Ｒ１０によって構成され、該レベ
ルシフト回路はコレクタに前記負荷素子４による電流を
入力するトランジスタＱ１５のベースとコレクタ間に接
続されている。
示す回路構成図である。なお図１と同一構成部材につい
ては同一符号を付して説明を省略する。同図において、
レベルシフト回路は定電圧素子Ｄ１〜Ｄ４及びトランジ
スタＱ１７と負荷素子Ｒ１０によって構成され、該レベ
ルシフト回路はコレクタに前記負荷素子４による電流を
入力するトランジスタＱ１５のベースとコレクタ間に接
続されている。
【００２９】同様に、フォトダイオード１のカソード電
位ＶK は、
位ＶK は、
【００３０】
【数１１】 となり、電源ＶCCが変動した時のフォトダイオード１の
逆バイアス量の変動は、
逆バイアス量の変動は、
【００３１】
【数１２】 となり、前記第２実施例と同様の変動量に抑えることが
出来る。
出来る。
【００３２】
【発明の効果】以上説明したように、本発明のフォトダ
イオードのバイアス回路によれば、電源のノイズ等の変
動によるフォトダイオードの逆バイアス量の変化を低減
し、光起電流検出の誤信号の発生を抑制する回路を、簡
易な回路構成で、安価に供給することが出来る。
イオードのバイアス回路によれば、電源のノイズ等の変
動によるフォトダイオードの逆バイアス量の変化を低減
し、光起電流検出の誤信号の発生を抑制する回路を、簡
易な回路構成で、安価に供給することが出来る。
【図１】本発明のフォトダイオードのバイアス回路の第
１実施例の回路構成図である。
１実施例の回路構成図である。
【図２】本発明のフォトダイオードのバイアス回路の第
２実施例の回路構成図である。
２実施例の回路構成図である。
【図３】本発明のフォトダイオードのバイアス回路の第
３実施例の回路構成図である。
３実施例の回路構成図である。
【図４】フォトダイオードの光起電流検出方式を示す図
である。
である。
【図５】フォトダイオードを用いた光電変換回路を示す
ブロック図である。
ブロック図である。
【図６】従来のフォトダイオードのバイアス回路の一例
の回路構成図である。
の回路構成図である。
【図７】従来のフォトダイオードのバイアス回路の他の
例の回路構成図である。
例の回路構成図である。
１ フォトダイオード ２ 電流検出器 ３ フォトダイオードの接合容量 ４ 負荷素子であるところの電流源 Ｑ１〜Ｑ１８ トランジスタ Ｄ１〜Ｄ１５ 定電圧素子であるところのダイオード Ｒ１〜Ｒ１２ 負荷素子であるところの抵抗
Claims (3)
- 【請求項１】 負荷素子と、この負荷素子によって発生
する電流をコレクタに入力する第１のトランジスタと、
この第１のトランジスタとベースを共通としカレントミ
ラー回路を構成する第２のトランジスタと、該カレント
ミラー回路の出力トランジスタのベースと前記第１のト
ランジスタのコレクタとの間に接続され、トランジスタ
又は定電圧素子とトランジスタ、及び負荷素子によって
構成されるレベルシフト回路と、このレベルシフト回路
の所望の電位点にアノードもしくはカソードが接続され
るフォトダイオードと、を具備したフォトダイオードの
バイアス回路。 - 【請求項２】 負荷素子と、この負荷素子によって発生
する電流をコレクタに入力するトランジスタと、このト
ランジスタのベースとコレクタとの間に接続され、トラ
ンジスタ又は定電圧素子とトランジスタ、及び負荷素子
によって構成されるレベルシフト回路と、このレベルシ
フト回路の所望の電位点にアノードもしくはカソードが
接続されるフォトダイオードと、を具備したフォトダイ
オードのバイアス回路。 - 【請求項３】 基準電圧源にコレクタが接続され、負荷
素子にエミッタが接続されたトランジスタと、 前記基準電圧源に接続され、エミッタが該基準電圧源に
より与えられる電位より低い電位に保持されたトランジ
スタと、 を有し、前記負荷素子にエミッタが接続されたトランジ
スタの該エミッタにフォトダイオードのカソード又はア
ノードを接続したフォトダイオードのバイアス回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11819792A JP3207240B2 (ja) | 1992-04-10 | 1992-04-10 | フォトダイオードのバイアス回路 |
| DE69308615T DE69308615T2 (de) | 1992-04-10 | 1993-04-08 | Vorspannungschaltung für eine Fotodiode |
| EP93105866A EP0565116B1 (en) | 1992-04-10 | 1993-04-08 | Bias circuit for photodiode |
| US08/043,932 US5343034A (en) | 1992-04-10 | 1993-04-08 | Bias circuit for photodiode having level shift circuitry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11819792A JP3207240B2 (ja) | 1992-04-10 | 1992-04-10 | フォトダイオードのバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05288605A true JPH05288605A (ja) | 1993-11-02 |
| JP3207240B2 JP3207240B2 (ja) | 2001-09-10 |
Family
ID=14730580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11819792A Expired - Fee Related JP3207240B2 (ja) | 1992-04-10 | 1992-04-10 | フォトダイオードのバイアス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5343034A (ja) |
| EP (1) | EP0565116B1 (ja) |
| JP (1) | JP3207240B2 (ja) |
| DE (1) | DE69308615T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000023774A1 (fr) * | 1998-10-19 | 2000-04-27 | Mitsubishi Denki Kabushiki Kaisha | Capteur infrarouge et ensemble capteur infrarouge comprenant celui-ci |
| WO2008044749A1 (en) * | 2006-10-04 | 2008-04-17 | Sharp Kabushiki Kaisha | Photosensor and ambient light sensor |
| JP2014062839A (ja) * | 2012-09-21 | 2014-04-10 | Hamamatsu Photonics Kk | 発光検出装置 |
| JP2018078415A (ja) * | 2016-11-08 | 2018-05-17 | Ｎｔｔエレクトロニクス株式会社 | 光受信回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2722635B1 (fr) * | 1994-07-12 | 1996-08-23 | Thomson Csf Semiconducteurs | Circuit de suppression de courant d'obscurite de photodetecteur |
| US5481104A (en) * | 1994-09-30 | 1996-01-02 | At&T Corp. | Photodetector circuit with actively damped tuned input |
| US5483182A (en) * | 1995-03-06 | 1996-01-09 | Motorola, Inc. | Method and apparatus for a DC-DC converter an current limiting thereof |
| JP4375025B2 (ja) * | 2004-01-13 | 2009-12-02 | 株式会社デンソー | 出力回路およびオペアンプ |
| DE502004007397D1 (de) * | 2004-10-15 | 2008-07-31 | Avago Tech Fiber Ip Sg Pte Ltd | Empfangsschaltung für eine optische Empfangseinrichtung |
| JP5856391B2 (ja) | 2010-07-01 | 2016-02-09 | キヤノン株式会社 | Ｄｃ／ｄｃコンバータ及び電子機器 |
| JP7317632B2 (ja) | 2019-08-21 | 2023-07-31 | キヤノン株式会社 | 素子、画像形成装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3828241A (en) * | 1971-07-30 | 1974-08-06 | Sony Corp | Regulated voltage supply circuit which compensates for temperature and input voltage variations |
| JPS547181Y2 (ja) * | 1973-07-06 | 1979-04-04 | ||
| NL8100929A (nl) * | 1981-02-26 | 1982-09-16 | Philips Nv | Optische ontvanger. |
| AU579636B2 (en) * | 1984-04-26 | 1988-12-01 | Bell Telephone Manufacturing Company. N.V. | Optical receiver |
| JPS6278886A (ja) * | 1985-10-01 | 1987-04-11 | Iwatsu Electric Co Ltd | アバランシエ・ホトダイオ−ドのバイアス回路 |
| JPS62159534A (ja) * | 1986-01-07 | 1987-07-15 | Omron Tateisi Electronics Co | 光送受信器 |
| FR2593319B1 (fr) * | 1986-01-17 | 1988-03-25 | Thomson Csf | Procede de lecture d'element photosensible constitue d'une photodiode et d'une capacite |
| US4945227A (en) * | 1986-11-25 | 1990-07-31 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Avalanche photodiode quenching circuit |
| JPH01254080A (ja) * | 1988-04-01 | 1989-10-11 | Mitsubishi Electric Corp | 光電変換アンプ |
| US5270533A (en) * | 1992-06-23 | 1993-12-14 | Smiths Industries | Stabilization biasing circuit for avalanche photodiodes |
-
1992
- 1992-04-10 JP JP11819792A patent/JP3207240B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-08 DE DE69308615T patent/DE69308615T2/de not_active Expired - Lifetime
- 1993-04-08 US US08/043,932 patent/US5343034A/en not_active Expired - Lifetime
- 1993-04-08 EP EP93105866A patent/EP0565116B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000023774A1 (fr) * | 1998-10-19 | 2000-04-27 | Mitsubishi Denki Kabushiki Kaisha | Capteur infrarouge et ensemble capteur infrarouge comprenant celui-ci |
| WO2008044749A1 (en) * | 2006-10-04 | 2008-04-17 | Sharp Kabushiki Kaisha | Photosensor and ambient light sensor |
| US8138463B2 (en) | 2006-10-04 | 2012-03-20 | Sharp Kabushiki Kaisha | Photosensor and ambient light sensor with constant bias voltage |
| JP2014062839A (ja) * | 2012-09-21 | 2014-04-10 | Hamamatsu Photonics Kk | 発光検出装置 |
| JP2018078415A (ja) * | 2016-11-08 | 2018-05-17 | Ｎｔｔエレクトロニクス株式会社 | 光受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0565116A2 (en) | 1993-10-13 |
| EP0565116A3 (en) | 1993-10-20 |
| EP0565116B1 (en) | 1997-03-12 |
| DE69308615D1 (de) | 1997-04-17 |
| JP3207240B2 (ja) | 2001-09-10 |
| US5343034A (en) | 1994-08-30 |
| DE69308615T2 (de) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4472874B2 (ja) | 検出回路 | |
| US4243898A (en) | Semiconductor temperature sensor | |
| US4224537A (en) | Modified semiconductor temperature sensor | |
| US4578633A (en) | Constant current source circuit | |
| JP3207240B2 (ja) | フォトダイオードのバイアス回路 | |
| JP3335754B2 (ja) | 定電圧発生回路 | |
| JPH08181348A (ja) | 光電変換装置 | |
| US4236117A (en) | FM Detector using a phase shift network and an analog multiplier | |
| JPH08339232A (ja) | 基準電圧回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US5867056A (en) | Voltage reference support circuit | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4177416A (en) | Monolithic current supplies having high output impedances | |
| US5973314A (en) | Photoelectric converting device which prevents power source ripple from mixing into an output signal | |
| KR0167597B1 (ko) | 대수 변환 회로 | |
| JP2830516B2 (ja) | 電流比較器 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP3282401B2 (ja) | 直線検波回路 | |
| KR0158636B1 (ko) | 얼리전압 변동에 대한 오차 보상회로를 구비한 전류반복기회로 | |
| SU1690172A2 (ru) | Усилитель | |
| KR830000542B1 (ko) | 이득 제어회로 | |
| JPH09232880A (ja) | 電流ミラー回路 | |
| SU1480094A1 (ru) | Выходной каскад операционного усилител | |
| JP3734358B2 (ja) | 電圧低下検出回路及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |