JPS62130008A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JPS62130008A JPS62130008A JP60271143A JP27114385A JPS62130008A JP S62130008 A JPS62130008 A JP S62130008A JP 60271143 A JP60271143 A JP 60271143A JP 27114385 A JP27114385 A JP 27114385A JP S62130008 A JPS62130008 A JP S62130008A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- limiter
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、リミッタ回路に係り、入力電圧の振幅を任意
の上限及び下限電圧の範囲内に制限して出力づるリミッ
タ回路に関する。
の上限及び下限電圧の範囲内に制限して出力づるリミッ
タ回路に関する。
従来の技術
第４図は従来のリミッタ回路の一例の回路系統図を示づ
。同図中、ＰＮＰ１〜ランジスタＱａ。
。同図中、ＰＮＰ１〜ランジスタＱａ。
Ｑｂ及び電流源Ｉａは周知の最小値選択回路Ｓ１を構成
しており、トランジスタＱａのベースには入力端子１よ
り入力電圧Ｖａが供給され、またトランジスタＱｂのベ
ースには直流電圧源２にり直流型１１Ｖ［Ｉが供給され
る。一方、ＮＰＮトランジスタＱｃ 、Ｑｄ及び電流源
１ ｂ Ｌ；Ｌ周知の最大値選択回路Ｓ２を構成してお
り、トランジスタＱｃのベースには上記最小値選択回路
Ｓ＋の出力電圧が供給され、またトランジスタＱｄのベ
ースには直流電圧源３より直流型ＩＥ［ＶＬ、’ が供
給される。
しており、トランジスタＱａのベースには入力端子１よ
り入力電圧Ｖａが供給され、またトランジスタＱｂのベ
ースには直流電圧源２にり直流型１１Ｖ［Ｉが供給され
る。一方、ＮＰＮトランジスタＱｃ 、Ｑｄ及び電流源
１ ｂ Ｌ；Ｌ周知の最大値選択回路Ｓ２を構成してお
り、トランジスタＱｃのベースには上記最小値選択回路
Ｓ＋の出力電圧が供給され、またトランジスタＱｄのベ
ースには直流電圧源３より直流型ＩＥ［ＶＬ、’ が供
給される。
従って、上記最小値選択回路Ｓ１及び直流電圧源２は直
流電圧ＶＨを上限電圧とする下限リミッタとして動作し
、一方、上記最大ｌｌＩ′ｉ選択回路Ｓ２及び直流電圧
源３はトランジスタＱｄのベース・エミッタ間電圧をＶ
ｎｔ−どすると、■陽電圧Ｖ１−（但し、ＶＬ−＝ＶＬ
’−ＶＢＥ ）を有する下限リミッタとして動作りる
。
流電圧ＶＨを上限電圧とする下限リミッタとして動作し
、一方、上記最大ｌｌＩ′ｉ選択回路Ｓ２及び直流電圧
源３はトランジスタＱｄのベース・エミッタ間電圧をＶ
ｎｔ−どすると、■陽電圧Ｖ１−（但し、ＶＬ−＝ＶＬ
’−ＶＢＥ ）を有する下限リミッタとして動作りる
。
このため、入力端子１に入来する入力電圧Ｖａは、第５
図に示す如く、’ｆの上限及び■・限が４−陽電圧ＶＮ
及び下限電圧ＶＬにより振幅制限され、出ツノ電圧ｖｂ
として出力端子４へ出力される。
図に示す如く、’ｆの上限及び■・限が４−陽電圧ＶＮ
及び下限電圧ＶＬにより振幅制限され、出ツノ電圧ｖｂ
として出力端子４へ出力される。
発明が解決しようとする問題点
しかるに、上記従来のリミッタ回路が例えば電圧制御型
発振器の制御入力段において、その入力電圧が位相誤差
電圧であるようなフェーズ・ロックド・ループ回路（Ｐ
Ｌ、 ｌ−回路）で使用された場合、ＰＬＬ回路への
パノノ信号が断続してループオーブン状態になったとき
、上記電圧制御ヘリ発振器は発振周波数の上限又は上限
から引込動作するのでループ動作が定常状態に達するま
での整定時間が長くなってしまうという欠点があった。
発振器の制御入力段において、その入力電圧が位相誤差
電圧であるようなフェーズ・ロックド・ループ回路（Ｐ
Ｌ、 ｌ−回路）で使用された場合、ＰＬＬ回路への
パノノ信号が断続してループオーブン状態になったとき
、上記電圧制御ヘリ発振器は発振周波数の上限又は上限
から引込動作するのでループ動作が定常状態に達するま
での整定時間が長くなってしまうという欠点があった。
すなわち、リミッタ回路にその上限及びト限電圧範囲を
超えるような過大又は過小な入力電圧が入来した場合、
王の出力電圧が上限又（よ上限電圧に固定されてしまい
、リミッタ回路の直線動作領域（前記下限電圧Ｖ＋−に
及び上限電圧ＶＨ間の領Ｖ１．）内にう３Ｌ＜収束しな
いという問題点があった。
超えるような過大又は過小な入力電圧が入来した場合、
王の出力電圧が上限又（よ上限電圧に固定されてしまい
、リミッタ回路の直線動作領域（前記下限電圧Ｖ＋−に
及び上限電圧ＶＨ間の領Ｖ１．）内にう３Ｌ＜収束しな
いという問題点があった。
そこで、本発明は、リミッタ回路の出力直線動作領域を
超える過大又は過小な入力電圧が入来した場合、その出
力電圧を出力心線動作領域の上限及び下限電圧間の任意
の電圧に設定することにより、上記問題点を解決したリ
ミッタ回路を提供することを目的とする。
超える過大又は過小な入力電圧が入来した場合、その出
力電圧を出力心線動作領域の上限及び下限電圧間の任意
の電圧に設定することにより、上記問題点を解決したリ
ミッタ回路を提供することを目的とする。
問題点を解決するための手段
本発明になるリミッタ回路は、第１及び第２の入力電圧
のうち小なる方を選択出力り−る最小値選択回路と、第
３及び第４の入力電圧のうち大なる方を選択出力する最
大値選択回路とを縦続接続（順不同）した、リミッタ回
路であって、入力電圧を反転増幅して出力する第１の反
転増幅器と、第１の反転増幅器の出力電圧の下限を予め
設定した下限電圧に制限して上記第２の入力電圧として
出力づ−る第１のリミッタと、入力電圧を反転増幅して
出力する第２の反転増幅器と、第２の反転増幅器の出力
電圧の上限を予め設定した上限電圧に制限してｔ２第４
の入力電圧として出力する第２のリミッタとを具備し、
一の入力端子よりの入力電圧を」二記第１又は第３の入
力電圧とするよう構成される。
のうち小なる方を選択出力り−る最小値選択回路と、第
３及び第４の入力電圧のうち大なる方を選択出力する最
大値選択回路とを縦続接続（順不同）した、リミッタ回
路であって、入力電圧を反転増幅して出力する第１の反
転増幅器と、第１の反転増幅器の出力電圧の下限を予め
設定した下限電圧に制限して上記第２の入力電圧として
出力づ−る第１のリミッタと、入力電圧を反転増幅して
出力する第２の反転増幅器と、第２の反転増幅器の出力
電圧の上限を予め設定した上限電圧に制限してｔ２第４
の入力電圧として出力する第２のリミッタとを具備し、
一の入力端子よりの入力電圧を」二記第１又は第３の入
力電圧とするよう構成される。
作用
第１のリミッタは第１の反転増幅器の出力型１］一の下
限を上限電圧に制限して、第２の入力電圧として最小値
選択回路へ出力する。一方、第２のリミッタは第２の反
転増幅器の出Ｊノ電圧の」ゴ限を予め設定した上限電圧
に制限して、第４の入力電圧として最大１直選択回路へ
出力する。
限を上限電圧に制限して、第２の入力電圧として最小値
選択回路へ出力する。一方、第２のリミッタは第２の反
転増幅器の出Ｊノ電圧の」ゴ限を予め設定した上限電圧
に制限して、第４の入力電圧として最大１直選択回路へ
出力する。
ここで、−例として第１の入力電圧を前記一の入力端子
Ｊ：りの入力電圧とＪると、最小値選択回路は入力電圧
と第２の入力電Ｌ１−どのうち小なる方を前記第３の入
力電圧として最大値選択回路へ出ノｊする。このとき、
最大値選択回路は、最小値選択回路」：りの第３の入力
電圧と上記第４の入力電圧とのうち大なる方を選択出力
する。
Ｊ：りの入力電圧とＪると、最小値選択回路は入力電圧
と第２の入力電Ｌ１−どのうち小なる方を前記第３の入
力電圧として最大値選択回路へ出ノｊする。このとき、
最大値選択回路は、最小値選択回路」：りの第３の入力
電圧と上記第４の入力電圧とのうち大なる方を選択出力
する。
次に、本発明になるリミッタ回路の一実施例について、
第１図〜第３図と共に説明する。
第１図〜第３図と共に説明する。
実施例
第１図は本発明になるリミッタ回路の一実施例のブロッ
ク系統図を示す。同図中、基準電圧Ｖ１〜■４は、第２
図（Ａ）に示す如く、Ｖｌ＞Ｖ２及びＶｉ〉■３の如く
設定されている。但し、Ｖ２と■４の大小関係は問わな
い。ここで、入力端子５に入来づる入力電圧Ｖｉは、反
転増幅Ｐ５６に供給され、ここで第１の基準電圧Ｖ＋に
応じて反転増幅されて下限リミッタ７へ出力される。下
限リミッタ７は入来する電圧を第２の基準電圧７２以上
に振幅制限して最小値選択回路８へ出力する。このよう
にして、入力電圧Ｖｉは上記反転増幅器６及び下限リミ
ッタ７により第２図（Δ）に示ず如き特性Ｔを有する電
圧（電圧ｖ工というものとする）に変換された後、最小
値選択回路８に供給される。
ク系統図を示す。同図中、基準電圧Ｖ１〜■４は、第２
図（Ａ）に示す如く、Ｖｌ＞Ｖ２及びＶｉ〉■３の如く
設定されている。但し、Ｖ２と■４の大小関係は問わな
い。ここで、入力端子５に入来づる入力電圧Ｖｉは、反
転増幅Ｐ５６に供給され、ここで第１の基準電圧Ｖ＋に
応じて反転増幅されて下限リミッタ７へ出力される。下
限リミッタ７は入来する電圧を第２の基準電圧７２以上
に振幅制限して最小値選択回路８へ出力する。このよう
にして、入力電圧Ｖｉは上記反転増幅器６及び下限リミ
ッタ７により第２図（Δ）に示ず如き特性Ｔを有する電
圧（電圧ｖ工というものとする）に変換された後、最小
値選択回路８に供給される。
一方、反転増幅器９は入来する入力電圧Ｖｉを第３の基
準電圧Ｖ３に応じて反転増幅して上限リミッタ１０に供
給層る。上限リミッタ１０は入来する電圧を第４の基準
電圧ｖ４以Ｆに振幅制限して最大値選択回路１１へ出力
する。このようにして、入力電圧■ｉは上記反転増幅器
９及び上限リミッタ１０により第２図（△）に示す如き
特性■を右する電圧（電圧ｖ■というものどする）に変
換された後、最大値選択回路１１に供給される。
準電圧Ｖ３に応じて反転増幅して上限リミッタ１０に供
給層る。上限リミッタ１０は入来する電圧を第４の基準
電圧ｖ４以Ｆに振幅制限して最大値選択回路１１へ出力
する。このようにして、入力電圧■ｉは上記反転増幅器
９及び上限リミッタ１０により第２図（△）に示す如き
特性■を右する電圧（電圧ｖ■というものどする）に変
換された後、最大値選択回路１１に供給される。
前記最小値選択回路８は、入来する入力電圧Ｖｉ及び０
４記電圧ｖ■を比較して、両型圧のうち小なる方を選択
出力Ｊるため、０≦Ｖｉ≦ｖ１のとぎは、入力電圧Ｖｉ
を選択出力し、Ｖｉ ＞Ｖｌのとぎは電圧Ｖ■を選択出
力する。
４記電圧ｖ■を比較して、両型圧のうち小なる方を選択
出力Ｊるため、０≦Ｖｉ≦ｖ１のとぎは、入力電圧Ｖｉ
を選択出力し、Ｖｉ ＞Ｖｌのとぎは電圧Ｖ■を選択出
力する。
一方、最大値選択回路１１は入来する電圧Ｖユ及び上記
最小値選択回路８より供給される電圧のうち大なる方を
選択出力するため、０≦Ｖｉ＜Ｖ３のとぎは、電圧Ｖｎ
を選択出力し、ｖ３≦■：≦Ｖ＋のときは、入力電圧Ｖ
ｉを選択出力し、Ｖｉ ＞Ｖｌのときは、電圧ｖ■を選
択出力する。
最小値選択回路８より供給される電圧のうち大なる方を
選択出力するため、０≦Ｖｉ＜Ｖ３のとぎは、電圧Ｖｎ
を選択出力し、ｖ３≦■：≦Ｖ＋のときは、入力電圧Ｖ
ｉを選択出力し、Ｖｉ ＞Ｖｌのときは、電圧ｖ■を選
択出力する。
このようにして、第２図（Ｂ）に示す如き入出力特性を
有する出力電圧Ｖｏが最大ｌｉＩ選択回路１１より出力
端子１２へ出力される。これにより、本発明回路の出力
電圧Ｖｏは、入力電圧Ｖｉがｖ３≦Ｖｉ≦Ｖ１となる領
域においては直線性を維持して■。−Ｖｉとして出力さ
れ、Ｖ！ ＞Ｖｌの領域ではＶｏ＝Ｖ２ （首記上限電
圧Ｖ＋−＋に相当する）に収束し、Ｖｉ ＜Ｖ３の領域
ではＶｏ”Ｖ、＋（前記下限電圧ＶＬに相当する）に収
束する。
有する出力電圧Ｖｏが最大ｌｉＩ選択回路１１より出力
端子１２へ出力される。これにより、本発明回路の出力
電圧Ｖｏは、入力電圧Ｖｉがｖ３≦Ｖｉ≦Ｖ１となる領
域においては直線性を維持して■。−Ｖｉとして出力さ
れ、Ｖ！ ＞Ｖｌの領域ではＶｏ＝Ｖ２ （首記上限電
圧Ｖ＋−＋に相当する）に収束し、Ｖｉ ＜Ｖ３の領域
ではＶｏ”Ｖ、＋（前記下限電圧ＶＬに相当する）に収
束する。
従って、本発明回路は入力電圧■ｉが上記電圧Ｖ３〜ｖ
１の範囲を超えて過大又は過小となった場合は、出力電
圧Ｖｏを出力直線動作領域の最大値Ｖ１と最小値ｖ３と
の間の任意の電圧に収束させるリミッタ回路として動作
する。
１の範囲を超えて過大又は過小となった場合は、出力電
圧Ｖｏを出力直線動作領域の最大値Ｖ１と最小値ｖ３と
の間の任意の電圧に収束させるリミッタ回路として動作
する。
第３図は本発明回路の具体的な回路系統図を示す。同図
中、第１図と同一構成部分には同一の符号をイ」シであ
る。ここで、反転増幅器６は演算増幅器１３、第１の基
準電圧Ｖ１を発生出力する直流電圧源１４及び抵抗Ｒ＋
、Ｒ２より構成される周知の負帰還増幅器であり、ま
た、下限りミツタフはＮＰＮトランジスタＱ＋ 、Ｑ２
、電流源Ｉｔ。
中、第１図と同一構成部分には同一の符号をイ」シであ
る。ここで、反転増幅器６は演算増幅器１３、第１の基
準電圧Ｖ１を発生出力する直流電圧源１４及び抵抗Ｒ＋
、Ｒ２より構成される周知の負帰還増幅器であり、ま
た、下限りミツタフはＮＰＮトランジスタＱ＋ 、Ｑ２
、電流源Ｉｔ。
Ｉ２、第２の基準電圧Ｖ２を発生出力１−る直流電圧源
１５及びＰＮＰトランジスタＱ３より構成され、さらに
、最小値選択回路８はＰＮＰ１〜ランジスタＱ４ 、Ｑ
ｓ及び電流源■３より構成される。
１５及びＰＮＰトランジスタＱ３より構成され、さらに
、最小値選択回路８はＰＮＰ１〜ランジスタＱ４ 、Ｑ
ｓ及び電流源■３より構成される。
一方、反転増幅器９は、上記と同様に、演い増幅器１６
、第３の基準電圧Ｖ３を発４Ｆ出力する直流電圧源１７
及び抵抗Ｒ３，Ｒ，ｌより構成される周知の負帰還増幅
器であり、また、下限リミッタ１０はＰＮＰトランジス
タＱｓ 、 Ｑ７ 、電流源■４及び第４の基準電圧■
４を発生出力する直流電圧源１８より構成され、ざらに
、最大値選択回路１１はＮＰＮトランジスタＱｓ 、Ｑ
！ｌ及び電流源１５より構成される。
、第３の基準電圧Ｖ３を発４Ｆ出力する直流電圧源１７
及び抵抗Ｒ３，Ｒ，ｌより構成される周知の負帰還増幅
器であり、また、下限リミッタ１０はＰＮＰトランジス
タＱｓ 、 Ｑ７ 、電流源■４及び第４の基準電圧■
４を発生出力する直流電圧源１８より構成され、ざらに
、最大値選択回路１１はＮＰＮトランジスタＱｓ 、Ｑ
！ｌ及び電流源１５より構成される。
ここで、前記演算増幅器１３の非反転入力端子は直流電
圧源１４を介して接地され、その反転入力端子は抵抗Ｒ
１を介して入力端子５に接続されるど共に、抵抗Ｒ２を
介してその出力端に接続される。一方、トランジスタＱ
２の］レクタ・エミッタ間にその］レクタ・エミッタ間
が大々共通接続されたトランジスタＱ１のベースは、上
記演算増幅器１３の出力端と抵抗Ｒ２の接続点に接続さ
れる。上記１−ランジスタＱ２のベースは直流電圧源１
５を介して接地される。また、上記トランジスタＱ１及
びＱ２のコレクタ共通接続点は電源電圧Ｖｃｃを供給す
る電源ラインに接続され、さらに１〜ランジスタＱ１及
びＱ２のエミツタ共通１ａ統点は電流源■１を介して接
地されると共に、トランジスタＱ３のベースに接続され
る。この１−ランジスタＱ３の］レクタは接地され、そ
のエミッタＣま電流源工２を介して■記電源ラインに接
続されると共に、トランジスタＱ５のベースに接続され
る。
圧源１４を介して接地され、その反転入力端子は抵抗Ｒ
１を介して入力端子５に接続されるど共に、抵抗Ｒ２を
介してその出力端に接続される。一方、トランジスタＱ
２の］レクタ・エミッタ間にその］レクタ・エミッタ間
が大々共通接続されたトランジスタＱ１のベースは、上
記演算増幅器１３の出力端と抵抗Ｒ２の接続点に接続さ
れる。上記１−ランジスタＱ２のベースは直流電圧源１
５を介して接地される。また、上記トランジスタＱ１及
びＱ２のコレクタ共通接続点は電源電圧Ｖｃｃを供給す
る電源ラインに接続され、さらに１〜ランジスタＱ１及
びＱ２のエミツタ共通１ａ統点は電流源■１を介して接
地されると共に、トランジスタＱ３のベースに接続され
る。この１−ランジスタＱ３の］レクタは接地され、そ
のエミッタＣま電流源工２を介して■記電源ラインに接
続されると共に、トランジスタＱ５のベースに接続され
る。
上記トランジスタＱ５及びそのベースが入力端子５に接
続された前記１〜ランジスタＱ４のエミッタ・コレクタ
間は大々共通接続されており、そのコレクタ共通接続点
は接地され、またそのエミッタ共通接続点は電流源１３
を介して電源ラインに接続されると共に、トランジスタ
Ｑ８のベースに接続される。
続された前記１〜ランジスタＱ４のエミッタ・コレクタ
間は大々共通接続されており、そのコレクタ共通接続点
は接地され、またそのエミッタ共通接続点は電流源１３
を介して電源ラインに接続されると共に、トランジスタ
Ｑ８のベースに接続される。
一方、演算増幅器１６の非反転入力端子は直流光圧源１
７を介して接地され、その反転入力端子は抵抗Ｒ３を介
して入力端子５に接続されると共に抵抗ＲＩを介してそ
の出力端に接続される。また、トランジスタＱ７のエミ
ッタ・コレクタ間にそのエミッタ・コレクタ間が夫々共
通接続されたトランジスタＱ６のベースは、上記演算増
幅器１６の出力端と抵抗Ｒｔの接続点に接続される。
７を介して接地され、その反転入力端子は抵抗Ｒ３を介
して入力端子５に接続されると共に抵抗ＲＩを介してそ
の出力端に接続される。また、トランジスタＱ７のエミ
ッタ・コレクタ間にそのエミッタ・コレクタ間が夫々共
通接続されたトランジスタＱ６のベースは、上記演算増
幅器１６の出力端と抵抗Ｒｔの接続点に接続される。
上記トランジスタＱ７のベースは直流電圧源１８を介し
て接地される。また、上記トランジスタＱ６及びＱ７の
コレクタ共通接続点は接地され、さらに、トランジスタ
Ｑ６及びＱ７のエミッタ共通接続点は電流源■４を介し
て電源ラインに接続されると其に、トランジスタＱ９の
ベースに接続される。上記トランジスタＱ９及び前記ト
ランジスタＱ８のコレクタ・エミッタ間は夫々共通接続
されており、そのコレクタ共通接続点は電源ラインに接
続され、またそのエミッタ共通接続点は電流源■５を介
して接地されると共に、出力端子１２に接続される。
て接地される。また、上記トランジスタＱ６及びＱ７の
コレクタ共通接続点は接地され、さらに、トランジスタ
Ｑ６及びＱ７のエミッタ共通接続点は電流源■４を介し
て電源ラインに接続されると其に、トランジスタＱ９の
ベースに接続される。上記トランジスタＱ９及び前記ト
ランジスタＱ８のコレクタ・エミッタ間は夫々共通接続
されており、そのコレクタ共通接続点は電源ラインに接
続され、またそのエミッタ共通接続点は電流源■５を介
して接地されると共に、出力端子１２に接続される。
次に、第３図図示回路系統の動作について説明するに、
周知の如く、反転増幅器６の出力電圧「ｌは、抵抗Ｒ１
及びＲ２の抵抗値を夫々ｒ、及びｒ２と表わすと、（１
）式のように表わされる。
周知の如く、反転増幅器６の出力電圧「ｌは、抵抗Ｒ１
及びＲ２の抵抗値を夫々ｒ、及びｒ２と表わすと、（１
）式のように表わされる。
Ｅｌ −一二二ョづツー ・
ｒ＋
＜ ｒ２−一 ・Ｖｉ −Ｖｌ ） （１）ｒ
ｌ＋ｒ２ この（１）式において、Ｖｉ ＝Ｖ＋ とおくと、Ｅ＋
＝Ｖ＋となる。従って、反転増幅器６より前記第２図（
Ａ）にて特性■に示す如く、入力電圧Ｖｉが第１の基準
電圧Ｖ１に等しいとぎ、Ｅｌ ＝Ｖ＋ どなり、かつ、
入力電圧Ｖｉの変化に対して反転しく一変化Ｊる電圧Ｅ
１が１！？られる。
ｌ＋ｒ２ この（１）式において、Ｖｉ ＝Ｖ＋ とおくと、Ｅ＋
＝Ｖ＋となる。従って、反転増幅器６より前記第２図（
Ａ）にて特性■に示す如く、入力電圧Ｖｉが第１の基準
電圧Ｖ１に等しいとぎ、Ｅｌ ＝Ｖ＋ どなり、かつ、
入力電圧Ｖｉの変化に対して反転しく一変化Ｊる電圧Ｅ
１が１！？られる。
下限リミッタ７は、周知の如く、入来する反転増幅器６
の出力電圧Ｆ１を上限電圧ｖ２以上に振幅制限して、前
記電圧ｖ■として出力する。ここで、トランジスタＱ１
及びＱ２のベース・エミッタ間電圧とトランジスタＱ３
のベース・エミッタ間電圧が夫々等しいものとすると、
Ｅｌ ＞Ｖ２のとぎは、Ｖ Ｉ ＝ Ｅ ＋どなり、Ｅ
＋≦Ｖ２のときは、Ｖ Ｉ ＝ Ｖ ２どなる。
の出力電圧Ｆ１を上限電圧ｖ２以上に振幅制限して、前
記電圧ｖ■として出力する。ここで、トランジスタＱ１
及びＱ２のベース・エミッタ間電圧とトランジスタＱ３
のベース・エミッタ間電圧が夫々等しいものとすると、
Ｅｌ ＞Ｖ２のとぎは、Ｖ Ｉ ＝ Ｅ ＋どなり、Ｅ
＋≦Ｖ２のときは、Ｖ Ｉ ＝ Ｖ ２どなる。
上記と同様に、反転増幅器９の出力電圧Ｆ２は、抵抗Ｒ
３及びＲ４の抵抗値を人々ｒ３及びｒ 、１ ど表わす
と、［Ｆ］式のように表わされる。
３及びＲ４の抵抗値を人々ｒ３及びｒ 、１ ど表わす
と、［Ｆ］式のように表わされる。
Ｅ、＝ −」二二」ニー・
（−シー・Ｖｉ−Ｖ３） （２）
ｒ３＋ｒ４
この２式において、■１−Ｖａとおくと、Ｆ２＝■３と
なる。従って、反転増幅器９より前記第２図（△）にて
特性■に示す如く、入力電圧Ｖｉが第３の基準電圧Ｖ３
に等しいどき、Ｅ２＝Ｖ３どなり、かつ、入ノｊ電ｒＥ
Ｖ ｉの変化に対して反転して変化する電圧Ｅ２が得
られる。
なる。従って、反転増幅器９より前記第２図（△）にて
特性■に示す如く、入力電圧Ｖｉが第３の基準電圧Ｖ３
に等しいどき、Ｅ２＝Ｖ３どなり、かつ、入ノｊ電ｒＥ
Ｖ ｉの変化に対して反転して変化する電圧Ｅ２が得
られる。
上限リミッタ１０は、周知の如く、入来する反転増幅器
９の出力電圧Ｅ２を上限電圧ｖ４以下に振幅制限して、
出力電圧ｖ■′ として出力する。
９の出力電圧Ｅ２を上限電圧ｖ４以下に振幅制限して、
出力電圧ｖ■′ として出力する。
ここで、トランジスタＱ６．０７及び後述するトランジ
スタＱ４ 、Ｑｓ 、Ｑｓ 、Ｑ９のベース・エミッタ
間電圧を全てＶ（ＩＥ’ と表わすと、Ｅ２＜Ｖｉのど
ぎは、ＶＨ’ −Ｅ２−ｔ−ＶＢＥ’ となり、Ｅ２≧
■４のどきは、Ｖ■’ ＝Ｖ４ ＋Ｖｅ Ｅ’ となる
。すなわら、出力電圧■■′ と前記電圧ｖ■との関係
はＶＴＩ’ ＝Ｖ■＋Ｖｅ ｅ ’ となる。
スタＱ４ 、Ｑｓ 、Ｑｓ 、Ｑ９のベース・エミッタ
間電圧を全てＶ（ＩＥ’ と表わすと、Ｅ２＜Ｖｉのど
ぎは、ＶＨ’ −Ｅ２−ｔ−ＶＢＥ’ となり、Ｅ２≧
■４のどきは、Ｖ■’ ＝Ｖ４ ＋Ｖｅ Ｅ’ となる
。すなわら、出力電圧■■′ と前記電圧ｖ■との関係
はＶＴＩ’ ＝Ｖ■＋Ｖｅ ｅ ’ となる。
一方、最小値選択回路８中のトランジスタＱ４及び０５
は夫々のベースに入来する入力電圧■ｉ及び電圧■■の
大小関係に応じてオン又はオフされ、これと同様に、最
大値選択回路１１中のトランジスタＱ８及びＱ９は夫々
のベースに入来する上記最小値選択回路８の出力電圧及
び電圧■■′の大小関係に応じてオン又はオフされる。
は夫々のベースに入来する入力電圧■ｉ及び電圧■■の
大小関係に応じてオン又はオフされ、これと同様に、最
大値選択回路１１中のトランジスタＱ８及びＱ９は夫々
のベースに入来する上記最小値選択回路８の出力電圧及
び電圧■■′の大小関係に応じてオン又はオフされる。
ここで、Ｖｉ ＜Ｖ３のとき、Ｖ ｉ ＜ Ｖ １であ
るから、１−ランジスタＱ４はオンされ、トランジスタ
Ｑ５はオフとなる。従って、最小値選択回路８より電圧
Ｖｉ＋Ｖｒｚ：’ が出力される。このとき、Ｖｌ ＋
Ｖ［３Ｅ’ ＜Ｖ■’であるため、トランジスタＱ８は
オフされ、トランジスタＱ９はオンとなる。従って、最
大値選択回路１１より出力電圧Ｖｏ ＝Ｖ■’ Ｖ［
３Ｅ’ ＝ＶＩが出力される。これにより、Ｖｉ ＜Ｖ
３ 、カッ、Ｅ２≧ｖ４のとぎ、出力端子１２には出力
電圧Ｖｏ＝Ｖ４が出力され、一方、Ｖｉ〈■３、かつ、
Ｅ２ ＜Ｖｉのとぎ、出力端子１２には出力電圧Ｖｏ＝
Ｅｚが出力される。
るから、１−ランジスタＱ４はオンされ、トランジスタ
Ｑ５はオフとなる。従って、最小値選択回路８より電圧
Ｖｉ＋Ｖｒｚ：’ が出力される。このとき、Ｖｌ ＋
Ｖ［３Ｅ’ ＜Ｖ■’であるため、トランジスタＱ８は
オフされ、トランジスタＱ９はオンとなる。従って、最
大値選択回路１１より出力電圧Ｖｏ ＝Ｖ■’ Ｖ［
３Ｅ’ ＝ＶＩが出力される。これにより、Ｖｉ ＜Ｖ
３ 、カッ、Ｅ２≧ｖ４のとぎ、出力端子１２には出力
電圧Ｖｏ＝Ｖ４が出力され、一方、Ｖｉ〈■３、かつ、
Ｅ２ ＜Ｖｉのとぎ、出力端子１２には出力電圧Ｖｏ＝
Ｅｚが出力される。
次に、Ｖ３≦Ｖｉ≦ｖ１のときには、Ｖｉ≦ＶＴである
ため、トランジスタＱ４はオンされ、トランジスタＱ５
はＡ）となる。従って、最小値選択回路８より電圧Ｖｉ
＋Ｖｔｚ：’ が出力される。
ため、トランジスタＱ４はオンされ、トランジスタＱ５
はＡ）となる。従って、最小値選択回路８より電圧Ｖｉ
＋Ｖｔｚ：’ が出力される。
このとき、Ｖｉ ＋Ｖａ Ｅ’ ＞Ｖ■’であるため、
トランジスタＱ８はオンされ。トランジスタＱ９はオフ
となる。従って、最大値選択回路１１より出力電圧ＶＯ
＝ （Ｖｉ ＋Ｖｎ Ｅ ’ ） −ＶＢ Ｅ ’ ＝
Ｖｉが出力される。これにより、ｖ３≦Ｖｉ≦ｖ１のと
きには、出力端子１２より入力電圧Ｖｉと等しい出力が
得られる。
トランジスタＱ８はオンされ。トランジスタＱ９はオフ
となる。従って、最大値選択回路１１より出力電圧ＶＯ
＝ （Ｖｉ ＋Ｖｎ Ｅ ’ ） −ＶＢ Ｅ ’ ＝
Ｖｉが出力される。これにより、ｖ３≦Ｖｉ≦ｖ１のと
きには、出力端子１２より入力電圧Ｖｉと等しい出力が
得られる。
次に、Ｖｉ ＞Ｖ＋のとぎ、トランジスタＱ４はオフさ
れ、トランジスタＱ５はオンとなる。従って、最小値選
択回路８より電圧ＶＩ＋ＶＯＥ’が出力される。このと
き、ｖＩ十ｖ日Ｅ′ 〉■■′であるため、トランジス
タ０８はオンされ、トランジスタＱ９はオフとなる。従
って、最大値選択回路１１より出力端ＢＥＶｏ ＝ （
Ｖ ■＋ ＶＲＥ ’ ）−ＶＢＥ’ ＝ＶＩが出力
される。これにより、Ｖｉ ＞Ｖ＋ 、かつ、Ｅｌ＞Ｖ
２（７）どぎ、出力端子１２には出力電圧Ｖ。−Ｅｌが
出力され、一方、Ｖｉ ＞Ｖ＋ 、かつ、Ｅ１≦■２の
とき、出力端子１２には出力電圧Ｖ。−Ｖ２が出力され
る。
れ、トランジスタＱ５はオンとなる。従って、最小値選
択回路８より電圧ＶＩ＋ＶＯＥ’が出力される。このと
き、ｖＩ十ｖ日Ｅ′ 〉■■′であるため、トランジス
タ０８はオンされ、トランジスタＱ９はオフとなる。従
って、最大値選択回路１１より出力端ＢＥＶｏ ＝ （
Ｖ ■＋ ＶＲＥ ’ ）−ＶＢＥ’ ＝ＶＩが出力
される。これにより、Ｖｉ ＞Ｖ＋ 、かつ、Ｅｌ＞Ｖ
２（７）どぎ、出力端子１２には出力電圧Ｖ。−Ｅｌが
出力され、一方、Ｖｉ ＞Ｖ＋ 、かつ、Ｅ１≦■２の
とき、出力端子１２には出力電圧Ｖ。−Ｖ２が出力され
る。
このように、第３図図示回路系統は第２図（Ｂ）に示し
た入出力特性を有するリミッタ回路として動作する。
た入出力特性を有するリミッタ回路として動作する。
なお、本発明回路の構成は、電圧ＶＴ及びＶＲ又はＶＨ
’が夫々供給される最小値選択回路８及び最大値選択回
路１１の縦続接続であれば良く、その接続順序は任意で
ある。すなわら、第１図図示ブロック系統において、反
転増幅器６ど９、上限リミッタ７と上限リミッタ１０、
及び最小１ｆ１ｍ択回路８と最大値選択回路１１の接続
順序を夫々入れ替えてもよい。
’が夫々供給される最小値選択回路８及び最大値選択回
路１１の縦続接続であれば良く、その接続順序は任意で
ある。すなわら、第１図図示ブロック系統において、反
転増幅器６ど９、上限リミッタ７と上限リミッタ１０、
及び最小１ｆ１ｍ択回路８と最大値選択回路１１の接続
順序を夫々入れ替えてもよい。
また、本発明回路は、上限電圧Ｖ１及び下限電圧Ｖ３を
決める反転増幅器６及び９と、下限リミッタ７及び−Ｌ
限すミッタ１０の設定によって制限領域での特性を任意
に決定できるものであるから、応用に当って、上限のみ
又は下限のみの制限等目的に応じて自由に構成してもよ
いことは勿論である。
決める反転増幅器６及び９と、下限リミッタ７及び−Ｌ
限すミッタ１０の設定によって制限領域での特性を任意
に決定できるものであるから、応用に当って、上限のみ
又は下限のみの制限等目的に応じて自由に構成してもよ
いことは勿論である。
発明の効果
上述の如く、本発明によれば、リミッタ回路の出力心線
動作領域を超える過大又は過小な入力電圧が入来した場
合、その出力電圧を出力直線動作領域の上限及び下限電
圧間の任意の電圧に設定したので、制限領域にて任意の
非線形特性を得ることができ、Ｌ記入力電圧の上限及び
下限電圧範囲外でも所定の出力電圧に収束させることが
でき、例えばＰＬＬ回路中の電圧制６ＩＩ型発振器を制
御する誤差電圧のリミッタ回路に応用すると、Ｐ Ｌ
１回路への入力電圧のｌ１７ｉｆ−によって誤差電圧が
過大又は過小となっても発振器の自走周波数ｉ３１所定
の領域で動作できるので、ループ整定時間は極めて短く
Ｃきて、０１作を安定化できる等の特長を右りる。
動作領域を超える過大又は過小な入力電圧が入来した場
合、その出力電圧を出力直線動作領域の上限及び下限電
圧間の任意の電圧に設定したので、制限領域にて任意の
非線形特性を得ることができ、Ｌ記入力電圧の上限及び
下限電圧範囲外でも所定の出力電圧に収束させることが
でき、例えばＰＬＬ回路中の電圧制６ＩＩ型発振器を制
御する誤差電圧のリミッタ回路に応用すると、Ｐ Ｌ
１回路への入力電圧のｌ１７ｉｆ−によって誤差電圧が
過大又は過小となっても発振器の自走周波数ｉ３１所定
の領域で動作できるので、ループ整定時間は極めて短く
Ｃきて、０１作を安定化できる等の特長を右りる。
第１図及び第３図は夫々本発明になるリミッタ回路の一
実施例を示づブロック系統図及び具体的な回路系統図、
第２図（Δ）、（Ｂ）は夫々本発明回路の入出力特性図
、第４図及び第５図は人々従来のリミッタ回路の一例の
回路系統図及び入出力特性図である。 ５・・・入力端子、６．９・・・反転増幅器、７・・・
下限リミッタ、８・・・最小値選択回路、１０・・・上
限リミッタ、１１・・・最大値選択回路、１２・・・出
力端子、１３．１６・・・演韓増幅各、１４，１５，１
７゜１８・・・直流電圧源、１１〜Ｔ５・・・電流源、
０１〜Ｑ９・・・トランジスタ、Ｒ１−Ｒ４・・・抵抗
。 第３図 第 Ｉ 図 １〜 二＼−− 第４図 第５図 ／／ ポ カ 電 尺 ｂ ■、−一一一一 ■し
実施例を示づブロック系統図及び具体的な回路系統図、
第２図（Δ）、（Ｂ）は夫々本発明回路の入出力特性図
、第４図及び第５図は人々従来のリミッタ回路の一例の
回路系統図及び入出力特性図である。 ５・・・入力端子、６．９・・・反転増幅器、７・・・
下限リミッタ、８・・・最小値選択回路、１０・・・上
限リミッタ、１１・・・最大値選択回路、１２・・・出
力端子、１３．１６・・・演韓増幅各、１４，１５，１
７゜１８・・・直流電圧源、１１〜Ｔ５・・・電流源、
０１〜Ｑ９・・・トランジスタ、Ｒ１−Ｒ４・・・抵抗
。 第３図 第 Ｉ 図 １〜 二＼−− 第４図 第５図 ／／ ポ カ 電 尺 ｂ ■、−一一一一 ■し
Claims (2)
- （１）第１及び第２の入力電圧のうち小なる方を選択出
力する最小値選択回路と、第３及び第４の入力電圧のう
ち大なる方を選択出力する最大値選択回路とを縦続接続
（順不同）し、一の入力端子よりの入力電圧の上限及び
下限を制限して出力するリミッタ回路において、該入力
電圧を反転増幅して出力する第１の反転増幅器と、該第
１の反転増幅器の出力電圧の下限を予め設定した下限電
圧に制限して上記第２の入力電圧として出力する第１の
リミッタと、該入力電圧を反転増幅して出力する第２の
反転増幅器と、該第２の反転増幅器の出力電圧の上限を
予め設定した上限電圧に制限して上記第４の入力電圧と
して出力する第２のリミッタとを具備し、該一の入力端
子よりの入力電圧を上記第１又は第３の入力電圧とする
よう構成したことを特徴とするリミッタ回路。 - （２）該第１の反転増幅器を第１の演算増幅器、第１の
帰還回路及び第１の基準電圧を発生する第１の電圧源を
備えた負帰還増幅器で構成し、該第１のリミッタを第２
の基準電圧を発生する第２の電圧源と該第１の反転増幅
器の出力電圧及び該第２の基準電圧のうち大なる方を選
択出力する第１の選択回路とより構成し、該第２の反転
増幅器を第２の演算器、第２の帰還回路及び第３の基準
電圧を発生する第３の電圧源を備えた負帰還増幅器で構
成し、該第２のリミッタを第４の基準電圧を発生する第
４の電圧源と該第２の反転増幅器の出力電圧及び該第４
の基準電圧のうち小なる方を選択出力する第２の選択回
路とより構成し、該一の入力端子よりの入力電圧が該第
３の基準電圧より小なるときは該第２のリミッタの出力
電圧を出力し、該入力電圧が該第１及び第３の基準電圧
の範囲内にあるときは該入力電圧をそのまま出力し、該
入力電圧が該第１の基準電圧より大なるときは該第１の
リミッタの出力電圧を出力するよう構成したことを特徴
とする特許請求の範囲第１項記載のリミッタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271143A JPS62130008A (ja) | 1985-12-02 | 1985-12-02 | リミッタ回路 |
| US06/932,186 US4709204A (en) | 1985-12-02 | 1986-11-18 | Limiter circuit |
| GB8627605A GB2183953B (en) | 1985-12-02 | 1986-11-19 | Limiter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271143A JPS62130008A (ja) | 1985-12-02 | 1985-12-02 | リミッタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62130008A true JPS62130008A (ja) | 1987-06-12 |
| JPH0443442B2 JPH0443442B2 (ja) | 1992-07-16 |
Family
ID=17495918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271143A Granted JPS62130008A (ja) | 1985-12-02 | 1985-12-02 | リミッタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4709204A (ja) |
| JP (1) | JPS62130008A (ja) |
| GB (1) | GB2183953B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI88562C (fi) * | 1989-09-19 | 1993-05-25 | Nokia Mobile Phones Ltd | Integrerad, av driftsspaenning oberoende dynamisk amplitudbegraensare |
| US5089767A (en) * | 1990-04-09 | 1992-02-18 | Unitrode Corporation | Current sensor and limiter |
| US5302863A (en) * | 1993-01-29 | 1994-04-12 | Hewlett-Packard Company | CMOS peak amplitude detector |
| TWI232941B (en) * | 2002-12-23 | 2005-05-21 | Media Tek Inc | Peak detector with double peak detection |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3465170A (en) * | 1966-05-11 | 1969-09-02 | Sylvania Electric Prod | Limiter circuit |
| US3697780A (en) * | 1971-04-12 | 1972-10-10 | Phillips Petroleum Co | Limit control |
| GB1452631A (en) * | 1973-06-22 | 1976-10-13 | Honeywell Ltd | Signal limiter circuit |
| JPS5698012A (en) * | 1980-01-09 | 1981-08-07 | Sony Tektronix Corp | Amplitude limiting circuit |
-
1985
- 1985-12-02 JP JP60271143A patent/JPS62130008A/ja active Granted
-
1986
- 1986-11-18 US US06/932,186 patent/US4709204A/en not_active Expired - Lifetime
- 1986-11-19 GB GB8627605A patent/GB2183953B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8627605D0 (en) | 1986-12-17 |
| JPH0443442B2 (ja) | 1992-07-16 |
| US4709204A (en) | 1987-11-24 |
| GB2183953A (en) | 1987-06-10 |
| GB2183953B (en) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| US5196807A (en) | Amplifying circuit | |
| JP2017538364A (ja) | 能動ｒｃフィルタ | |
| JPS62130008A (ja) | リミッタ回路 | |
| JPH05502146A (ja) | 入力減衰器ネットワークを使用し単極性電源で給電される差動増幅器 | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| US20020121933A1 (en) | Class AB, high speed, input stage with base current compensation for fast settling time | |
| JPS6123689B2 (ja) | ||
| JPH03154508A (ja) | 増幅器回路 | |
| JP3104324B2 (ja) | 掛算回路 | |
| EP0028229B1 (en) | A balanced amplifier output stage | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| JPH0122288Y2 (ja) | ||
| JPS6148283B2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JP2577946B2 (ja) | 増幅回路 | |
| JPH0419881Y2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0345568B2 (ja) | ||
| JPS61232712A (ja) | Ａｇｃ回路 | |
| JPS62285508A (ja) | 周波数特性調整回路 | |
| JPH0685568A (ja) | 差動増幅器 |