JPH05500426A - 相互に無関係に温度係数と出力を調整し得るバンドギャップ電圧リファレンス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 相互に無関係に温度係数と出力を調整し得るバンドギャップ電圧リファレンス ＬＪＬΔ」−１ １、Ｌ粟上二五月玉！ この発明は温度変化に対する補償を行った直流出力電圧を生成するＩＣバンドギ ャップ電圧リファレンスに関する。特に、改良した自作特性をもつ電圧リファレ ンスに関し、更に、最適動作特性を得るために製造段階で微調整を済ますことの 出来るような電圧リファレンスに関する。

２．１米亘蓋１ 数多くの異なるバンドギャップ電圧リファレンスの設計が提案されて来たし、そ の中には広く実用されているものもある。特に成功している設計の１つは共に本 出願者に与えられた特許ＲＥ、第３０．５９８号および米国特許第４．２５０． ４４５号に開示されているような双トランジスタ・セルである。一対の異なる電 流密度のトランジスタのエミッタを共通に接続しているもう１つの設計は１９８ １年ＩＥＥＥ国際団体回路会議で公表された論文の中に記述されている。この設 計に対する変形がナショナルセミコンダクタ社により出版されたリニアデータブ ック２の１８８８年版にのっている。これらの設計は価値あるものであるが、成 る観点からは充分には満足出来ない点もある。これら従来技術のデバイスと技法 に存在する問題点を回避することが本発明の目的である。

〔発明が解決しようとする問題点〕

当発明者により１３８８年４月６日に提出された審査中の米国特許申請第１７８ ，１２１号（平成２年１０月５日国際出願番号ＰＣＴ／ＵＳ８９１０１１６２高 利得ＩＣ増幅器として特許庁に対して申請中）の中に、入力段として一対の整合 している差動トランジスタ対を使っている高性能増幅器が開示されている。その 申請の仕様書の最後の章に入力の整合トランジスタ対を不整合対におきかえて、 バンドギャップリファレンス回路に対して絶対温度比例（ＰＴＡＴ）電流を生ぜ しめることが暗示されている。以下に詳述する本発明の実施例は、ここに提案さ れている回路構成に関するもので、前の申請に開示されている特色ある増幅器の 概念を電圧リファレンスの回路素子に結びつけることによって優れた自作特性を 与えるものである。

日の　−０を　るための 以下に詳述する本発明の好ましい実施例には、等しくないエミッタ面積をもち、 各々のベースを増幅器の帰還回路によって励振されて、各トランジスタの電流が 等しい値に維持されるようになっている差動トランジスタ対が備っている。結果 としての２つのトランジスタのベース−エミッタ間電圧の間の差（ΔＶ　ｓ　ｔ 　）は、トランジスタのベースを励振する増幅器出力回路の一部に現れる。

この回路はまた出力電圧に対してゼロの温度係数（ＴＣ）を与えるために必要な バンドギャップ電圧を発生するためにΔｖ、ｌ：成分に加算されるべき必要ＶＩ Ｅ電圧を供給するダイオードを含む。この増幅器の特別な設計上の特色がバンド ギャップ電圧リファレンスに対して重要な動作上の利点を斉らす。

増幅器の出力回路は共にリファレンス出力端子に接続されている２筋の抵抗器回 路片を含んでいて、これらはリファレンス出力電圧がバンドギャップ電圧の一定 倍の値として形成されるように相互接続されている。更に、この出力回路は出力 電圧と温度係数とが回路の中の別々のエレメントによって決定されるように設計 されており、これらの別々のエレメントが夫々独立に調整出来るように分離する ための手段を備えていて、製造時に使われる微細調整の手順の間相互作用が起こ らないようにしである。

本発明のその他の目的、考え方および利点は、添付の図面と共に本発明の好まし い実施例を考える以下の記述の中で指摘するものもあり、又その記述から自ずと 明らかになるものもあるであろう。

区ｎ豪反朋 第１図は本発明による基本的電圧リファレンスに対する回路構成を示す回路図で ある。

第２図は第１図の回路と同様であるが、改善された結果を得るための修正を加え た回路図である。

第３図は第２図の回路と同様であるが、追加の改良を得るため更に修正した回路 図である。

第４図は第２図と第３図の回路の一部分に対応する当価回路を図示したものであ る。

第５図は、本発明を実用に供するために設計された実施例をの詳細を説明する回 路図である。

ま　い　のＵ 第１図を参照すると、一対のＮＰＮ）ランジスタＱ１．０２％　を含む回路図が 示されていて、そのエミッタは相互接続されており、そのコレクタはトランジス タ増幅器（１Ｇ）の差動入力として接続されている。この増幅器は、本発明者に よって１３８８年４月Ｂ日に提出された審査中の特許申請第１７８，１２１号に 示されているものと似ている。この申請に示されている増幅器はトランジスタＱ １、Ｑ、と同様にそのエミッタを相互接続されている入力差働トランジスタ対を 含んでいる。しかし、この申請にある入力差働トランジスタ対は整合した対であ って、一方本発明ではトランジスタＱｌ、Ｑ２は一定の比で不整合となっていて 、そのエミッタ面積はｎ：　１の比で異なっている。例えばＱ、はＱ２のエミッ タ面積の８倍のエミッタ面積をもっている。そのような異なるエミッタ面積をも つ理由は、記述が進むに従って明らかとなるであろう。

増幅器（１０）は特許申請第１７８，１２１号中の増幅器と同様帰還バイアス回 路を備えていて、これは第１図中に（１２）として示しである。このバイアス回 路はトランジスタ対Ｑｌ、Ｑ２の相互接続エミッタに接続されているカレントミ ラー（Ｉ４）を含んでいる。このカレントミラーは両方のトランジスタを通る結 合電流が増幅器（ｌＯ）の出力を精密になぞるように強制し、これによって前記 特許申請の中で説明したように、重要な有益な特性を斉らすのである。

増幅器（１Ｇ）の出力（１８）は出力端子（１８）に接続されており、また一対 の抵抗器Ｒ＋、Ｒ２と直列に共通母線（２２）に接続されるダイオード接続のト ランジスタＱ、を含む回路（２０）にも接続されている。Ｒｏの両端に生成され る電圧はトランジスタＱ、、Ｑ２のベースを励振する差動帰還信号として接続さ れる。この帰還制御ループはＱ２、Ｑ２のコレクタ電流が等しくなる時平衡する であろう。

これらのトランジスタのエミッタ面積は（ｎ：１の比で）異なるので、平衡は、 両方のベース間の電圧が：Δｖ８Ｅ＝ｋＴ／ｑ−１ａｎ　（Ｔは絶対温度）で与 えられる時起こるであろう。

ｋＴ／（！は絶対温度比例（ＰＴＡＴ）であるから、平衡が得られる時、ＲＩに はＰＴＡＴ電流が流れるであろう。この電流はＲ２にも流れ、抵抗器Ｒ１とＲ２ の両端にはより大きなＰＴＡＴ電圧を生じる。出力電圧Ｖ０はこの大きな電圧と Ｑ３のｖＩｌｆ電圧との和となるであろう。周知のバンドギャップ電圧リファレ ンス原理に従って、Ｖｏがバンドギャップ電圧（シリコンの場合的１，２０５ボ ルト）に等しくなるようにＲ１とＲ２の値を設定することによって、出力電圧Ｖ ０を温度に無関係にすることが出来る。

第１図の回路は出力電圧Ｖ０がバンドギャップ電圧に等しい時だけゼロＴＣ（温 度係数）となることが出来る。

しかしながら、バンドギャップ電圧よりも大きな安定化出力電圧が必要なことが 屡々ある。第２図はこれを達成するための回路を示す。それは第１図の回路と同 様であるが、前述したような平衡条件がバンドギャップ電圧よりも大きな出力電 圧の時に起こるように設計されている。

第２図の回路は実際上、バンドギャップ電圧を予め定める係数倍にする。この乗 算は出力端子（１８）と共通線路との間に接続されているＲ、、Ｒ，を含む抵抗 器回路片（２６）を追加することにより結果する。これらの抵抗器の間の共通ノ ード（２８）は前述の回路（２０）と対比し得る回路（２０Ａ）に接続されてい るが、この場合前のＲ２は異なる値をもつ抵抗器Ｒ６によって置きかえられてい る。

この回路設計において、抵抗器の値Ｒ，、Ｒ，は出力電圧ｖ０をバンドギャップ 電圧の選ばれた数値倍の値にするように選ぶことが出来る。

第２図の回路は所望のバンドギャップより大きい出力電圧Ｖ０を提供することが 出来るけれども、抵抗器の公称値や、Ｑ２のＶｏ、、やエミッタ面積の比ｒｎＪ の値などが設計の中心値からはずれるという（あり得る）事態の時に、特定の所 望出力電圧ｖ０に対してゼロＴＣを確保する為に抵抗器の値を独立に調整出来る ものではない。第３図は予定の所望出力電圧ｖ０の値においてゼロＴＣを実現す るために抵抗器Ｒ，Ｒ，、Ｒ，又はＲｓを相互干渉なしに微調整することを可能 とすることによって、この要望する結果を達成するための回路を示すものである 。

第３図の回路を説明する助けとして、第４図があり、そこには第３図の中の２個 の直列に接続された抵抗器Ｒｚ、Ｒ１を、共通ノード（２８）から見た、出力端 子（１８）と関連づけたこれらの抵抗器に対する等価回路と一緒に示している。

この等価回路はテブナンの定理を応用することによって得られたものである。ｖ ｏの出力電圧の時、Ｒ１の両端の回路電圧はＶａｅＲ，／　（Ｒ１＋Ｒ４）とな るであろう。共通ノード（２８）における等価インピーダンスは丁度Ｒ１とＲ４ の並列接続の時の値、即ちＲ，＝Ｒ２・ＲＪ／　（Ｒｓ＋Ｒａ）となるであろう 。このことからｖｏに対して−Ｖｏ＊Ｒ３／　（Ｒ１＋ＲＪ）　の電圧源と、等 個直列抵抗値Ｒｉを含む総合等価回路が示される。

第２図について、これを応用すると示されている回路は、あたかも（その電源電 圧と抵抗値をもつ）この等価回路がＲ６を励振する所に存在するように動作する であろう。もしＲ３とＲ４との値が（第１図のＲ２の値から）Ｒ５＋Ｒ，＝Ｒ２ となるように、即ち、回路がＱ、、Ｒ，およびＲ２の直列組合せの両端にバンド ギャップ電圧が存在するように動作するようにする値に選ばれるならば、等価回 路の電源電圧がバンドギャップ電圧に等しい時に、帰還ループは平衡に達するで あろう。即ちｖｏ。＝ｖ０・Ｒ，／（Ｒ３＋　Ｒ４）の時ループが平衡する。そ れ故Ｒ３とＲ４の比を選ぶことによって出力電圧をバンドギャップ電圧の任意の 倍数に選ぶことが出来る。

第３図の回路は殆どの点で第２図の回路と同様であるが、第３図のダイオードＱ 、は第１の抵抗器対Ｒ，、Ｒ。

と第２の抵抗器対Ｒ，、Ｒ，の共通ノード（２８）との間に来るように置き換え られている。増幅器（１０）は、第２図の時のように、ＰＴＡＴ電圧がＲ１、Ｒ ５とＲ，（Ｒ２とＲ４のノードにおける等価回路抵抗値）から成るトータル等価 回路抵抗の両端に現れるようにする。

製造中の微調整を可能にするために検査、挿入用の端子（３０）がダイオードＱ ３のベース／コレクタ接続点に設けられている。この端子に適当な制御電圧を加 えることによってトランジスタのベースを下げ、ダイオードが第１の抵抗器対Ｒ ＋、Ｒｓからノード（２８）を切り離すようにする。Ｑ、もカットオフされ、増 幅器の出力Ｖ０を下げるような方向に働くであろう。しかしながら、微調整手順 の一部として、増幅器出力を上げておくために出力端子（１８）に強制電圧を加 える。

増幅器（１０）を前述の審査中の特許申請第１７８，１２１号に示すようなもの を使うと、この増幅器がフォロア出力段を含んでいるので増幅器出力は容易に外 部強制電圧によって上昇させることが出来る。Ｑ、がカットオフされた時、増幅 器はその出力を負にするように努めるので、過負荷となっても無害である。この 条件下では、ＲｉのＲ４に対する比を、検査挿入端子（３２）による等しく、共 通ノード（２８）の電圧を測ることによって調整することが出来る。簡単な手順 は（幾らかの電流が供給されるに違いないので、出来ればケルビン接続を使うこ とによって）出力端子を所望の出力電圧になるようにすることであり、次にＲ１ 又はＲ４をバンドギャップ電圧をＲ，の両端に生成させるのに必要とされる値に 微調整することである。この調整に伴って、テブナン等価電圧は出力ｖ０が所望 の電圧になる時、バンドギャップ電圧となるであろう。

増幅器出力から強制電圧を除去し、Ｑ３のベースから逆方向バイアスを取除くと 、回路は正常な動作に復旧する。

しかし、出力電圧ｖ０は所望の値にならないであろう。これはＲ，、Ｒ，および Ｒ１にかかった電圧のＰＴＡＴ成分がＱ、のＶ、と加算されて、恐らくバンドギ ャップ電圧に等しくならないであろうからである。これは、出力電圧を下げるよ うにＲ１を微調するか、逆に上げるようにＲ６を調整することによって是正する ことが出来る。出力電圧が正しい値に調整された時、それはゼロＴＣ（又は殆ど これに近く）なるであろう。それはＱ２、Ｒ２、Ｒ６およびＲ６から成る基本的 バンドギャップ回路が、その両端に増幅器の帰還ループによって安定化されたテ ブナン等価バンドギャップ電圧をもつであろうからである。

この回路設計によって、増幅器の再入力に加えられる共通モード電圧は、増幅器 を動作させ、下にあるカレントミラー（１４）をクリアするのに十分であろう。

回路の特性はトランジスタ対Ｑ５、Ｑ２のテール電流によって影響を受けないで あろう。

第３図の回路は、良好に動作するけれども、通例のように小さな誤差の原因はユ ニある。例えばＲ＋を流れるＱｌのベース電流は小さな誤差を結果する。ループ がΔ■□をその両端に生ぜしめるようにＲ１を励振するが、これを行うために必 要な電流はすべてバンドギャップ電圧を生成するためにＲ６とＲ，とから来なけ ればならない。

Ｑ、によって供給されるベース電流はＲ２上の△Ｖ８６を支えるためにＲ６とＲ １とによって供給される電流を減少させる。このことは出力電圧にｔ、（Ｒ，十 Ｒρの不足を招来する。これは小さな誤差であるが、Ｑ２のベースに直列に（図 示していない）抵抗器Ｒ８を挿入することによって是正することが出来る。ベー ス電流がバランスしていると仮定すると、これは出力電圧にＲ５１ｂ　（Ｒ＋＋ Ｒｓ＋Ｒ、）　／Ｒ１の増加を招来するであろう。この増加分を前記不足分と等 しいとすると、Ｒｓ　＝Ｒｔ　（Ｒｓ＋Ｒρ／（Ｒ、＋Ｒ，＋Ｒρとなる。この 結果はより正確にするにはＲ２に加えられるべきＱ、のＲＥの影響を無視してい るので、２〜３％低くなる。それは同じ温度におけるＲ６中の電流によってｋＴ ／ｑを割ることによって計算できる。このｉ、の訂正はベータの変化から結果す る変動を最小にする。

この回路のための抵抗器はすべて「上げ」用と「下げ」用抵抗器を選択する時、 両方の微調が両方向性であることから、その公称値に対して設計出来る。結果と して、最小の微調範囲が要求されるだけとなる。

第５図は第３図で説明した型の電圧リファレンスの全回路図を示す。Ｑ　＋　、 Ｑ　２、Ｑ　３、ＲＩ、Ｒ！　、　Ｒ４およびＲ５で示す素子は第３図中で同じ 記号で示す素子と対応している。

増幅器回路の設計は前述の審査中の特許申請第１７８，１２１号に開示している ものと同様で、その機能の更に詳細な説明に対しては上記申請を参照することが 出来る。

Ｒ６が薄膜の可変素子と正のＴＣをもつ拡散型の素子片とに分割されていて、米 国特許第４．２５０．４４５号に記されているように曲率補正を可能としている ことは注目すべきことである。曲率微調を行うためにＲ１の公称値は少し低くセ ットしておいて、薄膜と拡散型の抵抗器の相対的なシート抵抗値の変化をカバー するために微調で上げてもよい。その場合拡散型の抵抗器をＲ１と出力との間に 置くことが便利であって、それは動作に重大な影響を与えずに、その両端の電圧 の測定を簡単化することになろう。

この発明の幾つかの実施例は、ここに詳細に開示したが、それは本発明を説明す る目的のためであって、ここに請求する発明を踏襲しながら多くの変型を行うこ とが当業者にとって可能であることが明ら、かであることから、本発明の請求す る範囲を制限するものと考えられてはならないことを理解すべきである。

国際調査報告 ＵＳ　９００２９５６ ＳＡ　３８１０３

Claims (1)

1. 【特許請求の範囲】 （１）それぞれがベース、コレクタおよびエミッタ電極をもつトランジスタ対（ Ｑ１、Ｑ２）と相互に接続されている該エミッタ電極と、 該トランジスタ対に結合され、該トランジスタ対を流れる電流の間の差異に対応 する出力信号を生成する増幅器手段（１０）と、 該増幅器手段に結合されて、該出力信号に対応する帰還信号を生成する帰還回路 （１２）と、該帰還回路の一部を形成し、該トランジスタ対に結合されて、該ト ランジスタ対を通る総合電流を該帰還信号に従わせるようにするカレント・ミラ ー（１４）と、該トランジスタ対のそれぞれのトランジスタの中の電流密度を異 なるものとする手段と、 直流出力電圧を生成するための出力端子（１８）をもつ該増幅器手段のための出 力回路と、 抵抗器手段を含み、該出力回路に接続されていて、該出力電圧に対応する電流を 通す回路と、該抵抗器手段の少くとも一部分にかかる電圧を、該トランジスタ対 の該それぞれのベースに差働信号として接続し、該２つのトランジスタのΔＶＢ Ｅ電圧に対応する、該トランジスタベース間電圧で平衡条件になるまで該トラン ジスタを通して電流を流す手段と、前記回路の一部を形成し、前記出力電圧が前 記ΔＶＢＥ電圧と、ダイオード（Ｑ３）のＶＢＥとの組合せに対応するようにし 、これによって該出力電圧が温度補償されたリファレンス電圧として働作するよ うにするトランジスタ・ダイオード（Ｑ３）とを含む、ＩＣバンドギャップ電圧 リファレンス。 （２）前記第（１）項に記載の機器において、前記回路が、前記出力回路に接続 され、又、前記出力リファレンス電圧をバンドギャップ電圧の既定数倍の値とし て生成するために相互に接続されている第１および第２の抵抗器回路片（Ｒ１、 Ｒ５）（Ｒ３、Ｒ４）を含んでいることを特徴とする機器。 （３）前記第（２）項に記載の機器において、前記第１の抵抗器回路片が、少く とも２ケの直列抵抗器（Ｒ１、Ｒ５）を含み、その一端で前記出力端子（１８） に、他端で前記第２の抵抗器回路片（Ｒ３、Ｒ４）に接続されていることを特徴 とする機器。 （４）前記第（３）項に記載の機器において、前記第２の抵抗器回路片が少くと も２ケの直列抵抗器（Ｒ３、Ｒ４）を含み、その共通ノードが前記第１の抵抗器 回路片の前記他端に接続されていることを特徴とする機器。 （５）前記ダイオード（Ｑ３）が前記第１の抵抗器回路片と直列に接続されてい ることを特徴とする、前記第（３）項に記載の機器。 （６）前記ダイオードが前記第１と第２の抵抗器回路片の間に接続されているこ とを特徴とする、前記第（５）項に記載の機器。 （７）前記第（６）項に記載の機器において、前記ダイオーはベースとコレクタ を相互接続されたトランジスタであり、更に、前記第１と第２の抵抗器回路片を 効果的に分離し、前記第２の抵抗器回路片の抵抗器の徴調整を行うために、前記 トランジスタ／ダイオードのベース／コレクタに制御信号を加えるための端子手 段を含むことを特徴とする機器。 （８）前記第（６）項に記載の機器において、前記第２の抵抗器回路片が少くと も２ケの抵抗器を含み、その共通ノードが前記ダイオードに接続されていること を特徴とする機器。 （９）前記第２の抵抗器回路片が前記出力端子（１８）と共通端子（ＣＯＭＭＯ Ｎ）との間に接続されていることを特徴とする、前記第（８）項に記載の機器。 （１０）それぞれがベース、コレクタおよびエミッタ電極ををもつトランジスタ 対と、 相互に接続されている該エミッタ電極と、その入力を該トランジスタ対に結合さ れ、該トランジスタ対を流れる電流の間の差異に対応する出力を生成する、増幅 器手段と、 前記トランジスタ対に異なる電流密度を生ぜしめるための手段と、 出力電圧を生成するための出力端子を含む、前記増幅手段のための出力回路と、 該出力回路にその一端を接続されて、該出力電圧に対応する電流を通す第１の抵 抗器回路片と、該第１の抵抗器回路片の少くとも一部にかかる電圧を、差働信号 として前記トランジスタ対のベースにそれぞれ接続して、該トランジスタのΔＶ ＢＥ電圧に対応する、該ペース間電圧で平衡条件に向けて、該トランジスタを駆 動する方向に動く負帰還手段と、そのダイオードのＶＢＥが前記ΔＶＢＥ電圧と 直列になるように、前記第１の抵抗器回路片に接続されているダイオードと、 一端を前記出力回路に接続されている第２の抵抗器回路片と、 該第２の抵抗器回路片の共通ノードを、前記第１の抵抗器回路片の前記一端から 遠い方の端に接続し、それによって、前記出力端子にバンドギャップ電圧の既定 数倍である、温度補償された電圧を生成する手段とを含む、 ＩＣバンドギャップ電圧リファレンス。 （１１）前記第１の抵抗器回路片が、前記ダイオードに直列に少くとも２ケのト ランジスタを含むことを特徴とする、前記第（１０）項に記載の機器。 （１２）前記ダイオードが前記出力端子と前記２抵抗器の回路片との間に接続さ れていることを特徴とする、前記第（１１）項に記載の機器。 （１３）前記第（１１）項に記載の機器において、前記２ケの抵抗器のうち１ケ （Ｒ１）が前記出力端子（１８）に接続され、前記ダイオード（Ｑ３）が該２ケ の抵抗器のもう一方（Ｒ５）と、前記第２の抵抗器回路片の共通ノード（２８） との間に接続されていることを特徴とする機器。 （１４）前記第２の抵抗器回路片が２ケの抵抗器を含み、その共通ノードが前記 ダイオードに接続されていることを特徴とする、前記第（１３）項に記載の機器 。 （１５）前記第１と第２の抵抗器回路片を分離して前記第２の回路片の抵抗器を 微調整出来るようにするために、前記ダイオードの１つの電極に接続され、そこ に制御電圧を加えることが出来る端子を含むことを特徴とする、前記第（１４） 項に記載の機器。 （１６）それぞれがベース、コレクタおよびエミッタ電極をもつトランジスタ対 と、 その入力を該トランジスタ対に結合され、該トランジスタ対を流れる電流の間の 差異に対応する出力を生成する、増幅器手段と、 前記トランジスタ対に異なる電流密度を生ぜしめるための手段と、 出力電圧を生成するための出力端子を含む、前記増幅手段のための出力回路と、 該出力回路にその一端を接続されて、該出力電圧に対応する電流を通す、少くと も２ケの抵抗器からなる第１の回路片と、 該抵抗器回路片の他方の端に接続され、該第１の回路片の抵抗器にかかる電圧に 直列にＶＢＥ電圧を生成するダイオードと、 前記第１の抵抗器回路片の少くとも一部にかかる電圧を前記トランジスタ対のそ れぞれのベースに対する差働信号として接続し該抵抗器回路片の前記一部にかか る電圧が、該トランジスタ対のΔＶＢＥ電圧に対応し、且つ前記ダイオードのＶ ＢＥと直列になりて、平衡条件になるように、該トランジスタを駆動ずる方向に 働く負帰還手段と、 前記出力回路と、前記ダイオードとに接続され、前記出力端子にバンドギャップ 電圧の整数倍の温度補償されたリファレンス電圧を生成する抵抗器回路とを含む ＩＣバンドギャップ電圧リファレンス。 （１７）前記第（１６）項に記載の機器において、前記抵抗器回路が、少くとも ２ケの直列接続された抵抗器を含み、その共通ノードを前記ダイオードに接続さ れている第２の抵抗器回路片を含むことを特徴とする機器。 （１８）該第２の抵抗器回路片が前記出力端子と共通の基準ポテンシャルとの間 に接続されていることを特徴とする、前記第（１７）項に記載の機器。 （１９）前記ダイオードの１つの電極に接続される端子を含み、そこに制御信号 を加えて該ダイオードをカットオフにし、それによって前記第２の抵抗器回路片 を第１の抵抗器回路片から分離し、該第２の抵抗器回路片の抵抗器を微調整する ための手段を提供することを特徴とする、前記第（１８）項に記載の機器。 （２０）前記第（１９）項に記載の機器において、前記ダイオードが、そのコレ クタとペースとを相互に接続されており、前記端子が該コレクタ／ペースに接続 されていることを特徴とする機器。