JP4476276B2 - バンドギャップ基準電圧回路および温度曲率補正された基準電圧の生成方法 - Google Patents

バンドギャップ基準電圧回路および温度曲率補正された基準電圧の生成方法 Download PDF

Info

Publication number
JP4476276B2
JP4476276B2 JP2006502617A JP2006502617A JP4476276B2 JP 4476276 B2 JP4476276 B2 JP 4476276B2 JP 2006502617 A JP2006502617 A JP 2006502617A JP 2006502617 A JP2006502617 A JP 2006502617A JP 4476276 B2 JP4476276 B2 JP 4476276B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
ptat
emitter
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006502617A
Other languages
English (en)
Other versions
JP2006519433A (ja
Inventor
シュテファン・マリンカ
Original Assignee
アナログ ディヴァイスィズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ ディヴァイスィズ インク filed Critical アナログ ディヴァイスィズ インク
Publication of JP2006519433A publication Critical patent/JP2006519433A/ja
Application granted granted Critical
Publication of JP4476276B2 publication Critical patent/JP4476276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Description

本発明は、安定的なＴｌｎＴ温度曲率が補正された基準電圧を発生させるための、好ましくはＣＭＯＳプロセス製造に適したバンドギャップ基準電圧回路に関し、また、本発明は、トランジスタのベース・エミッタ間に発生されるタイプの未補正ＴｌｎＴ温度曲率ＣＴＡＴ電圧と相補的な温度曲率を有するＰＴＡＴ電圧を発生させるための、好ましくはＣＭＯＳプロセス製造に適したＰＴＡＴ電圧発生回路に関する。また、本発明は、基準電圧およびＰＴＡＴ電圧のような電圧を発生させるための方法に関する。
に関する。
ほとんどの電子回路は、安定的なＤＣ電圧、特に温度に対して安定的な電圧を必要とする。温度に対して適度に安定的なＤＣ基準電圧を発生させるためのバンドギャップ基準電圧回路が知られている。このようなバンドギャップ基準電圧回路は、実質的に一定のベース・エミッタ電圧を発生させるバイポーラトランジスタの特性を利用しており、シリコンで製造される場合には、ベース・エミッタ電圧が０．５ボルトないし０．８ボルトの範囲で発生されるというシリコンの特性を利用している。しかしながら、トランジスタのベース・エミッタによって発生される電圧は、負の温度係数を有し、換言すると、電圧は、絶対温度に対して相補的である（ＣＴＡＴ; Complementary To Absolute Temperature）。既知のバンドギャップ基準電圧回路においては、一対のトランジスタが異なる電流密度で作動され、且つこれら二つのトランジスタのベース・エミッタ電圧における差分に比例した電圧を発生させるために配置される。この差分電圧は、正の温度係数を有し、換言すると、電圧は、絶対温度に比例する（ＰＴＡＴ; Proportional To Absolute Temperature）。ベース・エミッタ電圧における差分によって供給されるＰＴＡＴ電圧は適切にスケーリングされ、そして上記トランジスタの一つのＣＴＡＴ電圧と合算されて、基準電圧を発生させる。しかしながら、トランジスタのＣＴＡＴベース・エミッタ電圧の温度との線形関係のみならず、ＣＴＡＴベース・エミッタ電圧は、温度曲率(temperature curvature)と称される非線形温度関係も呈する。温度に対するＣＴＡＴ電圧のこの非線形関係は、一般に、項Ｋ．ＴｌｎＴで表され、ここで、Ｋは定数であり、Ｔは度ケルビン（°Ｋ）での絶対温度である。従って、適度な温度範囲にわたって全く安定的な基準電圧を発生させるためには、ＣＴＡＴベース・エミッタ電圧のＴｌｎＴ温度曲率も補正されなければならない。
トランジスタのベース・エミッタのＣＴＡＴ電圧のＴｌｎＴ非線形性を補正するために種々の試みがなされてきた。Audyの米国特許明細書第５３５２９７３号は、ＴｌｎＴ温度曲率が補正されたバンドギャップ基準電圧回路を開示している。このAudyのバンドギャップ基準電圧回路は、ブローコー(Brokaw)バンドギャップ基準電圧セルと補正セル(correction cell)を備える。ブローコーセルは、第１および第２バイポーラトランジスタを備え、これらトランジスタは、これら二つのトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるために配置される。上記ＰＴＡＴ電圧差は第１抵抗を通じて発生される。上記第１および第２トランジスタは、ＰＴＡＴコレクタ電流で作動され、そして上記二つのトランジスタのコレクタは、演算増幅器によって共通電圧に保持される。
上記補正セルは、ＴｌｎＴ曲率項を補正し、そして第３トランジスタを備え、この第３トランジスタは、この第３トランジスタとブローコーセルの第２トランジスタとのベース・エミッタ電圧における差分に比例した第２抵抗を通じて電圧を発生させるためにバンドギャップセルの第２トランジスタのうちの一つと協調動作する。演算増幅器は、第３トランジスタのコレクタ電流が実質的に温度に鈍感な一定値になるまで第３トランジスタのエミッタを駆動する。従って、このことは、第２抵抗を通じて発生される差分電圧に、ベース・エミッタＣＴＡＴ電圧のＴｌｎＴ曲率に相補的なＴｌｎＴ曲率を持たせる。ブローコーセルの第１抵抗とコレクションセルの第２抵抗を流れる電流は、ＣＴＡＴベース・エミッタ電圧に対して相補的なＴｌｎＴ曲率を有する対応電圧を発生させるためのブローコーセルに組み込まれた第３抵抗において合算される。この第３抵抗を通じて発生された電圧は、バンドギャップセルの第２トランジスタのＣＴＡＴベース・エミッタ電圧と合算されて、温度に対して安定的で且つＴｌｎＴ曲率が補正された基準電圧を供給する。
しかしながら、Audyのバンドギャップ回路により発生された基準電圧は、ＴｌｎＴ曲率が補正され、従って比較的広い範囲で温度的に安定しているが、残念ながら、このAudyのバンドギャップ回路は、ＣＭＯＳプロセスでの簡単な実施には適していない。さらに、Audyの回路は、第３抵抗を通じてＴｌｎＴ曲率を有するＰＴＡＴ電圧を発生させるためにＣＴＡＴベース・エミッタ電圧に対して相補的なＴｌｎＴ曲率を有する第２抵抗を流れる電流と第１抵抗を流れるＰＴＡＴ電流とを利用する。
Nguyenの米国特許明細書第５４２４６２８号は、米国特許明細書第５３５２９７３号におけるAudyの回路と同様に配置された一対のバイポーラトランジスタから成るバンドギャップセルを備え、上記二つのトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるためのバンドギャップ基準電圧回路を開示し、上記ＰＴＡＴ電圧は、バンドギャップセルのトランジスタのうちの一つのＣＴＡＴベース・エミッタ電圧と合算される。このNguyenのバンドギャップ基準電圧回路は、補正電流信号を供給するための追加的な回路を備え、この補正電流信号は、電流二乗回路(current squaring circuit)によって発生され、そして上記バンドギャップセルの二つのトランジスタのコレクタ電流値が等しくならないように、上記二つのトランジスタのうちの一つのコレクタに注入される。この補正電流は、基準電圧のＣＴＡＴベース・エミッタ電圧を供給するためのトランジスタに注入され、そして上記二つのトランジスタ間のコレクタ電流差がＣＴＡＴベース・エミッタ電圧のＴｌｎＴ曲率の除去を可能としていると言える。しかしながら、このNguyenのバンドギャップ基準電圧回路の実施に必要とされる回路は比較的複雑であり、その上、それはＣＭＯＳプロセスに適していない。
Rincon-moraの米国特許明細書第６１５７２４５号は、一対のトランジスタから成るバンドギャップセルを備えたバンドギャップ基準電圧回路を開示し、この一対のトランジスタは、これらトランジスタのベース・エミッタ電圧の差分に比例したＰＴＡＴ電圧を発生させるために配置され、そしてこの電圧はＰＴＡＴ電流を発生させるために使用され、このＰＴＡＴ電流は、二つの抵抗を備えた抵抗分割回路のうちの一つの抵抗に印加され、この抵抗を通じて基準電圧が発生される。また、Rincon-moraのバンドギャップ基準電圧回路は、対数の動作温度依存電流を発生させる補償回路を備え、この対数の動作温度依存電流は、電圧分割回路の第２抵抗を通じて対数温度依存補正電流(logarithmic temperature dependent correcting voltage)を発生させるために該第２抵抗に印加される。上記第１および第２抵抗を通じた電圧は合算されて基準電圧を供給し、この基準電圧は、温度的に安定的であり、且つＴｌｎＴ曲率が補正されたものとなる。Rincon-moraのバンドギャップ基準電圧回路は、比較的複雑であり、しかもＣＭＯＳプロセスにおける実施には容易には適さない。
Nagarajの米国特許明細書第５５１２８１７号は、一対のバイポーラトランジスタから成るバンドギャップセルを備えたバンドギャップ基準電圧回路を開示し、これらトランジスタは、これらトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるために配置されている。このＰＴＡＴ差分電圧は、第１抵抗を通じて発生され、そして第１抵抗上で発生されたこのＰＴＡＴ差分電圧は、カレントミラー回路を介して第２抵抗上でスケーリングされる。第２抵抗上のスケーリングされた電圧は、バンドギャップ基準電圧を供給するためにバンドギャップセルのトランジスタのうちの一つのＣＴＡＴベース・エミッタ電圧と合算される。このNagarajのバンドギャップ基準電圧回路によって発生された基準電圧は如何なるＴｌｎＴ曲率補正も含まない。
Sundbyの米国特許明細書第５３２５０４５号は、バイポーラトランジスタの二つのスタックが配置されたバンドギャップセルを備えたバンドギャップ基準電圧回路が開示され、これら二つのトランジスタは、上記各スタックのトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるためのものである。上記ＰＴＡＴ電圧差は、抵抗分割回路の３つの抵抗のうちの一つを通じて発生される。上記抵抗分割回路の３つの抵抗は負の温度係数を有する抵抗であり、上記抵抗分割回路の他の二つの抵抗を通じて発生される電圧はＰＴＡＴ電圧と合算される。３つの全ての抵抗を通じて発生される電圧は、温度曲率が補正された基準電圧を発生させるための別個のバイポーラトランジスタのＣＴＡＴベース・エミッタ電圧と合算される。Sundbyの回路では、ＴｌｎＴ温度曲率補正は、負の温度係数を有する抵抗を用いて達成される。しかしながら、Sundbyのバンドギャップ基準電圧回路のＴｌｎＴ温度曲率補償は、とりわけ正確ではなく、高温度係数を有する抵抗の使用は望ましくない。
Yumの米国特許明細書第５０５３６４０号は、基準電圧を確立するためのバンドギャップセルと、バンドギャップ基準電圧の非線形温度依存性を補償するための補償回路とを備えた基準電圧回路を開示する。バンドギャップセルは、二つのトランジスタを備え、これら二つのトランジスタは、これら二つのトランジスタのベース・エミッタ電圧における差分に比例した補正ＰＴＡＴ電圧を発生させるために配置される。補正ＰＴＡＴ電圧は、抵抗分割回路のうちの一つの抵抗を通じて発生され、そして抵抗分割回路における補償抵抗を通じて発生される補償電圧と合算される。補償回路は、温度曲率を補償するための所定の温度しきい値に応じて変えられる補償抵抗を流れる電流を切り換えるためのスイッチ回路を備える。しかしながら、この補償回路は所定の温度しきい値に応じて補償抵抗を流れる電流を次第に変えるので、この回路によって提供される温度曲率補正は、比較的不正確であり、しかも回路が比較的複雑になる。
Carvajalの米国特許明細書第４９３９４４２号は、バンドギャップセルを備えたバンドギャップ基準電圧回路を開示し、このバンドギャップセルは、このバンドギャップセルの二つのバイポーラトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるためのものである。上記ＰＴＡＴ差分電圧は、基準電圧を供給するための別個のトランジスタのＣＴＡＴベース・エミッタ電圧と合算される。しかしながら、上記二つのトランジスタのＣＴＡＴ電圧とＰＴＡＴ電圧差は、ＣＴＡＴベース・エミッタ電圧の温度曲率を補償するための二つの補償抵抗を通じて発生される電圧と合算される。上記補償抵抗のうちの一方は、高い温度で補償するための補償電流を入力する一方、他方の補償抵抗は、低い温度で補償するための補償電流を入力する。上記高い温度および低い温度での電流を発生させるための回路が備えられる。しかしながら、曲率補正回路によって提供される温度曲率補正は、精度が制限され、しかもＴｌｎＴ曲率を適切に補償しない。さらに、Carvajalの回路は、ＣＭＯＳプロセスによる実施に容易には適さない。
Nelsonの米国特許明細書第４６０３２９１号は、一対のバイポーラトランジスタから成るバンドギャップセルを備えたバンドギャップ基準電圧回路を開示し、これら二つのトランジスタは、第１抵抗を通じて上記二つのトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるために配置されている。補正回路は、ＴｌｎＴの形式の補正電流を発生させ、この補正電流は、バンドギャップセルの基準電圧からＴｌｎＴ曲率を排除するためにバンドギャップセルのトランジスタのうちの一つのコレクタに加えられる。しかしながら、Nelsonの回路は、比較的複雑であり、しかもＣＭＯＳプロセスにおける実施には容易には適さない。
MacQuiggの米国特許明細書第６２１８８２２号は、一対のバイポーラトランジスタから成るバンドギャップセルを備え、これら二つのトランジスタは、これら二つのトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるために配置されている。このＰＴＡＴ電圧は、上記トランジスタのうちの一つＣＴＡＴベース・エミッタ電圧と合算されて基準電圧を発生させる。ｎ型ＬＤＤ(lightly doped drain)拡散抵抗のように、バンドギャップセルの基準電圧とは反対の曲率特性を有する非線形抵抗が、基準電圧の温度曲率を補正するために備えられる。非線形抵抗をトリミングするための条件が作られる。曲率補正がもっぱら非線形抵抗に依存しているので、この回路の基準電圧の温度安定性は制限される。
Lewisの米国特許明細書第４８０８９０８号は、一対のバイポーラトランジスタから成るバンドギャップセルを備えたバンドギャップ基準電圧回路を開示し、これら二つのトランジスタは、これら二つのトランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるために配置される。このＰＴＡＴ差分電圧は、トランジスタのＣＴＡＴベース・エミッタ電圧と合算されて基準電圧を発生させる。補償電圧は、補償抵抗を通じて発生され、温度の関数としてバンドギャップセル出力の一次および二次導関数を補正するためにＰＴＡＴ差分電圧およびＣＴＡＴベース・エミッタ電圧と合算される。このLewisの回路は、ＣＭＯＳプロセスにおける実施には容易には適さず、しかも、ＴｌｎＴ温度曲率補正が制限される。
従って、既存のバンドギャップ基準電圧回路の問題を克服するバンドギャップ基準電圧回路に対する要請が存在し、好ましくは、それはＣＭＯＳプロセスでの実施に容易に適し、且つ、適度な温度範囲にわたってＴｌｎＴ曲率について補正されると共に比較的温度的に安定した電圧を提供する。また、ＣＴＡＴベース・エミッタトランジスタ電圧と相補的なＰＴＡＴ電圧を発生させるためのＰＴＡＴ電圧発生回路に対する要請も存在し、好ましくは、それはＣＭＯＳプロセスにおける実施に容易に適する。
米国特許明細書第５３５２９７３号 米国特許明細書第５４２４６２８号 米国特許明細書第６１５７２４５号 米国特許明細書第５５１２８１７号 米国特許明細書第５３２５０４５号 米国特許明細書第５０５３６４０号 米国特許明細書第４９３９４４２号 米国特許明細書第４６０３２９１号 米国特許明細書第６２１８８２２号 米国特許明細書第４８０８９０８号
本発明は、このようなバンドギャップ基準電圧回路およびＰＴＡＴ電圧発生回路を提供することを目的とし、また、本発明は、ＰＴＡＴ電圧およびバンドギャップ基準電圧を発生させるための方法を提供することを目的とする。
本発明によれば、ＴｌｎＴ温度曲率補正を有する温度的に安定な基準電圧を供給するためのバンドギャップ基準電圧回路が提供され、該バンドギャップ基準電圧回路は、ＰＴＡＴ電流がそれぞれ供給された少なくとも一つの第１トランジスタと少なくとも一つの第２トランジスタとを備え、前記少なくとも一つの第２トランジスタは、前記少なくとも一つの第１トランジスタが動作可能な電流密度よりも低い電流密度で動作可能であると共に、前記第１及び第２トランジスタのベース・エミッタ電圧における差分に比例した補正ＰＴＡＴ電圧を発生させて未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合させて前記基準電圧を発生させるために前記少なくとも一つの第１トランジスタと協調動作し、ＣＴＡＴ補正電流は、前記未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記補正ＰＴＡＴ電圧を発生させるために前記ＰＴＡＴ電流と共に前記少なくとも一つの第２トランジスタのうちの一つに供給され、これにより、前記補正ＰＴＡＴ電圧が前記未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合されると、前記発生された基準電圧が温度的に安定であり且つＴｌｎＴ温度曲率が補正される。
本発明の一実施形態において、前記ＰＴＡＴ電流に対する前記ＣＴＡＴ補正電流の比は、前記少なくとも一つの第１トランジスタの面積に対する前記少なくとも一つの第２トランジスタの面積の比に応じて選択される。
好ましくは、主抵抗が備えられ、該主抵抗は、前記第１及び第２トランジスタの前記ベース・エミッタ電圧における差分に対応する前記補正ＰＴＡＴ電圧が該主抵抗を通じて発生されるように、前記第１及び第２トランジスタと協調動作する。
本発明の一実施形態において、前記少なくとも一つの第１トランジスタは、第１電圧レベルと第２電圧レベルとの間に接続され、前記第２電圧レベルは前記第１電圧レベルとは異なり、前記少なくとも一つの第２トランジスタは、前記第１電圧レベルと前記第２電圧レベルとの間に前記主抵抗と直列に接続される。
好ましくは、前記主抵抗が接続された前記第２トランジスタに供給される前記ＰＴＡＴ電流は、前記主抵抗を介して前記第２トランジスタに供給される。
本発明の一実施形態において、前記第１及び第２トランジスタのコレクタは、共通電圧レベルに保持され、前記ＰＴＡＴ電流は、前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は、前記第２トランジスタのエミッタに供給され、且つ、好ましくは、前記共通電圧レベルは、前記第２電圧レベルと同一である。
本発明の一実施形態において、前記主抵抗は、前記第１電圧レベルと前記少なくとも一つの第２トランジスタのうちの一つのエミッタとの間に接続される。
本発明の他の実施形態において、副抵抗が備えられ、前記補正ＰＴＡＴ電圧は、前記副抵抗を通して前記主抵抗から反射され、前記副抵抗は、前記トランジスタと協調動作し、その前記未補正ベース・エミッタＣＴＡＴ電圧は、前記補正ＰＴＡＴ電圧を前記トランジスタの前記未補正ベース・エミッタＣＴＡＴ電圧と合算して前記基準電圧を発生させるために前記補正ＰＴＡＴ電圧と結合される。
好ましくは、前記補正ＰＴＡＴ電圧は、前記主抵抗から前記副抵抗にスケーリングされる。
本発明の一実施形態において、その前記未補正ベース・エミッタＣＴＡＴ電圧が前記補正電圧と結合されるべき前記トランジスタは、前記少なくとも一つの第１トランジスタのうちの一つである。
本発明の一実施形態において、前記ＣＴＡＴ補正電流は、前記主抵抗から前記副抵抗への前記補正ＰＴＡＴ電圧の利得に応じて選択される。
本発明の一実施形態において、前記回路は、一つの第１トランジスタと一つの第２トランジスタとを備え、前記第１及び第２トランジスタのベースは前記第２電圧レベルに保持される。
或いは、複数の第１トランジスタは、前記第１トランジスタのベース・エミッタ電圧が合算されて第１トランジスタスタックのベース・エミッタ電圧を供給するように該第１トランジスタスタックに配置されて備えられ、且つ、複数の第２トランジスタは、該第２トランジスタのベース・エミッタ電圧の和が合算されて第２トランジスタスタックのベース・エミッタ電圧を供給するように該第２トランジスタスタックに配置され、前記第２トランジスタスタックにおける第２トランジスタの数は、前記第１トランジスタスタックにおける第１トランジスタの数に対応し、前記第１及び第２トランジスタにはＰＴＡＴ電流がそれぞれ供給される。
本発明の一実施形態において、各第１トランジスタのベースは、前記第１トランジスタスタックにおける次に低い第１トランジスタのエミッタに接続され、各第２トランジスタのベースは、前記第２トランジスタスタックにおける次に低い第２トランジスタのエミッタに接続される。
本発明の他の実施形態において、前記主抵抗は、前記第２トランジスタスタックにおける最高位の第２トランジスタと前記第１電圧レベルとの間に接続される。
本発明の更なる実施形態において、前記ＣＴＡＴ補正電流は、前記第２トランジスタスタックの最低位の第２トランジスタに供給される。
本発明の他の実施形態において、前記各第１及び第２トランジスタスタックの前記最低位の第１及び第２トランジスタのベースは、前記第２電圧レベルに接続される。
本発明の更なる実施形態において、その未補正ベース・エミッタＣＴＡＴ電圧が前記補正ＰＴＡＴ電圧と結合されるべき前記トランジスタは、前記第１トランジスタスタックの前記最低位の第１トランジスタである。
好ましくは、前記ＣＴＡＴ補正電流は、前記補正ＰＴＡＴ電圧が結合される前記トランジスタの前記未補正ベース・エミッタＣＴＡＴ電圧から引き出される。
本発明の一実施形態において、前記ＣＴＡＴ補正電流を調整するための第１較正回路が備えられる。
本発明の他の実施形態において、前記副抵抗を通じて発生される前記補正ＰＴＡＴ電圧を調整するために前記副抵抗を介して供給される前記ＰＴＡＴ電流を調整するための第２較正回路が備えられる。
本発明の更なる実施形態において、前記第２較正回路は、前記抵抗に供給される前記ＰＴＡＴ電流を調整するために備えられ、その前記未補正ベース・エミッタＣＴＡＴ電圧は前記補正ＰＴＡＴ電圧と結合される。
本発明の一実施形態において、前記回路はＣＭＯＳで実施される。
加えて、本発明は、トランジスタのベース・エミッタＣＴＡＴ電圧の未補正ＴｌｎＴ温度曲率と相補的な曲率を有するＰＴＡＴ電圧を発生させるためのＰＴＡＴ電圧発生回路を提供し、前記ＰＴＡＴ電圧発生回路は、ＰＴＡＴ電流がそれぞれ供給された少なくとも一つの第１トランジスタと少なくとも一つの第２トランジスタとを備え、前記少なくとも一つの第２トランジスタは、前記少なくとも一つの第１トランジスタが動作可能な電流密度よりも低い電流密度で動作可能であると共に、前記第１及び第２トランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるために前記少なくとも一つの第１トランジスタと協調動作し、ＣＴＡＴ補正電流は、未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記ＰＴＡＴ電圧を発生させるために前記ＰＴＡＴ電流と共に前記少なくとも一つの第２トランジスタのうちの一つに供給される。
本発明の一実施形態において、前記ＰＴＡＴ電流に対する前記ＣＴＡＴ電流の比は、前記少なくとも一つの第１トランジスタの面積に対する前記少なくとも一つの第２トランジスタの面積の比に応じて選択される。
好ましくは、主抵抗が備えられ、該主抵抗は、前記第１及び第２トランジスタの前記ベース・エミッタ電圧における差分に対応する前記ＰＴＡＴ電圧が該主抵抗を通じて発生されるように、前記第１及び第２トランジスタと協調動作する。
本発明の一実施形態において、前記少なくとも一つの第１トランジスタは、第１電圧レベルと第２電圧レベルとの間に接続され、前記第２電圧レベルは前記第１電圧レベルと異なり、前記少なくとも一つの第２トランジスタは、前記第１電圧レベルと前記第２電圧レベルとの間に前記主抵抗と直列に接続される。
好ましくは、前記主抵抗が接続された前記第２トランジスタに供給される前記ＰＴＡＴ電流は、前記主抵抗を介して前記第２トランジスタに供給される。
有利には、前記第１及び第２トランジスタのコレクタは共通電圧レベルに保持され、前記ＰＴＡＴ電流は前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は前記第２トランジスタのエミッタに供給される。好ましくは、前記共通電圧レベルは前記第２電圧レベルと同一である。
本発明の一実施形態において、複数の第１トランジスタが、該第１トランジスタのベース・エミッタ電圧が合算されて第１トランジスタスタックのベース・エミッタ電圧を供給するように該第１トランジスタスタックに配置されて備えられ、各第１トランジスタのベースが、前記第１トランジスタスタックにおける次に低い第１トランジスタのエミッタに接続され、複数の第２トランジスタが、該第２トランジスタのベース・エミッタ電圧の和が合算されて第２トランジスタスタックのベース・エミッタ電圧を供給するように該第２トランジスタスタックに配置され、各第２トランジスタのベースが、前記第２トランジスタスタックにおける次に低い第２トランジスタのエミッタに接続され、前記第２トランジスタスタックにおける第２トランジスタの数が前記第１トランジスタスタックにおける第１トランジスタの数に対応し、前記第１及び第２トランジスタにはＰＴＡＴ電流がそれぞれ供給される。
本発明の他の実施形態において、前記主抵抗は、前記第２トランジスタスタックにおける最高位の第２トランジスタと前記第１電圧レベルとの間に接続され、前記ＣＴＡＴ補正電流は、前記第２トランジスタスタックの最低位の第２トランジスタに供給され、前記各第１及び第２トランジスタスタックの前記最低位の第１及び第２トランジスタのベースは前記第２電圧レベルに接続される。
更に、本発明は、ＴｌｎＴ温度曲率補正を有する温度的に安定なバンドギャップ基準電圧を発生させるための方法を提供し、該方法は、
少なくとも一つの第１トランジスタと該少なくとも一つの第１トランジスタと協調動作する少なくとも一つの第２トランジスタとを備え、前記第１及び第２トランジスタのベース・エミッタ電圧における差分に比例した補正ＰＴＡＴ電圧を発生させるためのステップと、
前記少なくとも一つの第１トランジスタと前記少なくとも一つの第２トランジスタとにＰＴＡＴ電流をそれぞれ供給するステップと、
前記補正ＰＴＡＴ電圧を発生させるために前記少なくとも一つの第１トランジスタが動作される電流密度よりも低い電流密度で前記少なくとも一つの第２トランジスタを動作させるステップと、
前記基準電圧を発生させるために前記補正ＰＴＡＴ電圧を未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合するステップとを含み、
該方法は、更に、
ＣＴＡＴ補正電流を、前記未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記補正ＰＴＡＴ電圧を発生させるために前記ＰＴＡＴ電流と共に前記少なくとも一つの第２トランジスタのうちの一つに供給し、これにより、前記補正ＰＴＡＴ電圧が前記未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合されると、前記発生された基準電圧が温度的に安定であり且つＴｌｎＴ温度曲率が補正されるステップを含む。
本発明の一実施形態において、前記ＰＴＡＴ電流は、前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は、前記第２トランジスタのエミッタに供給される。
本発明の他の実施形態において、前記ＰＴＡＴ電流に対する前記ＣＴＡＴ補正電流の比は、前記少なくとも一つの第２トランジスタの面積に対する前記少なくとも一つの第１トランジスタの面積の比に応じて選択される。
また、本発明は、トランジスタのベース・エミッタＣＴＡＴ電圧の未補正ＴｌｎＴ温度曲率と相補的な曲率を有するＰＴＡＴ電圧を発生させるための方法であって、該方法は、
少なくとも一つの第１トランジスタと該少なくとも一つの第１トランジスタと協調動作する少なくとも一つの第２トランジスタとを備え、前記第１トランジスタ及び第２トランジスタのベース・エミッタ電圧における差分に比例したＰＴＡＴ電圧を発生させるためのステップと、
前記少なくとも一つの第１トランジスタと前記少なくとも一つの第２トランジスタとにＰＴＡＴ電流をそれぞれ供給するステップと、
前記第１及び第２トランジスタのベース・エミッタ電圧における差分に比例した前記ＰＴＡＴ電圧を発生させるために前記少なくとも一つの第１トランジスタが動作される電流密度よりも低い電流密度で前記少なくとも一つの第２トランジスタを動作させるステップとを含み、
該方法は、更に、
前記未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記ＰＴＡＴ電圧を発生させるために前記ＰＴＡＴ電流と共にＣＴＡＴ補正電流を前記少なくとも一つの第２トランジスタのうちの一つに供給するステップを含む。
本発明の一実施形態において、前記ＰＴＡＴ電流は前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は前記第２トランジスタのエミッタに供給される。
本発明の他の実施形態において、前記ＰＴＡＴ電流に対する前記ＣＴＡＴ補正電流の比は、前記少なくとも一つの第２トランジスタの面積に対する前記少なくとも一つの第１トランジスタの面積の比に応じて選択される。
本発明の利点は多い。本バンドギャップ基準電圧は、ＴｌｎＴ温度曲率について補正された温度的に安定な基準電圧を供給し、この基準電圧は、比較的広い範囲、特に−４０℃ないし＋１２０℃の温度範囲にわたって安定的である。実際、上記基準電圧は実に広い温度範囲にわたって安定的であると考えられる。更に、本発明によるバンドギャップ基準電圧回路は、比較的複雑でない回路であり、且つ比較的低いダイ面積要件を有するＣＭＯＳプロセスで簡単かつ容易に実施できる。この利点は、この回路が、上記第１及び第２トランジスタのコレクタを、グランドまたは他の適切な共通電圧レベルで有り得る同一電圧レベルに結合させて構成できるという事実によって達成されている。、本発明によるバンドギャップ基準電圧回路によって発生されたＰＴＡＴ電圧は、正の温度係数を有するのみならず、トランジスタのＣＴＡＴベース・エミッタ電圧のＴｌｎＴ曲率と相補的であるＴｌｎＴ形式の曲率を有し、従って、上記バンドギャップ基準電圧回路によって発生されたＰＴＡＴ電圧は、温度的に安定なＴｌｎＴ温度曲率補正された基準電圧を発生させるために、トランジスタのベース・エミッタＣＴＡＴ電圧の負の温度係数のＴｌｎＴ温度曲率を補正するのに理想的に適している。ＣＴＡＴ補正電流が第１トランジスタのうちの一つのベース・エミッタＣＴＡＴ電圧から引き出されるという事実は、この回路の温度安定性および簡素性(simplicity)をもたらす。
上記バンドギャップ基準電圧回路の簡素性と上記基準電圧の温度安定性は、主として、トランジスタベース・エミッタＣＴＡＴ電圧と該トランジスタベース・エミッタＣＴＡＴ電圧のＴｌｎＴ温度曲率成分とについての補正が同一のバンドギャップセルにおいて補正されるという事実によって達成される。換言すれば、補正ＰＴＡＴ電圧と、上記トランジスタベース・エミッタＴｌｎＴ温度曲率成分と相補的であるＴｌｎＴ曲率成分との両方とも、同一のバンドギャップセルにおいて発生される。補正電圧成分、換言すれば補正ＰＴＡＴ電圧と、相補的ＴｌｎＴ温度曲率補正との両方が、バンドギャップセルにおいて発生され、そしてバンドギャップセルにおける主抵抗を通して発生される。そして、上記主抵抗を通して同時に発生される相補的ＴｌｎＴ温度曲率補正を有する上記補正ＰＴＡＴ電圧は即座に反射(reflect)され、そして、必要に応じて未補正トランジスタベース・エミッタＣＴＡＴ電圧と合算するために副抵抗にスケーリングされる。
具体的には、本発明による回路の簡素性は、ＴｌｎＴ温度曲率補正電圧と共に補正ＰＴＡＴ電圧が、単一の抵抗、即ちバンドギャップセルにおける主抵抗を通して同時に発生されるという事実により達成される。このことは、バンドギャップセルの相当な簡素化をもたらし、更には、プロセス変動に対するバンドギャップセルの感度を最小化する。
本発明の更なる利点は、バンドギャップ電圧回路が較正中に調整(trim)する際の容易性に関する。補正ＰＴＡＴ電圧のＴｌｎＴ曲率成分はＰＴＡＴ電圧と共に主抵抗を通して発生されるので、ＴｌｎＴ温度曲率成分の調整(trimming)は、ＰＴＡＴ電流と合算されて第２トランジスタのエミッタに供給されるＣＴＡＴ補正電流の比率(proportion)を調整することにより即座に容易に達成される。換言すれば、ＴｌｎＴ曲率成分の調整は、所望のＴｌｎＴ曲率成分が達成されるまで、第２トランジスタに供給されるＰＴＡＴ電流に対するＣＴＡＴ補正電流の比率を変えることにより実行される。従って、ＣＴＡＴ補正電流を調整するための第１較正回路は、簡単な電流ＤＡＣとして迅速かつ容易に備えられ得る。ＴｌｎＴ温度曲率成分を調整するこの方法は、従来のバンドギャップ基準電圧回路において要求される調整方法よりも極めて簡単である。概して、従来のバンドギャップ基準電圧回路では、ＴｌｎＴ温度曲率の調整は、ＴｌｎＴ温度曲率が発生されるところの抵抗を調整することが必要とされる。このことは、ＴｌｎＴ温度曲率補正電圧が発生されるところの抵抗回路を備えることを必要とし、且つ、ＴｌｎＴ温度曲率補正電圧が適切に補正されるまで、抵抗回路の抵抗を該抵抗回路の中または外に選択的に切り替えるための設備が必要とされる。
本発明およびその利点は、添付の図面を参照して、以下に説明される本明細書のいくつかの好ましい実施形態から更に明確に理解され、その実施形態は単なる一例として与えられる。
最初に、図１を参照すると、ＴｌｎＴ温度曲率補正(TlnT tenperature curvature correction)を有する温度的に安定なＤＣ基準電圧出力を供給するための本発明によるバンドギャップ基準電圧回路(bandgap voltage reference circuit)が図示され、参照番号１によって概略的に示されている。基準電圧回路１は、ＣＭＯＳプロセスによってシリコンチップ上に集積回路として実施されている。基準電圧回路１は、電源レール(supply rail)２に電源電圧(supply voltage)Ｖｄｄが供給されており、基準電圧回路１はグランド３で接地されている。温度的に安定なＴｌｎＴ温度曲率補正された基準電圧(the temperature stable TlnT temperature curvature corrected voltage reference)は、出力端子５とグランド３との間に発生される。
基準電圧回路１はバンドギャップセル(bandgap cell)７を備え、このバンドギャップセル７は、二つのスタックドトランジスタ、即ち二つの第１トランジスタＱ１，Ｑ２から成る第１トランジスタスタック(first transistor stack)８と、二つのスタックドトランジスタ(stacked transistor)、即ち二つの第２トランジスタＱ３，Ｑ４から成る第２トランジスタスタック(second transistor stack)９とを備える。第１トランジスタスタック８および第２トランジスタスタック９は、第１トランジスタスタック８及び第２トランジスタスタック９のベース・エミッタ電圧ΔＶｂｅにおける差分に比例した補正ＰＴＡＴ電圧を発生させるように構成される。換言すれば、補正ＰＴＡＴ電圧ΔＶｂｅは、第２トランジスタＱ３，Ｑ４のベース・エミッタ電圧の和(sum)、および第１トランジスタＱ１，Ｑ２のベース・エミッタ電圧の和における電圧差に比例する。補正ＰＴＡＴ電圧ΔＶｂｅは、主抵抗(primary resistor)Ｒ１を通して発生され、副抵抗(secondary resistor)Ｒ３上にスケーリングされる。副抵抗Ｒ３を通して発生された上記スケーリングされた補正ＰＴＡＴ電圧は、出力端子５とグランド３との間に基準電圧を提供するために、第１トランジスタスタック８の第１トランジスタＱ１のベース・エミッタＣＴＡＴ電圧と合算される。
第１トランジスタＱ１，Ｑ２及び第２トランジスタＱ３，Ｑ４のコレクタは、グランドに接続される。第１トランジスタスタック８および第２トランジスタスタック９における最低位(lowermost)の第１および第２トランジスタ、即ちトランジスタＱ１およびＱ３のベースもまたグランドに接続される。第１トランジスタスタック８および第２トランジスタスタック９における最高位(topmost)の第１トランジスタＱ２および第２トランジスタＱ４のベースは、各トランジスタスタック８および９の対応する第１トランジスタＱ１および第２トランジスタＱ３のエミッタに接続される。主抵抗Ｒ１は、第２トランジスタスタック９における最高位の第２トランジスタＱ４のエミッタと、ハイインピーダンスの演算増幅器Ａ１の反転入力との間に接続される。第１トランジスタスタック８における最高位の第１トランジスタＱ２のエミッタは、演算増幅器Ａ１の非反転入力に接続される。演算増幅器Ａ１は、その反転入力および非反転入力上の電圧を共通の第１電圧レベルに駆動するために、第１カレントミラー回路１０のＭＯＳＦＥＴ ＭＰ１から、その出力を通じて値Ｉｆの電流Ｉ１を引き込む。演算増幅器Ａ１によって引き込まれた電流は実質的にＰＴＡＴ電流であり、従って第１カレントミラー回路１０によって供給される電流は、同様に実質的にＰＴＡＴ電流である。
第２トランジスタスタック９の最高位の第２トランジスタＱ４のエミッタには、主抵抗Ｒ１を介して第１カレントミラー回路１０のＭＯＳＦＥＴ ＭＰ２から値ＩｆのＰＴＡＴ電流Ｉ２が供給される。第２トランジスタスタック９の最低位の第２トランジスタＱ３のエミッタには、第１カレントミラー回路１０のＭＯＳＦＥＴ ＭＰ３を介して値ＩｆのＰＴＡＴ電流Ｉ３が供給される。第１トランジスタスタック８の最高位の第１トランジスタＱ２のエミッタには、第１カレントミラー回路１０のＭＯＳＦＥＴ ＭＰ４により値ｎ４ＩｆのＰＴＡＴ電流Ｉ４が供給される。第１トランジスタスタック８の最低位の第１トランジスタＱ１のエミッタには、副抵抗Ｒ３上に主抵抗Ｒ１を通じて発生される補正ＰＴＡＴ電圧ΔＶｂｅをスケーリングするために、第１カレントミラー回路１０のＭＯＳＦＥＴ ＭＰ５により値（ｎ３−１）・ＩｆのＰＴＡＴ電流Ｉ５が供給される。また、第１トランジスタスタック８の最低位の第１トランジスタＱ１のエミッタには、以下に説明される目的のために、第１カレントミラー回路１０のＭＯＳＦＥＴ ＭＰ６を介して値Ｉｆの電流Ｉ６が供給される。従って、最低位の第１トランジスタＱ１のエミッタに供給される電流の合計はｎ３・Ｉｆである。
第１トランジスタＱ１，Ｑ２および第２トランジスタＱ３，Ｑ４に供給されるＰＴＡＴ電流の値と、第１トランジスタＱ１，Ｑ２および第２トランジスタＱ３，Ｑ４のエミッタ面積は、主抵抗Ｒ１を通して補正ＰＴＡＴ電圧ΔＶｂｅを発生させるために、第１トランジスタＱ１，Ｑ２が動作する電流密度よりも第２トランジスタＱ３，Ｑ４が動作する電流密度が小さくなるように選択される。第１トランジスタスタック８の第１トランジスタＱ１，Ｑ２のエミッタ面積は同等(similar)であり、それぞれ単位面積とする。第２トランジスタスタック９の最低位の第２トランジスタＱ３のエミッタ面積は、第１トランジスタスタック８の最低位の第１トランジスタＱ１のエミッタ面積よりも大きく、本発明のこの実施形態では、最低位の第１トランジスタＱ１のエミッタ面積のｎ１倍の面積である。第２トランジスタスタック９の最高位の第２トランジスタＱ４のエミッタ面積は、第１トランジスタスタック８の最高位の第１トランジスタＱ２のエミッタ面積よりも大きく、本発明のこの実施形態では、最高位の第１トランジスタＱ２のエミッタ面積のｎ２倍の面積であり、従って最低位の第１トランジスタＱ１のエミッタ面積のｎ２倍の面積でもある。
ＣＴＡＴ電流発生回路１２は、ライン１４上に値ＩｃｒのＣＴＡＴ補正電流Ｉ７を供給し、この電流は、以下に説明されるように、最低位の第１トランジスタＱ１のベース・エミッタＣＴＡＴ電圧のＴｌｎＴ温度曲率成分と相補的(complementary)であるＴｌｎＴ温度曲率成分を有する主抵抗Ｒ１を通じて発生された補正ＰＴＡＴ電圧ΔＶｂｅを提供するために、ＰＴＡＴ電流Ｉ３と合算されて第２トランジスタスタック９の最低位の第２トランジスタＱ３のエミッタに供給される。ＣＴＡＴ電流発生回路１２は抵抗Ｒ２を備え、この抵抗を通じて、第１トランジスタスタック８の最低位の第１トランジスタＱ１のベース・エミッタＣＴＡＴ電圧がダイオード接続されたＭＯＳＦＥＴ ＭＮ１とＭＯＳＦＥＴ ＭＮ２とを介して反射される。抵抗Ｒ２を通じたベース・エミッタＣＴＡＴ電圧は、第２カレントミラー回路１５のＭＯＳＦＥＴ ＭＰ８を介して値ＩｃｒのＣＴＡＴ電流Ｉ８を抵抗Ｒ２に引き込ませる。抵抗Ｒ２によって引き込まれた値Ｉｃｒの電流Ｉ８は、ＭＯＳＦＥＴ ＭＰ７によって第２カレントミラー回路１５においてミラーリングされ、ＭＯＳＦＥＴ ＭＰ７は、値ＩｃｒのＣＴＡＴ補正電流をライン１４上に供給する。
主抵抗Ｒ１を通じて発生される補正ＰＴＡＴ電圧ΔＶｂｅのＴｌｎＴ温度曲率成分を発生させるために最低位の第２トランジスタＱ３に供給されるＰＴＡＴ電流Ｉ３の値Ｉｆに対するＣＴＡＴ補正電流Ｉ７の値Ｉｃｒの比は、補正ＰＴＡＴ電圧が主抵抗Ｒ１から副抵抗Ｒ３に反射される利得係数(gain factor)の関数であり、また、以下にσとして説明される飽和電流温度指数(saturation current temperature exponent)の関数でもある。拡散シリコン接合(diffused silicon junction)についての飽和電流温度指数の値は、一般には約４である。従って、例えば、もし副抵抗Ｒ３を通じて発生されるスケーリングされた補正ＰＴＡＴ電圧が、主抵抗Ｒ１を通じて発生される補正ＰＴＡＴ電圧から２の利得係数だけスケールアップ(scaled up)され、且つもし飽和電流温度指数が４であれば、最低位の第２トランジスタＱ３のエミッタに供給される電流は温度的に独立であるはずである。換言すれば、ＰＴＡＴ電流の値ＩｆとＣＴＡＴ補正電流の値Ｉｃｒとの和は、温度にかかわりなく一定であるはずである。これは、最低位の第２トランジスタＱ３のエミッタに供給されるＰＴＡＴ電流の値Ｉｆに対するＣＴＡＴ補正電流の値Ｉｃｒの比を１にすることにより達成される。換言すれば、ＣＴＡＴ補正電流の値Ｉｃｒは、最低位の第２トランジスタＱ３のエミッタに供給されるＰＴＡＴ電流の値Ｉｆと等しく設定されるべきである。これは、ＭＯＳＦＥＴ ＭＰ７，ＭＰ８が適切な面積になるように選択することにより達成される。他方、もし、飽和電流温度指数が４よりも大きければ、適切なＴｌｎＴ温度曲率成分を有する主抵抗Ｒ１を通じて発生される補正ＰＴＡＴ電圧を提供するために、ＣＴＡＴ補正電流の値Ｉｃｒは、最低位の第２トランジスタＱ３のエミッタに供給されるＰＴＡＴ電流Ｉ３の値Ｉｆよりも大きくなるべきである。飽和電流温度指数の値が大きくなる程、主抵抗Ｒ１から副抵抗Ｒ３への補正ＰＴＡＴ電圧の所定の利得係数について必要とされるＣＴＡＴ補正電流の値Ｉｃｒが大きくなる。
ここで、バンドギャップ基準電圧回路１の動作の背景にある理論を説明する。
絶対温度Ｔ°ケルビンでのバイポーラトランジスタのベース・エミッタ電圧の公知の数式は次のようである。
Figure 0004476276
ここで、Ｖｂｅ（Ｔ）は、Ｔ°ケルビンでのバイポーラトランジスタについての温度依存のベース・エミッタ電圧である。
ＶＧ０は、シリコンについて約１．２０５Ｖを仮定した場合のバンドギャップエネルギー電圧である。
Ｔは、度ケルビンでの動作絶対温度である。
Ｔ０は、度ケルビンでの基準温度（通常、動作温度範囲の中間点）である。
Ｖｂｅ０は、基準温度Ｔ０でのバイポーラトランジスタのベース・エミッタ電圧である。
ｋは、ボルツマン定数である。
ｑは、電子の電荷量である。
σは、飽和電流温度指数（ＳＰＩＣＥ ＴＭ 回路シミュレーションプログラムではＸＴＩと称され、拡散シリコン接合については約４の値を有する）である。
Ｉｃは、バイポーラトランジスタのコレクタ電流である。
Ｉｃ０は、基準温度Ｔ０でのバイポーラトランジスタのコレクタ電流である。
数式（１）における最初の２つの項は、温度の増加に伴うベース・エミッタ電圧の線形減少を示す。この数式における最後の２つの項は、ベース・エミッタ電圧の非線形項であり、電圧の未補正温度曲率成分として知られる。
第１トランジスタＱ１，Ｑ２および第２トランジスタＱ４は、次のように、ＰＴＡＴ電流でバイアスされる。
Figure 0004476276
従って、温度Ｔ°ケルビンでの第１トランジスタＱ１，Ｑ２および第２トランジスタＱ４のベース・エミッタ電圧は、次の３つの数式で与えられる。
最低位の第１トランジスタＱ１については次の式である。
Figure 0004476276
最高位の第１トランジスタＱ２については次の式である。
Figure 0004476276
最高位の第２トランジスタＱ４については次の式である。
Figure 0004476276
最低位の第２トランジスタＱ３は、異なる電流、即ち値ＩｆのＰＴＡＴ電流Ｉ３に値ＩｃｒのＣＴＡＴ電流Ｉ７をプラスしたものでバイアスされる。従って、第３トランジスタＱ３については次のようになる。
Figure 0004476276
ここで、ｎは、最低位の第２トランジスタＱ３のエミッタ電流の負温度指数(negative temperature exponent)である。従って、温度的に独立な一定電流についてはｎ＝０であり、ＰＴＡＴ電流についてはｎ＝−１である。
よって、数式（６）による電流で最低位の第２トランジスタＱ３がバイアスされた状態では、温度Ｔ°ケルビンでの最低位の第２トランジスタＱ３のベース・エミッタ電圧は、次のようになる。
Figure 0004476276
従って、基準温度Ｔ０での第１トランジスタＱ１，Ｑ２および第２トランジスタＱ３，Ｑ４のベース・エミッタ電圧は次のようになる。
最低位の第１トランジスタＱ１については次の式である。
Figure 0004476276
最高位の第１トランジスタＱ２については次の式である。
Figure 0004476276
最高位の第２トランジスタＱ４については次の式である。
Figure 0004476276
最低位の第２トランジスタＱ３については次の式である。
Figure 0004476276
ここで、Ｉｓは、第１トランジスタＱ１，Ｑ２および第２トランジスタＱ３，Ｑ４の飽和電流であり、エミッタ面積に比例し、且つ、温度およびプロセスに強く依存する。Ｉｆは、第１カレントミラー回路において発生されるＰＴＡＴ電流であり、ｎ３およびｎ４は、図１におけるＰＴＡＴ電流Ｉｆについてのスケーリング値であり、ｎ１およびｎ２は、図１を参照して上述した第１トランジスタＱ１，Ｑ２のエミッタ面積にそれぞれ対する第２トランジスタＱ３，Ｑ４のエミッタ面積の比率である。
数式（８），（９），（１０），（１１）において、エミッタおよびコレクタ電流は同一であり、且つ飽和電流Ｉｓはエミッタ面積に比例すると仮定できる。
従って、主抵抗Ｒ１を通じて発生される電圧ΔＶｂｅは次の数式で与えられる。
Figure 0004476276
数式（３）ないし（７）および（８）ないし（１１）から、数式（１２）は次のようになる。
Figure 0004476276
数式（１３）は次のように書き直すことができる。
Figure 0004476276
第１トランジスタＱ１，Ｑ２が、それぞれ単位エミッタ面積を有すると仮定すると、次のようになる。
ＩｓＱ１＝ＩｓＱ２＝Ｉｓ
最低位の第２トランジスタＱ３は、最低位の第１トランジスタＱ１のエミッタ面積よりもｎ１倍大きなエミッタ面積を有するので、最低位の第２トランジスタＱ３についての飽和電流は次のようになる。
ＩｓＱ３＝ｎ１Ｉｓ
最高位の第２トランジスタＱ４についての飽和電流は次のようになる。
ＩｓＱ４＝ｎ２Ｉｓ
最低位の第１トランジスタＱ１についてのコレクタ電流は次のようになる。
Ｉｃ１＝（ｎ３−１）Ｉｆ＋Ｉｆ＝ｎ３Ｉｆ
最高位の第１トランジスタＱ２についてのコレクタ電流は次のようになる。
Ｉｃ２＝ｎ４Ｉｆ
最低位の第２トランジスタＱ３は、Ｉｆ（ＰＴＡＴ）のコレクタ電流にＣＴＡＴ補正電流Ｉｃｒをプラスしたものを有し、ＣＴＡＴ補正電流Ｉｃｒ＝Ｖｂｅ１／Ｒ２であり、ここで、Ｒ２は抵抗Ｒ２の抵抗値である。
最高位の第２トランジスタＱ４のコレクタ電流はＩｃ４＝Ｉｆである。
出力端子５とグランド３との間にバンドギャップ基準電圧回路１により発生される基準電圧Ｖｒｅｆは、最低位の第１トランジスタＱ１のベース・エミッタ電圧に抵抗Ｒ３を通じた電圧降下をプラスしたものに等しく、それは次の数式で与えられる。
Figure 0004476276
ここで、Ｒ１およびＲ３は、それぞれ、主抵抗Ｒ１および副抵抗Ｒ３の抵抗値である。
数式（１５）は次のように書き直すことができる。
Figure 0004476276
ここで、
Figure 0004476276
且つ
Figure 0004476276
基準電圧Ｖｒｅｆが温度に対して独立であるために、ＡおよびＢの値はゼロでなければならない。
ＡおよびＢの値をゼロに設定するための多くのオプションが存在する。一つのオプションは、温度的に独立な一定電流を最低位の第２トランジスタＱ３に強制的に供給することである。室温で互いに等しくなるように第２トランジスタＱ３のエミッタにそれぞれ供給されるＣＴＡＴ補正電流の値ＩｃｒおよびＰＴＡＴ電流の値Ｉｆを選択することにより、第２トランジスタＱ３のエミッタ電流は一定であり且つ温度的に独立である。第２トランジスタＱ３のエミッタ電流がそのように選択されると、基準温度(reference temperature)での第２トランジスタＱ３のエミッタ電流の数式は次のようになる。
Figure 0004476276
Ｂの値は、次のようにゼロに設定することができる。
最低位の第２トランジスタＱ３のエミッタ電流は一定であるから、数式（６）の第２トランジスタＱ３のエミッタ電流の負温度指数ｎはゼロに等しい。
従って、Ｂをゼロに等しくし、且つｎをゼロに等しくすると、数式（１８）は次のようになる。
Figure 0004476276
数式（２０）の左辺の項はＰＴＡＴ利得を表す。この数式は、補正ＰＴＡＴ電圧の利得が最低位の第１トランジスタＱ１のベース・エミッタ電圧の曲率電圧（Ｋ．Ｔ／ｑ＊ｌｏｇ（Ｔ／Ｔ０））係数に等しくならなければならないことを示している。
拡散シリコン接合σが４に等しければ、３の利得が必要とされる。これは、抵抗比Ｒ３／Ｒ１および電流比ｎ３を適切にスケーリングすることにより準備される。もし主抵抗Ｒ１および副抵抗Ｒ３が等しい抵抗値に選択されると、電流比ｎ３が４に等しくなり得る。あるいは、副抵抗Ｒ３は、主抵抗Ｒ１の抵抗値の２倍に等しい抵抗値になるように選択されることができ、そして電流比ｎ３は５／２に等しく設定されることができる。
数式（１７）のＡの値がゼロに等しくなるという条件を満たすために、主抵抗Ｒ１を通じて発生されるΔＶｂｅの値を与えるためには、次のことが要求される。
もし、
Figure 0004476276
であれば、数式（１７）よりｎ１・ｎ２＝８１であり、従ってｎ１＝ｎ２＝９である。
従って、室温で互いに等しくなるように第２トランジスタＱ３にそれぞれ供給されるＣＴＡＴ補正電流の値ＩｃｒおよびＰＴＡＴ電流の値Ｉｆを選択することにより、且つ、主抵抗Ｒ１および副抵抗Ｒ３が互いに等しい抵抗値になるように選択することにより、電流比ｎ３が４に等しく、電流比ｎ４が電流比ｎ３に等しく、面積の比ｎ１およびｎ２が互いに等しく且つ９に等しく、基準電圧Ｖｒｅｆが最低位の第１トランジスタＱ１のバンドギャップ電圧ＶＧ０に等しくなり、従って温度的に独立になる。あるいは、もし副抵抗Ｒ３が主抵抗Ｒ１の抵抗値の２倍に等しい抵抗値となるように選択されれば、もし電流比ｎ３が５／２に等しく設定され、且つ残りの変数が上述のように設定されれば、バンドギャップ基準電圧回路１の基準電圧Ｖｒｅｆは、最低位の第１トランジスタＱ１のバンドギャップ電圧ＶＧ０に等しくなる。
ＡおよびＢの値をゼロに設定するための別のオプションは、エミッタに強制的に供給される電流が主にＣＴＡＴ電流であるように最低位の第２トランジスタＱ３のエミッタに供給されるＰＴＡＴ電流に対するＣＴＡＴ補正電流の比を選択することである。エミッタ電流の傾き(slope)が負になるように主なＣＴＡＴ電流をトランジスタのエミッタに強制的に供給することによりベース・エミッタ温度曲率電圧が強調されることが知られている。従って、もしＣＴＡＴ補正電流が最低位の第２トランジスタＱ３のエミッタにおいて十分に支配的であれば、ベース・エミッタ温度曲率電圧は、補正ＰＴＡＴ電圧についての利得と曲率電圧係数とが２に等しいレベルで強調される。従って、数式（１８）からのＢの値がゼロに等しいことを保証するために、Ｂをゼロに等しいとした数式（１８）は次のように書き直すことができる。
Figure 0004476276
もし、ｎ３＝ｎ４＝３であり、且つ他の値が数式（２１）に従えば、数式（６）の最低位の第２トランジスタＱ３のエミッタ電流の負温度指数ｎは０．５に等しい。したがって、最低位の第２トランジスタＱ３のエミッタに強制的に供給されるべき電流は、一定電流とＣＴＡＴ電流との間の中間であるべきであり、従って次の数式が保持される。
Figure 0004476276
この例では、ｎ１・ｎ２＝５５０２であり、従って、ｎ１＝ｎ２＝７４である。
上述のことから、補正ＰＴＡＴ電圧の必要な利得が主として主抵抗Ｒ１の抵抗値に対する副抵抗Ｒ３の抵抗値の比および電流比ｎ３から得られる事により、第２トランジスタＱ３，Ｑ４に必要とされるトランジスタ面積が比較的小さいので、一定の温度的に独立な電流を最低位の第２トランジスタＱ３のエミッタに強制的に供給するオプションが、集積回路チップのシリコン面積が重要な要素である場合に好ましいオプションであることが明らかになるであろう。主にＣＴＡＴ補正電流を最低位の第２トランジスタＱ３のエミッタに強制的に供給するオプションは、第２トランジスタＱ３，Ｑ４に利用可能なシリコン面積が重要でない場合に好ましいオプションであろう。ＣＴＡＴ補正電流を最低位の第２トランジスタＱ３に強制的に供給する後者のオプションは、第１および第２カレントミラー回路および演算増幅器Ａ１のオフセットの影響を受けにくい。
図２を参照すると、温度的に安定なＴｌｎＴ曲率補正されたＤＣ基準電圧を発生させるための、概略的に参照番号２０によって示されたバンドギャップ基準電圧回路が図示されている。このバンドギャップ基準電圧回路２０は、実質的に前記バンドギャップ基準電圧回路１と同様であり、同様の構成要素は同一の参照番号によって示されている。基準電圧回路２０と基準電圧回路１との間の主な相違点は、第１較正回路２１および第２較正回路２２が、基準電圧回路２０を較正するために備えられていることである。第１較正回路２１は、ＣＴＡＴ補正電流Ｉ７の値Ｉｃｒを微調整するために、最低位の第２トランジスタＱ３のエミッタにライン１４を介して供給される上記ＣＴＡＴ補正電流Ｉ７を較正するために備えられる。第１較正回路２１は、ＣＴＡＴ較正電流ΔＩｃｒを出力する第１プログラマブル電流デジタル／アナログ変換器（ＤＡＣ）２３を備え、ＣＴＡＴ較正電流ΔＩｃｒは、ライン１４を介して最低位の第２トランジスタＱ３のエミッタに供給されるＣＴＡＴ補正電流Ｉ７と合算される。ＣＴＡＴ較正電流ΔＩｃｒは、ＭＯＳＦＥＴ ＭＰ９を介して第２カレントミラー回路１５から得られるＣＴＡＴ電流Ｉ９から導き出される。ＣＴＡＴ較正電流ΔＩｃｒの値は、第１電流ＤＡＣ ２３を適切にプログラムすることにより選択可能になっている。
第２較正回路２２は、第２プログラマブル電流ＤＡＣ ２４を備え、この第２プログラマブル電流ＤＡＣ ２４には、ＭＯＳＦＥＴ ＭＰ１０を介して第１カレントミラー回路１０から得られるＰＴＡＴ電流Ｉ１０が供給される。第２ＤＡＣ ２４は、副抵抗Ｒ３を通じて発生されるスケーリングされた補正ＰＴＡＴ電圧の比較的粗い調整と、最低位の第１トランジスタＱ１のベース・エミッタＣＴＡＴ電圧の微調整とを提供する。第２ＤＡＣ ２４は、副抵抗Ｒ３を通じて発生される補正ＰＴＡＴ電圧を調整するために、副抵抗Ｒ３を介して較正電流ΔＩｐｃを供給し引き込む(source and sink)。較正電流ΔＩｐｃの値とその方向は、第２ＤＡＣ ２４を適切にプログラムすることにより選択可能であり、これにより、副抵抗Ｒ３を通じて発生される補正ＰＴＡＴ電圧の上方調整および下方調整を可能にする。第２ＤＡＣ ２４が較正電流ΔＩｐｃを供給し引き込むので、較正電流ΔＩｐｃは、最低位の第１トランジスタＱ１のエミッタ電流に何ら影響を及ぼさない。また、第２ＤＡＣ ２４は、最低位の第１トランジスタＱ１のベース・エミッタＣＴＡＴ電圧を微調整するために、最低位の第１トランジスタＱ１に供給するための較正電流ΔＩｐｆを供給することがプログラム可能となっている。
最終テスト(final test)と実装(packaging)中に第１ＤＡＣ ２３および第２ＤＡＣ ２４をプログラムするための不揮発性メモリ（図示なし）が備えられる。
図３および図４を参照すると、図３は、図２のバンドギャップ基準電圧回路２０のコンピュータシミュレーション上で実行されたシミュレーションテスト結果を示し、図４は、図２のバンドギャップ基準電圧回路２０のＣＭＯＳ実施上で実行されたテスト結果を示す。図３は、−４２℃ないし＋８５℃の温度範囲にわたる温度に対してプロットされたバンドギャップ基準電圧回路のミリボルトでの３つの電圧波形を示す。波形Ａは、図に示すように、出力端子５とグランド６との間に発生される基準電圧Ｖｒｅｆを示し、−４２℃ないし＋８５℃の全温度範囲にわたって実質的に一定である。波形Ｂは、最低位の第１トランジスタＱ１の未補正ベース・エミッタＣＴＡＴ電圧を示し、一方、波形Ｃは副抵抗Ｒ３を通じて発生されるスケーリングされた補正ＰＴＡＴ電圧を示す。副抵抗Ｒ３を通じて発生された補正ＰＴＡＴ電圧は、最低位の第１トランジスタＱ１の未補正ベース・エミッタＣＴＡＴ電圧のＴｌｎＴ温度曲率と相補的であるＴｌｎＴ温度曲率を有している。
図４は、−４０℃ないし＋１２０℃の温度範囲にわたる拡大スケールでの直線一定電圧(straight line constant voltage)からのバンドギャップ基準電圧回路２０の基準電圧Ｖｒｅｆの偏差(deviation)のプロットを示す。電圧は、度摂氏での温度に対するミリボルトでプロットされている。図に示すように、直線一定電圧からの最大の正の偏差(maximum positive deviation)は１００℃で起こり、０．０３４ミリボルトよりも大きくなく、一方、最大の負の偏差は０℃で起こり、ほんの０．０１８ミリボルトである。
従って、出力端子５とグランド３との間に出力される基準電圧Ｖｒｅｆは実質的に一定を維持し、且つ、−４０℃ないし＋１２０℃の広い温度範囲にわたって実質的に温度的に独立(temperature independent)である。
図５を参照すると、本発明の他の実施形態によるバンドギャップ基準電圧回路を示し、参照番号４０で概略的に示されている。バンドギャップ基準電圧回路４０は、実質的に図１のバンドギャップ基準電圧回路と同様であり、同様の構成要素は同一の参照番号によって示されている。バンドギャップ基準電圧回路４０と回路１との間の主な相違点は、主抵抗Ｒ１を通じて差電圧ΔＶｂｅを発生させるための第１および第２トランジスタの第１および第２スタックから成るバンドギャップセル７に代えて、バンドギャップセル７が、ただ一つの第１バイポーラトランジスタＱ１と、ただ一つの第２バイポーラトランジスタＱ３とを備えることである。第２トランジスタＱ３のエミッタ面積は、図１のバンドギャップ基準電圧回路を参照して説明したように、第１トランジスタＱ１のエミッタ面積のｎ１倍である。第２トランジスタＱ３のエミッタには、主抵抗Ｒ１を介して値ＩｆのＰＴＡＴ電流Ｉ２が供給される。ＣＴＡＴ補正電流Ｉｃｒは、ライン１４を介して第２トランジスタＱ３のエミッタに供給される。第１トランジスタＱ１には、副抵抗Ｒ３を介して値（ｎ３−１）・ＩｆのＰＴＡＴ電流Ｉ５が供給される。基準電圧は、端子５とグランド３との間に発生される。トランジスタＱ２，Ｑ４がバンドギャップ基準電圧回路４０から省かれたので、ＰＴＡＴ電流Ｉ３，Ｉ４は必要とされず、従ってＭＯＳＦＥＴ ＭＰ３，ＭＰ４が第１カレントミラー１０から省かれている。
それ以外は、図５のバンドギャップ基準電圧回路４０は図１のものと同様であり、主抵抗Ｒ１を通じて発生されるＰＴＡＴ差電圧ΔＶｂｅは、第１および第２トランジスタＱ１，Ｑ３のベース・エミッタ電圧における差分に比例し、且つ副抵抗Ｒ３上にスケーリングされる。
図１を参照して述べられたバンドギャップ基準電圧回路が、二つのトランジスタからそれぞれ構成される第１および第２トランジスタスタックを備えるものとして説明されたが、第１および第２トランジスタスタックが２以上のトランジスタを備えてもよいことが構想される。ただし、各トランジスタスタックにおけるトランジスタの数は同じ(similar)である。
また、必要なエミッタ面積を獲得するために、第１および第２トランジスタスタックにおける各トランジスタは複数のトランジスタによって提供されてもよいことが理解されるであろう。例えば、第１トランジスタは、それぞれ、単位エミッタ面積の各単一トランジスタとして提供されてもよく、一方、第２トランジスタスタックにおける対応トランジスタは、それぞれ、多数のトランジスタとして提供されてもよく、単位エミッタ面積のそれぞれは合算して適切なエミッタ面積になる。
ＰＴＡＴおよびＣＴＡＴ電流は、カレントミラー回路から得られるものとして説明されたが、このようなＰＴＡＴおよびＣＴＡＴ電流を発生させるための他の如何なる適切な手段も、本発明の範囲を逸脱することなく使用できる。
また、演算増幅器の他に第１電圧レベルを発生させるための他の手段が使用できることも理解される。
或る場合には、主抵抗は、第２トランジスタスタックの最高位の第２トランジスタのエミッタと演算増幅器の反転入力との間に接続される以外に、第２トランジスタスタックにおける位置に備えられてもよいことが構想される。例えば、或る場合には、主抵抗は、任意の二つのスタックされた第２トランジスタ間に配置されてもよいことが構想される。
ＣＴＡＴ補正電流が、第２トランジスタスタックの最低位の第２トランジスタのエミッタに供給されるものとして説明されたが、必ずしもＣＴＡＴ補正電流が最低位の第２トランジスタに供給される必要はなく、このＣＴＡＴ補正電流が、第２トランジスタスタックの第２トランジスタのうちの任意の一つのエミッタに供給されてもよいことが理解されるであろう。実際に、或る場合には、ＣＴＡＴ補正電流が第２トランジスタスタックの第２トランジスタのうちの一つよりも多くのエミッタに供給されてもよいことが構想される。
主抵抗Ｒ１を通じて発生される相補的なＴｌｎＴ温度曲率補正を有する補正ＰＴＡＴ電圧が、副抵抗Ｒ３上に反射されるものとして説明されたが、或る場合において、主抵抗から副抵抗に補正ＰＴＡＴ電圧をスケーリングすることが必ずしも必要でないことは当業者には即座に明白であろう。副抵抗を通じて発生される補正ＰＴＡＴ電圧の値は、主抵抗を通じて発生される値と同じであってもよい。また、相補的なＴｌｎＴ温度曲率補正を有する補正ＰＴＡＴ電圧は、第１トランジスタスタックにおけるトランジスタのうちの一つのほかに、任意のトランジスタの未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合されてもよいことが理解される。例えば、相補的なＴｌｎＴ温度曲率補正を有する補正ＰＴＡＴ電圧は、バンドギャップセルの外部のトランジスタの未補正ベース・エミッタＣＴＡＴ電圧と結合されてもよい。いずれの場合においても、副抵抗は、このようなトランジスタの未補正ベース・エミッタＣＴＡＴ電圧と、ＴｌｎＴ温度曲率補正を有する補正ＰＴＡＴ電圧との合算を容易化するように構成されることが構想される。
第１および第２トランジスタスタックの第１および第２トランジスタは、それらのコレクタが共通電圧レベルに保持されるものとして説明されたが、或る場合において、これは必ずしも必要ではないことが構想される。しかしながら、第１および第２トランジスタスタックの第１および第２トランジスタのコレクタを共通電圧レベルに保持することにより、本発明によるバンドギャップ基準電圧回路は、とりわけＣＭＯＳプロセスでの製造に適する。
温度的に安定なＴｌｎＴ温度曲率補正された基準電圧を発生させるための本発明によるバンドギャップ基準電圧回路の回路図である。 温度的に安定なＴｌｎＴ温度曲率補正された基準電圧を発生されるための本発明の他の実施形態によるバンドギャップ基準電圧回路の回路図である。 図２のバンドギャップ基準電圧回路のシミュレーション上で実行されるテストの結果得られる波形を示す図である。 図２の回路のＣＭＯＳ実施上で実行されるテストの結果得られる波形を示す図である。 温度的に安定なＴｌｎＴ温度曲率補正された基準電圧を発生させるための本発明の他の実施形態によるバンドギャップ基準電圧回路の回路図である。
符号の説明
１，２０，４０ バンドギャップ基準電圧回路
７ バンドギャップセル
８ 第１トランジスタスタック
９ 第２トランジスタスタック
１０ 第１カレントミラー回路
１２ ＣＴＡＴ電流発生回路
１５ 第２カレントミラー回路
２１ 第１較正回路
２２ 第２較正回路
２３ 第１プログラマブル電流デジタル／アナログ変換器
２４ 第２プログラマブル電流デジタル／アナログ変換器
Ａ１ 演算増幅器

Claims (35)

  1. ＴｌｎＴ温度曲率補正を有する温度的に安定な基準電圧を供給するためのバンドギャップ基準電圧回路であって、ＰＴＡＴ電流がそれぞれ供給された少なくとも一つの第１トランジスタと少なくとも一つの第２トランジスタとを備え、前記少なくとも一つの第２トランジスタは、前記少なくとも一つの第１トランジスタが動作する電流密度よりも低い電流密度で動作するように構成されると共に主抵抗を通じて対応のＰＴＡＴ電流が供給され、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタは、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタのベース・エミッタ電圧における差分に対応した補正ＰＴＡＴ電圧を前記主抵抗の端子間に発生させて未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合させて前記基準電圧を発生させるために協調動作し、ＣＴＡＴ補正電流は、前記未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記補正ＰＴＡＴ電圧を前記主抵抗の端子間に発生させるために前記ＰＴＡＴ電流と共に前記少なくとも一つの第２トランジスタのうちの一つの第２トランジスタに供給され、これにより、前記主抵抗の端子間に発生される前記補正ＰＴＡＴ電圧が前記未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合されると、前記発生された基準電圧が温度的に安定であり且つＴｌｎＴ温度曲率が補正されるバンドギャップ基準電圧回路。
  2. 前記ＰＴＡＴ電流に対する前記ＣＴＡＴ補正電流の比は、前記少なくとも一つの第１トランジスタの面積に対する前記少なくとも一つの第２トランジスタの面積の比に応じて選択される請求項１記載のバンドギャップ基準電圧回路。
  3. 前記少なくとも一つの第１トランジスタは、第１電圧レベルと第２電圧レベルとの間に接続され、前記第２電圧レベルは前記第１電圧レベルとは異なり、前記少なくとも一つの第２トランジスタは、前記第１電圧レベルと前記第２電圧レベルとの間に前記主抵抗と直列に接続される請求項１記載のバンドギャップ基準電圧回路。
  4. 前記第１及び第２トランジスタのコレクタは、共通電圧レベルに保持され、前記ＰＴＡＴ電流は、前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は、前記第２トランジスタのエミッタに供給される請求項３記載のバンドギャップ基準電圧回路。
  5. 前記共通電圧レベルは、前記第２電圧レベルと同一である請求項４記載のバンドギャップ基準電圧回路。
  6. 前記主抵抗は、前記第１電圧レベルと前記少なくとも一つの第２トランジスタのうちの一つのエミッタとの間に接続される請求項４記載のバンドギャップ基準電圧回路。
  7. 副抵抗が備えられ、前記補正ＰＴＡＴ電圧は、前記副抵抗を通して前記主抵抗から反射され、前記副抵抗は、前記トランジスタと協調動作し、その前記未補正ベース・エミッタＣＴＡＴ電圧は、前記補正ＰＴＡＴ電圧を前記トランジスタの前記未補正ベース・エミッタＣＴＡＴ電圧と合算して前記基準電圧を発生させるために前記補正ＰＴＡＴ電圧と結合される請求項１記載のバンドギャップ基準電圧回路。
  8. 前記補正ＰＴＡＴ電圧は、前記主抵抗から前記副抵抗にスケーリングされる請求項７記載のバンドギャップ基準電圧回路。
  9. その前記未補正ベース・エミッタＣＴＡＴ電圧が前記補正ＰＴＡＴ電圧と結合されるべき前記トランジスタは、前記少なくとも一つの第１トランジスタのうちの一つの第１トランジスタである請求項１記載のバンドギャップ基準電圧回路。
  10. 前記ＣＴＡＴ補正電流は、前記主抵抗から前記副抵抗への前記補正ＰＴＡＴ電圧の利得に応じて選択される請求項７記載のバンドギャップ基準電圧回路。
  11. 前記回路は、一つの第１トランジスタと一つの第２トランジスタとを備え、前記第１及び第２トランジスタのベースは前記第２電圧レベルに保持される請求項３記載のバンドギャップ基準電圧回路。
  12. 複数の第１トランジスタは、前記第１トランジスタのベース・エミッタ電圧が合算されて第１トランジスタスタックのベース・エミッタ電圧を供給するように該第１トランジスタスタックに配置されて備えられ、且つ、複数の第２トランジスタは、該第２トランジスタのベース・エミッタ電圧の和が合算されて第２トランジスタスタックのベース・エミッタ電圧を供給するように該第２トランジスタスタックに配置され、前記第２トランジスタスタックにおける第２トランジスタの数は、前記第１トランジスタスタックにおける第１トランジスタの数に対応し、前記第１及び第２トランジスタにはＰＴＡＴ電流がそれぞれ供給される請求項３記載のバンドギャップ基準電圧回路。
  13. 各第１トランジスタのベースは、前記第１トランジスタスタックにおける次に低い第１トランジスタのエミッタに接続され、各第２トランジスタのベースは、前記第２トランジスタスタックにおける次に低い第２トランジスタのエミッタに接続される請求項１２記載のバンドギャップ基準電圧回路。
  14. 前記主抵抗は、前記第２トランジスタスタックにおける最高位の第２トランジスタと前記第１電圧レベルとの間に接続される請求項１２記載のバンドギャップ基準電圧回路。
  15. 前記ＣＴＡＴ補正電流は、前記第２トランジスタスタックの最低位の第２トランジスタに供給される請求項１２記載のバンドギャップ基準電圧回路。
  16. 前記各第１及び第２トランジスタスタックの前記最低位の第１及び第２トランジスタのベースは、前記第２電圧レベルに接続される請求項１２記載のバンドギャップ基準電圧回路。
  17. その未補正ベース・エミッタＣＴＡＴ電圧が前記補正ＰＴＡＴ電圧と結合されるべき前記トランジスタは、前記第１トランジスタスタックの前記最低位の第１トランジスタである請求項１２記載のバンドギャップ基準電圧回路。
  18. 前記ＣＴＡＴ補正電流は、前記補正ＰＴＡＴ電圧が結合される前記トランジスタの前記未補正ベース・エミッタＣＴＡＴ電圧から引き出される請求項１記載のバンドギャップ基準電圧回路。
  19. 前記ＣＴＡＴ補正電流を調整するための第１較正回路が備えられた請求項１記載のバンドギャップ基準電圧回路。
  20. 前記副抵抗を通じて発生される前記補正ＰＴＡＴ電圧を調整するために前記副抵抗を介して供給される前記ＰＴＡＴ電流を調整するための第２較正回路が備えられた請求項７記載のバンドギャップ基準電圧回路。
  21. 前記第２較正回路は、前記抵抗に供給される前記ＰＴＡＴ電流を調整するために備えられ、その前記未補正ベース・エミッタＣＴＡＴ電圧は前記補正ＰＴＡＴ電圧と結合された請求項２０記載のバンドギャップ基準電圧回路。
  22. 前記回路はＣＭＯＳで実施された請求項１記載のバンドギャップ基準電圧回路。
  23. トランジスタのベース・エミッタＣＴＡＴ電圧の未補正ＴｌｎＴ温度曲率と相補的な曲率を有する補正ＰＴＡＴ電圧を発生させるためのＰＴＡＴ電圧発生回路であって、ＰＴＡＴ電流がそれぞれ供給された少なくとも一つの第１トランジスタと少なくとも一つの第２トランジスタとを備え、前記少なくとも一つの第２トランジスタは、前記少なくとも一つの第１トランジスタが動作する電流密度よりも低い電流密度で動作するように構成されると共に主抵抗を通じて対応のＰＴＡＴ電流が供給され、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタは、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタのベース・エミッタ電圧における差分に対応した補正ＰＴＡＴ電圧を発生させるために協調動作し、ＣＴＡＴ補正電流は、未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記補正ＰＴＡＴ電圧を前記主抵抗の端子間に発生させるために前記ＰＴＡＴ電流と共に前記少なくとも一つの第２トランジスタのうちの一つの第２トランジスタに供給されるＰＴＡＴ電圧発生回路。
  24. 前記ＰＴＡＴ電流に対する前記ＣＴＡＴ電流の比は、前記少なくとも一つの第１トランジスタの面積に対する前記少なくとも一つの第２トランジスタの面積の比に応じて選択される請求項２３記載のＰＴＡＴ電圧発生回路。
  25. 前記少なくとも一つの第１トランジスタは、第１電圧レベルと第２電圧レベルとの間に接続され、前記第２電圧レベルは前記第１電圧レベルと異なり、前記少なくとも一つの第２トランジスタは、前記第１電圧レベルと前記第２電圧レベルとの間に前記主抵抗と直列に接続された請求項２３記載のＰＴＡＴ電圧発生回路。
  26. 前記第１及び第２トランジスタのコレクタは共通電圧レベルに保持され、前記ＰＴＡＴ電流は前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は前記第２トランジスタのエミッタに供給される請求項２４記載のＰＴＡＴ電圧発生回路。
  27. 前記共通電圧レベルは前記第２電圧レベルと同一である請求項２６記載のＰＴＡＴ電圧発生回路。
  28. 複数の第１トランジスタが、該第１トランジスタのベース・エミッタ電圧が合算されて第１トランジスタスタックのベース・エミッタ電圧を供給するように該第１トランジスタスタックに配置されて備えられ、各第１トランジスタのベースが、前記第１トランジスタスタックにおける次に低い第１トランジスタのエミッタに接続され、複数の第２トランジスタが、該第２トランジスタのベース・エミッタ電圧の和が合算されて第２トランジスタスタックのベース・エミッタ電圧を供給するように該第２トランジスタスタックに配置され、各第２トランジスタのベースが、前記第２トランジスタスタックにおける次に低い第２トランジスタのエミッタに接続され、前記第２トランジスタスタックにおける第２トランジスタの数が前記第１トランジスタスタックにおける第１トランジスタの数に対応し、前記第１及び第２トランジスタにはＰＴＡＴ電流がそれぞれ供給される請求項２４記載のＰＴＡＴ電圧発生回路。
  29. 前記主抵抗は、前記第２トランジスタスタックにおける最高位の第２トランジスタと前記第１電圧レベルとの間に接続され、前記ＣＴＡＴ補正電流は、前記第２トランジスタスタックの最低位の第２トランジスタに供給され、前記各第１及び第２トランジスタスタックの前記最低位の第１及び第２トランジスタのベースは前記第２電圧レベルに接続された請求項２８記載のＰＴＡＴ電圧発生回路。
  30. ＴｌｎＴ温度曲率補正を有する温度的に安定なバンドギャップ基準電圧を発生させるための方法であって、
    少なくとも一つの第１トランジスタと少なくとも一つの第２トランジスタとにＰＴＡＴ電流をそれぞれ供給するステップであって、前記少なくとも一つのの第２トランジスタには主抵抗を通じて対応のＰＴＡＴ電流が供給されるステップと、
    前記第１及び第２トランジスタのベース・エミッタ電圧における差分に対応した補正ＰＴＡＴ電圧を主抵抗の端子間に発生させるために前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタが前記主抵抗と協調動作するように、前記少なくとも一つの第１トランジスタが動作される電流密度よりも低い電流密度で前記少なくとも一つの第２トランジスタを動作させるステップと、
    前記基準電圧を発生させるために前記補正ＰＴＡＴ電圧を未補正トランジスタベース・エミッタＣＴＡＴ電圧と結合するステップとを含み、
    更に、
    ＣＴＡＴ補正電流を、前記未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記補正ＰＴＡＴ電圧を前記主抵抗の端子間に発生させるために前記ＰＴＡＴ電流と共に前記少なくとも一つの第２トランジスタのうちの一つの第２トランジスタに供給し、これにより、前記未補正トランジスタベース・エミッタＣＴＡＴ電圧と前記主抵抗の端子間に発生される前記補正ＰＴＡＴ電圧との結合電圧は、温度的に安定であり且つＴｌｎＴ温度曲率が補正された基準電圧を供給するステップを含む方法。
  31. 前記ＰＴＡＴ電流は、前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は、前記第２トランジスタのエミッタに供給される請求項３０記載の方法。
  32. 前記ＰＴＡＴ電流に対する前記ＣＴＡＴ補正電流の比は、前記少なくとも一つの第２トランジスタの面積に対する前記少なくとも一つの第１トランジスタの面積の比に応じて選択される請求項３０記載の方法。
  33. トランジスタのベース・エミッタＣＴＡＴ電圧の未補正ＴｌｎＴ温度曲率と相補的な曲率を有するＰＴＡＴ電圧を発生させるための方法であって、
    少なくとも一つの第１トランジスタと少なくとも一つの第２トランジスタとにＰＴＡＴ電流をそれぞれ供給するステップであって、前記少なくとも一つのの第２トランジスタには主抵抗を通じて対応のＰＴＡＴ電流が供給されるステップと、
    前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタが、前記第１及び第２トランジスタのベース・エミッタ電圧における差分に対応した補正ＰＴＡＴ電圧を主抵抗の端子間に発生させるために前記主抵抗と協調動作するように、前記少なくとも一つの第１トランジスタが動作される電流密度よりも低い電流密度で前記少なくとも一つの第２トランジスタを動作させるステップとを含み、
    更に、
    前記未補正トランジスタベース・エミッタＣＴＡＴ電圧の前記ＴｌｎＴ温度曲率と相補的な曲率を有する前記ＰＴＡＴ電圧を前記主抵抗の端子間に発生させるために前記ＰＴＡＴ電流と共にＣＴＡＴ補正電流を前記少なくとも一つの第２トランジスタのうちの一つの第２トランジスタに供給するステップを含む方法。
  34. 前記ＰＴＡＴ電流は前記第１及び第２トランジスタのエミッタに供給され、前記ＣＴＡＴ補正電流は前記第２トランジスタのエミッタに供給される請求項３３記載の方法。
  35. 前記ＰＴＡＴ電流に対する前記ＣＴＡＴ補正電流の比は、前記少なくとも一つの第２トランジスタの面積に対する前記少なくとも一つの第１トランジスタの面積の比に応じて選択される請求項３３記載の方法。
JP2006502617A 2003-02-27 2004-02-23 バンドギャップ基準電圧回路および温度曲率補正された基準電圧の生成方法 Expired - Fee Related JP4476276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/375,593 US6828847B1 (en) 2003-02-27 2003-02-27 Bandgap voltage reference circuit and method for producing a temperature curvature corrected voltage reference
PCT/IE2004/000025 WO2004077192A1 (en) 2003-02-27 2004-02-23 A bandgap voltage reference circuit and a method for producing a temperature curvature corrected voltage reference

Publications (2)

Publication Number Publication Date
JP2006519433A JP2006519433A (ja) 2006-08-24
JP4476276B2 true JP4476276B2 (ja) 2010-06-09

Family

ID=32926268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006502617A Expired - Fee Related JP4476276B2 (ja) 2003-02-27 2004-02-23 バンドギャップ基準電圧回路および温度曲率補正された基準電圧の生成方法

Country Status (5)

Country Link
US (1) US6828847B1 (ja)
EP (1) EP1599776B1 (ja)
JP (1) JP4476276B2 (ja)
CN (1) CN100527040C (ja)
WO (1) WO2004077192A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071673B2 (en) * 2003-09-02 2006-07-04 Acu Technology Semiconductor Inc. Process insensitive voltage reference
US7543253B2 (en) * 2003-10-07 2009-06-02 Analog Devices, Inc. Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry
US7211993B2 (en) * 2004-01-13 2007-05-01 Analog Devices, Inc. Low offset bandgap voltage reference
US7019677B1 (en) * 2004-09-08 2006-03-28 Cirrus Logic, Inc. Current steering digital to analog converters with self-calibration, and systems and methods using the same
US7486065B2 (en) * 2005-02-07 2009-02-03 Via Technologies, Inc. Reference voltage generator and method for generating a bias-insensitive reference voltage
KR100605258B1 (ko) 2005-02-28 2006-07-31 삼성전자주식회사 초 저전력 소모 특성을 갖는 기준전압 발생회로
US7204638B2 (en) * 2005-05-23 2007-04-17 Etron Technology, Inc. Precise temperature sensor with smart programmable calibration
JP2006338434A (ja) * 2005-06-03 2006-12-14 New Japan Radio Co Ltd 基準電圧発生回路
US20070052473A1 (en) * 2005-09-02 2007-03-08 Standard Microsystems Corporation Perfectly curvature corrected bandgap reference
CN100456197C (zh) * 2005-12-23 2009-01-28 深圳市芯海科技有限公司 低温度系数带隙基准参考电压源
US7683701B2 (en) 2005-12-29 2010-03-23 Cypress Semiconductor Corporation Low power Bandgap reference circuit with increased accuracy and reduced area consumption
SG134189A1 (en) * 2006-01-19 2007-08-29 Micron Technology Inc Regulated internal power supply and method
US7331708B2 (en) * 2006-02-23 2008-02-19 National Semiconductor Corporation Frequency ratio digitizing temperature sensor with linearity correction
US7411380B2 (en) * 2006-07-21 2008-08-12 Faraday Technology Corp. Non-linearity compensation circuit and bandgap reference circuit using the same
US7710190B2 (en) * 2006-08-10 2010-05-04 Texas Instruments Incorporated Apparatus and method for compensating change in a temperature associated with a host device
US7408400B1 (en) 2006-08-16 2008-08-05 National Semiconductor Corporation System and method for providing a low voltage bandgap reference circuit
KR100795013B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 밴드 갭 레퍼런스 회로와 이를 이용한 온도 정보 출력장치
US8102201B2 (en) 2006-09-25 2012-01-24 Analog Devices, Inc. Reference circuit and method for providing a reference
US7576598B2 (en) 2006-09-25 2009-08-18 Analog Devices, Inc. Bandgap voltage reference and method for providing same
KR100790476B1 (ko) * 2006-12-07 2008-01-03 한국전자통신연구원 저전압 밴드갭 기준전압 발생기
US7714563B2 (en) * 2007-03-13 2010-05-11 Analog Devices, Inc. Low noise voltage reference circuit
CN101266506B (zh) * 2007-03-16 2010-12-01 深圳赛意法微电子有限公司 Cmos工艺中无运算放大器的带隙基准电压源
US20080265860A1 (en) * 2007-04-30 2008-10-30 Analog Devices, Inc. Low voltage bandgap reference source
KR100912093B1 (ko) * 2007-05-18 2009-08-13 삼성전자주식회사 높은 온도 계수를 갖는 온도-비례 전류 생성회로, 상기온도-비례 전류 생성회로를 포함하는 디스플레이 장치 및그 방법
US7605578B2 (en) 2007-07-23 2009-10-20 Analog Devices, Inc. Low noise bandgap voltage reference
US20090039949A1 (en) * 2007-08-09 2009-02-12 Giovanni Pietrobon Method and apparatus for producing a low-noise, temperature-compensated bandgap voltage reference
US7636010B2 (en) * 2007-09-03 2009-12-22 Elite Semiconductor Memory Technology Inc. Process independent curvature compensation scheme for bandgap reference
US7612606B2 (en) * 2007-12-21 2009-11-03 Analog Devices, Inc. Low voltage current and voltage generator
US7598799B2 (en) * 2007-12-21 2009-10-06 Analog Devices, Inc. Bandgap voltage reference circuit
US7902912B2 (en) 2008-03-25 2011-03-08 Analog Devices, Inc. Bias current generator
US7880533B2 (en) * 2008-03-25 2011-02-01 Analog Devices, Inc. Bandgap voltage reference circuit
US7750728B2 (en) * 2008-03-25 2010-07-06 Analog Devices, Inc. Reference voltage circuit
WO2009153211A2 (en) * 2008-06-19 2009-12-23 Qualcomm Incorporated Apparatus and method for tuning a gm-c filter
US8710912B2 (en) 2008-11-24 2014-04-29 Analog Device, Inc. Second order correction circuit and method for bandgap voltage reference
US8390363B2 (en) * 2008-11-25 2013-03-05 Linear Technology Corporation Circuit, trim and layout for temperature compensation of metal resistors in semi-conductor chips
US8004266B2 (en) * 2009-05-22 2011-08-23 Linear Technology Corporation Chopper stabilized bandgap reference circuit and methodology for voltage regulators
JP5434695B2 (ja) * 2010-03-08 2014-03-05 富士通セミコンダクター株式会社 バンドギャップ回路、低電圧検出回路及びレギュレータ回路
CN102565473B (zh) * 2010-12-29 2016-06-22 华润矽威科技（上海）有限公司 一种采用片上加热的校正电路
CN103123512B (zh) * 2011-11-21 2015-03-25 联芯科技有限公司 带隙基准电路
US8547165B1 (en) * 2012-03-07 2013-10-01 Analog Devices, Inc. Adjustable second-order-compensation bandgap reference
US8710901B2 (en) 2012-07-23 2014-04-29 Lsi Corporation Reference circuit with curvature correction using additional complementary to temperature component
US8830618B2 (en) 2012-12-31 2014-09-09 Lsi Corporation Fly height control for hard disk drives
US9128503B2 (en) * 2013-10-30 2015-09-08 Texas Instruments Incorporated Unified bandgap voltage curvature correction circuit
US9411355B2 (en) * 2014-07-17 2016-08-09 Infineon Technologies Austria Ag Configurable slope temperature sensor
CN105159381B (zh) * 2015-08-13 2017-05-03 电子科技大学 一种具有指数补偿特性的带隙基准电压源
KR102408860B1 (ko) * 2015-11-30 2022-06-15 에스케이하이닉스 주식회사 집적회로 및 그의 구동 방법
CN105974991B (zh) * 2016-07-05 2017-10-13 湖北大学 具有高阶温度补偿的低温度系数带隙基准电压源
CN108399933B (zh) * 2017-02-07 2021-05-11 群联电子股份有限公司 参考电压产生电路、存储器储存装置及参考电压产生方法
JP6817897B2 (ja) 2017-05-30 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US10557894B2 (en) * 2017-08-07 2020-02-11 Linear Technology Holding Llc Reference signal correction circuit
US10013013B1 (en) 2017-09-26 2018-07-03 Nxp B.V. Bandgap voltage reference
US10528070B2 (en) 2018-05-02 2020-01-07 Analog Devices Global Unlimited Company Power-cycling voltage reference
US10409312B1 (en) * 2018-07-19 2019-09-10 Analog Devices Global Unlimited Company Low power duty-cycled reference
CN108768316B (zh) * 2018-08-14 2023-09-01 成都嘉纳海威科技有限责任公司 一种基于四堆叠技术的高频高功率高效率复合晶体管管芯
US11068011B2 (en) * 2019-10-30 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Signal generating device and method of generating temperature-dependent signal
CN110989758B (zh) * 2019-12-18 2021-08-13 西安交通大学 一种带高阶补偿电路的基准源电路结构
CN114371759A (zh) * 2021-12-02 2022-04-19 青岛信芯微电子科技股份有限公司 一种带隙基准电压源、集成芯片及基准电压产生方法
US11940831B2 (en) * 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing
WO2023135925A1 (ja) * 2022-01-11 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 基準電圧発生回路および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603291A (en) 1984-06-26 1986-07-29 Linear Technology Corporation Nonlinearity correction circuit for bandgap reference
US4808908A (en) 1988-02-16 1989-02-28 Analog Devices, Inc. Curvature correction of bipolar bandgap references
US4939442A (en) 1989-03-30 1990-07-03 Texas Instruments Incorporated Bandgap voltage reference and method with further temperature correction
US5053640A (en) 1989-10-25 1991-10-01 Silicon General, Inc. Bandgap voltage reference circuit
US5352973A (en) 1993-01-13 1994-10-04 Analog Devices, Inc. Temperature compensation bandgap voltage reference and method
US5325045A (en) 1993-02-17 1994-06-28 Exar Corporation Low voltage CMOS bandgap with new trimming and curvature correction methods
US5424628A (en) 1993-04-30 1995-06-13 Texas Instruments Incorporated Bandgap reference with compensation via current squaring
US5512817A (en) 1993-12-29 1996-04-30 At&T Corp. Bandgap voltage reference generator
US5933045A (en) * 1997-02-10 1999-08-03 Analog Devices, Inc. Ratio correction circuit and method for comparison of proportional to absolute temperature signals to bandgap-based signals
US6329867B1 (en) * 1997-04-25 2001-12-11 Texas Instruments Incorporated Clock input buffer with noise suppression
US5982201A (en) 1998-01-13 1999-11-09 Analog Devices, Inc. Low voltage current mirror and CTAT current source and method
EP1053596A1 (en) * 1998-12-04 2000-11-22 Microchip Technology Incorporated A precision relaxation oscillator with temperature compensation and various operating modes
US6157245A (en) 1999-03-29 2000-12-05 Texas Instruments Incorporated Exact curvature-correcting method for bandgap circuits
US6218822B1 (en) 1999-10-13 2001-04-17 National Semiconductor Corporation CMOS voltage reference with post-assembly curvature trim
US6329868B1 (en) 2000-05-11 2001-12-11 Maxim Integrated Products, Inc. Circuit for compensating curvature and temperature function of a bipolar transistor

Also Published As

Publication number Publication date
JP2006519433A (ja) 2006-08-24
CN1739075A (zh) 2006-02-22
WO2004077192A1 (en) 2004-09-10
EP1599776B1 (en) 2015-10-28
US6828847B1 (en) 2004-12-07
CN100527040C (zh) 2009-08-12
EP1599776A1 (en) 2005-11-30

Similar Documents

Publication Publication Date Title
JP4476276B2 (ja) バンドギャップ基準電圧回路および温度曲率補正された基準電圧の生成方法
JP4616281B2 (ja) 低オフセット・バンドギャップ電圧基準
US7750728B2 (en) Reference voltage circuit
US7576598B2 (en) Bandgap voltage reference and method for providing same
US7193454B1 (en) Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference
US7750726B2 (en) Reference voltage generating circuit
US7411380B2 (en) Non-linearity compensation circuit and bandgap reference circuit using the same
US7511568B2 (en) Reference voltage circuit
JP3647468B2 (ja) 定電流およびｐｔａｔ電流のためのデュアル源
US7710096B2 (en) Reference circuit
EP2414905B1 (en) Method and circuit for low power voltage reference and bias current generator
US5900772A (en) Bandgap reference circuit and method
US7170336B2 (en) Low voltage bandgap reference (BGR) circuit
US7420359B1 (en) Bandgap curvature correction and post-package trim implemented therewith
US9851739B2 (en) Method and circuit for low power voltage reference and bias current generator
US8102201B2 (en) Reference circuit and method for providing a reference
Zhu et al. A 4.6-ppm/° C high-order curvature compensated bandgap reference for BMIC
US20050001605A1 (en) CMOS bandgap current and voltage generator
US8907652B2 (en) Band-gap voltage generator
US7675353B1 (en) Constant current and voltage generator
US6750641B1 (en) Method and circuit for temperature nonlinearity compensation and trimming of a voltage reference
US20050077952A1 (en) Band gap constant voltage circuit
US6819093B1 (en) Generating multiple currents from one reference resistor
US20070069709A1 (en) Band gap reference voltage generator for low power
US7605578B2 (en) Low noise bandgap voltage reference

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees