JP3504168B2 - 光結合装置 - Google Patents
光結合装置Info
- Publication number
- JP3504168B2 JP3504168B2 JP34348998A JP34348998A JP3504168B2 JP 3504168 B2 JP3504168 B2 JP 3504168B2 JP 34348998 A JP34348998 A JP 34348998A JP 34348998 A JP34348998 A JP 34348998A JP 3504168 B2 JP3504168 B2 JP 3504168B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- light emitting
- light
- photothyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
子とが光学的に結合され一体化されてなる光結合装置に
関し、より詳しくはフォトサイリスタ型、又はフォトト
ライアック型の半導体リレーに使用される光結合装置に
関する。
スタ型、フォトトライアック型、フォトトランジスタ型
のもの等が使用されている。以下に、これらの各光結合
装置の構成を図面を用いて説明する。
合装置の等価回路を示す(従来例1)。
ように、入力側に発光素子1を有し、出力側に発光素子
1の光を受けてオンするフォトサイリスタ素子81を有
する。
トランジスタ82とNPNトランジスタ83で構成され
ており、PNPトランジスタ82のエミッタE1がアノ
ード端子6に接続され、コレクタC1がNPNトランジ
スタ83のベースB2に接続され、ベースB1がNPN
トランジスタ83のコレクタC2に接続されている。ま
た、カソード端子7に接続されているNPNトランジス
タ83のベースB2とエミッタE2の間には、抵抗R8
1が設けられている。
側の発光素子1に電流が流れると、発光素子1からの光
を受けてフォトサイリスタ素子81がオンする。
オンする動作の詳細を説明する。まず、フォトサイリス
タ素子81のアノード−カソード間にプラス電圧が加わ
っている状態で入力側の発光素子1に電流を流すと、フ
ォトサイリスタ素子81の下段のNPNトランジスタ8
3のコレクタC2−ベースB2間に光電流が流れて、N
PNトランジスタ83がオンしてコレクタ電流iC2が流
れる。この電流iC2が上段のPNPトランジスタ82の
ベース電流として働き、PNPトランジスタ82をオン
させる。電流iC1が下段のNPNトランジスタ83のベ
ース電流として働き、フォトサイリスタ素子81はオン
状態を維持する。
結合装置の等価回路を示す(従来例2)。
ように、入力側に発光素子1を有し、出力側に発光素子
1の光を受けてオンするフォトトライアック素子91を
有する。このフォトトライアック素子91は、順方向の
フォトサイリスタ部92と逆方向のフォトサイリスタ部
93で構成されている。
Pトランジスタ94とNPNトランジスタ95で構成さ
れており、PNPトランジスタ94のエミッタE1がア
ノード/カソード端子8に接続され、コレクタC1がN
PNトランジスタ95のベースB2に接続され、ベース
B1がNPNトランジスタ95のコレクタC2に接続さ
れている。また、カソード/アノード端子9に接続され
ているNPNトランジスタ95のベースB2とエミッタ
E2の間には、抵抗R91が設けられている。
Pトランジスタ97とNPNトランジスタ96で構成さ
れており、PNPトランジスタ97のエミッタE4がカ
ソード/アノード端子9に接続され、コレクタC4がN
PNトランジスタ96のベースB3に接続され、ベース
B4がNPNトランジスタ96のコレクタC3に接続さ
れている。また、アノード/カソード端子8に接続され
ているNPNトランジスタ96のベースB3とエミッタ
E3の間には、抵抗R92が設けられている。
側の発光素子1に電流が流れると発光素子1からの光を
受けてフォトトライアック素子91がオンする。
がオンする動作の詳細を説明する。まず、順方向のフォ
トサイリスタ部92のアノード−カソード間にプラス電
圧が加わっている状態で入力側の発光素子1に電流を流
すと、順方向のフォトサイリスタ部92の下段のNPN
トランジスタ95のコレクタC2−ベースB2間に光電
流が流れて、NPNトランジスタ95がオンしてコレク
タ電流iC2が流れる。この電流iC2が上段のPNPトラ
ンジスタ94のベース電流として働き、PNPトランジ
スタ94をオンさせる。電流iC1が下段のNPNトラン
ジスタ95のベース電流として働き、順方向のフォトサ
イリスタ部92はオン状態を維持する。逆方向のフォト
サイリスタ部93においても、同様の動作が行われる。
光結合装置の等価回路を示す(従来例3)。
すように、入力側に発光素子1を有し、出力側に発光素
子1の光を受けてオンするフォトトランジスタ素子10
1を有する。この光結合装置の動作は、入力側の発光素
子1に電流が流れると発光素子1からの光を受けてフォ
トトランジスタ素子101がオンする。
(a)の断面図に示すように、発光素子111を上側に
配置し、その下側にフォトトライアック素子112を配
置し、外装樹脂116で全体を覆う構造をとっている。
この光結合素子における受光チップ部は、図11(b)
のボンディング図に示すように、リードフレーム114
とフォトトライアック素子112間が、ワイヤ115で
ボンディングされている。
た従来例1のフォトサイリスタ型の光結合装置、及び従
来例2のフォトトライアック型の光結合装置による場合
には、交流電源における負荷の駆動はできるが、直流電
源における負荷の駆動はできないという問題がある。
駆動することはできるが、オンするタイミングのみトリ
ガして交流電源のゼロクロスまでオフしない方法をとる
ため、交流における任意のタイミングでのきめ細かい駆
動ができないという問題がある。
の光結合装置による場合には、直流電源における負荷の
駆動はできるが、交流電源における負荷の駆動はできな
いという問題がある。
装置による場合には、電流増幅率を高くする必要がある
ため、一般的には、従来例1のフォトサイリスタ型や従
来例2のフォトトライアック型の光結合装置のように、
高コレクタ耐圧を得ることが難しいという問題がある。
するものであり、交流電源及び直流電源のいずれでも負
荷を駆動することができる光結合装置を提供することを
目的とする。
御で駆動する場合に、オンするタイミングのみならずオ
フするタイミングもコントロールすることができ、交流
における任意のタイミングでのきめ細かい駆動を行うこ
とができる光結合装置を提供することにある。
子を用いなくても、1個の発光素子で発光素子に流す電
流を大小させるだけで、受光素子のオン/オフを制御す
ることができる光結合装置を提供することにある。
ができ、低消費電流化を図ることができる光結合装置を
提供することにある。
トランジスタ型のものに比べて高い電圧で使用すること
ができる光結合装置を提供することにある。
入力側に設けられた1つの発光素子と、出力側に設けら
れ、該発光素子からの光を受けてオンするフォトサイリ
スタ素子又はフォトトライアック素子からなる受光素子
と、出力側に設けられており、該受光素子とは所定の感
度差が設けられて、該発光素子から所定値以上の光量の
光を受けることによってオンして、オン状態になった前
記受光素子をオフするフォトトランジスタ素子とを有し
ており、そのことにより上記目的が達成される。
端子とカソード端子との間に直列に接続されたPNPト
ランジスタとNPNトランジスタとを有するフォトサイ
リスタであり、該PNPトランジスタのコレクタが該N
PNトランジスタのベースに、該PNPトランジスタの
ベースが該NPNトランジスタのコレクタにそれぞれ接
続されており、前記フォトトランジスタ素子が、該PN
Pトランジスタのエミッタとベースとの間に接続されて
いる。
端子とカソード端子との間に直列に接続されたPNPト
ランジスタとNPNトランジスタとを有するフォトサイ
リスタであり、該PNPトランジスタのコレクタが該N
PNトランジスタのベースに、該PNPトランジスタの
ベースが該NPNトランジスタのコレクタにそれぞれ接
続されており、前記フォトトランジスタ素子が、該NP
Nトランジスタのエミッタとベースとの間に接続されて
いる。
端子とカソード端子との間に並列に接続された順方向の
フォトサイリスタ部と逆方向のフォトサイリスタ部とを
有し、該順方向のフォトサイリスタ部がPNPトランジ
スタとNPNトランジスタとを有し、該PNPトランジ
スタのコレクタが該NPNトランジスタのベースに、該
PNPトランジスタのベースが該NPNトランジスタの
コレクタにそれぞれ接続されており、該逆方向のフォト
サイリスタ部がPNPトランジスタとNPNトランジス
タとを有し、該PNPトランジスタのコレクタが該NP
Nトランジスタのベースに、該PNPトランジスタのベ
ースが該NPNトランジスタのコレクタにそれぞれ接続
されており、前記フォトトランジスタ素子が、該順方向
のフォトサイリスタ部の該PNPトランジスタのエミッ
タとベースとの間に接続されている。
設けられた1つの発光素子と、出力側に設けられ、該発
光素子からの光を受けてオンするフォトサイリスタ素子
又はフォトトライアック素子からなる受光素子と、出力
側に設けられており、前記受光素子に対して、前記発光
素子の光を受ける強度に差が生じるような位置関係に配
置されて、該発光素子から所定値以上の光量の光を受け
ることによってオンして、オン状態になった前記受光素
子をオフするフォトトランジスタ素子とを有する。
流を流すと、フォトサイリスタ素子又はフォトトライア
ック素子からなる受光素子がオンする。発光素子の光量
がある値以上になると、フォトトランジスタ素子が動作
し、受光素子を強制的にオフする。即ち、入力側の発光
素子に流す電流の大小により受光素子をオン及びオフす
ることが可能となる。
のPNPトランジスタのエミッタとベース間、又はNP
Nトランジスタのベースとエミッタの間に付加する構成
とする場合には、発光素子の光量がある値以上になる
と、フォトトランジスタ素子が動作し、受光素子のPN
Pトランジスタ又はNPNトランジスタをカットオフさ
せて、受光素子をオフさせるように働く。
との間にベース抵抗を付加する等により感度差を設けて
なる構成とする場合、並びに、受光素子とフォトトラン
ジスタ素子との位置関係に差を設けてなる構成とする場
合には、受光素子のオン及びオフをより効果的に働かせ
ることが可能となる。
電源のいずれでも負荷を駆動することが可能となる。
光結合装置をオンするタイミングのみならずオフするタ
イミングもコントロールすることが可能となるので、交
流における任意のタイミングでのきめ細かい駆動を行う
ことが可能となる。
個の発光素子で発光素子に流す電流を大小させるだけ
で、光結合装置の受光素子のオン/オフを制御すること
が可能となる。
が可能となるので、低消費電流化を図ることができる。
また、光結合装置を、フォトサイリスタ型又はフォトト
ライアック型としているので、従来のフォトトランジス
タ型のものに比べて高い電圧で使用することが可能とな
る。
面に基づいて具体的に説明する。
1によるフォトサイリスタ型の光結合装置の等価回路を
示す。
力側に発光素子1を有し、出力側に発光素子1の光を受
けてオンする受光素子であるフォトサイリスタ素子2
と、発光素子1からの光を受けてフォトサイリスタ素子
2をオフするフォトトランジスタ素子3を有する。
ランジスタ4とNPNトランジスタ5で構成されてお
り、PNPトランジスタ4のエミッタE2がアノード端
子6に接続され、コレクタC2がNPNトランジスタ5
のベースB3に接続され、ベースB2がNPNトランジ
スタ5のコレクタC3に接続されている。また、カソー
ド端子7に接続されているNPNトランジスタ5のベー
スB3とエミッタE3の間には、抵抗R2が設けられて
いる。
Pトランジスタ4のエミッタE2とベースB2間にフォ
トトランジスタ素子3が接続されており、このフォトト
ランジスタ素子3のベースB1とエミッタE1間に抵抗
R1を付加してフォトサイリスタ素子2との間に感度差
を大きく設けて、入力側の発光素子1に流す電流の大小
によりフォトサイリスタ素子2をオン及びオフすること
を可能としている。
リスタ型の光結合装置の動作の詳細を説明する。
と、発光素子1からの光を受けてフォトサイリスタ素子
2がオンする。このフォトサイリスタ素子2がオンする
動作の詳細は、フォトサイリスタ素子2のアノード−カ
ソード間にプラス電圧が加わっている状態で入力側の発
光素子1に電流を流すと、フォトサイリスタ素子2の下
段のNPNトランジスタ5のコレクタC3−ベースB3
間に光電流が流れて、NPNトランジスタ5がオンして
コレクタ電流iC3が流れる。この電流iC3が上段のPN
Pトランジスタ4のベース電流として働き、PNPトラ
ンジスタ4をオンさせる。電流iC2が下段のNPNトラ
ンジスタ5のベース電流として働き、フォトサイリスタ
素子2はオン状態を維持する。
ンジスタ4のエミッタE2とベースB2間にフォトトラ
ンジスタ素子3が接続されている。このフォトトランジ
スタ素子3のベースB1とエミッタE1間に抵抗R1を
付加して、フォトサイリスタ素子2との間に感度差を大
きく設けている。このため、入力側の発光素子1に流す
電流を更に大きくすると、フォトトランジスタ素子3が
オンし、コレクタ電流iC1が流れ、この電流iC1が上段
のPNPトランジスタ4のエミッタE2に流れること
で、PNPトランジスタ4をカットオフさせて、フォト
サイリスタ素子2をオフさせる。このように、入力側の
発光素子1に流す電流の大小によりフォトサイリスタ素
子2をオン及びオフすることを可能としている。
2によるフォトトライアック型の光結合装置の等価回路
を示す。
力側に発光素子1を有し、出力側に発光素子1の光を受
けてオンする受光素子であるフォトトライアック素子2
1と、発光素子1からの光を受けてフォトトライアック
素子21をオフするフォトトランジスタ素子24、27
を有する。
向のフォトサイリスタ部22と逆方向のフォトサイリス
タ部23で構成されている。
Pトランジスタ25とNPNトランジスタ26で構成さ
れており、PNPトランジスタ25のエミッタE2がア
ノード/カソード端子8に接続され、コレクタC2がN
PNトランジスタ26のベースB3に接続され、ベース
B2がNPNトランジスタ26のコレクタC3に接続さ
れている。また、カソード/アノード端子9に接続され
ているNPNトランジスタ26のベースB3とエミッタ
E3の間には、抵抗R23が設けられている。
Pトランジスタ28とNPNトランジスタ29で構成さ
れており、PNPトランジスタ28のエミッタE5がカ
ソード/アノード端子9に接続され、コレクタC5がN
PNトランジスタ29のベースB6に接続され、ベース
B5がNPNトランジスタ29のコレクタC6に接続さ
れている。また、アノード/カソード端子8に接続され
ているNPNトランジスタ29のベースB6とエミッタ
E6の間には、抵抗R24が設けられている。
PNPトランジスタ25のエミッタE2とベースB2間
にフォトトランジスタ素子24が接続されており、フォ
トトランジスタ素子24のべースB1とエミッタE1間
に抵抗R21を付加してフォトトライアック素子21と
の間に感度差を大きく設けて、入力側の発光素子1に流
す電流の大小によりフォトトライアック素子21をオン
及びオフすることを可能としている。
のPNPトランジスタ28のエミッタE5とベースB5
間にフォトトランジスタ素子27が接続されており、フ
ォトトランジスタ素子27のべースB4とエミッタE4
間に抵抗R22を付加してフォトトライアック素子21
との間に感度差を大きく設けて、入力側の発光素子1に
流す電流の大小によりフォトトライアック素子21をオ
ン及びオフすることを可能としている。
イアック型の光結合装置の動作の詳細を説明する。
アノード−カソード間にプラス電圧が加わっている状態
で入力側の発光素子1に電流を流すと、順方向のフォト
サイリスタ部22の下段のNPNトランジスタ26のコ
レクタC3−ベースB3間に光電流が流れて、NPNト
ランジスタ26がオンしてコレクタ電流iC3が流れる。
この電流iC3が上段のPNPトランジスタ25のベース
電流として働き、PNPトランジスタ25をオンさせ
る。電流iC2が下段のNPNトランジスタ26のベース
電流として働き、順方向のフォトサイリスタ部22はオ
ン状態を維持する。逆方向のフォトサイリスタ部23に
おいても、同様の動作が行われる。
トランジスタ25のエミッタE2とベースB2間にフォ
トトランジスタ素子24が接続されている。このフォト
トランジスタ素子24のべースB1とエミッタE1間に
抵抗R21を付加してフォトトライアック素子21との
間に感度差を大きく設けている。このため、入力側の発
光素子1に流す電流を更に大きくすると、フォトトラン
ジスタ素子24がオンし、コレクタ電流iC1が流れ、こ
の電流iC1が上段のPNPトランジスタ25のエミッタ
E2に流れることで、PNPトランジスタ25をカット
オフさせて、フォトトライアック素子21をオフさせ
る。逆方向のフォトサイリスタ部23においても、同様
の動作が行われる。このように、入力側の発光素子1に
流す電流の大小によりフォトトライアック素子21をオ
ン及びオフすることを可能としている。
3によるフォトサイリスタ型の光結合装置の等価回路を
示す。
力側に発光素子1を有し、出力側に発光素子1の光を受
けてオンする受光素子であるフォトサイリスタ素子31
と、発光素子1からの光を受けてフォトサイリスタ素子
31をオフするフォトトランジスタ素子32を有する。
トランジスタ33とNPNトランジスタ34で構成され
ており、PNPトランジスタ33のエミッタE3がアノ
ード端子6に接続され、コレクタC3がNPNトランジ
スタ34のベースB2に接続され、ベースB3がNPN
トランジスタ34のコレクタC2に接続されている。ま
た、カソード端子7に接続されているNPNトランジス
タ34のベースB2とエミッタE2の間には、抵抗R3
2が設けられている。
PNトランジスタ34のエミッタE2とベースB2間に
フォトトランジスタ素子32が接続されており、このフ
ォトトランジスタ素子32のベースB1とエミッタE1
間に抵抗R31を付加してフォトサイリスタ素子31と
の間に感度差を大きく設けて、入力側の発光素子1に流
す電流の大小によりフォトサイリスタ素子31をオン及
びオフすることを可能としている。
タ型の光結合装置は、上述した実施形態1に対し、フォ
トトランジスタ素子をNPNトランジスタ側に設ける構
成をとり、NPNトランジスタをカットオフさせて、受
光素子をオフさせる動作をとる点で相違するだけで、上
述した実施形態1に準ずる動作をするため、ここでは詳
細な動作の説明を省略する。
4によるフォトトライアック型の光結合装置の等価回路
を示す。
力側に発光素子1を有し、出力側に発光素子1の光を受
けてオンする受光素子であるフォトトライアック素子4
1と、発光素子1からの光を受けてフォトトライアック
素子41をオフするフォトトランジスタ素子44、47
を有する。
向のフォトサイリスタ部42と逆方向のフォトサイリス
タ部43で構成されている。
Pトランジスタ46とNPNトランジスタ45で構成さ
れており、PNPトランジスタ46のエミッタE3がア
ノード/カソード端子8に接続され、コレクタC3がN
PNトランジスタ45のベースB2に接続され、ベース
B3がNPNトランジスタ45のコレクタC2に接続さ
れている。また、カソード/アノード端子9に接続され
ているNPNトランジスタ45のベースB2とエミッタ
E2の間には、抵抗R43が設けられている。
Pトランジスタ49とNPNトランジスタ48で構成さ
れており、PNPトランジスタ49のエミッタE6がカ
ソード/アノード端子9に接続され、コレクタC6がN
PNトランジスタ48のベースB5に接続され、ベース
B6がNPNトランジスタ48のコレクタC5に接続さ
れている。また、アノード/カソード端子8に接続され
ているNPNトランジスタ48のベースB5とエミッタ
E5の間には、抵抗R44が設けられている。
順方向のフォトサイリスタ部42のNPNトランジスタ
45のエミッタE2とベースB2間にフォトトランジス
タ素子44が接続されており、このフォトトランジスタ
素子44のべースB1とエミッタE1間に抵抗R41を
付加してフォトトライアック素子41との間に感度差を
大きく設けて、入力側の発光素子1に流す電流の大小に
よりフォトトライアック素子41をオン及びオフするこ
とを可能としている。
41の逆方向のフォトサイリスタ部43のNPNトラン
ジスタ48のエミッタE5とベースB5間にフォトトラ
ンジスタ素子47が接続されており、このフォトトラン
ジスタ素子47のべースB4とエミッタE4間に抵抗R
42を付加してフォトトライアック素子41との間に感
度差を大きく設けて、入力側の発光素子1に流す電流の
大小によりフォトトライアック素子41をオン及びオフ
することを可能としている。
ック型の光結合装置は、上述した実施形態2に対し、フ
ォトトランジスタ素子をNPNトランジスタ側に設ける
構成をとり、NPNトランジスタをカットオフさせて、
受光素子をオフさせる動作をとる点で相違するだけで、
上述した実施形態2に準ずる動作をするため、ここでは
詳細な動作の説明を省略する。
5による光結合装置の構成を示す。
イリスタ素子又はフォトトライアック素子からなる受光
素子と、フォトトランジスタ素子との位置関係に差を設
けてなるものである。
ージの断面図に示すように、上側に発光素子51を配置
し、その下側にフォトトライアック素子52を配置する
と共に、その両側に2個のフォトトランジスタ素子53
を配置し、外装樹脂56で全体を覆う構造とする。この
場合の受光チップ部のボンディングは、図5(b)に示
すように、位置関係に差が設けられたフォトトライアッ
ク素子52とフォトトランジスタ素子53、及びリード
フレーム54との間を、ワイヤ55でボンディングする
ことになる。
とフォトトランジスタ素子53との位置関係に差を設け
ることで、フォトトライアック素子52とフォトトラン
ジスタ素子53において、入力側の発光素子51の光を
受ける強度に差を生じさせ、これを利用して、フォトト
ライアック素子52をオン及びオフすることを可能とす
るものである。
いることで、交流電源における負荷の駆動のみならず、
直流電源における負荷の駆動が可能となる。具体的に、
図6に交流電源における負荷の駆動のタイミングチャー
トを、図7に直流電源における負荷の駆動のタイミング
チャートを示す。
T1及びT3の時点で発光素子にON信号として低い入
力電流Iaを流すことで受光素子をオンさせ、他方、T
2及びT4の時点でOFF信号として発光素子に高い入
力電流Ib(Ib>Ia)を流すことで、受光素子をオ
フさせる。これにより、図6(a)及び図7(a)にお
いて斜線で示す、T1とT2の間、及びT3とT4の間
にONとなるように、交流電源及び直流電源のいずれで
も負荷を駆動することができる。
うに、負荷を位相制御で駆動する場合に、光結合装置を
オンするタイミングのみならずオフするタイミングもコ
ントロールすることができるため、交流における任意の
タイミングでのきめ細かい駆動を行うことができる。
1個の発光素子で発光素子に流す電流を大小させるだけ
で、光結合装置の受光素子のオン/オフを制御すること
ができる。
が可能となるので、低消費電流化を図ることができる。
また、光結合装置を、フォトサイリスタ型又はフォトト
ライアック型としているので、従来のフォトトランジス
タ型のものに比べて高い電圧で使用することができる。
置によれば、入力側の発光素子に電流を流し、フォトサ
イリスタ素子又はフォトトライアック素子からなる受光
素子をオンすることができ、他方、発光素子の光量をあ
る値以上にして、フォトトランジスタ素子を動作させ、
受光素子を強制的にオフすることができる。即ち、入力
側の発光素子に流す電流の大小により光結合装置の受光
素子をオン及びオフすることができる。
との間にベース抵抗を付加する等により感度差を設けて
なる構成とする場合、並びに、受光素子とフォトトラン
ジスタ素子との位置関係に差を設けてなる構成とする場
合には、受光素子のオン及びオフをより効果的に働かせ
ることができる。
電源のいずれでも負荷を駆動することができる。
光結合装置をオンするタイミングのみならずオフするタ
イミングもコントロールすることが可能となるので、交
流における任意のタイミングでのきめ細かい駆動を行う
ことができる。
個の発光素子で発光素子に流す電流を大小させるだけ
で、光結合装置の受光素子のオン/オフを制御すること
ができる。
が可能となるので、低消費電流化を図ることができる。
また、従来のフォトトランジスタ型のものに比べて高い
電圧で使用することができる。
の光結合装置の等価回路を示す図である。
型の光結合装置の等価回路を示す図である。
の光結合装置の等価回路を示す図である。
型の光結合装置の等価回路を示す図である。
る、(a)パッケージの一例を示す断面図と、(b)受
光チップ部のボンディング図である。
荷の駆動を示すタイミングチャートである。
荷の駆動を示すタイミングチャートである。
等価回路を示す図である。
の等価回路を示す図である。
置の等価回路を示す図である。
ジの一例を示す断面図と、(b)受光チップ部のボンデ
ィング図である。
ンジスタ素子 54 リードフレーム 55 ワイヤ 56 外装樹脂
Claims (5)
- 【請求項1】 入力側に設けられた1つの発光素子と、 出力側に設けられ、該発光素子からの光を受けてオンす
るフォトサイリスタ素子又はフォトトライアック素子か
らなる受光素子と、 出力側に設けられており、該受光素子とは所定の感度差
が設けられて、該発光素子から所定値以上の光量の光を
受けることによってオンして、オン状態になった前記受
光素子をオフするフォトトランジスタ素子とを有する光
結合装置。 - 【請求項2】 前記受光素子が、アノード端子とカソー
ド端子との間に直列に接続されたPNPトランジスタと
NPNトランジスタとを有するフォトサイリスタであ
り、該PNPトランジスタのコレクタが該NPNトラン
ジスタのベースに、該PNPトランジスタのベースが該
NPNトランジスタのコレクタにそれぞれ接続されてお
り、 前記フォトトランジスタ素子が、該PNPトランジスタ
のエミッタとベースとの間に接続されている、請求項1
記載の光結合装置。 - 【請求項3】 前記受光素子が、アノード端子とカソー
ド端子との間に直列に接続されたPNPトランジスタと
NPNトランジスタとを有するフォトサイリスタであ
り、該PNPトランジスタのコレクタが該NPNトラン
ジスタのベースに、該PNPトランジスタのベースが該
NPNトランジスタのコレクタにそれぞれ接続されてお
り、 前記フォトトランジスタ素子が、該NPNトランジスタ
のエミッタとベースとの間に接続されている、請求項1
記載の光結合装置。 - 【請求項4】 前記受光素子が、アノード端子とカソー
ド端子との間に並列に接続された順方向のフォトサイリ
スタ部と逆方向のフォトサイリスタ部とを有し、 該順方向のフォトサイリスタ部がPNPトランジスタと
NPNトランジスタとを有し、該PNPトランジスタの
コレクタが該NPNトランジスタのベースに、該PNP
トランジスタのベースが該NPNトランジスタのコレク
タにそれぞれ接続されており、 該逆方向のフォトサイリスタ部がPNPトランジスタと
NPNトランジスタとを有し、該PNPトランジスタの
コレクタが該NPNトランジスタのベースに、該PNP
トランジスタのベースが該NPNトランジスタのコレク
タにそれぞれ接続されており、 前記フォトトランジスタ素子が、該順方向のフォトサイ
リスタ部の該PNPトランジスタのエミッタとベースと
の間に接続されている、請求項1 記載の光結合装置。 - 【請求項5】 入力側に設けられた1つの発光素子と、 出力側に設けられ、該発光素子からの光を受けてオンす
るフォトサイリスタ素子又はフォトトライアック素子か
らなる受光素子と、 出力側に設けられており、前記受光素子に対して、前記
発光素子の光を受ける強度に差が生じるような位置関係
に配置されて、該発光素子から所定値以上の光量の光を
受けることによってオンして、オン状態になった前記受
光素子をオフするフォトトランジスタ素子とを有する 光
結合装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34348998A JP3504168B2 (ja) | 1998-12-02 | 1998-12-02 | 光結合装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34348998A JP3504168B2 (ja) | 1998-12-02 | 1998-12-02 | 光結合装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000174602A JP2000174602A (ja) | 2000-06-23 |
JP3504168B2 true JP3504168B2 (ja) | 2004-03-08 |
Family
ID=18361924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34348998A Expired - Fee Related JP3504168B2 (ja) | 1998-12-02 | 1998-12-02 | 光結合装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3504168B2 (ja) |
-
1998
- 1998-12-02 JP JP34348998A patent/JP3504168B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000174602A (ja) | 2000-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3504168B2 (ja) | 光結合装置 | |
JPS5943630A (ja) | ソリツドステ−トリレ− | |
JP2009147022A (ja) | 光半導体リレー | |
JP3837372B2 (ja) | 半導体リレー | |
JP2009117528A (ja) | 光半導体リレー装置 | |
JP2521663B2 (ja) | 半導体リレ−回路 | |
JP4090190B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
JP3781851B2 (ja) | ソリッドステートリレー | |
JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
JP2003348868A (ja) | ダイナミックブレーキ回路 | |
JPH07112150B2 (ja) | 光トリガースイッチング回路 | |
JPH10233668A (ja) | 電子装置のディジタル信号入力装置 | |
JP4611255B2 (ja) | 半導体受光装置 | |
JP3564235B2 (ja) | 半導体リレー回路 | |
JP2596957B2 (ja) | 光結合素子 | |
JP2003338634A (ja) | 光結合回路およびこの光結合回路を用いたソリッドステートリレー | |
JP2743874B2 (ja) | ソリッドステートリレー | |
JP3451810B2 (ja) | 光結合型半導体リレー | |
JPS606112B2 (ja) | 半導体感光発光素子 | |
JP3268991B2 (ja) | 光スイッチング素子 | |
JPH0213010A (ja) | 光結合型pnpnスイッチ | |
US6420804B1 (en) | Circuit for switching direction of current | |
JP2001308396A (ja) | ペルチェ素子駆動回路 | |
JP2003142682A (ja) | Pnpnスイッチ | |
JPS6225511A (ja) | 半導体リレ− |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |