JP3781851B2 - ソリッドステートリレー - Google Patents
ソリッドステートリレー Download PDFInfo
- Publication number
- JP3781851B2 JP3781851B2 JP02869397A JP2869397A JP3781851B2 JP 3781851 B2 JP3781851 B2 JP 3781851B2 JP 02869397 A JP02869397 A JP 02869397A JP 2869397 A JP2869397 A JP 2869397A JP 3781851 B2 JP3781851 B2 JP 3781851B2
- Authority
- JP
- Japan
- Prior art keywords
- normally
- state relay
- solid state
- thyristor
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、入力と出力の間を絶縁したサイリスタを光によりオン、オフ制御して出力を制御するソリッドステートリレーに関する。
【0002】
【従来の技術】
入力と出力の間を絶縁したサイリスタを光によりオン、オフ制御することにより出力を制御する従来のソリッドステートリレーとしては、例えば図18に示すようにサイリスタ1を有する構成のものと、図19に示すように2つのサイリスタ1a、1bを端子19a、19b間に逆並列に接続した、いわゆるトライアック構成のものが知られている。
【0003】
サイリスタ1、1a、1bはPNPN接合により構成され、PNPトランジスタ5、5a、5bと、NPNトランジスタ6、6a、6bと抵抗11、11a、11bを図18、図19に示すように接続した等価回路で表すことができる。PNPトランジスタ5、5a、5bのエミッタ側がサイリスタ1、1a、1bのアノードA側、NPNトランジスタ6、6a、6bのエミッタ側がサイリスタ1、1a、1bのカソードC側である。
【0004】
このような構成において、入力側の発光ダイオード等の発光素子4、4aに入力信号IFを供給すると、発光素子4、4aから光10が照射されてNPNトランジスタ6、6a、6bのベース電流としてサイリスタ1、1a、1bのゲート電流が流れ、NPNトランジスタ6、6a、6bがオンになり、NPNトランジスタ6、6a、6bのコレクタ電流がPNPトランジスタ5、5a、5bのベース電流として流れ、サイリスタがONして図20に示すように出力電流Iが流れる。そして、入力側の信号IFがオフし、光10の照射が無くなってもサイリスタ1としてオンを継続する。また、このオン状態でサイリスタ1、1a、1bのアノードAとカソードCの間の電流が保持電流以下になるとサイリスタ1、1a、1bがオフになる。
【0005】
【発明が解決しようとする課題】
前述のようにサイリスタを光により制御して出力制御を行うソリッドステートリレーは、光照射によってサイリスタがオンし、光照射がなくなってもオンを継続し、アノードAとカソードCの間の電流が保持電流以下にならないとオフにならず、一般的には交流負荷制御用に使用され、直流負荷制御用に不向きであるという問題点がある。ここで、直流負荷制御用には一般にパワートランジスタ等が用いられているが、高電圧、高電流の制御用のソリッドステートリレーには一般にサイリスタの方が適している。
【0006】
さらに、ノーマリオン型ソリッドステートリレーとしてサイリスタを用いるためには、ノーマリオン型になるようにソリッドステートリレーの入力側にノーマリオン回路を構成する必要があるという問題点があり、このため、交流負荷制御用に使用され、直流負荷制御用に不向きである上に構成が複雑になるという問題点がある。
【0007】
本発明は、上記従来技術の問題点に鑑みてなされたもので、交流負荷制御用と直流負荷制御用の両方に使用することができるノーマリオフ型、ノーマリオン型のソリッドステートリレーを提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明においては、PNPN接合により構成されるサイリスタと、ノーマリオン型MOSFET、ノーマリオフ型MOSFET、及び発光素子からの光を受光した出力によってこれらのMOSFETを制御する受光素子を適切に接続することにより前記目的を達成する。
【0009】
すなわち、本発明によるノーマリオフ型ソリッドステートリレーは、PNPN接合により構成されるサイリスタと、前記サイリスタのPNPトランジスタのベースとNPNトランジスタのコレクタとの接続点と前記NPNトランジスタのエミッタとの間に接続された第1のノーマリオフ型MOSFETと、前記NPNトランジスタのエミッタと前記サイリスタのカソードとの間に接続された第2のノーマリオフ型MOSFETと、発光素子と、前記発光素子からの光の受光信号により前記第1及び第2のノーマリオフ型MOSFETを制御する受光素子とを備えることを特徴とする。
【0010】
上記構成により、受光素子が光を受光すると第1及び第2のノーマリオフ型MOSFETがオンになり、サイリスタがオンになり、サイリスタのアノード−カソード間が導通する。そして、受光素子が光を受光しなくなると第1のノーマリオフ型MOSFETがオフになり、サイリスタと第2のノーマリオフ型MOSFETが共にオフになってサイリスタのアノード−カソード間が非導通状態になる。したがって、直流負荷制御用に使用して好適なノーマリオフ型のソリッドステートリレーを実現することができる。
【0011】
また、本発明によるノーマリオン型ソリッドステートリレーは、PNPN接合により構成されるサイリスタと、前記サイリスタのPNPトランジスタのベースと前記サイリスタのカソードとの間に接続されたノーマリオン型MOSFETと、前記サイリスタのNPNトランジスタのベースと前記サイリスタのカソードとの間に接続されたノーマリオフ型MOSFETと、発光素子と、前記発光素子からの光の受光信号により前記MOSFETを制御する受光素子とを備えることを特徴とする。
【0012】
上記構成により、受光素子が光を受光しない状態ではノーマリオン型MOSFETがオン、ノーマリオフ型MOSFETがオフであり、サイリスタのアノード−カソード間が導通状態になる。受光素子が光を受光するとノーマリオン型MOSFETがオフ、ノーマリオフ型MOSFETがオンとなり、サイリスタのアノード−カソード間が非導通状態となる。したがって、直流負荷制御用に使用して好適なノーマリオン型のソリッドステートリレーを実現することができる。
【0013】
また、本発明によるノーマリオン型ソリッドステートリレーは、PNPN接合により構成されるサイリスタと、前記サイリスタのPNPトランジスタのベースとNPNトランジスタのコレクタとの接続点と前記NPNトランジスタのエミッタとの間に接続された第1のノーマリオン型MOSFETと、前記NPNトランジスタのエミッタと前記サイリスタのカソードとの間に接続された第2のノーマリオン型MOSFETと、発光素子と、前記発光素子からの光の受光信号により前記第1及び第2のノーマリオン型MOSFETを制御する受光素子とを備えることを特徴とする。
【0014】
上記構成により、受光素子が光を受光しない状態では第1、第2のノーマリオン型MOSFETがオンであり、サイリスタのアノード−カソード間が導通状態になる。受光素子が光を受光すると第1、第2のノーマリオン型MOSFETがオフとなり、サイリスタのアノード−カソード間が非導通状態となる。したがって、直流負荷制御用に使用して好適なノーマリオン型のソリッドステートリレーを実現することができる。
【0015】
また、本発明によるノーマリオフ型ソリッドステートリレー又はノーマリオン型ソリッドステートリレーは、前記サイリスタ及び第1、第2のノーマリオフ型MOSFETより成る系統、前記サイリスタ、ノーマリオン型MOSFET及びノーマリオフ型MOSFETよりなる系統、又は前記サイリスタ及び第1、第2のノーマリオン型MOSFETより成る系統を逆並列に接続して、いわゆるトライアック構成としたことを特徴とする。
上記構成によると、交流負荷制御用と直流負荷制御用の両用が可能であり、いずれに使用しても好適なソリッドステートリレーを実現することができる。
【0016】
発光素子としては、例えば赤外線発光ダイオードを使用することができる。受光素子としては、例えばフォトトランジスタあるいはフォトダイオードを使用することができる。また、受光素子として太陽電池等の光起電力素子を用いることもできる。トライアック構成とした場合、発光素子は、各系統毎に設けることも、2系統の発光素子を1つの系統の発光素子で共用する構成とすることもできる。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図1は本発明によるソリッドステートリレーの一例を示す等価回路図、図2は図1のソリッドステートリレーの入力信号と出力信号の関係を示すタイミングチャートである。
【0018】
図1は、ノーマリオフ型のソリッドステートリレーの等価回路を示している。サイリスタ1はPNPN接合により構成され、PNPトランジスタ5のベースがNPNトランジスタ6のコレクタに接続され、PNPトランジスタ5のコレクタがNPNトランジスタ6のベースと抵抗11の一端に接続された等価回路で表すことができる。
【0019】
そして、この例では更に、PNPトランジスタ5のベースがフォトトランジスタ2のコレクタとノーマリオフ型MOSFET9のドレインに接続され、フォトトランジスタ2のエミッタがノーマリオフ型MOSFET9、9’のゲートに共通に接続されている。また、MOSFET9のソースとNPNトランジスタ6のエミッタがMOSFET9’のドレインに接続され、MOSFET9’のソースと抵抗11の他端が端子8に接続されている。PNPトランジスタ5のエミッタ側の端子7(アノードA)と端子8(カソードC側)の間には常時、電流が印加される。
【0020】
このような構成において、赤外線発光ダイオード等の発光素子4からの光10が照射されてフォトトランジスタ2がオンになると、ノーマリオフ型MOSFET9、9’がオンになってサイリスタ1がオンになり、ソリッドステートリレーがオンになる。このオン状態で光10の照射が無くなると、フォトトランジスタ2がオフになってMOSFET9、9’がオフになり、MOSFET9がオフになるとサイリスタ1がオフになり、端子7、8間が非導通状態になる。したがって、図2に示すように、発光素子4の入力信号IFがオン、オフすると同時に出力信号Iがオン、オフするノーマリオフ型のソリッドステートリレーを実現することができる。このソリッドステートリレーは直流負荷制御用に好適に使用することができる。
【0021】
図3は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。このソリッドステートリレーは、図1においてフォトトランジスタ2の代わりにフォトダイオード3を用いた以外、図1と同じ構成を有する。この場合にも同様に入力信号がオンになり、発光素子4の光10が照射されてフォトダイオード3がオンになると、ノーマリオフ型MOSFET9、9’がオンになってサイリスタ1がオンになる。このオン状態で光10の照射が無くなると、フォトダイオード3がオフになってMOSFET9、9’がオフになり、MOSFET9がオフになるとサイリスタ1がオフになり、端子7、8間が非導通状態になる。
【0022】
図4は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。この例では、図1に示す構成を2組(1a、1b)用い、それらを端子19a、19b間に逆並列に接続している。
【0023】
すなわち、端子19aがPNPトランジスタ5aのエミッタに接続され、PNPトランジスタ5aのベースがNPNトランジスタ6aのコレクタに接続され、PNPトランジスタ5aのコレクタがNPNトランジスタ6aのベースと抵抗11aの一端に接続されている。また、PNPトランジスタ5aのベースがフォトトランジスタ2aのコレクタとノーマリオフ型MOSFET9aのドレインに接続され、フォトトランジスタ2aのエミッタがノーマリオフ型MOSFET9a、9a’のゲートに共通に接続されている。MOSFET9aのソースとNPNトランジスタ6aのエミッタがMOSFET9a’のドレインに接続され、MOSFET9aのソースと抵抗11aの他端が端子19bに接続されている。
【0024】
そして更に、端子19bがPNPトランジスタ5bのエミッタに接続され、PNPトランジスタ5bのベースがNPNトランジスタ6bのコレクタに接続され、PNPトランジスタ5bのコレクタがNPNトランジスタ6bのベースと抵抗11bの一端に接続されている。また、PNPトランジスタ5bのベースがフォトトランジスタ2bのコレクタとノーマリオフ型MOSFET9bのドレインに接続され、フォトトランジスタ2bのエミッタがノーマリオフ型MOSFET9b、9b’のゲートに共通に接続されている。また、MOSFET9bのソースとNPNトランジスタ6bのエミッタがMOSFET9b’のドレインに接続され、MOSFET9b’のソースと抵抗11bの他端が端子19aに接続されている。発光素子4からの光10はフォトトランジスタ2a及び2bに同時に入射する。
【0025】
図4に示したソリッドステートリレーは、入力信号により発光素子4が発光し、発光素子4からの光10によりフォトトランジスタ2a、2bがオン、オフすると、それに合わせて出力信号がオン、オフするノーマリオフ型のソリッドステートリレーである。このソリッドステートリレーは、交流負荷制御用と直流負荷制御用の両方に使用して好適である。
【0026】
図5は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。このソリッドステートリレーは、図4におけるフォトトランジスタ2a、2bの代わりにフォトダイオード3a、3bを用いた以外、図4と同様の構成を有する。このソリッドステートリレーも、交流負荷制御用と直流負荷制御用の両方に使用して好適である。
【0027】
図6は本発明によるソリッドステートリレーの他の例を示す等価回路図であり、図7は図6のソリッドステートリレーにおける入力信号と出力信号の関係を示すタイミングチャートである。この例は、ノーマリオン型のソリッドステートリレーを示している。
【0028】
端子(アノードA)7はサイリスタ1を構成するPNPトランジスタ5のエミッタに接続され、PNPトランジスタ5のベースはNPNトランジスタ6のコレクタに接続されている。PNPトランジスタ5のコレクタはNPNトランジスタ6のベースと抵抗11の一端に接続され、NPNトランジスタ6のエミッタと抵抗11の他端は共に端子8(カソードC)に接続されている。また、端子7、8の間には常時、電流が印加されている。
【0029】
そして、この例では更に、PNPトランジスタ5のベースがノーマリオン型MOSFET12のドレインとフォトトランジスタ2a、2bの各コレクタに接続されている。フォトトランジスタ2aのエミッタはノーマリオン型MOSFET12のゲートに、フォトトランジスタ2bのエミッタはノーマリオフ型MOSFET9のゲートにそれぞれ接続され、MOSFET12、9の各ソースは共に端子8(カソードC)に接続されている。また、フォトトランジスタ2a、2bにはそれぞれ赤外線発光ダイオード等の発光素子4a、4bからの光10a、10bが照射されるように構成されている。
【0030】
このような構成によれば、発光素子4a、4bからの光10a、10bが照射されていない場合(図7の入力1、入力2がオフのとき)には、フォトトランジスタ2a、2bがオフであるのでノーマリオン型MOSFET12はオン、ノーマリオフ型MOSFET9はオフとなり、端子7、8間が導通して図7に示すようにサイリスタ1がオン状態となる。このオン状態で、発光素子4a、4bからの光10a、10bが照射されると(図7の入力1、入力2がオンとなると)フォトトランジスタ2a、2bがオンになるので、ノーマリオン型MOSFET12はオフ、ノーマリオフ型MOSFET9はオンになり、端子7、8間が非導通となってサイリスタ1がオフになる。
【0031】
したがって、図6に示した回路構成により、図7に示すように発光素子4a、4bの入力信号がオン、オフすると逆にオフ、オンするノーマリオン型のソリッドステートリレーを実現することができ、このソリッドステートリレーは直流負荷制御用に使用して好適である。
【0032】
図8は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。このソリッドステートリレーは、図6におけるフォトトランジスタ2bと発光素子4bを省略し、代わりにフォトトランジスタ2aのエミッタをノーマリオフ型MOSFET9のゲートに接続したものに相当する。なお、フォトトランジスタ2aと発光素子4aがエリア14上に形成され、他の部材はエリア13上に形成されている。図9は、図8のソリッドステートリレーの入力信号と出力信号の関係を示すタイミングチャートである。
【0033】
この場合にも同様に、発光素子4aの光10aが照射されていない場合には、フォトトランジスタ2aがオフであるのでノーマリオン型MOSFET12はオン、ノーマリオフ型MOSFET9はオフとなり、端子7、8間が導通してサイリスタ1がオン状態になり、図9に示すようにソリッドステートリレーはオン状態である。このオン状態で、光10aが照射されるとフォトトランジスタ2aがオンになるので、ノーマリオン型MOSFET12はオフ、ノーマリオフ型MOSFET9はオンになり、端子7、8間が非導通となって図9に示すようにソリッドステートリレーがオフになる。
【0034】
図10は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。この例に示したソリッドステートリレーは、図6におけるフォトトランジスタ2a、2bの代わりにフォトダイオード3a、3bを設けたものに相当する。すなわち、図6に示す場合と同様に、サイリスタ1を構成するPNPトランジスタ5のベースとカソードC間にノーマリオン型MOSFET12が接続されると共にNPNトランジスタ6のベースとカソードC間にノーマリオフ型MOSFET9が接続され、更に例では、ノーマリオン型MOSFET12とノーマリオフ型MOSFET9の各ゲート−ソース間にそれぞれ、フォトトランジスタ2a、2bの代わりにフォトダイオード3a、3bが接続されている。
【0035】
この場合の動作も同様に、入力信号がオフで発光素子4a、4bからの光10a、10bが照射されていない場合には、フォトダイオード3a、3bがオフであるのでノーマリオン型MOSFET12はオン、ノーマリオフ型MOSFET9はオフであり、端子7、8間が導通してサイリスタ1がオン状態となり、図7に示すようにソリッドステートリレーはオン状態である。このオン状態で、入力信号がオンとなり発光素子4a、4bからの光10a、10bが照射されると、フォトダイオード3a、3bがオンになるので、ノーマリオン型MOSFET12はオフ、ノーマリオフ型MOSFET9はオンになり、端子7、8間が非導通となってサイリスタ1がオフになり、図7に示すようにソリッドステートリレーはオフになる。
【0036】
図11は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。このソリッドステートリレーは、図10においてフォトダイオード3bと4bを省略し、代わりにフォトダイオード3aのカソードをノーマリオフ型MOSFET9のゲートに接続したものに相当する。したがって、この構成も同様にノーマリオン型となる。
【0037】
図12は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。図12に示したソリッドステートリレーは、図8に示すフォトトランジスタ2を用いた構成を2系統逆並列に接続してトライアック構成にしたものに相当する。
【0038】
図13は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。図13に示したソリッドステートリレーは、図11に示すフォトダイオード3を用いた構成を2系統逆並列に接続してトライアック構成にしたものに相当する。 図12あるいは図13に示したソリッドステートリレーは、交流負荷制御用と直流負荷制御用のいずれにも好適に使用することができる。
【0039】
図14は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。図14に示したソリッドステートリレーは、図1におけるノーマリオフ型MOSFET9、9’の代わりにノーマリオン型MOSFET12、12’を接続することにより、ノーマリオン型ソリッドステートリレーを構成したものである。
【0040】
図14に示す構成では、入力信号がオフでフォトトランジスタ2が光を受光しない状態ではノーマリオン型MOSFET12、12’がオンであり、サイリスタ1のアノード−カソード間が導通状態になる。また、入力信号がオンになって発光素子4が発光し、フォトトランジスタ2が光を受光すると、ノーマリオン型MOSFET12、12’がオフとなり、サイリスタ1のアノード−カソード間が非導通状態となる。したがって、直流負荷制御用に使用して好適なノーマリオン型のソリッドステートリレーを実現することができる。
【0041】
図15は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。このソリッドステートリレーは、図14においてフォトトランジスタ2の代わりにフォトダイオード3を用いたものに相当する。この回路構成によっても、直流負荷制御用に使用して好適なノーマリオン型のソリッドステートリレーを実現することができる。
【0042】
図16は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。このソリッドステートリレーは、図14に示した構成を2組用いて逆並列に接続することによりトライアック構成のノーマリオン型ソリッドステートリレーとしたものである。発光素子4からの光はフォトダイオード2a及び2bで同時に受光される。この回路構成によると、交流負荷制御用と直流負荷制御用の両用を可能とするノーマリオン型のソリッドステートリレーを実現することができる。
【0043】
図17は、本発明によるソリッドステートリレーの他の例を示す等価回路図である。このソリッドステートリレーは、図16においてフォトトランジスタ2a、2bの代わりにフォトダイオード3a、3bを用いたものに相当する。この回路構成によっても、交流負荷制御用と直流負荷制御用の両用を可能とするノーマリオン型のソリッドステートリレーを実現することができる。
【0044】
【発明の効果】
以上説明したように本発明によれば、ノーマリオフ型のソリッドステートリレー及びノーマリオン型のソリッドステートリレーを実現することができる。また、交流負荷制御用と直流負荷制御用の両方に使用することができるノーマリオン型のソリッドステートリレー及びノーマリオフ型のソリッドステートリレーを実現することができる。
【図面の簡単な説明】
【図1】本発明によるソリッドステートリレーの一例を示す等価回路図。
【図2】図1のソリッドステートリレーの入力信号と出力信号の関係を示すタイミングチャート。
【図3】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図4】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図5】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図6】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図7】図6のソリッドステートリレーの入力信号と出力信号の関係を示すタイミングチャート。
【図8】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図9】図8のソリッドステートリレーの入力信号と出力信号の関係を示すタイミングチャート。
【図10】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図11】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図12】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図13】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図14】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図15】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図16】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図17】本発明によるソリッドステートリレーの他の例を示す等価回路図。
【図18】従来のソリッドステートリレーを示す等価回路図。
【図19】従来のソリッドステートリレーの他の例を示す等価回路図。
【図20】図18、図19のソリッドステートリレーの入力信号と出力信号の関係を示すタイミングチャート。
【符号の説明】
1、1a、1b…サイリスタ
2、2a、2b…フォトトランジスタ
3、3a、3b…フォトダイオード
4、4a、4b…発光素子
5、5a、5b…PNPトランジスタ
6、6a、6b…NPNトランジスタ
7…端子(アノード)
8…端子(カソード)
9、9’、9a、9a’、9b、9b’…ノーマリオフ型MOSFET
12、12’、12a、12a’、12b、12b’…ノーマリオン型MOSFET
Claims (2)
- PNPN接合により構成される第1のサイリスタと、前記第1のサイリスタのPNPトランジスタのベースとNPNトランジスタのカソードの間に接続された第1のノーマリオン型MOSFETと、前記NPNトランジスタのベースと前記サイリスタのカソードとの間に接続された第1のノーマリオフ型MOSFETと、光の受光信号により前記第1のノーマリオン型MOSFET及び前記第1のノーマリオフ型MOSFETを制御する受光素子と、を有する第1のノーマリオン型ソリッドステートリレー部と、
PNPN接合により構成される第2のサイリスタと、前記第2のサイリスタのPNPトランジスタのベースとNPNトランジスタのカソードの間に接続された第2のノーマリオン型MOSFETと、前記NPNトランジスタのベースと前記サイリスタのカソードとの間に接続された第2のノーマリオフ型MOSFETと、光の受光信号により前記第2のノーマリオン型MOSFET及び前記第2のノーマリオフ型MOSFETを制御する受光素子と、を有する第2のノーマリオン型ソリッドステートリレー部と、
発光素子と、
を有し、前記第1のノーマリオン型ソリッドステートリレー部と前記第2のノーマリオン型ソリッドステートリレー部は逆並列に接続されていることを特徴とするソリッドステートリレー。 - PNPN接合により構成される第1のサイリスタと、前記第1のサイリスタのPNPトランジスタのベースとNPNトランジスタのコレクタとの接続点と前記NPNトランジスタのエミッタとの間に接続された第1のノーマリオン型MOSFETと、前記NPNトランジスタのエミッタと前記サイリスタのカソードとの間に接続された第2のノーマリオン型MOSFETと、光の受光信号により前記第1及び第2のノーマリオン型MOSFETを制御する受光素子と、を有する第1のノーマリオン型ソリッドステートリレー部と、
PNPN接合により構成される第2のサイリスタと、前記第2のサイリスタのPNPトランジスタのベースとNPNトランジスタのコレクタとの接続点と前記NPNトランジスタのエミッタとの間に接続された第3のノーマリオン型MOSFETと、前記NPNトランジスタのエミッタと前記サイリスタのカソードとの間に接続された第4のノーマリオン型MOSFETと、光の受光信号により前記第3及び第4のノーマリオン型MOSFETを制御する受光素子と、を有する第2のノーマリオン型ソリッドステートリレー部と、
発光素子と、
を有し、前記第1のノーマリオン型ソリッドステートリレー部と前記第2のノーマリオン型ソリッドステートリレー部は逆並列に接続されていることを特徴とするソリッドステートリレー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02869397A JP3781851B2 (ja) | 1997-02-13 | 1997-02-13 | ソリッドステートリレー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02869397A JP3781851B2 (ja) | 1997-02-13 | 1997-02-13 | ソリッドステートリレー |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10229334A JPH10229334A (ja) | 1998-08-25 |
JP3781851B2 true JP3781851B2 (ja) | 2006-05-31 |
Family
ID=12255568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02869397A Expired - Fee Related JP3781851B2 (ja) | 1997-02-13 | 1997-02-13 | ソリッドステートリレー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3781851B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101867359A (zh) * | 2010-06-12 | 2010-10-20 | 陕西群力电工有限责任公司 | 小型大功率密封直流固体继电器 |
-
1997
- 1997-02-13 JP JP02869397A patent/JP3781851B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10229334A (ja) | 1998-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4745311A (en) | Solid-state relay | |
JPS5947469B2 (ja) | 半導体デバイス | |
JP4033927B2 (ja) | モノリシック半導体コンポーネント | |
JP3781851B2 (ja) | ソリッドステートリレー | |
JPH0444848B2 (ja) | ||
JPH01158821A (ja) | ラッチング型半導体リレー | |
JPS5821182Y2 (ja) | フオトカプラ− | |
JPS6019395Y2 (ja) | 開閉回路 | |
JP2932782B2 (ja) | 半導体リレー回路 | |
SU1192136A1 (ru) | Переключающее устройство | |
JP2004112463A (ja) | 半導体リレー | |
JP3268991B2 (ja) | 光スイッチング素子 | |
JP3198266B2 (ja) | 電力用半導体モジュール | |
JPH0563051B2 (ja) | ||
JPH05191245A (ja) | 半導体リレー | |
RU1814176C (ru) | Преобразователь переменного напр жени в посто нное | |
JP2757438B2 (ja) | 光結合型リレー回路 | |
SU1721818A1 (ru) | Силовой транзисторный ключ | |
JPH04241514A (ja) | 半導体リレー | |
JPH0563535A (ja) | 半導体リレー | |
JP3504168B2 (ja) | 光結合装置 | |
JPS6110318A (ja) | 半導体リレ− | |
JPH0543623U (ja) | 光結合型のリレー回路 | |
JPH1051287A (ja) | 半導体リレー回路 | |
JPH10209447A (ja) | 半導体スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060308 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |