JPH1127126A - ソリッドステートリレー - Google Patents
ソリッドステートリレーInfo
- Publication number
- JPH1127126A JPH1127126A JP9187572A JP18757297A JPH1127126A JP H1127126 A JPH1127126 A JP H1127126A JP 9187572 A JP9187572 A JP 9187572A JP 18757297 A JP18757297 A JP 18757297A JP H1127126 A JPH1127126 A JP H1127126A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light
- light emitting
- effect transistor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 EMIノイズ(雑音端子電圧)を低減したソ
リッドステートリレーを提供する。 【解決手段】 第1発光ダイオード116および電界効
果トランジスタ130によるフォト電界効果トランジス
タカプラ132と、第2発光ダイオード114およびト
ライアック117による零クロス機能付きフォトトライ
アックカプラ131とを、メインの出力素子となるトラ
イアック122に対して並列接続し、互いに異なるタイ
ミングでフォト電界効果トランジスタカプラ132と零
クロス機能付きフォトトライアックカプラ131を動作
させて、トライアック122をトリガする。
リッドステートリレーを提供する。 【解決手段】 第1発光ダイオード116および電界効
果トランジスタ130によるフォト電界効果トランジス
タカプラ132と、第2発光ダイオード114およびト
ライアック117による零クロス機能付きフォトトライ
アックカプラ131とを、メインの出力素子となるトラ
イアック122に対して並列接続し、互いに異なるタイ
ミングでフォト電界効果トランジスタカプラ132と零
クロス機能付きフォトトライアックカプラ131を動作
させて、トライアック122をトリガする。
Description
【0001】
【発明の属する技術分野】本発明はソリッドステートリ
レーに係り、特に、動作タイミングの異なるフォト電界
効果トランジスタカプラおよび零クロス回路を並列接続
して半導体制御整流素子をトリガさせ、EMIノイズ
(雑音端子電圧)を低減したソリッドステートリレーに
関する。
レーに係り、特に、動作タイミングの異なるフォト電界
効果トランジスタカプラおよび零クロス回路を並列接続
して半導体制御整流素子をトリガさせ、EMIノイズ
(雑音端子電圧)を低減したソリッドステートリレーに
関する。
【0002】
【従来の技術】一般に、ソリッドステートリレーは、入
力回路と出力回路とをフォトカプラで電気的に絶縁し、
入力回路に印加される電気信号に応じて出力回路に接続
された負荷を開閉するよう構成されている。
力回路と出力回路とをフォトカプラで電気的に絶縁し、
入力回路に印加される電気信号に応じて出力回路に接続
された負荷を開閉するよう構成されている。
【0003】このようなソリッドステートリレーにおい
て、負荷開閉用の素子としては、従来からトライアック
等の半導体制御整流素子が用いられているが、最近で
は、電界効果トランジスタが使用されるようになってき
ている。
て、負荷開閉用の素子としては、従来からトライアック
等の半導体制御整流素子が用いられているが、最近で
は、電界効果トランジスタが使用されるようになってき
ている。
【0004】例えば、特公平8−2503417号公報
には、電源電圧のピーク付近で入力信号がオフしても逆
起電力が発生せず、素子の破壊やノイズの発生の少ない
ソリッドステートリレーが提案されている。
には、電源電圧のピーク付近で入力信号がオフしても逆
起電力が発生せず、素子の破壊やノイズの発生の少ない
ソリッドステートリレーが提案されている。
【0005】この従来例のソリッドステートリレーは、
図4に示すように、入力端子401,402に直列接続
された第1発光ダイオード404と、第2発光ダイオー
ド415と、第1発光ダイオード404と光結合された
受光ダイオード405と、負荷端子425,426間に
接続され、受光ダイオード405の発生する起電力によ
って作動して負荷412を開閉する電界効果トランジス
タ408,409と、負荷端子425,426間に電界
効果トランジスタ408,409と並列接続され、第2
発光ダイオード415の作動に基づいてオン/オフ制御
される半導体制御整流素子としてのトライアック418
と、第2発光ダイオード415と並列接続された時定数
回路424とを備えた構成である。
図4に示すように、入力端子401,402に直列接続
された第1発光ダイオード404と、第2発光ダイオー
ド415と、第1発光ダイオード404と光結合された
受光ダイオード405と、負荷端子425,426間に
接続され、受光ダイオード405の発生する起電力によ
って作動して負荷412を開閉する電界効果トランジス
タ408,409と、負荷端子425,426間に電界
効果トランジスタ408,409と並列接続され、第2
発光ダイオード415の作動に基づいてオン/オフ制御
される半導体制御整流素子としてのトライアック418
と、第2発光ダイオード415と並列接続された時定数
回路424とを備えた構成である。
【0006】この従来のソリッドステートリレーでは、
入力信号が無くなって電界効果トランジスタ408,4
09がオフとなっても、時定数回路424の放電電流に
よって第2発光ダイオード415が発光状態を維持する
ので、フォトトライアック418がオンとなり、負荷電
流がゼロになるまでこのオン状態が継続する。これによ
り、たとえ電源電圧413のピーク付近で入力信号がオ
フしたとしても、負荷電流は急激にオフとはならないか
ら、逆起電力の発生が抑制され、素子の破壊やノイズの
発生を防止し得るものである。
入力信号が無くなって電界効果トランジスタ408,4
09がオフとなっても、時定数回路424の放電電流に
よって第2発光ダイオード415が発光状態を維持する
ので、フォトトライアック418がオンとなり、負荷電
流がゼロになるまでこのオン状態が継続する。これによ
り、たとえ電源電圧413のピーク付近で入力信号がオ
フしたとしても、負荷電流は急激にオフとはならないか
ら、逆起電力の発生が抑制され、素子の破壊やノイズの
発生を防止し得るものである。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来のソリッドステートリレーにあっては、光結合した電
界効果トランジスタ408,409によって半導体制御
整流素子(フォトトライアック418)をトリガさせ、
半導体制御整流素子(フォトトライアック418)がオ
ン状態にあるときに電界効果トランジスタ408,40
9を出力素子としているため、負荷電流の値をI、電界
効果トランジスタ408,409のオン抵抗RDS(ON)の
値をRとしたとき、電力損失Pは、P=I2×R[W]
となることから、出力電圧および電流が大きい場合に
は、出力の電力損失が大きくなり、結果としてEMIノ
イズ(雑音端子電圧)が高くなるという問題点がある。
来のソリッドステートリレーにあっては、光結合した電
界効果トランジスタ408,409によって半導体制御
整流素子(フォトトライアック418)をトリガさせ、
半導体制御整流素子(フォトトライアック418)がオ
ン状態にあるときに電界効果トランジスタ408,40
9を出力素子としているため、負荷電流の値をI、電界
効果トランジスタ408,409のオン抵抗RDS(ON)の
値をRとしたとき、電力損失Pは、P=I2×R[W]
となることから、出力電圧および電流が大きい場合に
は、出力の電力損失が大きくなり、結果としてEMIノ
イズ(雑音端子電圧)が高くなるという問題点がある。
【0008】この発明は、このような従来の問題点に着
目してなされたもので、その目的とするところは、動作
タイミングの異なるフォト電界効果トランジスタカプラ
および零クロス機能付きフォトトライアックカプラを並
列接続して半導体制御整流素子をトリガさせ、EMIノ
イズ(雑音端子電圧)を低減したソリッドステートリレ
ーを提供することにある。
目してなされたもので、その目的とするところは、動作
タイミングの異なるフォト電界効果トランジスタカプラ
および零クロス機能付きフォトトライアックカプラを並
列接続して半導体制御整流素子をトリガさせ、EMIノ
イズ(雑音端子電圧)を低減したソリッドステートリレ
ーを提供することにある。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、本出願の請求項1に記載の発明は、入力端子間に接
続された第1の発光素子と、前記入力端子間に前記第1
の発光素子と並列に接続された第2の発光素子と、負荷
端子間に接続され、前記第1の発光素子と光結合され、
該第1の発光素子の作動に基づき作動する電界効果トラ
ンジスタと、前記負荷端子間に前記電界効果トランジス
タと並列に接続され、該電界効果トランジスタの作動に
基づきスイッチング制御されて負荷を開閉する半導体制
御整流素子と、前記第2の発光素子と光結合され、該第
2の発光素子の作動に基づき作動して前記半導体制御整
流素子の最初のオン動作を、負荷端子間の電圧瞬時値が
ゼロとなる時点で行うよう制御するゼロクロス回路とを
具備することを特徴とするソリッドステートリレーにあ
る。
に、本出願の請求項1に記載の発明は、入力端子間に接
続された第1の発光素子と、前記入力端子間に前記第1
の発光素子と並列に接続された第2の発光素子と、負荷
端子間に接続され、前記第1の発光素子と光結合され、
該第1の発光素子の作動に基づき作動する電界効果トラ
ンジスタと、前記負荷端子間に前記電界効果トランジス
タと並列に接続され、該電界効果トランジスタの作動に
基づきスイッチング制御されて負荷を開閉する半導体制
御整流素子と、前記第2の発光素子と光結合され、該第
2の発光素子の作動に基づき作動して前記半導体制御整
流素子の最初のオン動作を、負荷端子間の電圧瞬時値が
ゼロとなる時点で行うよう制御するゼロクロス回路とを
具備することを特徴とするソリッドステートリレーにあ
る。
【0010】また、本出願の請求項2に記載の発明は、
入力端子間に接続された第1の発光素子と、前記入力端
子間に前記第1の発光素子と並列に接続された第2の発
光素子と、負荷端子間に接続され、前記第1の発光素子
と光結合され、該第1の発光素子の作動に基づき作動す
る電界効果トランジスタと、前記負荷端子間に前記電界
効果トランジスタと並列に接続され、前記第2の発光素
子と光結合され、該第2の発光素子の作動に基づき作動
する第1の半導体制御整流素子と、前記負荷端子間に前
記電界効果トランジスタおよび前記第1の半導体制御整
流素子と並列に接続され、前記電界効果トランジスタま
たは前記第1の半導体制御整流素子の作動に基づきスイ
ッチング制御されて負荷を開閉する第2の半導体制御整
流素子とを具備することを特徴とするソリッドステート
リレーにある。
入力端子間に接続された第1の発光素子と、前記入力端
子間に前記第1の発光素子と並列に接続された第2の発
光素子と、負荷端子間に接続され、前記第1の発光素子
と光結合され、該第1の発光素子の作動に基づき作動す
る電界効果トランジスタと、前記負荷端子間に前記電界
効果トランジスタと並列に接続され、前記第2の発光素
子と光結合され、該第2の発光素子の作動に基づき作動
する第1の半導体制御整流素子と、前記負荷端子間に前
記電界効果トランジスタおよび前記第1の半導体制御整
流素子と並列に接続され、前記電界効果トランジスタま
たは前記第1の半導体制御整流素子の作動に基づきスイ
ッチング制御されて負荷を開閉する第2の半導体制御整
流素子とを具備することを特徴とするソリッドステート
リレーにある。
【0011】また、本出願の請求項3に記載の発明は、
前記第1の発光素子は、前記第2の発光素子の発光開始
タイミングよりも遅れたタイミングで発光し、前記第2
の発光素子の発光終了タイミングよりも早いタイミング
で発光を終了すること、を特徴とする請求項1または2
に記載のソリッドステートリレーにある。
前記第1の発光素子は、前記第2の発光素子の発光開始
タイミングよりも遅れたタイミングで発光し、前記第2
の発光素子の発光終了タイミングよりも早いタイミング
で発光を終了すること、を特徴とする請求項1または2
に記載のソリッドステートリレーにある。
【0012】さらに、本出願の請求項4に記載の発明
は、前記第1の発光素子が作動する第1の電圧レベル
と、前記第2の発光素子が作動する前記第1の電圧レベ
ルよりも低い第2の電圧レベルとを生成する電圧制御手
段を具備することを特徴とする請求項1、2または3に
記載のソリッドステートリレーにある。
は、前記第1の発光素子が作動する第1の電圧レベル
と、前記第2の発光素子が作動する前記第1の電圧レベ
ルよりも低い第2の電圧レベルとを生成する電圧制御手
段を具備することを特徴とする請求項1、2または3に
記載のソリッドステートリレーにある。
【0013】そして、本発明によれば、第1の発光素子
および電界効果トランジスタによるフォト電界効果トラ
ンジスタカプラと、第2の発光素子および第1の半導体
制御整流素子による零クロス機能付きフォトカプラと
を、メインの出力素子となる第2の半導体制御整流素子
に対して並列接続して、フォト電界効果トランジスタカ
プラまたは零クロス機能付きフォトカプラのいずれかに
基づいて第2の半導体制御整流素子をトリガするように
構成し、第1の発光素子の発光開始タイミングが第2の
発光素子の発光開始タイミングよりも遅く、第1の発光
素子の発光終了タイミングが第2の発光素子の発光終了
タイミングよりも早くなるように、或いは、第1の発光
素子が作動する第1の電圧レベルが、第2の発光素子が
作動する第2の電圧レベルよりも高くなるようにして、
フォト電界効果トランジスタカプラと零クロス機能付き
フォトカプラの動作タイミングが異なるように設定制御
することとしている。
および電界効果トランジスタによるフォト電界効果トラ
ンジスタカプラと、第2の発光素子および第1の半導体
制御整流素子による零クロス機能付きフォトカプラと
を、メインの出力素子となる第2の半導体制御整流素子
に対して並列接続して、フォト電界効果トランジスタカ
プラまたは零クロス機能付きフォトカプラのいずれかに
基づいて第2の半導体制御整流素子をトリガするように
構成し、第1の発光素子の発光開始タイミングが第2の
発光素子の発光開始タイミングよりも遅く、第1の発光
素子の発光終了タイミングが第2の発光素子の発光終了
タイミングよりも早くなるように、或いは、第1の発光
素子が作動する第1の電圧レベルが、第2の発光素子が
作動する第2の電圧レベルよりも高くなるようにして、
フォト電界効果トランジスタカプラと零クロス機能付き
フォトカプラの動作タイミングが異なるように設定制御
することとしている。
【0014】これにより、電界効果トランジスタは出力
が抵抗分であることから、電流制限用抵抗を不要とする
ことができ、また、第2の半導体制御整流素子のオン制
御電流以下の負荷電流についても制御可能であり、さら
に、電界効果トランジスタのオン電圧が微小なオン制御
電流に支配されて低い値となることから、第2の半導体
制御整流素子がオン制御されるまでの電圧を低くするこ
とができ、EMIノイズ(雑音端子電圧)を低減するこ
とが可能となる。
が抵抗分であることから、電流制限用抵抗を不要とする
ことができ、また、第2の半導体制御整流素子のオン制
御電流以下の負荷電流についても制御可能であり、さら
に、電界効果トランジスタのオン電圧が微小なオン制御
電流に支配されて低い値となることから、第2の半導体
制御整流素子がオン制御されるまでの電圧を低くするこ
とができ、EMIノイズ(雑音端子電圧)を低減するこ
とが可能となる。
【0015】
【発明の実施の形態】以下、本発明のソリッドステート
リレーの実施の形態について、図面を参照して詳細に説
明する。図1は本発明の一実施形態に係るソリッドステ
ートリレーの構成図である。
リレーの実施の形態について、図面を参照して詳細に説
明する。図1は本発明の一実施形態に係るソリッドステ
ートリレーの構成図である。
【0016】図1に示されるように、本実施形態のソリ
ッドステートリレーは、入力回路、電圧制御手段、第1
発光ダイオード116、第2発光ダイオード114、フ
ォト電界効果トランジスタ130、フォトトライアック
117、トライアック122、抵抗123、およびサー
ジ吸収回路を備えて構成され、入力端子101,102
側に直流電圧201およびスイッチ202を、負荷端子
103,104側に交流電源203および負荷204が
接続された構成となっている。
ッドステートリレーは、入力回路、電圧制御手段、第1
発光ダイオード116、第2発光ダイオード114、フ
ォト電界効果トランジスタ130、フォトトライアック
117、トライアック122、抵抗123、およびサー
ジ吸収回路を備えて構成され、入力端子101,102
側に直流電圧201およびスイッチ202を、負荷端子
103,104側に交流電源203および負荷204が
接続された構成となっている。
【0017】入力回路は、抵抗111およびコンデンサ
112から構成され、コンデンサ112の端子間電圧V
Cが第1発光ダイオード116および第2発光ダイオー
ド114に供給される。
112から構成され、コンデンサ112の端子間電圧V
Cが第1発光ダイオード116および第2発光ダイオー
ド114に供給される。
【0018】第1発光ダイオード(第1の発光素子)1
16は、電圧制御手段である抵抗115(抵抗値R2)
と直列接続されて、コンデンサ112の端子間電圧VC
の供給を受け、しきい値Vth1の電圧レベル(第2電圧
レベル)で発光動作する。
16は、電圧制御手段である抵抗115(抵抗値R2)
と直列接続されて、コンデンサ112の端子間電圧VC
の供給を受け、しきい値Vth1の電圧レベル(第2電圧
レベル)で発光動作する。
【0019】また、第2発光ダイオード(第2の発光素
子)114は、電圧制御手段である抵抗113(抵抗値
R1)と直列接続されて、コンデンサ112の端子間電
圧VCの供給を受け、しきい値Vth2(Vth2<Vth1)の
電圧レベル(第1電圧レベル)で発光動作する。尚、第
1発光ダイオード116および抵抗115の直列接続回
路と第2発光ダイオード114および抵抗113の直列
接続回路とが並列接続されている。
子)114は、電圧制御手段である抵抗113(抵抗値
R1)と直列接続されて、コンデンサ112の端子間電
圧VCの供給を受け、しきい値Vth2(Vth2<Vth1)の
電圧レベル(第1電圧レベル)で発光動作する。尚、第
1発光ダイオード116および抵抗115の直列接続回
路と第2発光ダイオード114および抵抗113の直列
接続回路とが並列接続されている。
【0020】フォト電界効果トランジスタ130は、負
荷端子103,104間に接続され、第1発光ダイオー
ド116と光結合され、該第1発光ダイオード116の
作動に基づき作動する。すなわち、第1発光ダイオード
116およびフォト電界効果トランジスタ130は、フ
ォト電界効果トランジスタカプラ132を形成してい
る。また、フォト電界効果トランジスタ130は、電界
効果トランジスタ118および119を直列接続した構
成であり、共通接続のゲート電極が第1発光ダイオード
116の発光によって駆動される。尚、電界効果トラン
ジスタ118および119のソース−ドレイン間には内
蔵ダイオード120および121が接続されている。
荷端子103,104間に接続され、第1発光ダイオー
ド116と光結合され、該第1発光ダイオード116の
作動に基づき作動する。すなわち、第1発光ダイオード
116およびフォト電界効果トランジスタ130は、フ
ォト電界効果トランジスタカプラ132を形成してい
る。また、フォト電界効果トランジスタ130は、電界
効果トランジスタ118および119を直列接続した構
成であり、共通接続のゲート電極が第1発光ダイオード
116の発光によって駆動される。尚、電界効果トラン
ジスタ118および119のソース−ドレイン間には内
蔵ダイオード120および121が接続されている。
【0021】また、フォトトライアック(第1の半導体
制御整流素子)117は、負荷端子103,104間に
フォト電界効果トランジスタ130と並列接続され、第
2発光ダイオード114と光結合され、該第2発光素ダ
イオード114の作動に基づき作動する。すなわち、第
2発光ダイオード114およびフォトトライアック11
7は、フォトトライアックカプラ131を形成してい
る。尚、フォトトライアック117は、トライアック1
22の最初のオン動作を、負荷端子103,104間の
電圧瞬時値がゼロとなる時点で行うよう制御するゼロク
ロス回路として機能する。
制御整流素子)117は、負荷端子103,104間に
フォト電界効果トランジスタ130と並列接続され、第
2発光ダイオード114と光結合され、該第2発光素ダ
イオード114の作動に基づき作動する。すなわち、第
2発光ダイオード114およびフォトトライアック11
7は、フォトトライアックカプラ131を形成してい
る。尚、フォトトライアック117は、トライアック1
22の最初のオン動作を、負荷端子103,104間の
電圧瞬時値がゼロとなる時点で行うよう制御するゼロク
ロス回路として機能する。
【0022】また、トライアック(第2の半導体制御整
流素子)122は、負荷端子103,104間にフォト
電界効果トランジスタ130およびフォトトライアック
117と並列接続され、該フォト電界効果トランジスタ
130またはフォトトライアック117の作動に基づき
スイッチング制御されて負荷204を開閉する。また、
トライアック122のゲートと主電極間には抵抗123
が接続されている。
流素子)122は、負荷端子103,104間にフォト
電界効果トランジスタ130およびフォトトライアック
117と並列接続され、該フォト電界効果トランジスタ
130またはフォトトライアック117の作動に基づき
スイッチング制御されて負荷204を開閉する。また、
トライアック122のゲートと主電極間には抵抗123
が接続されている。
【0023】さらに、サージ吸収回路は、抵抗124お
よびコンデンサ125の直列接続で構成され、負荷端子
103,104間に接続され、負荷204が誘導負荷の
場合のターン・オフ時に発生する過渡電圧(サージ)を
吸収するものである。
よびコンデンサ125の直列接続で構成され、負荷端子
103,104間に接続され、負荷204が誘導負荷の
場合のターン・オフ時に発生する過渡電圧(サージ)を
吸収するものである。
【0024】次に、本実施形態のソリッドステートリレ
ーの動作について、図2に示すタイミングチャートを参
照しながら、以下詳細に説明する。尚、図2(a)はス
イッチ202のオン/オフ動作の説明図、図2(b)は
コンデンサ112の端子間電圧VCの電圧波形図、図2
(c)はフォト電界効果トランジスタ130のオン/オ
フ動作の説明図、図2(d)はフォトトライアック11
7のオン/オフ動作の説明図、図2(e)は負荷電流の
電流波形図、図2(f)は負荷端子103,104間の
電圧VTの電圧波形図である。
ーの動作について、図2に示すタイミングチャートを参
照しながら、以下詳細に説明する。尚、図2(a)はス
イッチ202のオン/オフ動作の説明図、図2(b)は
コンデンサ112の端子間電圧VCの電圧波形図、図2
(c)はフォト電界効果トランジスタ130のオン/オ
フ動作の説明図、図2(d)はフォトトライアック11
7のオン/オフ動作の説明図、図2(e)は負荷電流の
電流波形図、図2(f)は負荷端子103,104間の
電圧VTの電圧波形図である。
【0025】まず、スイッチ202によって第1発光ダ
イオード116および第2発光ダイオード114に電圧
が供給されないときには、これら発光ダイオード11
6,114は発光しないので、フォト電界効果トランジ
スタ130およびフォトトライアック117は共にオン
動作せず、トライアック122もオフ状態であるから負
荷204への通電は行われない。
イオード116および第2発光ダイオード114に電圧
が供給されないときには、これら発光ダイオード11
6,114は発光しないので、フォト電界効果トランジ
スタ130およびフォトトライアック117は共にオン
動作せず、トライアック122もオフ状態であるから負
荷204への通電は行われない。
【0026】次に、図2(a)に示す如く、スイッチ2
02が時刻Tnでオン状態となった時には、入力回路に
電圧供給がなされて、図2(b)に示す如く、CRの時
定数でコンデンサ112の端子間電圧VCが充電されて
いく。
02が時刻Tnでオン状態となった時には、入力回路に
電圧供給がなされて、図2(b)に示す如く、CRの時
定数でコンデンサ112の端子間電圧VCが充電されて
いく。
【0027】ここで、本実施例においては、図2(c)
および(d)に示すように、第1発光ダイオード116
が、第2発光ダイオード114の発光開始タイミングT
1よりも遅れたタイミングT2で発光し、第2発光ダイ
オード114の発光終了タイミングT4よりも早いタイ
ミングT3で発光を終了するところに特徴がある。
および(d)に示すように、第1発光ダイオード116
が、第2発光ダイオード114の発光開始タイミングT
1よりも遅れたタイミングT2で発光し、第2発光ダイ
オード114の発光終了タイミングT4よりも早いタイ
ミングT3で発光を終了するところに特徴がある。
【0028】すなわち、図2(b)において、第1発光
ダイオード116が発光するしきい値Vth1(第1電圧
レベル)は、第2発光ダイオード114が発光するしき
い値Vth2(第2の電圧レベル)よりも高い値となるよ
うに設定されている。尚、このしきい値Vth1およびVt
h2の設定は、第1発光ダイオード116および第2発光
ダイオード114の動作感度の差および抵抗115の値
(R2)および抵抗114の値(R1)を調整すること
により行われる。
ダイオード116が発光するしきい値Vth1(第1電圧
レベル)は、第2発光ダイオード114が発光するしき
い値Vth2(第2の電圧レベル)よりも高い値となるよ
うに設定されている。尚、このしきい値Vth1およびVt
h2の設定は、第1発光ダイオード116および第2発光
ダイオード114の動作感度の差および抵抗115の値
(R2)および抵抗114の値(R1)を調整すること
により行われる。
【0029】したがって、タイミングT1で第2発光ダ
イオード114の発光が開始されると、該発光はフォト
トライアックカプラ131を介してフォトトライアック
117に伝達されて、フォトトライアック117がオン
状態となる。これによってトライアック122もターン
・オン動作して、図2(e)に示すように負荷電流Iが
流れ、また図2(f)に示すように、負荷電圧VTとし
てトライアック122のオン電圧VTMを持つようにな
る。
イオード114の発光が開始されると、該発光はフォト
トライアックカプラ131を介してフォトトライアック
117に伝達されて、フォトトライアック117がオン
状態となる。これによってトライアック122もターン
・オン動作して、図2(e)に示すように負荷電流Iが
流れ、また図2(f)に示すように、負荷電圧VTとし
てトライアック122のオン電圧VTMを持つようにな
る。
【0030】次に、タイミングT2で第1発光ダイオー
ド116の発光が開始されると、該発光はフォト電界効
果トランジスタカプラ132を介してフォト電界効果ト
ランジスタ130に伝達されて、フォト電界効果トラン
ジスタ130がオン状態となる。尚、フォト電界効果ト
ランジスタ130のオン抵抗RONは、フォトトライアッ
ク117のオン抵抗よりも低い値をもつので、タイミン
グT2以降は、トライアック122を点弧制御するゲー
トトリガ電流IGはフォト電界効果トランジスタ130
に流れ、トライアック113がトリガするまでの電圧
は、フォト電界効果トランジスタ130のオン電圧(R
ON×IG)に影響されることとなる。
ド116の発光が開始されると、該発光はフォト電界効
果トランジスタカプラ132を介してフォト電界効果ト
ランジスタ130に伝達されて、フォト電界効果トラン
ジスタ130がオン状態となる。尚、フォト電界効果ト
ランジスタ130のオン抵抗RONは、フォトトライアッ
ク117のオン抵抗よりも低い値をもつので、タイミン
グT2以降は、トライアック122を点弧制御するゲー
トトリガ電流IGはフォト電界効果トランジスタ130
に流れ、トライアック113がトリガするまでの電圧
は、フォト電界効果トランジスタ130のオン電圧(R
ON×IG)に影響されることとなる。
【0031】次に、図2(a)に示す如く、スイッチ2
02が時刻Tfでオフ状態となった時には、入力回路へ
の電圧供給が遮断されて、コンデンサ112に蓄積され
た電荷が放電して、端子間電圧VCは低下していく。
02が時刻Tfでオフ状態となった時には、入力回路へ
の電圧供給が遮断されて、コンデンサ112に蓄積され
た電荷が放電して、端子間電圧VCは低下していく。
【0032】コンデンサ112端子間電圧VCが低下し
ていき、タイミングT3で第1発光ダイオード116の
発光しきい値Vth1(第1電圧レベル)以下となると、
第1発光ダイオード116の発光が停止され、これによ
り、フォト電界効果トランジスタ130はオフ状態とな
る。
ていき、タイミングT3で第1発光ダイオード116の
発光しきい値Vth1(第1電圧レベル)以下となると、
第1発光ダイオード116の発光が停止され、これによ
り、フォト電界効果トランジスタ130はオフ状態とな
る。
【0033】次に、コンデンサ112端子間電圧VCが
さらに低下していくと、タイミングT4で第2発光ダイ
オード114の発光しきい値Vth2(第2電圧レベル)
以下となり、この時、第2発光ダイオード114の発光
が停止され、これにより、フォトトライアック117は
オフ状態となって、トライアック122もオフ状態とな
るので負荷204への通電が停止されることとなる。
さらに低下していくと、タイミングT4で第2発光ダイ
オード114の発光しきい値Vth2(第2電圧レベル)
以下となり、この時、第2発光ダイオード114の発光
が停止され、これにより、フォトトライアック117は
オフ状態となって、トライアック122もオフ状態とな
るので負荷204への通電が停止されることとなる。
【0034】以上のように、本実施形態のソリッドステ
ートリレーでは、動作タイミングの異なるフォト電界効
果トランジスタカプラ132および零クロス機能付きフ
ォトトライアックを並列接続して、メイン出力素子であ
るトライアック122をトリガする構成であり、負荷2
04への電源投入時および電源遮断時には、零クロス機
能付きフォトトライアックカプラ117によりトライア
ック122をトリガし、それ例外の通常時には、フォト
電界効果トランジスタカプラ132によりトライアック
122をトリガする。
ートリレーでは、動作タイミングの異なるフォト電界効
果トランジスタカプラ132および零クロス機能付きフ
ォトトライアックを並列接続して、メイン出力素子であ
るトライアック122をトリガする構成であり、負荷2
04への電源投入時および電源遮断時には、零クロス機
能付きフォトトライアックカプラ117によりトライア
ック122をトリガし、それ例外の通常時には、フォト
電界効果トランジスタカプラ132によりトライアック
122をトリガする。
【0035】これにより、通常時のトリガ動作を受け持
つフォト電界効果トランジスタ130は、出力が抵抗分
であることから、電流制限用抵抗415を具備する必要
がなく、該電流制限用抵抗415のゲートトリガ電流I
Gによる電圧降下によって、トライアック113がトリ
ガするまでの電圧VONが高められることがなくなる。
つフォト電界効果トランジスタ130は、出力が抵抗分
であることから、電流制限用抵抗415を具備する必要
がなく、該電流制限用抵抗415のゲートトリガ電流I
Gによる電圧降下によって、トライアック113がトリ
ガするまでの電圧VONが高められることがなくなる。
【0036】また、フォト電界効果トランジスタ130
自体のオン電圧VTMは、オン抵抗をRON、ゲートトリガ
電流をIGとしたときに、(RON×IG)で表される。こ
こで、オン抵抗RONは数[Ω]と高い値を持つがゲート
トリガ電流IGは数十[mA]で微小であることから、
フォト電界効果トランジスタ130自体のオン電圧VTM
は低い値となる。
自体のオン電圧VTMは、オン抵抗をRON、ゲートトリガ
電流をIGとしたときに、(RON×IG)で表される。こ
こで、オン抵抗RONは数[Ω]と高い値を持つがゲート
トリガ電流IGは数十[mA]で微小であることから、
フォト電界効果トランジスタ130自体のオン電圧VTM
は低い値となる。
【0037】したがって、ソリッドステートリレーにお
けるメイン出力素子であるトライアック122がトリガ
するまでの電圧VONは、通常時のトリガ動作では、フォ
ト電界効果トランジスタ130のオン電圧VTM(RON×
IG)とゲートトリガ電圧VGTの和で決定される(図2
(f)参照)ので、該電圧VONを低くすることができ、
EMIノイズ(雑音端子電圧)を低減することが可能と
なる。
けるメイン出力素子であるトライアック122がトリガ
するまでの電圧VONは、通常時のトリガ動作では、フォ
ト電界効果トランジスタ130のオン電圧VTM(RON×
IG)とゲートトリガ電圧VGTの和で決定される(図2
(f)参照)ので、該電圧VONを低くすることができ、
EMIノイズ(雑音端子電圧)を低減することが可能と
なる。
【0038】参考として、図3には、トライアック12
2がトリガするまでの電圧VONについて従来との比較を
示す。図3(a)は本実施形態における電圧VON、図3
(b)は従来例における電圧VON’である。ここで、具
体的な測定値を示せば、従来例における電圧VON’が
3.04[V]であったのに対して、本実施形態におけ
る電圧VONは1.20[V]となった。トライアック1
22のオン電圧VTMが0.7[V]程度であることか
ら、本実施形態によりEMIノイズ(雑音端子電圧)を
無視可能な程度まで低減されたことが実証された。
2がトリガするまでの電圧VONについて従来との比較を
示す。図3(a)は本実施形態における電圧VON、図3
(b)は従来例における電圧VON’である。ここで、具
体的な測定値を示せば、従来例における電圧VON’が
3.04[V]であったのに対して、本実施形態におけ
る電圧VONは1.20[V]となった。トライアック1
22のオン電圧VTMが0.7[V]程度であることか
ら、本実施形態によりEMIノイズ(雑音端子電圧)を
無視可能な程度まで低減されたことが実証された。
【0039】さらに、フォト電界効果トランジスタ13
0は、上述のように出力が抵抗分であることから、メイ
ン出力素子であるトライアック122のトリガ電流以下
の負荷電流についても制御でき、負荷204が微小負荷
である場合にも制御可能である。つまり、トライアック
122においては、ゲートトリガ電流IGの下限が存在
するので、トライアック122だけではそれ以下となる
ような微小負荷については制御不可能であるが、フォト
電界効果トランジスタ130のオン制御により負荷20
4への通電経路が確保されるので、負荷204が微小負
荷である場合にも制御可能となる。
0は、上述のように出力が抵抗分であることから、メイ
ン出力素子であるトライアック122のトリガ電流以下
の負荷電流についても制御でき、負荷204が微小負荷
である場合にも制御可能である。つまり、トライアック
122においては、ゲートトリガ電流IGの下限が存在
するので、トライアック122だけではそれ以下となる
ような微小負荷については制御不可能であるが、フォト
電界効果トランジスタ130のオン制御により負荷20
4への通電経路が確保されるので、負荷204が微小負
荷である場合にも制御可能となる。
【0040】尚、本実施形態では、メイン出力素子(第
2の半導体制御整流素子)としてトライアック122を
使用したが、これを逆並列接続したサイリスタによる構
成としても良い。
2の半導体制御整流素子)としてトライアック122を
使用したが、これを逆並列接続したサイリスタによる構
成としても良い。
【0041】
【発明の効果】以上の説明から明らかなように、本発明
によれば、第1の発光素子および電界効果トランジスタ
によるフォト電界効果トランジスタカプラと、第2の発
光素子および第1の半導体制御整流素子による零クロス
機能付きフォトカプラとを、メインの出力素子となる第
2の半導体制御整流素子に対して並列接続して、フォト
電界効果トランジスタカプラまたは零クロス機能付きフ
ォトカプラのいずれかに基づいて第2の半導体制御整流
素子をトリガするように構成し、第1の発光素子の発光
開始タイミングが第2の発光素子の発光開始タイミング
よりも遅く、第1の発光素子の発光終了タイミングが第
2の発光素子の発光終了タイミングよりも早くなるよう
に、或いは、第1の発光素子が作動する第1の電圧レベ
ルが、第2の発光素子が作動する第2の電圧レベルより
も高くなるようにして、フォト電界効果トランジスタカ
プラと零クロス機能付きフォトカプラの動作タイミング
が異なるように設定制御することとしたので、電界効果
トランジスタは出力が抵抗分であることから、電流制限
用抵抗を不要とすることができ、また、第2の半導体制
御整流素子のオン制御電流以下の負荷電流についても制
御可能であり、さらに、電界効果トランジスタのオン電
圧が微小なオン制御電流に支配されて低い値となること
から、第2の半導体制御整流素子がオン制御されるまで
の電圧を低くすることができ、EMIノイズ(雑音端子
電圧)を低減し得るソリッドステートリレーを提供する
ことができる。
によれば、第1の発光素子および電界効果トランジスタ
によるフォト電界効果トランジスタカプラと、第2の発
光素子および第1の半導体制御整流素子による零クロス
機能付きフォトカプラとを、メインの出力素子となる第
2の半導体制御整流素子に対して並列接続して、フォト
電界効果トランジスタカプラまたは零クロス機能付きフ
ォトカプラのいずれかに基づいて第2の半導体制御整流
素子をトリガするように構成し、第1の発光素子の発光
開始タイミングが第2の発光素子の発光開始タイミング
よりも遅く、第1の発光素子の発光終了タイミングが第
2の発光素子の発光終了タイミングよりも早くなるよう
に、或いは、第1の発光素子が作動する第1の電圧レベ
ルが、第2の発光素子が作動する第2の電圧レベルより
も高くなるようにして、フォト電界効果トランジスタカ
プラと零クロス機能付きフォトカプラの動作タイミング
が異なるように設定制御することとしたので、電界効果
トランジスタは出力が抵抗分であることから、電流制限
用抵抗を不要とすることができ、また、第2の半導体制
御整流素子のオン制御電流以下の負荷電流についても制
御可能であり、さらに、電界効果トランジスタのオン電
圧が微小なオン制御電流に支配されて低い値となること
から、第2の半導体制御整流素子がオン制御されるまで
の電圧を低くすることができ、EMIノイズ(雑音端子
電圧)を低減し得るソリッドステートリレーを提供する
ことができる。
【図1】本発明の一実施形態に係るソリッドステートリ
レーの構成図である。
レーの構成図である。
【図2】実施形態のソリッドステートリレーの動作を説
明するタイミングチャートであり、図2(a)はスイッ
チ202のオン/オフ動作の説明図、図2(b)はコン
デンサ112の端子間電圧VCの電圧波形図、図2
(c)はフォト電界効果トランジスタ130のオン/オ
フ動作の説明図、図2(d)はフォトトライアック11
7のオン/オフ動作の説明図、図2(e)は負荷電流の
電流波形図、図2(f)は負荷端子103,104間の
電圧VTの電圧波形図である。
明するタイミングチャートであり、図2(a)はスイッ
チ202のオン/オフ動作の説明図、図2(b)はコン
デンサ112の端子間電圧VCの電圧波形図、図2
(c)はフォト電界効果トランジスタ130のオン/オ
フ動作の説明図、図2(d)はフォトトライアック11
7のオン/オフ動作の説明図、図2(e)は負荷電流の
電流波形図、図2(f)は負荷端子103,104間の
電圧VTの電圧波形図である。
【図3】トライアック122がトリガするまでの電圧に
ついて従来と比較する説明図であり、図3(a)は実施
形態における電圧VON、図3(b)は従来例における電
圧VON’である。
ついて従来と比較する説明図であり、図3(a)は実施
形態における電圧VON、図3(b)は従来例における電
圧VON’である。
【図4】従来のソリッドステートリレーの構成図であ
る。
る。
101,102 入力端子 103,104 負荷端子 111,113,115,123,124 抵抗 112,125 コンデンサ 114 第2発光ダイオード(第2の発光素子) 116 第1発光ダイオード(第2の発光素子) 117 フォトトライアック(第1の半導体制御整流
素子) 118,119 電界効果トランジスタ 120,121 内蔵ダイオード 122 トライアック 130 フォト電界効果トランジスタ 131 フォトトライアックカプラ 132 フォト電界効果トランジスタカプラ 201 直流電圧 202 スイッチ 203 交流電源 204 負荷 401,402 入力端子 403,407,416,420〜422 抵抗 404 第1発光ダイオード 405 受光ダイオード 406 フォトカプラ 408,409 電界効果トランジスタ 410,411 内蔵ダイオード 412 負荷 413 交流電源 414 ダイオード 415 第2発光ダイオード 417,423 コンデンサ 418 フォトトライアック 419 トライアック 424 時定数回路 425,426 負荷端子
素子) 118,119 電界効果トランジスタ 120,121 内蔵ダイオード 122 トライアック 130 フォト電界効果トランジスタ 131 フォトトライアックカプラ 132 フォト電界効果トランジスタカプラ 201 直流電圧 202 スイッチ 203 交流電源 204 負荷 401,402 入力端子 403,407,416,420〜422 抵抗 404 第1発光ダイオード 405 受光ダイオード 406 フォトカプラ 408,409 電界効果トランジスタ 410,411 内蔵ダイオード 412 負荷 413 交流電源 414 ダイオード 415 第2発光ダイオード 417,423 コンデンサ 418 フォトトライアック 419 トライアック 424 時定数回路 425,426 負荷端子
Claims (4)
- 【請求項1】 入力端子間に接続された第1の発光素子
と、 前記入力端子間に前記第1の発光素子と並列に接続され
た第2の発光素子と、 負荷端子間に接続され、前記第1の発光素子と光結合さ
れ、該第1の発光素子の作動に基づき作動する電界効果
トランジスタと、 前記負荷端子間に前記電界効果トランジスタと並列に接
続され、該電界効果トランジスタの作動に基づきスイッ
チング制御されて負荷を開閉する半導体制御整流素子
と、 前記第2の発光素子と光結合され、該第2の発光素子の
作動に基づき作動して前記半導体制御整流素子の最初の
オン動作を、負荷端子間の電圧瞬時値がゼロとなる時点
で行うよう制御するゼロクロス回路と、 を具備すること、を特徴とするソリッドステートリレ
ー。 - 【請求項2】 入力端子間に接続された第1の発光素子
と、 前記入力端子間に前記第1の発光素子と並列に接続され
た第2の発光素子と、 負荷端子間に接続され、前記第1の発光素子と光結合さ
れ、該第1の発光素子の作動に基づき作動する電界効果
トランジスタと、 前記負荷端子間に前記電界効果トランジスタと並列に接
続され、前記第2の発光素子と光結合され、該第2の発
光素子の作動に基づき作動する第1の半導体制御整流素
子と、 前記負荷端子間に前記電界効果トランジスタおよび前記
第1の半導体制御整流素子と並列に接続され、前記電界
効果トランジスタまたは前記第1の半導体制御整流素子
の作動に基づきスイッチング制御されて負荷を開閉する
第2の半導体制御整流素子と、 を具備すること、を特徴とするソリッドステートリレ
ー。 - 【請求項3】 前記第1の発光素子は、前記第2の発光
素子の発光開始タイミングよりも遅れたタイミングで発
光し、前記第2の発光素子の発光終了タイミングよりも
早いタイミングで発光を終了すること、を特徴とする請
求項1または2に記載のソリッドステートリレー。 - 【請求項4】 前記第1の発光素子が作動する第1の電
圧レベルと、前記第2の発光素子が作動する前記第1の
電圧レベルよりも低い第2の電圧レベルとを生成する電
圧制御手段、 を具備すること、を特徴とする請求項1、2または3に
記載のソリッドステートリレー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9187572A JPH1127126A (ja) | 1997-06-27 | 1997-06-27 | ソリッドステートリレー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9187572A JPH1127126A (ja) | 1997-06-27 | 1997-06-27 | ソリッドステートリレー |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1127126A true JPH1127126A (ja) | 1999-01-29 |
Family
ID=16208454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9187572A Pending JPH1127126A (ja) | 1997-06-27 | 1997-06-27 | ソリッドステートリレー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1127126A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2871627A1 (fr) * | 2004-06-10 | 2005-12-16 | Goodrich Corp | Relais a l'etat solide pour la commutation d'une alimentation en alternatif vers une charge reactive et procede pour faire fonctionner un tel relais |
JP2007003403A (ja) * | 2005-06-24 | 2007-01-11 | Hitachi Ltd | 原子力発電プラントの電磁機器制御装置 |
US7196435B2 (en) | 2003-04-03 | 2007-03-27 | Goodrich Corporation | Solid state relay and method of operating the same |
JP2007174410A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 2線式電子スイッチ |
-
1997
- 1997-06-27 JP JP9187572A patent/JPH1127126A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7196436B2 (en) | 2003-04-03 | 2007-03-27 | Goodrich Corporation | Solid state relay for switching AC power to a reactive load and method of operating the same |
US7196435B2 (en) | 2003-04-03 | 2007-03-27 | Goodrich Corporation | Solid state relay and method of operating the same |
FR2871627A1 (fr) * | 2004-06-10 | 2005-12-16 | Goodrich Corp | Relais a l'etat solide pour la commutation d'une alimentation en alternatif vers une charge reactive et procede pour faire fonctionner un tel relais |
JP2007003403A (ja) * | 2005-06-24 | 2007-01-11 | Hitachi Ltd | 原子力発電プラントの電磁機器制御装置 |
JP2007174410A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 2線式電子スイッチ |
JP4556863B2 (ja) * | 2005-12-22 | 2010-10-06 | パナソニック電工株式会社 | 2線式電子スイッチ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4745311A (en) | Solid-state relay | |
US7170762B2 (en) | Low voltage DC-DC converter | |
JP3897127B2 (ja) | 電源回路 | |
JPH07284274A (ja) | 電源回路 | |
JPH0697838B2 (ja) | インダクタ電流制御回路 | |
JP2007014193A (ja) | デュアルゲート双方向hemtをもつ効率的な突入電流制限回路 | |
CA2136476A1 (en) | Modulated snubber driver for active snubber network | |
WO1995031852A1 (fr) | Dispositif d'attaque de charge | |
JP3871345B2 (ja) | 電源回路 | |
US5065072A (en) | Power supply circuit for an arc lamp, in particular for a motor vehicle headlight | |
US7230354B2 (en) | Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
US7042692B2 (en) | Electromagnetic apparatus drive apparatus | |
KR100207767B1 (ko) | 전자석 장치의 구동회로 | |
JPH1127126A (ja) | ソリッドステートリレー | |
WO2003043166A1 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
EP0034843B1 (en) | Line interruption arrangement | |
JP2000161526A (ja) | アクチュエータ駆動装置 | |
JP3000937B2 (ja) | スイッチング電源装置 | |
JP3334754B2 (ja) | スイッチング電源装置 | |
JP2542810B2 (ja) | スイッチング制御型電源回路 | |
JPH0491624A (ja) | 電源回路 | |
JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
KR960003737Y1 (ko) | 전원제어회로 | |
JPH06106020B2 (ja) | スイッチングレギユレータ | |
JP2828521B2 (ja) | 誘導負荷の電流制御装置 |