JPH1127126A - ソリッドステートリレー - Google Patents
ソリッドステートリレーInfo
- Publication number
- JPH1127126A JPH1127126A JP9187572A JP18757297A JPH1127126A JP H1127126 A JPH1127126 A JP H1127126A JP 9187572 A JP9187572 A JP 9187572A JP 18757297 A JP18757297 A JP 18757297A JP H1127126 A JPH1127126 A JP H1127126A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light
- light emitting
- effect transistor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ＥＭＩノイズ（雑音端子電圧）を低減したソ
リッドステートリレーを提供する。 【解決手段】 第１発光ダイオード１１６および電界効
果トランジスタ１３０によるフォト電界効果トランジス
タカプラ１３２と、第２発光ダイオード１１４およびト
ライアック１１７による零クロス機能付きフォトトライ
アックカプラ１３１とを、メインの出力素子となるトラ
イアック１２２に対して並列接続し、互いに異なるタイ
ミングでフォト電界効果トランジスタカプラ１３２と零
クロス機能付きフォトトライアックカプラ１３１を動作
させて、トライアック１２２をトリガする。
リッドステートリレーを提供する。 【解決手段】 第１発光ダイオード１１６および電界効
果トランジスタ１３０によるフォト電界効果トランジス
タカプラ１３２と、第２発光ダイオード１１４およびト
ライアック１１７による零クロス機能付きフォトトライ
アックカプラ１３１とを、メインの出力素子となるトラ
イアック１２２に対して並列接続し、互いに異なるタイ
ミングでフォト電界効果トランジスタカプラ１３２と零
クロス機能付きフォトトライアックカプラ１３１を動作
させて、トライアック１２２をトリガする。
Description
【０００１】
【発明の属する技術分野】本発明はソリッドステートリ
レーに係り、特に、動作タイミングの異なるフォト電界
効果トランジスタカプラおよび零クロス回路を並列接続
して半導体制御整流素子をトリガさせ、ＥＭＩノイズ
（雑音端子電圧）を低減したソリッドステートリレーに
関する。
レーに係り、特に、動作タイミングの異なるフォト電界
効果トランジスタカプラおよび零クロス回路を並列接続
して半導体制御整流素子をトリガさせ、ＥＭＩノイズ
（雑音端子電圧）を低減したソリッドステートリレーに
関する。
【０００２】
【従来の技術】一般に、ソリッドステートリレーは、入
力回路と出力回路とをフォトカプラで電気的に絶縁し、
入力回路に印加される電気信号に応じて出力回路に接続
された負荷を開閉するよう構成されている。
力回路と出力回路とをフォトカプラで電気的に絶縁し、
入力回路に印加される電気信号に応じて出力回路に接続
された負荷を開閉するよう構成されている。
【０００３】このようなソリッドステートリレーにおい
て、負荷開閉用の素子としては、従来からトライアック
等の半導体制御整流素子が用いられているが、最近で
は、電界効果トランジスタが使用されるようになってき
ている。
て、負荷開閉用の素子としては、従来からトライアック
等の半導体制御整流素子が用いられているが、最近で
は、電界効果トランジスタが使用されるようになってき
ている。
【０００４】例えば、特公平８−２５０３４１７号公報
には、電源電圧のピーク付近で入力信号がオフしても逆
起電力が発生せず、素子の破壊やノイズの発生の少ない
ソリッドステートリレーが提案されている。
には、電源電圧のピーク付近で入力信号がオフしても逆
起電力が発生せず、素子の破壊やノイズの発生の少ない
ソリッドステートリレーが提案されている。
【０００５】この従来例のソリッドステートリレーは、
図４に示すように、入力端子４０１，４０２に直列接続
された第１発光ダイオード４０４と、第２発光ダイオー
ド４１５と、第１発光ダイオード４０４と光結合された
受光ダイオード４０５と、負荷端子４２５，４２６間に
接続され、受光ダイオード４０５の発生する起電力によ
って作動して負荷４１２を開閉する電界効果トランジス
タ４０８，４０９と、負荷端子４２５，４２６間に電界
効果トランジスタ４０８，４０９と並列接続され、第２
発光ダイオード４１５の作動に基づいてオン／オフ制御
される半導体制御整流素子としてのトライアック４１８
と、第２発光ダイオード４１５と並列接続された時定数
回路４２４とを備えた構成である。
図４に示すように、入力端子４０１，４０２に直列接続
された第１発光ダイオード４０４と、第２発光ダイオー
ド４１５と、第１発光ダイオード４０４と光結合された
受光ダイオード４０５と、負荷端子４２５，４２６間に
接続され、受光ダイオード４０５の発生する起電力によ
って作動して負荷４１２を開閉する電界効果トランジス
タ４０８，４０９と、負荷端子４２５，４２６間に電界
効果トランジスタ４０８，４０９と並列接続され、第２
発光ダイオード４１５の作動に基づいてオン／オフ制御
される半導体制御整流素子としてのトライアック４１８
と、第２発光ダイオード４１５と並列接続された時定数
回路４２４とを備えた構成である。
【０００６】この従来のソリッドステートリレーでは、
入力信号が無くなって電界効果トランジスタ４０８，４
０９がオフとなっても、時定数回路４２４の放電電流に
よって第２発光ダイオード４１５が発光状態を維持する
ので、フォトトライアック４１８がオンとなり、負荷電
流がゼロになるまでこのオン状態が継続する。これによ
り、たとえ電源電圧４１３のピーク付近で入力信号がオ
フしたとしても、負荷電流は急激にオフとはならないか
ら、逆起電力の発生が抑制され、素子の破壊やノイズの
発生を防止し得るものである。
入力信号が無くなって電界効果トランジスタ４０８，４
０９がオフとなっても、時定数回路４２４の放電電流に
よって第２発光ダイオード４１５が発光状態を維持する
ので、フォトトライアック４１８がオンとなり、負荷電
流がゼロになるまでこのオン状態が継続する。これによ
り、たとえ電源電圧４１３のピーク付近で入力信号がオ
フしたとしても、負荷電流は急激にオフとはならないか
ら、逆起電力の発生が抑制され、素子の破壊やノイズの
発生を防止し得るものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のソリッドステートリレーにあっては、光結合した電
界効果トランジスタ４０８，４０９によって半導体制御
整流素子（フォトトライアック４１８）をトリガさせ、
半導体制御整流素子（フォトトライアック４１８）がオ
ン状態にあるときに電界効果トランジスタ４０８，４０
９を出力素子としているため、負荷電流の値をＩ、電界
効果トランジスタ４０８，４０９のオン抵抗ＲDS(ON)の
値をＲとしたとき、電力損失Ｐは、Ｐ＝Ｉ２×Ｒ［Ｗ］
となることから、出力電圧および電流が大きい場合に
は、出力の電力損失が大きくなり、結果としてＥＭＩノ
イズ（雑音端子電圧）が高くなるという問題点がある。
来のソリッドステートリレーにあっては、光結合した電
界効果トランジスタ４０８，４０９によって半導体制御
整流素子（フォトトライアック４１８）をトリガさせ、
半導体制御整流素子（フォトトライアック４１８）がオ
ン状態にあるときに電界効果トランジスタ４０８，４０
９を出力素子としているため、負荷電流の値をＩ、電界
効果トランジスタ４０８，４０９のオン抵抗ＲDS(ON)の
値をＲとしたとき、電力損失Ｐは、Ｐ＝Ｉ２×Ｒ［Ｗ］
となることから、出力電圧および電流が大きい場合に
は、出力の電力損失が大きくなり、結果としてＥＭＩノ
イズ（雑音端子電圧）が高くなるという問題点がある。
【０００８】この発明は、このような従来の問題点に着
目してなされたもので、その目的とするところは、動作
タイミングの異なるフォト電界効果トランジスタカプラ
および零クロス機能付きフォトトライアックカプラを並
列接続して半導体制御整流素子をトリガさせ、ＥＭＩノ
イズ（雑音端子電圧）を低減したソリッドステートリレ
ーを提供することにある。
目してなされたもので、その目的とするところは、動作
タイミングの異なるフォト電界効果トランジスタカプラ
および零クロス機能付きフォトトライアックカプラを並
列接続して半導体制御整流素子をトリガさせ、ＥＭＩノ
イズ（雑音端子電圧）を低減したソリッドステートリレ
ーを提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本出願の請求項１に記載の発明は、入力端子間に接
続された第１の発光素子と、前記入力端子間に前記第１
の発光素子と並列に接続された第２の発光素子と、負荷
端子間に接続され、前記第１の発光素子と光結合され、
該第１の発光素子の作動に基づき作動する電界効果トラ
ンジスタと、前記負荷端子間に前記電界効果トランジス
タと並列に接続され、該電界効果トランジスタの作動に
基づきスイッチング制御されて負荷を開閉する半導体制
御整流素子と、前記第２の発光素子と光結合され、該第
２の発光素子の作動に基づき作動して前記半導体制御整
流素子の最初のオン動作を、負荷端子間の電圧瞬時値が
ゼロとなる時点で行うよう制御するゼロクロス回路とを
具備することを特徴とするソリッドステートリレーにあ
る。
に、本出願の請求項１に記載の発明は、入力端子間に接
続された第１の発光素子と、前記入力端子間に前記第１
の発光素子と並列に接続された第２の発光素子と、負荷
端子間に接続され、前記第１の発光素子と光結合され、
該第１の発光素子の作動に基づき作動する電界効果トラ
ンジスタと、前記負荷端子間に前記電界効果トランジス
タと並列に接続され、該電界効果トランジスタの作動に
基づきスイッチング制御されて負荷を開閉する半導体制
御整流素子と、前記第２の発光素子と光結合され、該第
２の発光素子の作動に基づき作動して前記半導体制御整
流素子の最初のオン動作を、負荷端子間の電圧瞬時値が
ゼロとなる時点で行うよう制御するゼロクロス回路とを
具備することを特徴とするソリッドステートリレーにあ
る。
【００１０】また、本出願の請求項２に記載の発明は、
入力端子間に接続された第１の発光素子と、前記入力端
子間に前記第１の発光素子と並列に接続された第２の発
光素子と、負荷端子間に接続され、前記第１の発光素子
と光結合され、該第１の発光素子の作動に基づき作動す
る電界効果トランジスタと、前記負荷端子間に前記電界
効果トランジスタと並列に接続され、前記第２の発光素
子と光結合され、該第２の発光素子の作動に基づき作動
する第１の半導体制御整流素子と、前記負荷端子間に前
記電界効果トランジスタおよび前記第１の半導体制御整
流素子と並列に接続され、前記電界効果トランジスタま
たは前記第１の半導体制御整流素子の作動に基づきスイ
ッチング制御されて負荷を開閉する第２の半導体制御整
流素子とを具備することを特徴とするソリッドステート
リレーにある。
入力端子間に接続された第１の発光素子と、前記入力端
子間に前記第１の発光素子と並列に接続された第２の発
光素子と、負荷端子間に接続され、前記第１の発光素子
と光結合され、該第１の発光素子の作動に基づき作動す
る電界効果トランジスタと、前記負荷端子間に前記電界
効果トランジスタと並列に接続され、前記第２の発光素
子と光結合され、該第２の発光素子の作動に基づき作動
する第１の半導体制御整流素子と、前記負荷端子間に前
記電界効果トランジスタおよび前記第１の半導体制御整
流素子と並列に接続され、前記電界効果トランジスタま
たは前記第１の半導体制御整流素子の作動に基づきスイ
ッチング制御されて負荷を開閉する第２の半導体制御整
流素子とを具備することを特徴とするソリッドステート
リレーにある。
【００１１】また、本出願の請求項３に記載の発明は、
前記第１の発光素子は、前記第２の発光素子の発光開始
タイミングよりも遅れたタイミングで発光し、前記第２
の発光素子の発光終了タイミングよりも早いタイミング
で発光を終了すること、を特徴とする請求項１または２
に記載のソリッドステートリレーにある。
前記第１の発光素子は、前記第２の発光素子の発光開始
タイミングよりも遅れたタイミングで発光し、前記第２
の発光素子の発光終了タイミングよりも早いタイミング
で発光を終了すること、を特徴とする請求項１または２
に記載のソリッドステートリレーにある。
【００１２】さらに、本出願の請求項４に記載の発明
は、前記第１の発光素子が作動する第１の電圧レベル
と、前記第２の発光素子が作動する前記第１の電圧レベ
ルよりも低い第２の電圧レベルとを生成する電圧制御手
段を具備することを特徴とする請求項１、２または３に
記載のソリッドステートリレーにある。
は、前記第１の発光素子が作動する第１の電圧レベル
と、前記第２の発光素子が作動する前記第１の電圧レベ
ルよりも低い第２の電圧レベルとを生成する電圧制御手
段を具備することを特徴とする請求項１、２または３に
記載のソリッドステートリレーにある。
【００１３】そして、本発明によれば、第１の発光素子
および電界効果トランジスタによるフォト電界効果トラ
ンジスタカプラと、第２の発光素子および第１の半導体
制御整流素子による零クロス機能付きフォトカプラと
を、メインの出力素子となる第２の半導体制御整流素子
に対して並列接続して、フォト電界効果トランジスタカ
プラまたは零クロス機能付きフォトカプラのいずれかに
基づいて第２の半導体制御整流素子をトリガするように
構成し、第１の発光素子の発光開始タイミングが第２の
発光素子の発光開始タイミングよりも遅く、第１の発光
素子の発光終了タイミングが第２の発光素子の発光終了
タイミングよりも早くなるように、或いは、第１の発光
素子が作動する第１の電圧レベルが、第２の発光素子が
作動する第２の電圧レベルよりも高くなるようにして、
フォト電界効果トランジスタカプラと零クロス機能付き
フォトカプラの動作タイミングが異なるように設定制御
することとしている。
および電界効果トランジスタによるフォト電界効果トラ
ンジスタカプラと、第２の発光素子および第１の半導体
制御整流素子による零クロス機能付きフォトカプラと
を、メインの出力素子となる第２の半導体制御整流素子
に対して並列接続して、フォト電界効果トランジスタカ
プラまたは零クロス機能付きフォトカプラのいずれかに
基づいて第２の半導体制御整流素子をトリガするように
構成し、第１の発光素子の発光開始タイミングが第２の
発光素子の発光開始タイミングよりも遅く、第１の発光
素子の発光終了タイミングが第２の発光素子の発光終了
タイミングよりも早くなるように、或いは、第１の発光
素子が作動する第１の電圧レベルが、第２の発光素子が
作動する第２の電圧レベルよりも高くなるようにして、
フォト電界効果トランジスタカプラと零クロス機能付き
フォトカプラの動作タイミングが異なるように設定制御
することとしている。
【００１４】これにより、電界効果トランジスタは出力
が抵抗分であることから、電流制限用抵抗を不要とする
ことができ、また、第２の半導体制御整流素子のオン制
御電流以下の負荷電流についても制御可能であり、さら
に、電界効果トランジスタのオン電圧が微小なオン制御
電流に支配されて低い値となることから、第２の半導体
制御整流素子がオン制御されるまでの電圧を低くするこ
とができ、ＥＭＩノイズ（雑音端子電圧）を低減するこ
とが可能となる。
が抵抗分であることから、電流制限用抵抗を不要とする
ことができ、また、第２の半導体制御整流素子のオン制
御電流以下の負荷電流についても制御可能であり、さら
に、電界効果トランジスタのオン電圧が微小なオン制御
電流に支配されて低い値となることから、第２の半導体
制御整流素子がオン制御されるまでの電圧を低くするこ
とができ、ＥＭＩノイズ（雑音端子電圧）を低減するこ
とが可能となる。
【００１５】
【発明の実施の形態】以下、本発明のソリッドステート
リレーの実施の形態について、図面を参照して詳細に説
明する。図１は本発明の一実施形態に係るソリッドステ
ートリレーの構成図である。
リレーの実施の形態について、図面を参照して詳細に説
明する。図１は本発明の一実施形態に係るソリッドステ
ートリレーの構成図である。
【００１６】図１に示されるように、本実施形態のソリ
ッドステートリレーは、入力回路、電圧制御手段、第１
発光ダイオード１１６、第２発光ダイオード１１４、フ
ォト電界効果トランジスタ１３０、フォトトライアック
１１７、トライアック１２２、抵抗１２３、およびサー
ジ吸収回路を備えて構成され、入力端子１０１，１０２
側に直流電圧２０１およびスイッチ２０２を、負荷端子
１０３，１０４側に交流電源２０３および負荷２０４が
接続された構成となっている。
ッドステートリレーは、入力回路、電圧制御手段、第１
発光ダイオード１１６、第２発光ダイオード１１４、フ
ォト電界効果トランジスタ１３０、フォトトライアック
１１７、トライアック１２２、抵抗１２３、およびサー
ジ吸収回路を備えて構成され、入力端子１０１，１０２
側に直流電圧２０１およびスイッチ２０２を、負荷端子
１０３，１０４側に交流電源２０３および負荷２０４が
接続された構成となっている。
【００１７】入力回路は、抵抗１１１およびコンデンサ
１１２から構成され、コンデンサ１１２の端子間電圧Ｖ
Cが第１発光ダイオード１１６および第２発光ダイオー
ド１１４に供給される。
１１２から構成され、コンデンサ１１２の端子間電圧Ｖ
Cが第１発光ダイオード１１６および第２発光ダイオー
ド１１４に供給される。
【００１８】第１発光ダイオード（第１の発光素子）１
１６は、電圧制御手段である抵抗１１５（抵抗値Ｒ２）
と直列接続されて、コンデンサ１１２の端子間電圧ＶC
の供給を受け、しきい値Ｖth1の電圧レベル（第２電圧
レベル）で発光動作する。
１６は、電圧制御手段である抵抗１１５（抵抗値Ｒ２）
と直列接続されて、コンデンサ１１２の端子間電圧ＶC
の供給を受け、しきい値Ｖth1の電圧レベル（第２電圧
レベル）で発光動作する。
【００１９】また、第２発光ダイオード（第２の発光素
子）１１４は、電圧制御手段である抵抗１１３（抵抗値
Ｒ１）と直列接続されて、コンデンサ１１２の端子間電
圧ＶCの供給を受け、しきい値Ｖth2（Ｖth2＜Ｖth1）の
電圧レベル（第１電圧レベル）で発光動作する。尚、第
１発光ダイオード１１６および抵抗１１５の直列接続回
路と第２発光ダイオード１１４および抵抗１１３の直列
接続回路とが並列接続されている。
子）１１４は、電圧制御手段である抵抗１１３（抵抗値
Ｒ１）と直列接続されて、コンデンサ１１２の端子間電
圧ＶCの供給を受け、しきい値Ｖth2（Ｖth2＜Ｖth1）の
電圧レベル（第１電圧レベル）で発光動作する。尚、第
１発光ダイオード１１６および抵抗１１５の直列接続回
路と第２発光ダイオード１１４および抵抗１１３の直列
接続回路とが並列接続されている。
【００２０】フォト電界効果トランジスタ１３０は、負
荷端子１０３，１０４間に接続され、第１発光ダイオー
ド１１６と光結合され、該第１発光ダイオード１１６の
作動に基づき作動する。すなわち、第１発光ダイオード
１１６およびフォト電界効果トランジスタ１３０は、フ
ォト電界効果トランジスタカプラ１３２を形成してい
る。また、フォト電界効果トランジスタ１３０は、電界
効果トランジスタ１１８および１１９を直列接続した構
成であり、共通接続のゲート電極が第１発光ダイオード
１１６の発光によって駆動される。尚、電界効果トラン
ジスタ１１８および１１９のソース−ドレイン間には内
蔵ダイオード１２０および１２１が接続されている。
荷端子１０３，１０４間に接続され、第１発光ダイオー
ド１１６と光結合され、該第１発光ダイオード１１６の
作動に基づき作動する。すなわち、第１発光ダイオード
１１６およびフォト電界効果トランジスタ１３０は、フ
ォト電界効果トランジスタカプラ１３２を形成してい
る。また、フォト電界効果トランジスタ１３０は、電界
効果トランジスタ１１８および１１９を直列接続した構
成であり、共通接続のゲート電極が第１発光ダイオード
１１６の発光によって駆動される。尚、電界効果トラン
ジスタ１１８および１１９のソース−ドレイン間には内
蔵ダイオード１２０および１２１が接続されている。
【００２１】また、フォトトライアック（第１の半導体
制御整流素子）１１７は、負荷端子１０３，１０４間に
フォト電界効果トランジスタ１３０と並列接続され、第
２発光ダイオード１１４と光結合され、該第２発光素ダ
イオード１１４の作動に基づき作動する。すなわち、第
２発光ダイオード１１４およびフォトトライアック１１
７は、フォトトライアックカプラ１３１を形成してい
る。尚、フォトトライアック１１７は、トライアック１
２２の最初のオン動作を、負荷端子１０３，１０４間の
電圧瞬時値がゼロとなる時点で行うよう制御するゼロク
ロス回路として機能する。
制御整流素子）１１７は、負荷端子１０３，１０４間に
フォト電界効果トランジスタ１３０と並列接続され、第
２発光ダイオード１１４と光結合され、該第２発光素ダ
イオード１１４の作動に基づき作動する。すなわち、第
２発光ダイオード１１４およびフォトトライアック１１
７は、フォトトライアックカプラ１３１を形成してい
る。尚、フォトトライアック１１７は、トライアック１
２２の最初のオン動作を、負荷端子１０３，１０４間の
電圧瞬時値がゼロとなる時点で行うよう制御するゼロク
ロス回路として機能する。
【００２２】また、トライアック（第２の半導体制御整
流素子）１２２は、負荷端子１０３，１０４間にフォト
電界効果トランジスタ１３０およびフォトトライアック
１１７と並列接続され、該フォト電界効果トランジスタ
１３０またはフォトトライアック１１７の作動に基づき
スイッチング制御されて負荷２０４を開閉する。また、
トライアック１２２のゲートと主電極間には抵抗１２３
が接続されている。
流素子）１２２は、負荷端子１０３，１０４間にフォト
電界効果トランジスタ１３０およびフォトトライアック
１１７と並列接続され、該フォト電界効果トランジスタ
１３０またはフォトトライアック１１７の作動に基づき
スイッチング制御されて負荷２０４を開閉する。また、
トライアック１２２のゲートと主電極間には抵抗１２３
が接続されている。
【００２３】さらに、サージ吸収回路は、抵抗１２４お
よびコンデンサ１２５の直列接続で構成され、負荷端子
１０３，１０４間に接続され、負荷２０４が誘導負荷の
場合のターン・オフ時に発生する過渡電圧（サージ）を
吸収するものである。
よびコンデンサ１２５の直列接続で構成され、負荷端子
１０３，１０４間に接続され、負荷２０４が誘導負荷の
場合のターン・オフ時に発生する過渡電圧（サージ）を
吸収するものである。
【００２４】次に、本実施形態のソリッドステートリレ
ーの動作について、図２に示すタイミングチャートを参
照しながら、以下詳細に説明する。尚、図２（ａ）はス
イッチ２０２のオン／オフ動作の説明図、図２（ｂ）は
コンデンサ１１２の端子間電圧ＶCの電圧波形図、図２
（ｃ）はフォト電界効果トランジスタ１３０のオン／オ
フ動作の説明図、図２（ｄ）はフォトトライアック１１
７のオン／オフ動作の説明図、図２（ｅ）は負荷電流の
電流波形図、図２（ｆ）は負荷端子１０３，１０４間の
電圧ＶTの電圧波形図である。
ーの動作について、図２に示すタイミングチャートを参
照しながら、以下詳細に説明する。尚、図２（ａ）はス
イッチ２０２のオン／オフ動作の説明図、図２（ｂ）は
コンデンサ１１２の端子間電圧ＶCの電圧波形図、図２
（ｃ）はフォト電界効果トランジスタ１３０のオン／オ
フ動作の説明図、図２（ｄ）はフォトトライアック１１
７のオン／オフ動作の説明図、図２（ｅ）は負荷電流の
電流波形図、図２（ｆ）は負荷端子１０３，１０４間の
電圧ＶTの電圧波形図である。
【００２５】まず、スイッチ２０２によって第１発光ダ
イオード１１６および第２発光ダイオード１１４に電圧
が供給されないときには、これら発光ダイオード１１
６，１１４は発光しないので、フォト電界効果トランジ
スタ１３０およびフォトトライアック１１７は共にオン
動作せず、トライアック１２２もオフ状態であるから負
荷２０４への通電は行われない。
イオード１１６および第２発光ダイオード１１４に電圧
が供給されないときには、これら発光ダイオード１１
６，１１４は発光しないので、フォト電界効果トランジ
スタ１３０およびフォトトライアック１１７は共にオン
動作せず、トライアック１２２もオフ状態であるから負
荷２０４への通電は行われない。
【００２６】次に、図２（ａ）に示す如く、スイッチ２
０２が時刻Ｔｎでオン状態となった時には、入力回路に
電圧供給がなされて、図２（ｂ）に示す如く、ＣＲの時
定数でコンデンサ１１２の端子間電圧ＶCが充電されて
いく。
０２が時刻Ｔｎでオン状態となった時には、入力回路に
電圧供給がなされて、図２（ｂ）に示す如く、ＣＲの時
定数でコンデンサ１１２の端子間電圧ＶCが充電されて
いく。
【００２７】ここで、本実施例においては、図２（ｃ）
および（ｄ）に示すように、第１発光ダイオード１１６
が、第２発光ダイオード１１４の発光開始タイミングＴ
１よりも遅れたタイミングＴ２で発光し、第２発光ダイ
オード１１４の発光終了タイミングＴ４よりも早いタイ
ミングＴ３で発光を終了するところに特徴がある。
および（ｄ）に示すように、第１発光ダイオード１１６
が、第２発光ダイオード１１４の発光開始タイミングＴ
１よりも遅れたタイミングＴ２で発光し、第２発光ダイ
オード１１４の発光終了タイミングＴ４よりも早いタイ
ミングＴ３で発光を終了するところに特徴がある。
【００２８】すなわち、図２（ｂ）において、第１発光
ダイオード１１６が発光するしきい値Ｖth1（第１電圧
レベル）は、第２発光ダイオード１１４が発光するしき
い値Ｖth2（第２の電圧レベル）よりも高い値となるよ
うに設定されている。尚、このしきい値Ｖth1およびＶt
h2の設定は、第１発光ダイオード１１６および第２発光
ダイオード１１４の動作感度の差および抵抗１１５の値
（Ｒ２）および抵抗１１４の値（Ｒ１）を調整すること
により行われる。
ダイオード１１６が発光するしきい値Ｖth1（第１電圧
レベル）は、第２発光ダイオード１１４が発光するしき
い値Ｖth2（第２の電圧レベル）よりも高い値となるよ
うに設定されている。尚、このしきい値Ｖth1およびＶt
h2の設定は、第１発光ダイオード１１６および第２発光
ダイオード１１４の動作感度の差および抵抗１１５の値
（Ｒ２）および抵抗１１４の値（Ｒ１）を調整すること
により行われる。
【００２９】したがって、タイミングＴ１で第２発光ダ
イオード１１４の発光が開始されると、該発光はフォト
トライアックカプラ１３１を介してフォトトライアック
１１７に伝達されて、フォトトライアック１１７がオン
状態となる。これによってトライアック１２２もターン
・オン動作して、図２（ｅ）に示すように負荷電流Ｉが
流れ、また図２（ｆ）に示すように、負荷電圧ＶTとし
てトライアック１２２のオン電圧ＶTMを持つようにな
る。
イオード１１４の発光が開始されると、該発光はフォト
トライアックカプラ１３１を介してフォトトライアック
１１７に伝達されて、フォトトライアック１１７がオン
状態となる。これによってトライアック１２２もターン
・オン動作して、図２（ｅ）に示すように負荷電流Ｉが
流れ、また図２（ｆ）に示すように、負荷電圧ＶTとし
てトライアック１２２のオン電圧ＶTMを持つようにな
る。
【００３０】次に、タイミングＴ２で第１発光ダイオー
ド１１６の発光が開始されると、該発光はフォト電界効
果トランジスタカプラ１３２を介してフォト電界効果ト
ランジスタ１３０に伝達されて、フォト電界効果トラン
ジスタ１３０がオン状態となる。尚、フォト電界効果ト
ランジスタ１３０のオン抵抗ＲONは、フォトトライアッ
ク１１７のオン抵抗よりも低い値をもつので、タイミン
グＴ２以降は、トライアック１２２を点弧制御するゲー
トトリガ電流ＩGはフォト電界効果トランジスタ１３０
に流れ、トライアック１１３がトリガするまでの電圧
は、フォト電界効果トランジスタ１３０のオン電圧（Ｒ
ON×ＩG）に影響されることとなる。
ド１１６の発光が開始されると、該発光はフォト電界効
果トランジスタカプラ１３２を介してフォト電界効果ト
ランジスタ１３０に伝達されて、フォト電界効果トラン
ジスタ１３０がオン状態となる。尚、フォト電界効果ト
ランジスタ１３０のオン抵抗ＲONは、フォトトライアッ
ク１１７のオン抵抗よりも低い値をもつので、タイミン
グＴ２以降は、トライアック１２２を点弧制御するゲー
トトリガ電流ＩGはフォト電界効果トランジスタ１３０
に流れ、トライアック１１３がトリガするまでの電圧
は、フォト電界効果トランジスタ１３０のオン電圧（Ｒ
ON×ＩG）に影響されることとなる。
【００３１】次に、図２（ａ）に示す如く、スイッチ２
０２が時刻Ｔｆでオフ状態となった時には、入力回路へ
の電圧供給が遮断されて、コンデンサ１１２に蓄積され
た電荷が放電して、端子間電圧ＶCは低下していく。
０２が時刻Ｔｆでオフ状態となった時には、入力回路へ
の電圧供給が遮断されて、コンデンサ１１２に蓄積され
た電荷が放電して、端子間電圧ＶCは低下していく。
【００３２】コンデンサ１１２端子間電圧ＶCが低下し
ていき、タイミングＴ３で第１発光ダイオード１１６の
発光しきい値Ｖth1（第１電圧レベル）以下となると、
第１発光ダイオード１１６の発光が停止され、これによ
り、フォト電界効果トランジスタ１３０はオフ状態とな
る。
ていき、タイミングＴ３で第１発光ダイオード１１６の
発光しきい値Ｖth1（第１電圧レベル）以下となると、
第１発光ダイオード１１６の発光が停止され、これによ
り、フォト電界効果トランジスタ１３０はオフ状態とな
る。
【００３３】次に、コンデンサ１１２端子間電圧ＶCが
さらに低下していくと、タイミングＴ４で第２発光ダイ
オード１１４の発光しきい値Ｖth2（第２電圧レベル）
以下となり、この時、第２発光ダイオード１１４の発光
が停止され、これにより、フォトトライアック１１７は
オフ状態となって、トライアック１２２もオフ状態とな
るので負荷２０４への通電が停止されることとなる。
さらに低下していくと、タイミングＴ４で第２発光ダイ
オード１１４の発光しきい値Ｖth2（第２電圧レベル）
以下となり、この時、第２発光ダイオード１１４の発光
が停止され、これにより、フォトトライアック１１７は
オフ状態となって、トライアック１２２もオフ状態とな
るので負荷２０４への通電が停止されることとなる。
【００３４】以上のように、本実施形態のソリッドステ
ートリレーでは、動作タイミングの異なるフォト電界効
果トランジスタカプラ１３２および零クロス機能付きフ
ォトトライアックを並列接続して、メイン出力素子であ
るトライアック１２２をトリガする構成であり、負荷２
０４への電源投入時および電源遮断時には、零クロス機
能付きフォトトライアックカプラ１１７によりトライア
ック１２２をトリガし、それ例外の通常時には、フォト
電界効果トランジスタカプラ１３２によりトライアック
１２２をトリガする。
ートリレーでは、動作タイミングの異なるフォト電界効
果トランジスタカプラ１３２および零クロス機能付きフ
ォトトライアックを並列接続して、メイン出力素子であ
るトライアック１２２をトリガする構成であり、負荷２
０４への電源投入時および電源遮断時には、零クロス機
能付きフォトトライアックカプラ１１７によりトライア
ック１２２をトリガし、それ例外の通常時には、フォト
電界効果トランジスタカプラ１３２によりトライアック
１２２をトリガする。
【００３５】これにより、通常時のトリガ動作を受け持
つフォト電界効果トランジスタ１３０は、出力が抵抗分
であることから、電流制限用抵抗４１５を具備する必要
がなく、該電流制限用抵抗４１５のゲートトリガ電流Ｉ
Gによる電圧降下によって、トライアック１１３がトリ
ガするまでの電圧ＶONが高められることがなくなる。
つフォト電界効果トランジスタ１３０は、出力が抵抗分
であることから、電流制限用抵抗４１５を具備する必要
がなく、該電流制限用抵抗４１５のゲートトリガ電流Ｉ
Gによる電圧降下によって、トライアック１１３がトリ
ガするまでの電圧ＶONが高められることがなくなる。
【００３６】また、フォト電界効果トランジスタ１３０
自体のオン電圧ＶTMは、オン抵抗をＲON、ゲートトリガ
電流をＩGとしたときに、（ＲON×ＩG）で表される。こ
こで、オン抵抗ＲONは数［Ω］と高い値を持つがゲート
トリガ電流ＩGは数十［ｍＡ］で微小であることから、
フォト電界効果トランジスタ１３０自体のオン電圧ＶTM
は低い値となる。
自体のオン電圧ＶTMは、オン抵抗をＲON、ゲートトリガ
電流をＩGとしたときに、（ＲON×ＩG）で表される。こ
こで、オン抵抗ＲONは数［Ω］と高い値を持つがゲート
トリガ電流ＩGは数十［ｍＡ］で微小であることから、
フォト電界効果トランジスタ１３０自体のオン電圧ＶTM
は低い値となる。
【００３７】したがって、ソリッドステートリレーにお
けるメイン出力素子であるトライアック１２２がトリガ
するまでの電圧ＶONは、通常時のトリガ動作では、フォ
ト電界効果トランジスタ１３０のオン電圧ＶTM（ＲON×
ＩG）とゲートトリガ電圧ＶGTの和で決定される（図２
（ｆ）参照）ので、該電圧ＶONを低くすることができ、
ＥＭＩノイズ（雑音端子電圧）を低減することが可能と
なる。
けるメイン出力素子であるトライアック１２２がトリガ
するまでの電圧ＶONは、通常時のトリガ動作では、フォ
ト電界効果トランジスタ１３０のオン電圧ＶTM（ＲON×
ＩG）とゲートトリガ電圧ＶGTの和で決定される（図２
（ｆ）参照）ので、該電圧ＶONを低くすることができ、
ＥＭＩノイズ（雑音端子電圧）を低減することが可能と
なる。
【００３８】参考として、図３には、トライアック１２
２がトリガするまでの電圧ＶONについて従来との比較を
示す。図３（ａ）は本実施形態における電圧ＶON、図３
（ｂ）は従来例における電圧ＶON’である。ここで、具
体的な測定値を示せば、従来例における電圧ＶON’が
３．０４［Ｖ］であったのに対して、本実施形態におけ
る電圧ＶONは１．２０［Ｖ］となった。トライアック１
２２のオン電圧ＶTMが０．７［Ｖ］程度であることか
ら、本実施形態によりＥＭＩノイズ（雑音端子電圧）を
無視可能な程度まで低減されたことが実証された。
２がトリガするまでの電圧ＶONについて従来との比較を
示す。図３（ａ）は本実施形態における電圧ＶON、図３
（ｂ）は従来例における電圧ＶON’である。ここで、具
体的な測定値を示せば、従来例における電圧ＶON’が
３．０４［Ｖ］であったのに対して、本実施形態におけ
る電圧ＶONは１．２０［Ｖ］となった。トライアック１
２２のオン電圧ＶTMが０．７［Ｖ］程度であることか
ら、本実施形態によりＥＭＩノイズ（雑音端子電圧）を
無視可能な程度まで低減されたことが実証された。
【００３９】さらに、フォト電界効果トランジスタ１３
０は、上述のように出力が抵抗分であることから、メイ
ン出力素子であるトライアック１２２のトリガ電流以下
の負荷電流についても制御でき、負荷２０４が微小負荷
である場合にも制御可能である。つまり、トライアック
１２２においては、ゲートトリガ電流ＩGの下限が存在
するので、トライアック１２２だけではそれ以下となる
ような微小負荷については制御不可能であるが、フォト
電界効果トランジスタ１３０のオン制御により負荷２０
４への通電経路が確保されるので、負荷２０４が微小負
荷である場合にも制御可能となる。
０は、上述のように出力が抵抗分であることから、メイ
ン出力素子であるトライアック１２２のトリガ電流以下
の負荷電流についても制御でき、負荷２０４が微小負荷
である場合にも制御可能である。つまり、トライアック
１２２においては、ゲートトリガ電流ＩGの下限が存在
するので、トライアック１２２だけではそれ以下となる
ような微小負荷については制御不可能であるが、フォト
電界効果トランジスタ１３０のオン制御により負荷２０
４への通電経路が確保されるので、負荷２０４が微小負
荷である場合にも制御可能となる。
【００４０】尚、本実施形態では、メイン出力素子（第
２の半導体制御整流素子）としてトライアック１２２を
使用したが、これを逆並列接続したサイリスタによる構
成としても良い。
２の半導体制御整流素子）としてトライアック１２２を
使用したが、これを逆並列接続したサイリスタによる構
成としても良い。
【００４１】
【発明の効果】以上の説明から明らかなように、本発明
によれば、第１の発光素子および電界効果トランジスタ
によるフォト電界効果トランジスタカプラと、第２の発
光素子および第１の半導体制御整流素子による零クロス
機能付きフォトカプラとを、メインの出力素子となる第
２の半導体制御整流素子に対して並列接続して、フォト
電界効果トランジスタカプラまたは零クロス機能付きフ
ォトカプラのいずれかに基づいて第２の半導体制御整流
素子をトリガするように構成し、第１の発光素子の発光
開始タイミングが第２の発光素子の発光開始タイミング
よりも遅く、第１の発光素子の発光終了タイミングが第
２の発光素子の発光終了タイミングよりも早くなるよう
に、或いは、第１の発光素子が作動する第１の電圧レベ
ルが、第２の発光素子が作動する第２の電圧レベルより
も高くなるようにして、フォト電界効果トランジスタカ
プラと零クロス機能付きフォトカプラの動作タイミング
が異なるように設定制御することとしたので、電界効果
トランジスタは出力が抵抗分であることから、電流制限
用抵抗を不要とすることができ、また、第２の半導体制
御整流素子のオン制御電流以下の負荷電流についても制
御可能であり、さらに、電界効果トランジスタのオン電
圧が微小なオン制御電流に支配されて低い値となること
から、第２の半導体制御整流素子がオン制御されるまで
の電圧を低くすることができ、ＥＭＩノイズ（雑音端子
電圧）を低減し得るソリッドステートリレーを提供する
ことができる。
によれば、第１の発光素子および電界効果トランジスタ
によるフォト電界効果トランジスタカプラと、第２の発
光素子および第１の半導体制御整流素子による零クロス
機能付きフォトカプラとを、メインの出力素子となる第
２の半導体制御整流素子に対して並列接続して、フォト
電界効果トランジスタカプラまたは零クロス機能付きフ
ォトカプラのいずれかに基づいて第２の半導体制御整流
素子をトリガするように構成し、第１の発光素子の発光
開始タイミングが第２の発光素子の発光開始タイミング
よりも遅く、第１の発光素子の発光終了タイミングが第
２の発光素子の発光終了タイミングよりも早くなるよう
に、或いは、第１の発光素子が作動する第１の電圧レベ
ルが、第２の発光素子が作動する第２の電圧レベルより
も高くなるようにして、フォト電界効果トランジスタカ
プラと零クロス機能付きフォトカプラの動作タイミング
が異なるように設定制御することとしたので、電界効果
トランジスタは出力が抵抗分であることから、電流制限
用抵抗を不要とすることができ、また、第２の半導体制
御整流素子のオン制御電流以下の負荷電流についても制
御可能であり、さらに、電界効果トランジスタのオン電
圧が微小なオン制御電流に支配されて低い値となること
から、第２の半導体制御整流素子がオン制御されるまで
の電圧を低くすることができ、ＥＭＩノイズ（雑音端子
電圧）を低減し得るソリッドステートリレーを提供する
ことができる。
【図１】本発明の一実施形態に係るソリッドステートリ
レーの構成図である。
レーの構成図である。
【図２】実施形態のソリッドステートリレーの動作を説
明するタイミングチャートであり、図２（ａ）はスイッ
チ２０２のオン／オフ動作の説明図、図２（ｂ）はコン
デンサ１１２の端子間電圧ＶCの電圧波形図、図２
（ｃ）はフォト電界効果トランジスタ１３０のオン／オ
フ動作の説明図、図２（ｄ）はフォトトライアック１１
７のオン／オフ動作の説明図、図２（ｅ）は負荷電流の
電流波形図、図２（ｆ）は負荷端子１０３，１０４間の
電圧ＶTの電圧波形図である。
明するタイミングチャートであり、図２（ａ）はスイッ
チ２０２のオン／オフ動作の説明図、図２（ｂ）はコン
デンサ１１２の端子間電圧ＶCの電圧波形図、図２
（ｃ）はフォト電界効果トランジスタ１３０のオン／オ
フ動作の説明図、図２（ｄ）はフォトトライアック１１
７のオン／オフ動作の説明図、図２（ｅ）は負荷電流の
電流波形図、図２（ｆ）は負荷端子１０３，１０４間の
電圧ＶTの電圧波形図である。
【図３】トライアック１２２がトリガするまでの電圧に
ついて従来と比較する説明図であり、図３（ａ）は実施
形態における電圧ＶON、図３（ｂ）は従来例における電
圧ＶON’である。
ついて従来と比較する説明図であり、図３（ａ）は実施
形態における電圧ＶON、図３（ｂ）は従来例における電
圧ＶON’である。
【図４】従来のソリッドステートリレーの構成図であ
る。
る。
１０１，１０２ 入力端子 １０３，１０４ 負荷端子 １１１，１１３，１１５，１２３，１２４ 抵抗 １１２，１２５ コンデンサ １１４ 第２発光ダイオード（第２の発光素子） １１６ 第１発光ダイオード（第２の発光素子） １１７ フォトトライアック（第１の半導体制御整流
素子） １１８，１１９ 電界効果トランジスタ １２０，１２１ 内蔵ダイオード １２２ トライアック １３０ フォト電界効果トランジスタ １３１ フォトトライアックカプラ １３２ フォト電界効果トランジスタカプラ ２０１ 直流電圧 ２０２ スイッチ ２０３ 交流電源 ２０４ 負荷 ４０１，４０２ 入力端子 ４０３，４０７，４１６，４２０〜４２２ 抵抗 ４０４ 第１発光ダイオード ４０５ 受光ダイオード ４０６ フォトカプラ ４０８，４０９ 電界効果トランジスタ ４１０，４１１ 内蔵ダイオード ４１２ 負荷 ４１３ 交流電源 ４１４ ダイオード ４１５ 第２発光ダイオード ４１７，４２３ コンデンサ ４１８ フォトトライアック ４１９ トライアック ４２４ 時定数回路 ４２５，４２６ 負荷端子
素子） １１８，１１９ 電界効果トランジスタ １２０，１２１ 内蔵ダイオード １２２ トライアック １３０ フォト電界効果トランジスタ １３１ フォトトライアックカプラ １３２ フォト電界効果トランジスタカプラ ２０１ 直流電圧 ２０２ スイッチ ２０３ 交流電源 ２０４ 負荷 ４０１，４０２ 入力端子 ４０３，４０７，４１６，４２０〜４２２ 抵抗 ４０４ 第１発光ダイオード ４０５ 受光ダイオード ４０６ フォトカプラ ４０８，４０９ 電界効果トランジスタ ４１０，４１１ 内蔵ダイオード ４１２ 負荷 ４１３ 交流電源 ４１４ ダイオード ４１５ 第２発光ダイオード ４１７，４２３ コンデンサ ４１８ フォトトライアック ４１９ トライアック ４２４ 時定数回路 ４２５，４２６ 負荷端子
Claims (4)
- 【請求項１】 入力端子間に接続された第１の発光素子
と、 前記入力端子間に前記第１の発光素子と並列に接続され
た第２の発光素子と、 負荷端子間に接続され、前記第１の発光素子と光結合さ
れ、該第１の発光素子の作動に基づき作動する電界効果
トランジスタと、 前記負荷端子間に前記電界効果トランジスタと並列に接
続され、該電界効果トランジスタの作動に基づきスイッ
チング制御されて負荷を開閉する半導体制御整流素子
と、 前記第２の発光素子と光結合され、該第２の発光素子の
作動に基づき作動して前記半導体制御整流素子の最初の
オン動作を、負荷端子間の電圧瞬時値がゼロとなる時点
で行うよう制御するゼロクロス回路と、 を具備すること、を特徴とするソリッドステートリレ
ー。 - 【請求項２】 入力端子間に接続された第１の発光素子
と、 前記入力端子間に前記第１の発光素子と並列に接続され
た第２の発光素子と、 負荷端子間に接続され、前記第１の発光素子と光結合さ
れ、該第１の発光素子の作動に基づき作動する電界効果
トランジスタと、 前記負荷端子間に前記電界効果トランジスタと並列に接
続され、前記第２の発光素子と光結合され、該第２の発
光素子の作動に基づき作動する第１の半導体制御整流素
子と、 前記負荷端子間に前記電界効果トランジスタおよび前記
第１の半導体制御整流素子と並列に接続され、前記電界
効果トランジスタまたは前記第１の半導体制御整流素子
の作動に基づきスイッチング制御されて負荷を開閉する
第２の半導体制御整流素子と、 を具備すること、を特徴とするソリッドステートリレ
ー。 - 【請求項３】 前記第１の発光素子は、前記第２の発光
素子の発光開始タイミングよりも遅れたタイミングで発
光し、前記第２の発光素子の発光終了タイミングよりも
早いタイミングで発光を終了すること、を特徴とする請
求項１または２に記載のソリッドステートリレー。 - 【請求項４】 前記第１の発光素子が作動する第１の電
圧レベルと、前記第２の発光素子が作動する前記第１の
電圧レベルよりも低い第２の電圧レベルとを生成する電
圧制御手段、 を具備すること、を特徴とする請求項１、２または３に
記載のソリッドステートリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187572A JPH1127126A (ja) | 1997-06-27 | 1997-06-27 | ソリッドステートリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187572A JPH1127126A (ja) | 1997-06-27 | 1997-06-27 | ソリッドステートリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1127126A true JPH1127126A (ja) | 1999-01-29 |
Family
ID=16208454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9187572A Pending JPH1127126A (ja) | 1997-06-27 | 1997-06-27 | ソリッドステートリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1127126A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2871627A1 (fr) * | 2004-06-10 | 2005-12-16 | Goodrich Corp | Relais a l'etat solide pour la commutation d'une alimentation en alternatif vers une charge reactive et procede pour faire fonctionner un tel relais |
| JP2007003403A (ja) * | 2005-06-24 | 2007-01-11 | Hitachi Ltd | 原子力発電プラントの電磁機器制御装置 |
| US7196435B2 (en) | 2003-04-03 | 2007-03-27 | Goodrich Corporation | Solid state relay and method of operating the same |
| JP2007174410A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | ２線式電子スイッチ |
-
1997
- 1997-06-27 JP JP9187572A patent/JPH1127126A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196436B2 (en) | 2003-04-03 | 2007-03-27 | Goodrich Corporation | Solid state relay for switching AC power to a reactive load and method of operating the same |
| US7196435B2 (en) | 2003-04-03 | 2007-03-27 | Goodrich Corporation | Solid state relay and method of operating the same |
| FR2871627A1 (fr) * | 2004-06-10 | 2005-12-16 | Goodrich Corp | Relais a l'etat solide pour la commutation d'une alimentation en alternatif vers une charge reactive et procede pour faire fonctionner un tel relais |
| JP2007003403A (ja) * | 2005-06-24 | 2007-01-11 | Hitachi Ltd | 原子力発電プラントの電磁機器制御装置 |
| JP2007174410A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | ２線式電子スイッチ |
| JP4556863B2 (ja) * | 2005-12-22 | 2010-10-06 | パナソニック電工株式会社 | ２線式電子スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745311A (en) | Solid-state relay | |
| US7170762B2 (en) | Low voltage DC-DC converter | |
| JP3897127B2 (ja) | 電源回路 | |
| JPH07284274A (ja) | 電源回路 | |
| JPH0697838B2 (ja) | インダクタ電流制御回路 | |
| JP2007014193A (ja) | デュアルゲート双方向ｈｅｍｔをもつ効率的な突入電流制限回路 | |
| CA2136476A1 (en) | Modulated snubber driver for active snubber network | |
| WO1995031852A1 (fr) | Dispositif d'attaque de charge | |
| JP3871345B2 (ja) | 電源回路 | |
| US5065072A (en) | Power supply circuit for an arc lamp, in particular for a motor vehicle headlight | |
| US7230354B2 (en) | Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| US7042692B2 (en) | Electromagnetic apparatus drive apparatus | |
| KR100207767B1 (ko) | 전자석 장치의 구동회로 | |
| JPH1127126A (ja) | ソリッドステートリレー | |
| WO2003043166A1 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| EP0034843B1 (en) | Line interruption arrangement | |
| JP2000161526A (ja) | アクチュエータ駆動装置 | |
| JP3000937B2 (ja) | スイッチング電源装置 | |
| JP3334754B2 (ja) | スイッチング電源装置 | |
| JP2542810B2 (ja) | スイッチング制御型電源回路 | |
| JPH0491624A (ja) | 電源回路 | |
| JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| KR960003737Y1 (ko) | 전원제어회로 | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| JP2828521B2 (ja) | 誘導負荷の電流制御装置 |