JPH08335866A - 半導体スイッチ - Google Patents
半導体スイッチInfo
- Publication number
- JPH08335866A JPH08335866A JP7139309A JP13930995A JPH08335866A JP H08335866 A JPH08335866 A JP H08335866A JP 7139309 A JP7139309 A JP 7139309A JP 13930995 A JP13930995 A JP 13930995A JP H08335866 A JPH08335866 A JP H08335866A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- fet
- output
- photodiode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 この発明は、従来と同等の構成規模でターン
オン時間又はターンオフ時間を短縮し、高速なスイッチ
ング制御を達成し得る半導体スイッチを提供することを
目的とする。 【構成】 この発明は、入力信号に応答して光信号を発
生する発光ダイオード１と、発光ダイオード１の光信号
を受光して光起電力を発生する第１及び第２のフォトダ
イオード４，５と、第２のフォトダイオードで発生した
光電流でターンオンする接合型ＦＥＴ７と、第１及び第
２のフォトダイオード４、５で発生した光電流でターン
オンする出力ＦＥＴ９を備え、入力信号にしたがって第
１及び第２の出力端子６、８間をスイッチング制御して
構成される。
オン時間又はターンオフ時間を短縮し、高速なスイッチ
ング制御を達成し得る半導体スイッチを提供することを
目的とする。 【構成】 この発明は、入力信号に応答して光信号を発
生する発光ダイオード１と、発光ダイオード１の光信号
を受光して光起電力を発生する第１及び第２のフォトダ
イオード４，５と、第２のフォトダイオードで発生した
光電流でターンオンする接合型ＦＥＴ７と、第１及び第
２のフォトダイオード４、５で発生した光電流でターン
オンする出力ＦＥＴ９を備え、入力信号にしたがって第
１及び第２の出力端子６、８間をスイッチング制御して
構成される。
Description
【０００１】
【産業上の利用分野】この発明は、受光部と電気的に絶
縁された発光部から発光された光信号により受光部のＦ
ＥＴを導通制御して、ＦＥＴのソース端子とドレイン端
子間に印加される信号をスイッチング制御する半導体ス
イッチに関する。
縁された発光部から発光された光信号により受光部のＦ
ＥＴを導通制御して、ＦＥＴのソース端子とドレイン端
子間に印加される信号をスイッチング制御する半導体ス
イッチに関する。
【０００２】
【従来の技術】この種の従来の半導体スイッチとして
は、例えば特開昭５７−１０７６３３号公報に記載され
たものが知られている。
は、例えば特開昭５７−１０７６３３号公報に記載され
たものが知られている。
【０００３】図７は上記公報に記載されている半導体ス
イッチの等価回路を示す図である。
イッチの等価回路を示す図である。
【０００４】図７に示す半導体スイッチにおいて、発光
部を構成する発光ダイオード１０１から入力信号に応答
して光信号（ｈν）が発生すると、この光信号は第１の
フォトダイオード１０２及び第２のフォトダイオード１
０３で受光され、それぞれのフォトダイオード１０２、
１０３で光起電力が発生し光電流が生じる。第２のフォ
トダイオード１０３で発生した光電流ｉ2 は、第２のフ
ォトダイオード１０３を介して接地端子に接続された接
合型ＦＥＴ１０４のゲート端子に流れ、接合型ＦＥＴ１
０４のゲート電圧は上昇し、接合型ＦＥＴ１０４はター
ンオフし、接合型ＦＥＴ１０４を介して接地端子に接続
された出力ＦＥＴ１０５のゲート端子は接地端子と非導
通状態となる。
部を構成する発光ダイオード１０１から入力信号に応答
して光信号（ｈν）が発生すると、この光信号は第１の
フォトダイオード１０２及び第２のフォトダイオード１
０３で受光され、それぞれのフォトダイオード１０２、
１０３で光起電力が発生し光電流が生じる。第２のフォ
トダイオード１０３で発生した光電流ｉ2 は、第２のフ
ォトダイオード１０３を介して接地端子に接続された接
合型ＦＥＴ１０４のゲート端子に流れ、接合型ＦＥＴ１
０４のゲート電圧は上昇し、接合型ＦＥＴ１０４はター
ンオフし、接合型ＦＥＴ１０４を介して接地端子に接続
された出力ＦＥＴ１０５のゲート端子は接地端子と非導
通状態となる。
【０００５】これと同時に、第１のフォトダイオード１
０２で発生した光電流ｉ1 は、第１のフォトダイオード
１０２を介して接地端子に接続された出力ＦＥＴ１０５
のゲート端子に流れ、出力ＦＥＴ１０５のゲート電圧は
上昇し、出力ＦＥＴ１０５はターンオンする。これによ
り、出力ＦＥＴ１０５のソース端子又はドレイン端子と
なる出力端子１０６、１０７間は導通状態となり、半導
体スイッチはＯＮ状態となる。
０２で発生した光電流ｉ1 は、第１のフォトダイオード
１０２を介して接地端子に接続された出力ＦＥＴ１０５
のゲート端子に流れ、出力ＦＥＴ１０５のゲート電圧は
上昇し、出力ＦＥＴ１０５はターンオンする。これによ
り、出力ＦＥＴ１０５のソース端子又はドレイン端子と
なる出力端子１０６、１０７間は導通状態となり、半導
体スイッチはＯＮ状態となる。
【０００６】一方、発光ダイオード１０１が非発光状態
になると、それぞれのフォトダイオード１０２、１０３
では光電流は発生せず、接合型ＦＥＴ１０４は導通状
態、出力ＦＥＴは非導通状態となる。これにより、出力
ＦＥＴ１０５のソース端子又はドレイン端子の出力端子
１０６、１０７間は非導通状態となり、半導体スイッチ
はＯＦＦ状態となる。
になると、それぞれのフォトダイオード１０２、１０３
では光電流は発生せず、接合型ＦＥＴ１０４は導通状
態、出力ＦＥＴは非導通状態となる。これにより、出力
ＦＥＴ１０５のソース端子又はドレイン端子の出力端子
１０６、１０７間は非導通状態となり、半導体スイッチ
はＯＦＦ状態となる。
【０００７】このように、電気的に絶縁された発光部と
受光部との間を伝搬する光信号で発生する光電流により
出力ＦＥＴを導通制御して、半導体スイッチをスイッチ
ング制御している。
受光部との間を伝搬する光信号で発生する光電流により
出力ＦＥＴを導通制御して、半導体スイッチをスイッチ
ング制御している。
【０００８】このように構成された半導体スイッチにお
いは、図８に示すように定義されるターンオン時間（ｔ
ON）及びターンオフ時間（ｔOFF ）は比較的長く、動作
周波数が制限され、高速なスイッチング制御が要求され
る場合には使用することができなかった。
いは、図８に示すように定義されるターンオン時間（ｔ
ON）及びターンオフ時間（ｔOFF ）は比較的長く、動作
周波数が制限され、高速なスイッチング制御が要求され
る場合には使用することができなかった。
【０００９】
【発明が解決しようとする課題】以上説明したように、
光信号を用いた従来の半導体スイッチにあっては、ター
ンオン時間及びターンオフ時間は高速なスイッチング制
御を行うには十分ではなかった。
光信号を用いた従来の半導体スイッチにあっては、ター
ンオン時間及びターンオフ時間は高速なスイッチング制
御を行うには十分ではなかった。
【００１０】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、従来と同等の
構成規模でターンオン時間又はターンオフ時間を短縮
し、高速なスイッチング制御を達成し得る半導体スイッ
チを提供することにある。
たものであり、その目的とするところは、従来と同等の
構成規模でターンオン時間又はターンオフ時間を短縮
し、高速なスイッチング制御を達成し得る半導体スイッ
チを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、入力信号に応答して光信号
を発生する発光ダイオードと、前記発光ダイオードの光
信号を受光して、光起電力を発生する第１及び第２のフ
ォトダイオードと、前記第２のフォトダイオードがゲー
ト端子とソース端子との間に接続され、ソース端子が接
地端子及び第２の出力端子に接続された接合型ＦＥＴ
（電界効果トランジスタ）と、ゲート端子が前記接合型
ＦＥＴのドレイン端子に接続されるとともに前記第１の
フォトダイオードを介して前記接合型ＦＥＴのゲート端
子に接続され、ソース端子が接地端子に接続されるとと
もに前記第２の出力端子に接続され、ドレイン端子が第
１の出力端子に接続された出力ＦＥＴとを備え、前記入
力信号にしたがって前記第１及び第２の出力端子間をス
イッチング制御して構成される。
に、請求項１記載の発明は、入力信号に応答して光信号
を発生する発光ダイオードと、前記発光ダイオードの光
信号を受光して、光起電力を発生する第１及び第２のフ
ォトダイオードと、前記第２のフォトダイオードがゲー
ト端子とソース端子との間に接続され、ソース端子が接
地端子及び第２の出力端子に接続された接合型ＦＥＴ
（電界効果トランジスタ）と、ゲート端子が前記接合型
ＦＥＴのドレイン端子に接続されるとともに前記第１の
フォトダイオードを介して前記接合型ＦＥＴのゲート端
子に接続され、ソース端子が接地端子に接続されるとと
もに前記第２の出力端子に接続され、ドレイン端子が第
１の出力端子に接続された出力ＦＥＴとを備え、前記入
力信号にしたがって前記第１及び第２の出力端子間をス
イッチング制御して構成される。
【００１２】請求項２記載の発明は、第１の入力信号に
応答して光信号を発生する第１の発光ダイオードと、第
２の入力信号に応答して光信号を発生する第２の発光ダ
イオードと、前記第１の発光ダイオードの光信号を受光
して、光起電力を発生する第１のフォトダイオードと、
前記第２の発光ダイオードの光信号を受光して、光起電
力を発生する第２のフォトダイオードと、前記第２のフ
ォトダイオードがゲート端子とソース端子との間に接続
され、ソース端子が接地端子及び第２の出力端子に接続
された接合型ＦＥＴ（電界効果トランジスタ）と、ゲー
ト端子が前記接合型ＦＥＴのドレイン端子に接続される
とともに前記第１のフォトダイオードを介して前記接合
型ＦＥＴのゲート端子に接続され、ソース端子が接地端
子に接続されるとともに前記第２の出力端子に接続さ
れ、ドレイン端子が第１の出力端子に接続された出力Ｆ
ＥＴとを備え、前記第１及び第２の入力信号にしたがっ
て前記第１及び第２の出力端子間をスイッチング制御し
て構成される。
応答して光信号を発生する第１の発光ダイオードと、第
２の入力信号に応答して光信号を発生する第２の発光ダ
イオードと、前記第１の発光ダイオードの光信号を受光
して、光起電力を発生する第１のフォトダイオードと、
前記第２の発光ダイオードの光信号を受光して、光起電
力を発生する第２のフォトダイオードと、前記第２のフ
ォトダイオードがゲート端子とソース端子との間に接続
され、ソース端子が接地端子及び第２の出力端子に接続
された接合型ＦＥＴ（電界効果トランジスタ）と、ゲー
ト端子が前記接合型ＦＥＴのドレイン端子に接続される
とともに前記第１のフォトダイオードを介して前記接合
型ＦＥＴのゲート端子に接続され、ソース端子が接地端
子に接続されるとともに前記第２の出力端子に接続さ
れ、ドレイン端子が第１の出力端子に接続された出力Ｆ
ＥＴとを備え、前記第１及び第２の入力信号にしたがっ
て前記第１及び第２の出力端子間をスイッチング制御し
て構成される。
【００１３】請求項３記載の発明は、請求項１又は２記
載の半導体スイッチにおいて、前記接合型ＦＥＴのゲー
ト端子とソース端子との間に接続された抵抗を有して構
成される。
載の半導体スイッチにおいて、前記接合型ＦＥＴのゲー
ト端子とソース端子との間に接続された抵抗を有して構
成される。
【００１４】
【作用】上記構成において、請求項１記載の発明は、第
１のフォトダイオードで発生した光起電力に加えて接合
型ＦＥＴに光電流を供給する第２のフォトダイオードで
発生した光起電力を出力ＦＥＴのゲート端子に印加し
て、出力ＦＥＴのゲート電圧を高め、ターンオン動作を
速めるようにしている。
１のフォトダイオードで発生した光起電力に加えて接合
型ＦＥＴに光電流を供給する第２のフォトダイオードで
発生した光起電力を出力ＦＥＴのゲート端子に印加し
て、出力ＦＥＴのゲート電圧を高め、ターンオン動作を
速めるようにしている。
【００１５】上記構成において、請求項２記載の発明
は、接合型ＦＥＴをターンオフさせた後第１のフォトダ
イオードで光起電力を発生させ、出力ＦＥＴをターンオ
ンさせるようにしている。
は、接合型ＦＥＴをターンオフさせた後第１のフォトダ
イオードで光起電力を発生させ、出力ＦＥＴをターンオ
ンさせるようにしている。
【００１６】上記構成において、請求項３記載の発明
は、接合型ＦＥＴのゲート電荷を放電用の抵抗を介して
放電させて接合型ＦＥＴのターンオンを速めるこよによ
り出力ＦＥＴのゲート電荷の放電を速め、出力ＦＥＴの
ターンオフを速めるようにしている。
は、接合型ＦＥＴのゲート電荷を放電用の抵抗を介して
放電させて接合型ＦＥＴのターンオンを速めるこよによ
り出力ＦＥＴのゲート電荷の放電を速め、出力ＦＥＴの
ターンオフを速めるようにしている。
【００１７】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００１８】図１は請求項１記載の発明の一実施例に係
わる半導体スイッチの構成を示す図である。
わる半導体スイッチの構成を示す図である。
【００１９】図１において、半導体スイッチは、入力端
子１、２間に与えられる入力信号に応答して光信号を発
生する発光ダイオード３と、この発光ダイオード３の光
信号を受光して、光起電力を発生する第１のフォトダイ
オード４及び第２のフォトダイオード５と、第２のフォ
トダイオード５がゲート端子とソース端子との間に接続
され、ソース端子が接地端子及び出力端子６に接続され
た接合型（ノーマリオン型）ＦＥＴ（電界効果トランジ
スタ）７と、ゲート端子が接合型ＦＥＴ７のドレイン端
子に接続されるとともに第１のフォトダイオード４を介
して接合型ＦＥＴ７のゲート端子に接続され、ソース端
子が接地端子に接続されるとともに出力端子６に接続さ
れ、ドレイン端子が出力端子８に接続されたＮチャネル
の出力ＦＥＴ９とを備えて構成されている。第１及び第
２のフォトダイオード４、５ならびに接合型ＦＥＴ７で
受光部１０が構成されている。
子１、２間に与えられる入力信号に応答して光信号を発
生する発光ダイオード３と、この発光ダイオード３の光
信号を受光して、光起電力を発生する第１のフォトダイ
オード４及び第２のフォトダイオード５と、第２のフォ
トダイオード５がゲート端子とソース端子との間に接続
され、ソース端子が接地端子及び出力端子６に接続され
た接合型（ノーマリオン型）ＦＥＴ（電界効果トランジ
スタ）７と、ゲート端子が接合型ＦＥＴ７のドレイン端
子に接続されるとともに第１のフォトダイオード４を介
して接合型ＦＥＴ７のゲート端子に接続され、ソース端
子が接地端子に接続されるとともに出力端子６に接続さ
れ、ドレイン端子が出力端子８に接続されたＮチャネル
の出力ＦＥＴ９とを備えて構成されている。第１及び第
２のフォトダイオード４、５ならびに接合型ＦＥＴ７で
受光部１０が構成されている。
【００２０】このような構成において、入力信号が入力
端子１、２に与えられていない状態では、発光ダイオー
ド３は発光せず、第１のフォトダイオード４及び第２の
フォトダイオード５は光起電力を発生せず光電流は流れ
ない。このような状態では、接合型ＦＥＴ７及び出力Ｆ
ＥＴ９のゲート電圧は接地電位となり、接合型ＦＥＴ７
は導通状態となり、出力ＦＥＴ９は非導通状態となる。
これにより、出力端子６、８間は非導通状態となり、半
導体スイッチはＯＦＦ状態となる。
端子１、２に与えられていない状態では、発光ダイオー
ド３は発光せず、第１のフォトダイオード４及び第２の
フォトダイオード５は光起電力を発生せず光電流は流れ
ない。このような状態では、接合型ＦＥＴ７及び出力Ｆ
ＥＴ９のゲート電圧は接地電位となり、接合型ＦＥＴ７
は導通状態となり、出力ＦＥＴ９は非導通状態となる。
これにより、出力端子６、８間は非導通状態となり、半
導体スイッチはＯＦＦ状態となる。
【００２１】一方、入力端子１、２に入力信号が与えら
れ、この入力信号に応答して発光ダイオード３が光信号
（ｈν）を発生すると、発生した光信号は第１のフォト
ダイオード４及び第２のフォトダイオード５で受光され
る。これにより、第１及び第２のフォトダイオード４、
５において光起電力が生じて光電流が発生する。第２の
フォトダイオード５で発生した光電流は接合型ＦＥＴ７
のゲート端子に流れ込み、接合型ＦＥＴ７のゲート電圧
が上昇する。これにより、接合型ＦＥＴ７はピンチオフ
してターンオフする。
れ、この入力信号に応答して発光ダイオード３が光信号
（ｈν）を発生すると、発生した光信号は第１のフォト
ダイオード４及び第２のフォトダイオード５で受光され
る。これにより、第１及び第２のフォトダイオード４、
５において光起電力が生じて光電流が発生する。第２の
フォトダイオード５で発生した光電流は接合型ＦＥＴ７
のゲート端子に流れ込み、接合型ＦＥＴ７のゲート電圧
が上昇する。これにより、接合型ＦＥＴ７はピンチオフ
してターンオフする。
【００２２】これと同時に、第２のフォトダイオード５
で発生した光電流は、第１のフォトダイオード４で発生
した光電流とともに出力ＦＥＴ９のゲート端子に流れ込
み、出力ＦＥＴ９のゲート電圧が上昇する。これによ
り、出力ＦＥＴ９はターンオンし、半導体スイッチはＯ
ＦＦ状態からＯＮ状態となる。
で発生した光電流は、第１のフォトダイオード４で発生
した光電流とともに出力ＦＥＴ９のゲート端子に流れ込
み、出力ＦＥＴ９のゲート電圧が上昇する。これによ
り、出力ＦＥＴ９はターンオンし、半導体スイッチはＯ
ＦＦ状態からＯＮ状態となる。
【００２３】出力ＦＥＴ９がターンオンして、半導体ス
イッチがＯＦＦ状態からＯＮ状態に移行する際に、出力
ＦＥＴ９のゲート端子には第１のフォトダイオード４で
発生した光起電力と第２のフォトダイオード５で発生し
た光起電力の双方の光起電力が印加されることになる。
すなわち、出力ＦＥＴ９のゲート電圧は第１のフォトダ
イオード４で発生した光起電力と第２のフォトダイオー
ド５で発生した光起電力の和となる。
イッチがＯＦＦ状態からＯＮ状態に移行する際に、出力
ＦＥＴ９のゲート端子には第１のフォトダイオード４で
発生した光起電力と第２のフォトダイオード５で発生し
た光起電力の双方の光起電力が印加されることになる。
すなわち、出力ＦＥＴ９のゲート電圧は第１のフォトダ
イオード４で発生した光起電力と第２のフォトダイオー
ド５で発生した光起電力の和となる。
【００２４】これに対して、図７に示す従来の半導体ス
イッチでは、出力ＦＥＴ１０５のゲート端子には第１の
フォトダイオード１０２で発生した光起電力のみが印加
されることになる。したがって、図７に示す従来の半導
体スイッチと図１に示す実施例の半導体スイッチにおい
て、それぞれの半導体スイッチを構成するそれぞれの発
光ダイオード、第１及び第２のフォトダイオード、接合
型ＦＥＴ、出力ＦＥＴの能力が同等であるとして両者を
比較すると、上記実施例における出力ＦＥＴ９のゲート
電圧は、従来例に比べて第２のフォトダイオード１０３
で生じる光起電力の分だけ高くなる。すなわち、上記実
施例における出力ＦＥＴ９のゲート電圧は、従来例に比
べて高電位となる。
イッチでは、出力ＦＥＴ１０５のゲート端子には第１の
フォトダイオード１０２で発生した光起電力のみが印加
されることになる。したがって、図７に示す従来の半導
体スイッチと図１に示す実施例の半導体スイッチにおい
て、それぞれの半導体スイッチを構成するそれぞれの発
光ダイオード、第１及び第２のフォトダイオード、接合
型ＦＥＴ、出力ＦＥＴの能力が同等であるとして両者を
比較すると、上記実施例における出力ＦＥＴ９のゲート
電圧は、従来例に比べて第２のフォトダイオード１０３
で生じる光起電力の分だけ高くなる。すなわち、上記実
施例における出力ＦＥＴ９のゲート電圧は、従来例に比
べて高電位となる。
【００２５】これにより、発光ダイオード３，１０１の
入力電流（ＩF ）と半導体スイッチのターンオン時間
（ｔON）との関係を表した図２に示すように、図１に示
す実施例のターンオン時間は従来に比べて速くなり、例
えば図２において入力電流（ＩF ）が１０ｍＡ程度では
従来例のターンオン時間が２［任意単位］であるのに対
して、図１に示す実施例では１［任意単位］よりも小さ
くなっている。したがって、上記実施例では、従来例と
フォトダイオードの面積ならびに直列数を変えることな
く、すなわち、従来例の半導体スイッチを構成する構成
要素と同等能力の構成要素を用いてターンオン時間を大
幅に短縮することができる。
入力電流（ＩF ）と半導体スイッチのターンオン時間
（ｔON）との関係を表した図２に示すように、図１に示
す実施例のターンオン時間は従来に比べて速くなり、例
えば図２において入力電流（ＩF ）が１０ｍＡ程度では
従来例のターンオン時間が２［任意単位］であるのに対
して、図１に示す実施例では１［任意単位］よりも小さ
くなっている。したがって、上記実施例では、従来例と
フォトダイオードの面積ならびに直列数を変えることな
く、すなわち、従来例の半導体スイッチを構成する構成
要素と同等能力の構成要素を用いてターンオン時間を大
幅に短縮することができる。
【００２６】また、出力ＦＥＴ９のゲート電圧は従来に
比べて高くなるため、高ゲート電圧対応の大型のＦＥＴ
を使用することも可能となり、大電流信号のスイッチン
グ制御も可能となる。さらに、高ゲート電圧対応のＦＥ
Ｔを使用した場合には、ゲート酸化膜厚を比較的厚くす
ることが可能となるため、ゲート酸化膜厚の変動による
特性の変動が少なくなる。これにより、半導体スイッチ
の製造プロセスが簡単となり、容易に製造することが可
能となる。
比べて高くなるため、高ゲート電圧対応の大型のＦＥＴ
を使用することも可能となり、大電流信号のスイッチン
グ制御も可能となる。さらに、高ゲート電圧対応のＦＥ
Ｔを使用した場合には、ゲート酸化膜厚を比較的厚くす
ることが可能となるため、ゲート酸化膜厚の変動による
特性の変動が少なくなる。これにより、半導体スイッチ
の製造プロセスが簡単となり、容易に製造することが可
能となる。
【００２７】図１に示す構成の半導体スイッチは、例え
ば図３に示すように、発光ダイオード３が形成された光
信号発信用チップ１１は入力端子が形成されたフレーム
に搭載され、受光部１０が形成された入力光信号受信用
チップ１２はフレームに搭載され、出力ＦＥＴ９が形成
されたパワーＦＥＴチップ１３は出力端子が形成された
フレームに搭載され、それぞれのチップ及び入力端子な
らびに出力端子がアルミニウムのワイヤ１４で結線さ
れ、光信号の伝搬路のためのポッティングが光信号発信
用チップ１１と入力光信号受信用チップ１２の全体に施
され、光反射を考慮した白樹脂１５でフレーム全体が封
止されて半導体スイッチ素子として製造される。
ば図３に示すように、発光ダイオード３が形成された光
信号発信用チップ１１は入力端子が形成されたフレーム
に搭載され、受光部１０が形成された入力光信号受信用
チップ１２はフレームに搭載され、出力ＦＥＴ９が形成
されたパワーＦＥＴチップ１３は出力端子が形成された
フレームに搭載され、それぞれのチップ及び入力端子な
らびに出力端子がアルミニウムのワイヤ１４で結線さ
れ、光信号の伝搬路のためのポッティングが光信号発信
用チップ１１と入力光信号受信用チップ１２の全体に施
され、光反射を考慮した白樹脂１５でフレーム全体が封
止されて半導体スイッチ素子として製造される。
【００２８】図４は請求項３記載の発明の一実施例に係
わる半導体スイッチの構成を示す図である。
わる半導体スイッチの構成を示す図である。
【００２９】この実施例の特徴とするところは、図１に
示す構成に比べて、接合型ＦＥＴ７のゲート端子とソー
ス端子との間に第２のフォトダイオード５と並列に放電
用の（シャント）抵抗１６を設けて、発光ダイオード３
を発光状態から非発光状態に移行させる時、すなわち、
半導体スイッチをＯＮ状態からＯＦＦ状態に移行させる
際に、接合型ＦＥＴ７のゲート端子に蓄積された電荷を
抵抗１６を介して放電させるようにしたことにあり、他
の構成は図１に示す構成と同様である。
示す構成に比べて、接合型ＦＥＴ７のゲート端子とソー
ス端子との間に第２のフォトダイオード５と並列に放電
用の（シャント）抵抗１６を設けて、発光ダイオード３
を発光状態から非発光状態に移行させる時、すなわち、
半導体スイッチをＯＮ状態からＯＦＦ状態に移行させる
際に、接合型ＦＥＴ７のゲート端子に蓄積された電荷を
抵抗１６を介して放電させるようにしたことにあり、他
の構成は図１に示す構成と同様である。
【００３０】このような構成を採用することにより、半
導体スイッチがＯＮ状態からＯＦＦ状態に移行する際
に、接合型ＦＥＴのゲート電荷の放電が速まり、接合型
ＦＥＴ７のターンオンが抵抗を設けない場合よりも速く
なる。これにより、出力ＦＥＴ９のターンオフが速ま
り、半導体スイッチのターンオフ時間（ｔOFF ）を図５
に示すように短縮することができる。例えば、図５にお
いて、入力電流（ＩF ）が１０ｍＡ程度ではターンオフ
時間を従来に比べて半分程度にまで短縮することができ
る。
導体スイッチがＯＮ状態からＯＦＦ状態に移行する際
に、接合型ＦＥＴのゲート電荷の放電が速まり、接合型
ＦＥＴ７のターンオンが抵抗を設けない場合よりも速く
なる。これにより、出力ＦＥＴ９のターンオフが速ま
り、半導体スイッチのターンオフ時間（ｔOFF ）を図５
に示すように短縮することができる。例えば、図５にお
いて、入力電流（ＩF ）が１０ｍＡ程度ではターンオフ
時間を従来に比べて半分程度にまで短縮することができ
る。
【００３１】また、放電用の抵抗１６を設けることによ
ってターンオン時間は、図２に示すように抵抗を設けな
い場合に比べて若干長くなるが、従来に比べて十分に短
縮することができ、高速なスイッチングに影響を及ぼす
ことはない。したがって、この実施例の構成では、半導
体スイッチのターンオン時間ならびにターンオフ時間を
ともに短縮することが可能となる。
ってターンオン時間は、図２に示すように抵抗を設けな
い場合に比べて若干長くなるが、従来に比べて十分に短
縮することができ、高速なスイッチングに影響を及ぼす
ことはない。したがって、この実施例の構成では、半導
体スイッチのターンオン時間ならびにターンオフ時間を
ともに短縮することが可能となる。
【００３２】図６は請求項２記載の発明の一実施例に係
わる半導体スイッチの構成を示す図である。
わる半導体スイッチの構成を示す図である。
【００３３】この実施例の特徴とするところは、図４に
示す構成に比べて、それぞれのフォトダイオード４、５
に対応して発光ダイオード１７、１８を設け、第１のフ
ォトダイオード４は第１の発光ダイオード１７の光信号
のみを受光し、第２のフォトダイオード５は第２の発光
ダイオード１８の光信号のみを受光し、第２の発光ダイ
オード１８の光信号を第２のフォトダイオード５に与え
て接合型ＦＥＴ７をピンチオフさせてターンオフさせた
後、第１の発光ダイオード１７の光信号を第１のフォト
ダイオード４に与えて出力ＦＥＴ９をターンオンさせる
ようにしたことにあり、他の構成は図４に示す構成と同
様である。
示す構成に比べて、それぞれのフォトダイオード４、５
に対応して発光ダイオード１７、１８を設け、第１のフ
ォトダイオード４は第１の発光ダイオード１７の光信号
のみを受光し、第２のフォトダイオード５は第２の発光
ダイオード１８の光信号のみを受光し、第２の発光ダイ
オード１８の光信号を第２のフォトダイオード５に与え
て接合型ＦＥＴ７をピンチオフさせてターンオフさせた
後、第１の発光ダイオード１７の光信号を第１のフォト
ダイオード４に与えて出力ＦＥＴ９をターンオンさせる
ようにしたことにあり、他の構成は図４に示す構成と同
様である。
【００３４】このような構成では、第１及び第２の発光
ダイオード１７、１８を順次発光させるようにして、接
合用ＦＥＴ７がターンオフした後それぞれのフォトダイ
オード４、５で発生した光電流が出力ＦＥＴ９のゲート
端子に流れ込むため、光電流が接合型ＦＥＴ７を介して
接地端子に流れ込むことはなく、発生した光電流を効率
よく有効に出力ＦＥＴ９のゲート端子に供給することが
できる。
ダイオード１７、１８を順次発光させるようにして、接
合用ＦＥＴ７がターンオフした後それぞれのフォトダイ
オード４、５で発生した光電流が出力ＦＥＴ９のゲート
端子に流れ込むため、光電流が接合型ＦＥＴ７を介して
接地端子に流れ込むことはなく、発生した光電流を効率
よく有効に出力ＦＥＴ９のゲート端子に供給することが
できる。
【００３５】これにより、出力ＦＥＴ７のゲート電位の
上昇は、図４に示す構成に比べて速くなり、ターンオン
時間をより一層短縮することが可能となる。
上昇は、図４に示す構成に比べて速くなり、ターンオン
時間をより一層短縮することが可能となる。
【００３６】なお、図６に示す実施例において、抵抗１
６を削除するようにしてもよい。
６を削除するようにしてもよい。
【００３７】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、第１のフォトダイオードで発生した光起電
力に加えて接合型ＦＥＴに光電流を供給する第２のフォ
トダイオードで発生した光起電力を出力ＦＥＴのゲート
端子に印加して、出力ＦＥＴのゲート電圧を従来よりも
高めるようにしたので、従来と同等の構成規模でターン
オン時間を短縮することが可能となり、高速なスイッチ
ング制御を達成することができる。
明によれば、第１のフォトダイオードで発生した光起電
力に加えて接合型ＦＥＴに光電流を供給する第２のフォ
トダイオードで発生した光起電力を出力ＦＥＴのゲート
端子に印加して、出力ＦＥＴのゲート電圧を従来よりも
高めるようにしたので、従来と同等の構成規模でターン
オン時間を短縮することが可能となり、高速なスイッチ
ング制御を達成することができる。
【００３８】請求項２記載の発明によれば、接合型ＦＥ
Ｔをターンオフさせた後第１のフォトダイオードで光起
電力を発生させて、出力ＦＥＴをターンオンさせるよう
にしたので、請求項１記載の発明に比べてより一層ター
ンオン時間を短縮することが可能となり、高速なスイッ
チング制御を達成することできる。
Ｔをターンオフさせた後第１のフォトダイオードで光起
電力を発生させて、出力ＦＥＴをターンオンさせるよう
にしたので、請求項１記載の発明に比べてより一層ター
ンオン時間を短縮することが可能となり、高速なスイッ
チング制御を達成することできる。
【００３９】請求項３記載の発明によれば、接合型ＦＥ
Ｔのゲート電荷を放電用の抵抗を介して放電させるよう
にしたので、従来とほぼ同等の構成規模でターンオン時
間ならびにターンオフ時間をともに短縮することが可能
となり、高速なスイッチング制御を達成することでき
る。
Ｔのゲート電荷を放電用の抵抗を介して放電させるよう
にしたので、従来とほぼ同等の構成規模でターンオン時
間ならびにターンオフ時間をともに短縮することが可能
となり、高速なスイッチング制御を達成することでき
る。
【図１】請求項１記載の発明の一実施例に係わる半導体
スイッチの構成を示す図である。
スイッチの構成を示す図である。
【図２】図１及び図４に示す半導体スイッチのターンオ
ン特性を示す図である。
ン特性を示す図である。
【図３】図１に示す半導体スイッチの一構造例を示す図
である。
である。
【図４】請求項３記載の発明の一実施例に係わる半導体
スイッチの構成を示す図である。
スイッチの構成を示す図である。
【図５】図４に示す半導体スイッチのターンオフ特性を
示す図である。
示す図である。
【図６】請求項２記載の発明の一実施例に係わる半導体
スイッチの構成を示す図である。
スイッチの構成を示す図である。
【図７】従来の半導体スイッチの構成を示す図である。
【図８】半導体スイッチのターンオン時間及びターンオ
フ時間を示す図である。
フ時間を示す図である。
１，２ 入力端子 ３，１７，１８ 発光ダイオード ４，５ フォトダイオード ６，８ 出力端子 ７ 接合型ＦＥＴ ９ 出力ＦＥＴ １０ 受光部 １１ 光信号発信用チップ １２ 入力光信号受信用チップ １３ パワーＦＥＴチップ １４ ワイヤ １５ 樹脂 １６ 放電用抵抗
Claims (3)
- 【請求項１】 入力信号に応答して光信号を発生する発
光ダイオードと、 前記発光ダイオードの光信号を受光して、光起電力を発
生する第１及び第２のフォトダイオードと、 前記第２のフォトダイオードがゲート端子とソース端子
との間に接続され、ソース端子が接地端子及び第２の出
力端子に接続された接合型ＦＥＴ（電界効果トランジス
タ）と、 ゲート端子が前記接合型ＦＥＴのドレイン端子に接続さ
れるとともに前記第１のフォトダイオードを介して前記
接合型ＦＥＴのゲート端子に接続され、ソース端子が接
地端子に接続されるとともに前記第２の出力端子に接続
され、ドレイン端子が第１の出力端子に接続された出力
ＦＥＴとを備え、 前記入力信号にしたがって前記第１及び第２の出力端子
間をスイッチング制御してなることを特徴とする半導体
スイッチ。 - 【請求項２】 第１の入力信号に応答して光信号を発生
する第１の発光ダイオードと、 第２の入力信号に応答して光信号を発生する第２の発光
ダイオードと、 前記第１の発光ダイオードの光信号を受光して、光起電
力を発生する第１のフォトダイオードと、 前記第２の発光ダイオードの光信号を受光して、光起電
力を発生する第２のフォトダイオードと、 前記第２のフォトダイオードがゲート端子とソース端子
との間に接続され、ソース端子が接地端子及び第２の出
力端子に接続された接合型ＦＥＴ（電界効果トランジス
タ）と、 ゲート端子が前記接合型ＦＥＴのドレイン端子に接続さ
れるとともに前記第１のフォトダイオードを介して前記
接合型ＦＥＴのゲート端子に接続され、ソース端子が接
地端子に接続されるとともに前記第２の出力端子に接続
され、ドレイン端子が第１の出力端子に接続された出力
ＦＥＴとを備え、 前記第１及び第２の入力信号にしたがって前記第１及び
第２の出力端子間をスイッチング制御してなることを特
徴とする半導体スイッチ。 - 【請求項３】 前記接合型ＦＥＴのゲート端子とソース
端子との間に接続された抵抗を有することを特徴とする
請求項１又は２記載の半導体スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139309A JPH08335866A (ja) | 1995-06-06 | 1995-06-06 | 半導体スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139309A JPH08335866A (ja) | 1995-06-06 | 1995-06-06 | 半導体スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335866A true JPH08335866A (ja) | 1996-12-17 |
Family
ID=15242305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7139309A Pending JPH08335866A (ja) | 1995-06-06 | 1995-06-06 | 半導体スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335866A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016093095A (ja) * | 2014-10-31 | 2016-05-23 | エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． | 自立型電源 |
| JP2017126986A (ja) * | 2012-04-06 | 2017-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1995
- 1995-06-06 JP JP7139309A patent/JPH08335866A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017126986A (ja) * | 2012-04-06 | 2017-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016093095A (ja) * | 2014-10-31 | 2016-05-23 | エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． | 自立型電源 |
| US9570941B2 (en) | 2014-10-31 | 2017-02-14 | Nxp B.V. | Autonomous power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0398246B1 (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| JPH08335866A (ja) | 半導体スイッチ | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JPH10308529A (ja) | 半導体リレー | |
| JP3837372B2 (ja) | 半導体リレー | |
| JPH05268042A (ja) | ソリッドステートリレー | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JPH0365816A (ja) | 光結合型リレー回路 | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JPH05243949A (ja) | ソリッドステートリレー | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JPS6215926A (ja) | 半導体リレ−回路 | |
| JPH08298447A (ja) | 半導体リレー | |
| JP3086905B2 (ja) | 光結合型半導体リレー | |
| JPH0637618A (ja) | 固体素子リレー | |
| JP2927245B2 (ja) | Ｍｏｓｆｅｔ出力形フォトカプラ | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JP2004319674A (ja) | Ｍｏｓ半導体リレー | |
| JPH11136113A (ja) | 半導体リレー | |
| JPH1051287A (ja) | 半導体リレー回路 | |
| JPH04349716A (ja) | 半導体リレー回路 | |
| JPH0420010A (ja) | 光結合型リレー回路 | |
| JPH0946204A (ja) | 光結合型半導体リレー | |
| JPH01208015A (ja) | 光結合形電界効果トランジスタスイッチ | |
| JP2003046116A (ja) | 光電変換装置、及びこれを備えた半導体リレー |