JP2016093095A - 自立型電源 - Google Patents

自立型電源 Download PDF

Info

Publication number
JP2016093095A
JP2016093095A JP2015177421A JP2015177421A JP2016093095A JP 2016093095 A JP2016093095 A JP 2016093095A JP 2015177421 A JP2015177421 A JP 2015177421A JP 2015177421 A JP2015177421 A JP 2015177421A JP 2016093095 A JP2016093095 A JP 2016093095A
Authority
JP
Japan
Prior art keywords
power supply
circuit
transistor
power
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015177421A
Other languages
English (en)
Other versions
JP6060232B2 (ja
Inventor
モハン レッディ ベミュラ マダン
Mohan Reddy Vemula Madan
モハン レッディ ベミュラ マダン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2016093095A publication Critical patent/JP2016093095A/ja
Application granted granted Critical
Publication of JP6060232B2 publication Critical patent/JP6060232B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

【課題】２つ以上の電源から電力を得ることができる装置を提供する。【解決手段】スイッチング回路には、バックアップ電源と、一次電源及び内部電源レールの双方との間に接続したスイッチングトランジスタを含める。電力が一次電源を介して供給されると、スイッチング回路が、バックアップ電源回路への電流の逆流を阻止する遮断状態にされるように動作するとともに一次電源回路が内部電源レールに電力を供給する。一次電源回路が分離又は中断されると、スイッチング回路のゲート／制御端子に供給される電圧が降下し、スイッチング回路が、内部電源レールをバックアップ電源回路により附勢する他の状態に自動的に切換える。【選択図】図１

Description

様々な実施形態の態様は、それぞれの電源を自立的に選択することに関するものである。
２つ以上の電源を用いる多くの回路及び装置が実施可能となっている。これらの電源は、例えば、異なる電源レール上に設けることができるとともに、内部的に又は外部的に或いはその双方で設けることができる。例えば、携帯用コンピュータのような多くの装置は内蔵バッテリを有しており、外部の電源により動作させることもできる。
種々の回路は２つ以上の外部電源から導出される電力が提供される電源レールを有している。これらの外部電源を接続したり分離したりするか、又はターンオンさせたりターンオフさせたりして、内部電源レールに電力を提供する課題が達成されるようにしうる。例えば、それぞれの外部電源をターンオンさせたりターンオフさせたりする場合に如何なる電圧ディップをも生じることのない内部電源を形成することを課題としうる。更に、外部電源が分離されるか又は０Ｖになった場合に、内部電源に逆流や電圧ディップが生じるおそれがある。内部電源電圧が大きな電圧降下を受けると、附勢される（電力が与えられる）回路がパワーサイクルを受けるようになり、このことにより回路の動作に悪影響を及ぼすおそれがある。例えば、バッテリとＡＣ／ＤＣアダプタとの双方がラップトップ型コンピュータに接続されている場合に、ＡＣ／ＤＣアダプタ又はバッテリを除去することによりこのラップトップ型コンピュータを不所望に再起動させるおそれがある。
これらの事及びその他の事が種々の分野に対し異なる電源から電力を得るようにする課題を提供するものである。
様々な実施形態の例は電力回路及びこれらの実現方法に向けるものである。
本発明の一例によれば、装置には、この装置内の回路に電力を供給する内部電源レールと、スイッチングトランジスタを有するスイッチング回路とを設けるようにする。このスイッチングトランジスタは、一次（主）電源回路及び内部電源レールに接続された第１ソース／ドレイン領域と、バックアップ電源回路に接続された第２ソース／ドレイン領域とを有している。一次電源回路にはスイッチングトランジスタの制御端子が結合されている。このスイッチングトランジスタは一次電源回路及びバックアップ電源回路に対して以下のように動作する。スイッチングトランジスタは、一次電源回路を介して供給される電力に応答して、一次電源回路からバックアップ電源回路への逆流が阻止される遮断状態に自動的に切換えられるとともに、一次電源回路が内部電源レールに電力を供給するようにする。スイッチング回路は更に、一次電源回路を介して制御端子に供給される電圧と、バックアップ電源回路における電圧よりも小さい一次電源回路における電圧とに応答し、内部電源レールが、バックアップ電源回路からこの内部電源レールへ電力が供給されるように接続される他の状態に自動的に切換えられる。
本発明の他の例は、外部電源から入力電力を得る入力電力バスを具える装置であって、この装置はこの装置内の回路に電力を供給する内部電源レールと、外部電源及びバッテリ電源を有する少なくとも２つの電源とを具える当該装置に向けるものである。外部電源は、入力電力バスに接続された第１入力ポートと、第１ゲートを有する第１トランジスタ回路とを具えており、この第１トランジスタ回路は第１ゲートに印加された電圧に基づいて電力を第１入力ポートから内部電源レールに選択的に供給する。バッテリ電源は、第２入力ポートと、第２ゲートを有する第２トランジスタ回路とを具え、第２トランジスタ回路は、第２ゲートに印加された電圧に基づいて第２入力ポートに結合されたバッテリから電力を取出す。前記装置は更に、外部電源回路からバッテリ電源回路に電流が流れるのを阻止するダイオードを有するスイッチング回路と、第３ゲート及びそれぞれのソース／ドレイン領域を有する第３トランジスタとを具える。これらソース／ドレイン領域のうちの第１のソース／ドレイン領域は内部電源と内部電源レールとに接続されており、これらソース／ドレイン領域のうちの第２のソース／ドレイン領域は第２トランジスタ回路に接続されている。第３トランジスタ回路は、第３ゲートに印加された電圧に基づいてバッテリから内部電源レールに電力を供給する。電荷ポンプは、入力電力バスに供給された電力を用いて第１及び第３ゲートにそれぞれ電圧を印加するとともに、第１及び第３トランジスタ回路が内部電力バス及びバッテリから内部電源レールに以下のように電力を選択的に供給するように動作する。電荷ポンプは、入力電力バスに供給される電力に応答して、第１トランジスタ回路を導通状態に動作させるとともに、第３トランジスタ回路を遮断状態に動作させ、第１トランジスタ回路により入力電力バスから内部電源レールに電力を供給するとともにダイオードにより入力電力バスからバッテリ電源回路へ電流が逆流するのを阻止するようにする。電荷ポンプは、入力電力バスにおける電力がしきい値よりも降下するのに応答して、第１トランジスタ回路を遮断状態に動作させるとともに、第３トランジスタ回路を導通状態に動作させて、この第３トランジスタ回路によりバッテリから第２トランジスタ回路を介して内部電源レールに電力を供給するようにする。
他の実施例は、装置内の回路に電力を供給する内部電源レールを用いる方法に向けたものである。一次電源回路及び内部電源レールに接続された第１ソース／ドレイン領域と、バックアップ電源回路に接続された第２ソース／ドレイン領域と、一次電源回路に接続された制御端子とを有するスイッチングトランジスタを含むスイッチング回路を以下のようにして使用する。一次電源回路を介して供給される電力に応答して、一次電源回路からバックアップ電源回路への電流の逆流を阻止する遮断状態に自動的に切換えられるとともに、一次電源回路が内部電源レールに電力を供給するようにする。又、一次電源回路を介して制御端子に供給される電圧と、バックアップ電源回路における電圧よりも小さい一次電源回路における電圧とに応答して、内部電源レールが、バックアップ電源回路からこの内部電源レールへ電力が供給されるように接続される他の状態に自動的に切換えられるようにする。
上述した説明／要約は本発明の各例又は全ての実施を表すものではない。以下の図面及び詳細な説明も種々の例を例示するにすぎないものである。
添付図面に関連する以下の詳細な説明を考慮することにより種々の実施例をより一層理解しうるであろう。
図１は、本発明の一実施例による自立型電源結合用装置を示すブロック線図である。 図２は、本発明の他の実施例による自立型電源結合用装置を示すブロック線図である。 図３は、本発明の他の実施例による自立型電源結合のためのタイミングを示す線図である。 図４は、本発明の更に他の実施例による自立型電源結合用装置を示すブロック線図である。 図５は、本発明の更に他の実施例による自立型電源結合のためのタイミングを示す線図である。 図６は、本発明の更に他の実施例による自立型電源結合用装置を示すブロック線図である。 図７は、本発明の更に他の実施例による自立型電源結合のためのタイミングを示す線図である。 図８は、本発明の更に他の実施例によるスイッチング回路を示す線図である。
ここに開示する種々の実施例には変更及び変形を行い得るものであるが、その態様を図面に例示し詳細に説明するものである。しかし、本発明はここに開示する実施例に限定されるものではなく、特許請求の範囲に規定される態様を含む明細書の範囲内に入るあらゆる変形例、均等例及び代案例に及びうるものである。更に、本明細書で用いる用語“例”は説明の目的で用いるものであり、本発明を限定するものではない。
本明細書に開示する態様は、電源の選択性を含む種々に異なる種類の装置、システム及び方法に適用しうるものである。必ずしも限定されるものではないが、この状況を用いる本発明の例を説明することにより、種々の態様を理解することができるものである。
種々の実施例は、入力（例えば、ライン）電源とバックアップ／バッテリ電源との間のような、２つ以上の利用可能な電源から自立的に選択を行うことに向けたものである。自立型のスイッチング回路は、第１／一次電源回路から第２／バックアップ電源に自動的に切換えることにより、第１／一次電源回路に得られる電力に基づいて動作する。これに対応し、スイッチング回路は、第１／一次電源回路が利用可能となると、第２／バックアップ電源を自動的にオフ状態に切換えるようにも動作する。
さまざまな状況で、他の電源を用いた場合、何れかの電源内での電流の逆流が軽減させるか又は阻止される。このような実施例は例えば、外部電源又はバックアップバッテリ（又は他の電源）から取出される内部電源レールを有する集積回路チップ上に実現しうる。又、電圧ディップを軽減させた自立型スイッチングを実現しうる。
より特殊の実施例では、スイッチング回路が、電力を第１／一次電源回路に与える入力ポートに内部電源レールを結合する入力スイッチと、入力ポートに得られる電圧（又は電圧不足）に基づいて内部電源レールをバックアップ／バッテリ電源に結合するバックアップスイッチとを有している。これらのスイッチは自動的に制御されるようにする。入力ポートにおける電圧が除去されるか又はしきい値よりも降下すると、入力スイッチ回路が入力ポートを切断するとともに、バックアップスイッチがバックアップ／バッテリ電源を内部電源レールに接続するようにする。（例えば、外部電源に接続されることにより）入力ポートにおける電圧がバックアップされると、入力スイッチ回路が入力ポートを再接続するとともに、バックアップスイッチをバックアップ／バッテリ電源から分離させようにする。
ある実施例では、入力ポートに得られる電力に基づいて動作する電荷ポンプにより各スイッチング機能を達成するトランジスタのゲートに制御入力を供給することにより、スイッチング処理を実行するようにする。回路は、単一の電荷ポンプが各状態でそれぞれのトランジスタをターンオン及びターンオフさせるようにする（すなわち、一方のトランジスタを、他方のトランジスタがオン状態に移行した際にオフ状態に移行させるようにする）。ある例では、異なる型（ｎ／ｐ）のトランジスタを用い、電圧がこれらの双方のゲートに印加された際に、ｎ型トランジスタをオン状態に動作させるとともにｐ型トランジスタをオフ状態に動作させ、この電圧が降下するか又は除去された際に、ｎ型トランジスタをオフ状態に動作させるとともにｐ型トランジスタをオン状態に動作させるようにする。
これらの及びここに開示するような他の手段を用いることにより、モバイル機器、パーソナルコンピュータ、タブレット及びその他の電子機器に対する電源を、これらの電源間例えば、外部電源と内部バッテリ電源との間の途切れの無い電力スイッチングを容易にするように構成することができる。更に、このような手段を、電力の変動により生じるおそれのある問題に対処するように、例えば、１つの電源が除去された際のリセット問題に関する電力の低減又は除去を行うように構成することができる。これらの手段は、電源が互いを附勢しないように、例えば、電力の変化中に又は１つの電源が他の１つの電源よりも低い電圧レベルにある際に或いはこれらの双方の際に、動作中の電源から動作していない電源への電流の逆流が生じないように動作させるようにもする。
本発明の他の実施例によれば、スイッチング回路が、一次電源回路及び内部電源レールに接続された第１ソース／ドレイン領域と、バックアップ電源に接続された第２ソース／ドレイン領域とを有するスイッチングトランジスタ（例えば、ＰＭＯＳトランジスタ）を具えるようにする。このスイッチングトランジスタの制御端子は一次電源回路に結合させて、このスイッチングトランジスタが一次電源回路及びバックアップ電源に応じて以下のように動作するようにする。一次電源回路が有効になると、一次電源回路が内部電源レールに電力を供給するとともに、スイッチングトランジスタは、（例えば、オフ状態に動作させるか又はダイオードを設けることにより、或いはこれらの双方を達成することにより）、一次電源回路からバックアップ電源への逆流が阻止される遮断状態に動作されるようにする。このスイッチング回路は更に、内部電源レールがバックアップ電源からこの内部電源レールへ電力が供給されるように接続される他の状態に自動的に切り替わることで、一次電源回路を介して制御端子に供給される電圧と、バックアップ電源における電圧よりも小さい一次電源回路における電圧とに応答する。この他の状態は、一次電源回路における電圧がしきい値よりも降下するか又は除去された場合に生じうる。
ある実施例では、電荷ポンプが一次電源回路により得られる電力を用いてスイッチングトランジスタを動作させるようにする。このスイッチングトランジスタは、遮断状態で制御端子に電圧を印加することによりオフ状態に動作させるようにする。この電荷ポンプは更に、一次電源回路における電力が降下するのに応答して電圧を制御端子に印加するのを停止させ、これに応答してスイッチングトランジスタが、（例えば、より小さい電圧を印加するか又は電圧を印加しないことにより）電圧を印加するのを停止する電荷ポンプを介してオン状態に自動的に切換るようにすることができる。
ある実施例では、一次電源回路がこの一次電源回路に電力が供給されるようにする入力ポートと第２トランジスタとを具え、この第２トランジスタは電荷ポンプの出力電圧が供給されるゲートを有しているとともに、入力ポートと、内部電源レール及びスイッチングトランジスタの第１ソース／ドレイン領域の双方に直接接続されたノードとの間に接続されたソース及びドレインを有するようにする。電荷ポンプは、一次電源回路により供給される電力を用いることにより入力ポートから内部電源レールに電力を供給し、第２トランジスタをオン状態に動作させるとともにスイッチングトランジスタをオフ状態に動作させるようにする。
ある実施例では、スイッチングトランジスタをＰＭＯＳトランジスタとし、第２トランジスタをＮＭＯＳトランジスタとする。このＰＭＯＳトランジスタは、電荷ポンプによりこのＰＭＯＳトランジスタのゲートに供給される電圧レベルに応答してオフ状態に動作するとともに、この電荷ポンプが電圧レベルをこのＰＭＯＳトランジスタのゲートに供給するのを停止させるのに応答してオン状態に動作するようにする。ＮＭＯＳトランジスタは、電荷ポンプによりこのＮＭＯＳトランジスタのゲートに供給される電圧レベルに応答してオン状態に動作するとともに、この電荷ポンプが電圧レベルをこのＮＭＯＳトランジスタのゲートに供給するのを停止させるのに応答してオフ状態に動作するようにする。ある実施例では、一次電源回路が、第２トランジスタ及び電荷ポンプに結合された抵抗回路を具え、この抵抗回路は、入力ポートに得られる電力が０Ｖに向かって変化するのに応答して第２トランジスタのゲートから電圧を放電させることにより、内部電源レールから入力ポートへの電流の逆流を軽減させるようにする。他の実施例では、一次電源回路が、抵抗回路と並列にして第２トランジスタ及び電荷ポンプに結合されたキャパシタ回路を具えており、このキャパシタ回路により、入力ポートから第２トランジスタのゲートへの電圧変動の結合を低減させるようにする。更に他の実施例では、抵抗とキャパシタとの双方を用いこれらを並列に接続する。
電荷ポンプ又はそれ以外のような電圧源と、電力を一次電源回路に入力させる一次電源ポート及び内部電源レール間に接続された入力トランジスタとを用いて、種々の方法で一次電源回路からスイッチングトランジスタを制御するために電力を供給するようにしうる。電圧源は、入力トランジスタをオン状態で駆動することにより、一次電源ポートに第１レベルで与えられる電力に応答して内部電源レールを附勢し、スイッチングトランジスタをオフ状態で駆動する。電圧源は更に、入力トランジスタをオフ状態で駆動することにより、内部電源レールに対するしきい値電力よりも低い第２レベルで一次電源ポートに与えられる電力に応答して、スイッチングトランジスタをオン状態に駆動する。
ある実施例では、スイッチングトランジスタが、内部電源レールに接続されたチャネルを具え、且つ、電流がバックアップ電源に流れるのを阻止するオフ状態で動作させることと、一次電源回路における電圧が予め決定したしきい値電圧とバックアップ電源回路によりスイッチングトランジスタに与えられる電圧レベルとの双方又は何れか一方よりも低く降下した際にオン状態で動作しバックアップ電源を内部電源レールに接続することとによって、電圧源に応答する制御端子（例えば、ゲート）を有する。
上述した一次電源回路を有する他の実施例では、トランジスタが、入力ポートと、内部電源レール及びスイッチングトランジスタの第１ソース／ドレイン領域の双方に直接接続されたノードとの間に接続されたソース及びドレインを有しているとともに、一次電源回路が有効になると入力ポートをノードに接続するように動作しうるようにする。ある実施例では、上述したような抵抗とキャパシタとの双方又は何れか一方をトランジスタで構成し、入力ポートに得られる電力が０Ｖに向かって変化する際に抵抗がトランジスタのゲートから電圧を放電させ、キャパシタが（例えば、電荷ポンプを経由する際に）入力ポートから第２トランジスタのゲートへの電圧変動の結合を低減させるようにしうる。
より詳細な実施例では、入力電力バスと、内部電源レール（例えば、オンチップ電源）と、２つ以上の電源とを有する装置を設け、上述したようなスイッチング回路がこれら電源の接続を達成するようにする。例えば、スイッチング回路により、電流がこれら電源のうちの一次電源回路から二次電源に流れるのを阻止するとともに、一次電源回路がしきい値よりも降下するか又は除去されるか或いはこれらの双方が達成された場合に二次電源の１つを内部電源レールに選択的に結合させるようにする。このスイッチング回路は、一次電源回路における電力の存在に基づいて後に説明するゲート制御処理を介して自立的に動作するようにする。又、以下のように電荷ポンプにより電圧をスイッチング回路に印加する。この電荷ポンプは、入力電源で得られる電力に応答して第１トランジスタ回路を動作させて、入力電力バスから入力電源レールに電力を供給するとともに、スイッチング回路が一次電源回路から二次電源の１つ以上に流れる電流の逆流を阻止するようにする。電荷ポンプは、一次電源回路における電力がしきい値よりも降下するのに応答して第１トランジスタ回路を遮断状態に動作させるとともに、第３トランジスタ回路を導通状態に動作させて、この第３トランジスタ回路が電力を１つ以上の二次電源から内部電源レールに供給するようにする。ある場合には、２つの二次電源を用い、これらの２つの二次電源のうちの一方を優先電源とし、これに関連する回路がこれらの二次電源間の選択を行い、選択された二次電源からスイッチング回路に電力を供給するとともに電流の逆流がこれらの二次電源間に生じるのを阻止するようにする（例えば、図６に示すように、トランジスタ２３０がバッテリ電力の存在に基づいて有効にする又は無効にする）ことができる。この追加の電源は例えば、（例えば、２つの二次バッテリ電源を含む）他のバッテリ電源とするか、又は１つ以上の電源から形成するシステム電源とすることができる。又、ＮＭＯＳ及びＰＭＯＳトランジスタスイッチの組合せを用いて、上述したように単一の電荷ポンプ電圧に対する所望のオン状態及びオフ状態を容易に達成するようにすることができる。
上述した装置に関連して説明した手段を以下の図面において実施するのに、種々の方法に基づく実施例を達成しうる。例えば、電力制御、電力消費及び電圧スパイク雑音の低減化に関する態様は、図１、２、４及び６で説明する以下の実施例に関連させて且つ図８におけるスイッチを以て実施することができ、例えば、且つ図８におけるスイッチを以て実施できる。
ここで図面を参照するに、図１は、自立型電源を内部電源レール１１０に結合するように動作しうる本発明の一実施例による装置１００を示す。スイッチング回路１２０は、一次電源回路１３０及びバックアップ電源回路１４０（及び任意ではあるが１つ以上の追加の二次バックアップ電源回路１５０）で動作して、内部電源レール１１０を附勢する。
電力が入力ポート１３２に存在すると、スイッチング回路１２０は、バックアップ電源回路１４０が内部電源レールに接続されていない開路状態、すなわち遮断状態で動作することにより一次電源回路１３０からの制御入力に応答する。更に、スイッチング回路１２０は、電流が一次電源回路１３０からバックアップ電源回路１４０内に流れるのを阻止する。この点での制御入力は例えば、トランジスタを開路／遮断状態に維持するために形成した電圧を有することができる。この状態で、一次電源回路１３０は、入力ポート１３２に得られた電力を用いて内部電源レール１１０を附勢する。
入力ポート１３２における電力が除去されるか又はしきい値レベル（例えば、バックアップ電源回路１４０により得られる電圧レベルよりも低いレベル）よりも低く降下すると、スイッチング回路１２０は、電力がバックアップ電源回路から内部電源レール１１０に供給されている導通状態で動作することにより一次電源回路１３０からの制御入力に応答しうる。この状態で、一次電源回路１３０はバックアップ電源回路１４０から入力ポートへ流れる電流の逆流を阻止することもできる。制御入力には例えば、バックアップ電源回路を結合するようにスイッチング回路１２０を動作させるのに設けた電圧レベル（又はレベル不足、例えば、０Ｖ）を含めることができる。
図２は、それぞれ所定の代表的な動作電圧レベルを有する主電圧ＶＢＵＳ＿ＩＮ区分２０２、バッテリバックアップＶＢＡＴ区分２０４及びシステムレベル電圧ＶＳＹＳ区分２０６に対し自立型電源結合を行う本発明の他の実施例による装置２００を示す。スイッチング回路（トランジスタ）２１０は、バッテリ入力ＶＢＡＴを内部電源Ｖddint に選択的に結合させるように動作するとともに、ＶＢＡＴ区分２０４内に流れる電流の逆流をも阻止する。スイッチング回路２１０は、Ｖddint に結合されたｎ型ウェルを有し電流の逆流を阻止する内蔵ダイオードを具えるものとして示してある。
区分２０２は、トランジスタ２２２と、（スイッチング回路における）トランジスタ２１０とのゲートを駆動する電圧出力を発生する電荷ポンプ２２０を具えている。電力がＶＢＵＳ＿ＩＮに得られると、この電荷ポンプ２２０が動作状態となり、トランジスタ２２２を閉成状態に動作させるとともにトランジスタ２１０を開放状態に動作させて、ＶＢＵＳ＿ＩＮが内部電源レールをＶddint で附勢するようにする。
ＶＢＵＳ＿ＩＮにおける電圧が除去されるか又はしきい値よりも低く降下すると、電荷ポンプ２２０は電圧をトランジスタ２２２及び２１０のゲートに与えるのを中止し、これによりトランジスタ２２２をオフ状態にするとともにトランジスタ２１０をオン状態にする。従って、トランジスタ２１０はこれに応答してＶddint にある内部電源レールを区分２０４に結合する。抵抗２２４は、電荷ポンプ２２０が遮断した際に電圧をトランジスタ２２２のゲートから除去するように作用して、区分２０４内への如何なる逆流の結合をも軽減させるとともに、バックアップ又はシステム電力をＶddint に与えるようにする。キャパシタ２２６はトランジスタ２２２のゲートに印加される電圧の変動／ピークを減少させるように作用する。トランジスタ２２２はＮＭＯＳトランジスタとして構成し、トランジスタ２１０はＰＭＯＳトランジスタとして構成して、電荷ポンプ２２０に対する上述したオン及びオフ状態が容易に達成されるようにすることができる（例えば、トランジスタ２１０は、そのゲート電圧が０Ｖにありソース／ドレイン電圧が０．７Ｖよりも大きい際にターンオンする）。スイッチ２１０により区分２０４が結合されると、スイッチ２３０、２３２及び２３４がＶＢＡＴの結合を制御し、スイッチ２４０がレベルシフタ２４２と相俟ってバックアップ電源ＶＳＹＳの結合を制御する。
図３は、自立型電源結合を行う本発明の他の実施例によるタイミング線図を示す。この図３に示す方法は例えば、図２における装置２００により実現でき、従って、例示的に説明する。ＶＢＵＳが有効範囲として設定した電圧範囲内にある場合には、電荷ポンプ電圧をＶcp_vbus ＝５．４Ｖとし、高入力電圧（例えば、３０Ｖ）のＮＭＯＳトランジスタ（２２２）を有効化し、ＭＰ１（２１０）をそのゲートに印加される５．４Ｖにより無効化する。ＶＢＡＴが有効電圧範囲にある場合には、ＶＢＡＴスイッチが自立的に有効化されるとともに、ＭＰ１の無効化によりＶddint がＶＢＵＳから附勢される。ＶＢＵＳが附勢されないと、電荷ポンプ電圧をＶcp_vbus ＝０Ｖとし、高電圧ＮＭＯＳトランジスタ（２２２）を無効化するとともにＭＰ１（２１０）を有効化し、Ｖddint をＶＢＡＴから附勢する。Ｖsys （例えば、ＩＤ＿ＣＯＮ）が有効電圧範囲内にある場合には、Ｖsys スイッチ（２４０）が自立的に有効化される。ある実施に当っては、電圧範囲が互いに異なるＶＢＡＴ電源及びＶsys 電源間に直列スイッチを設ける。これらのＶＢＡＴ電源及びＶsys 電源に対し電力が除去されるか又は中断される場合には、Ｖddint がＶＢＵＳに戻るように初期設定される。このような場合、ＶＢＵＳを最大電圧が２８Ｖである場合に４〜５．５Ｖの電圧範囲で実施でき、ＶＢＡＴを最大電圧が６Ｖである場合に３〜４．６Ｖの電圧範囲で実行でき、Ｖsys は最大電圧が６Ｖである場合に３〜４．６Ｖの電圧範囲で実行できる。
図４は、自立型電源結合を行う本発明の他の実施例による装置４００を示し、この場合バッテリ電圧源が一次／主電圧源として設定されている。この装置４００は図２の装置２００に類似しており、同様な構成素子に図２と同じ符号を付してある。この装置４００には更に、スイッチ４２８と、スイッチ回路２１０を動作させるしきい値電圧を設定するように動作する抵抗回路４２９とが設けられている。一実施例では、スイッチ４２８及び抵抗回路４２９が動作することにより、ＶＢＡＴが２．８Ｖよりも大きい場合にスイッチを閉じ、ＶＢＡＴが２．８Ｖよりも小さい場合にスイッチを開くようにしきい値を設定するようにする。従って、ＶＢＵＳが４Ｖ以上で、ＶＢＡＴが２．８Ｖよりも小さい場合に、電荷ポンプ電圧Ｖcp_vbus が３．０Ｖとなる。ＶＢＵＳが４Ｖよりも小さいと、電荷ポンプ電圧Ｖcp_vbus が０Ｖとなり、しきい値（４Ｖ）を設定し、これよりも低い場合に電源をＶＢＵＳからバックアップ電源ＶＢＡＴ及びＶsay の一方に切換えるようにする。
ＶＢＡＴのある実施例で、図５は、自立型電源結合を行う本発明の更に他の実施例によるタイミング線図を示す。この図５に示す方法は例えば、図４における装置４００により実現できる（従って、図４に応じて説明する）。ＶＢＵＳ電源領域における状態検出器を用いることにより、スイッチ４２８を有効にも無効にもすることができる。ＶＢＡＴの状態検出器が有効になると、電荷ポンプの電圧が低くなり、Ｖddint がＶＢＡＴから附勢され、ＶＢＡＴからＶＢＵＳへの逆流が生じない。その理由は、トランジスタ２２２のゲートの電圧がＶＢＡＴよりも低くなる為である。ＶＢＡＴ電源が取外されると、Ｖddint がＶＢＵＳに切換る。
図６は、自立型電源結合を行う本発明の更に他の実施例による装置６００を示し、この装置を用いて、優先二次電源（ＶＢＡＴ）を設定することができるとともに、ＶＢＵＳを一次／主電源とする。この装置６００は図２に示す装置２００と同様に構成することができ、これらの図で同様な構成素子に同じ符号を付してある。この装置６００にはスイッチ６５０及び６５２も設けられており、スイッチ６５０はＶＢＡＴにより制御されてＶＢＡＴとＶＳＹＳとの間の選択を行い、スイッチ６５２は電荷ポンプ２２０により制御される。ある実施例では、スイッチ６５０に示すトランジスタのゲートを２ＶＢＡＴに結合して、ＶＢＡＴをＶsys に対して優先電源として設定し、有効な電圧範囲にあるようにする。スイッチ２４０のゲートは、Ｖsys が優先電源である場合に２Ｖsys に結合し、有効な電圧範囲にあるようにする。
図７は、自立型電源結合を行う本発明の更に他の実施例によるタイミング線図を示す。この図７に示す方法は例えば、図６における装置６００により実現できる（従って、図６に応じて説明する）。ＶＢＡＴが２．８Ｖより低いと、スイッチ６５０が閉成する。ＶＢＡＴが２．８Ｖより高いと、スイッチ６５０が開放する。スイッチ２１０、２３０、６５０及び６５２はＰＭＯＳトランジスタであって、内部ダイオードを有するこれらのゲートが０Ｖである場合にターンオンする。ＶＢＵＳが４Ｖ以上である場合に、電荷ポンプ電圧Ｖcp_vbus が５．４Ｖとなる。ＶＢＵＳが４Ｖよりも低いと、電荷ポンプ電圧Ｖcp_vbus が０Ｖとなる。
図８は、本発明の他の実施例によるスイッチング回路８００を示す断面図である。このスイッチング回路８００は例えば、図２の回路２１０で構成しうる。ソース／ドレイン領域８１０及び８１２はＰＭＯＳ構成配置でチャネル領域８１４により分離されており、この場合随意ではあるがそのｎ型ウェルが内部電源レールに結合されている。内蔵ダイオードも典型的に図示しており、ソース／ドレイン領域８１０はＮ＋ 領域に結合してある。ゲート／制御ポート８１８はチャネル領域８１４の導電性を制御する。
上述した及び図示した双方又は何れか一方の処理及び動作の１つ以上を実行するのに種々のブロック、モジュール又はその他の回路を構成しうる。この場合、“ブロック”は（しばしば“論理回路”又は“モジュール”も）、これらの又は関連の処理／動作（例えば、スイッチング又は制御）の１つ以上を実行する回路である。例えば、上述した実施例のあるものでは、１つ以上のモジュールを、図１に示す回路モジュールにおけるようにこれらの処理／動作を実行するように構成及び配置した個別の論理回路又はプログラマブル論理回路とする。ある実施例では、このようなプログラマブル回路は、一組の（又は複数組の）命令（又はコンフィギュレーションデータ或いはこれらの双方）を実行するようにプログラミングされた１つ以上のコンピュータ回路とする。命令（又はコンフィギュレーションデータ或いはこれらの双方）はメモリ（回路）内に記憶させこのメモリ（回路）からアクセスしうるファームウェア又はソフトウェアの形態としうる。一例として、第１及び第２モジュールがＣＰＵハードウェア基本回路とファームウェアの形態の一組の命令との組合せを有し、第１モジュールが一組の命令を有する第１ＣＰＵハードウェア回路を具え、第２モジュールが他の組の命令を有する第２ＣＰＵハードウェア回路を具えるようにする。
ある実施例は、コンピュータ（又は他の電子装置）により実行してこれらの処理／動作を行うようにする命令が蓄積されている機構又はコンピュータ可読媒体を有するコンピュータプログラム製品（例えば、不揮発性メモリ装置）に向けるものである。
当業者は上述した説明に基づいて、上述した代表的な実施例及び適用分野に厳密に従うことなく、種々の実施例に種々の変形及び変更を行うことができることを容易に認識しうる。例えば、図面に示す回路とは異なる回路を構成して同様な機能を達成することができる。他の電源を用いるのが好ましく、さもなければ他の電源に対し優先度を与えることができる。更に、上述した種々の実施例をある実施例において組合せることができ、個々の実施例の種々の観点を別の実施例として構成することができる。上述した変形例は、特許請求の範囲に開示した観点を含む本発明の真の精神及び範囲から逸脱するものではない。

Claims (20)

  1. 装置であって、この装置が、
    当該装置内の回路に電力を供給するように構成配置された内部電源レールと、
    スイッチングトランジスタを有するスイッチング回路と
    を具えており、
    前記スイッチングトランジスタは、一次電源回路及び前記内部電源レールに接続された第１ソース／ドレイン領域と、バックアップ電源回路に接続された第２ソース／ドレイン領域と、前記一次電源回路に結合された制御端子とを有しており、
    前記スイッチングトランジスタは、
    前記一次電源回路から前記バックアップ電源回路への電流の逆流が阻止される遮断状態に自動的に切り替わるとともに、前記一次電源回路が前記内部電源レールに電力を供給することで、前記一次電源回路を介して供給される電力に応答し、
    前記内部電源レールが、前記バックアップ電源回路からこの内部電源レールへ電力が供給されるように接続される他の状態に自動的に切り替わることで、前記一次電源回路を介して前記制御端子に供給される電圧と、前記バックアップ電源回路における電圧よりも小さい前記一次電源回路における電圧とに応答するように、
    前記一次電源回路及び前記バックアップ電源回路に対して構成配置されている装置。
  2. 請求項１に記載の装置において、この装置が更に電荷ポンプを有し、この電荷ポンプは、一次電源回路により得られる電力を用いて、前記遮断状態で前記制御端子に電圧を印加することにより前記スイッチングトランジスタをオフ状態に動作させるように構成配置されている装置。
  3. 請求項２に記載の装置において、前記電荷ポンプは前記一次電源回路における電力が降下するのに応答して電圧を前記制御端子に印加するのを停止させるように構成配置されており、前記スイッチングトランジスタは、この電荷ポンプが電圧を印加するのを停止させるのに応答してオン状態に自動的に切換るように構成配置されている装置。
  4. 請求項３に記載の装置において、
    前記一次電源回路がこの一次電源回路に電力が供給されるようにする入力ポートと第２トランジスタとを具えているとともに、この第２トランジスタは前記電荷ポンプの出力電圧が供給されるゲートを有しているとともに、前記入力ポートと、前記内部電源レール及び前記スイッチングトランジスタの第１ソース／ドレイン領域の双方に直接接続されたノードとの間に接続されたソース及びドレインを有しており、
    前記電荷ポンプは、前記一次電源回路により供給される電力を用いることにより前記入力ポートから前記内部電源レールに電力を供給し、前記第２トランジスタをオン状態に動作させるように構成配置されているようにするとともに前記スイッチングトランジスタがオフ状態に動作されるようにした
    装置。
  5. 請求項４に記載の装置において、
    前記スイッチングトランジスタをＰＭＯＳトランジスタとし、このＰＭＯＳトランジスタは、前記電荷ポンプによりこのＰＭＯＳトランジスタのゲートに供給される電圧レベルに応答してオフ状態に動作するとともに、この電荷ポンプが電圧レベルをこのＰＭＯＳトランジスタのゲートに供給するのを停止させるのに応答してオン状態に動作するように構成配置されており、
    前記第２トランジスタをＮＭＯＳトランジスタとし、このＮＭＯＳトランジスタは、前記電荷ポンプによりこのＮＭＯＳトランジスタのゲートに供給される電圧レベルに応答してオン状態に動作するとともに、この電荷ポンプが電圧レベルをこのＮＭＯＳトランジスタのゲートに供給するのを停止させるのに応答してオフ状態に動作するように構成配置されているようにした
    装置。
  6. 請求項５に記載の装置において、前記一次電源回路は更に、前記第２トランジスタ及び前記電荷ポンプに結合された抵抗回路を具え、この抵抗回路は、前記入力ポートに得られる電力が０Ｖに向かって変化するのに応答して前記第２トランジスタのゲートから電圧を放電させることにより、前記内部電源レールから前記入力ポートへの電流の逆流を軽減させるように構成配置されているようにした装置。
  7. 請求項６に記載の装置において、前記一次電源回路は更に、前記抵抗回路と並列にして前記第２トランジスタ及び前記電荷ポンプに結合されたキャパシタ回路を具えており、このキャパシタ回路は、前記入力ポートから前記第２トランジスタのゲートへの電圧変動の結合を低減させるように構成配置されている装置。
  8. 請求項５に記載の装置において、前記一次電源回路は更に、前記第２トランジスタ及び前記電荷ポンプに結合されたキャパシタ回路を具えており、このキャパシタ回路は、前記入力ポートから前記第２トランジスタのゲートへの電圧変動の結合を低減させるように構成配置されている装置。
  9. 請求項１に記載の装置において、前記一次電源回路は、一次電源ポートと前記内部電源レールとの間に接続された入力トランジスタを具え、更に前記トランジスタのそれぞれの制御端子に接続された電圧源を具え、この電圧源は、
    前記内部電源レールを附勢する第１レベルで一次電源ポートに供給される電力に応答して、前記入力トランジスタをオン状態に駆動し且つ前記スイッチングトランジスタをオフ状態に駆動するとともに、
    前記内部電源レールに対するしきい値電力よりも低い第２レベルで前記一次電源ポートに供給される電力に応答して、前記入力トランジスタをオフ状態に駆動し且つ前記スイッチングトランジスタをオン状態に駆動する
    ように構成配置されている装置。
  10. 請求項１に記載の装置において、この装置が更に、前記スイッチングトランジスタの制御端子に接続されているとともに前記一次電源回路を介して附勢される電圧源を有しており、
    前記スイッチングトランジスタが前記内部電源レールに接続されたチャネルを有し、このスイッチングトランジスタの制御端子は、附勢する電圧源に応答して電流が逆流するのを阻止するオフ状態で動作させ、前記一次電源回路における電圧が予め決定したしきい値電圧よりも低く降下した際にオン状態で動作させて前記バックアップ電源回路を前記内部電源レールに接続することにより、電圧源に応答する、
    装置。
  11. 請求項１に記載の装置において、この装置が更に、前記スイッチングトランジスタの制御端子に接続されているとともに前記一次電源回路を介して附勢される電圧源を有しており、
    前記スイッチングトランジスタが前記内部電源レールに接続されたチャネルを有し、このスイッチングトランジスタの制御端子は、附勢される電圧源に応答して電流が逆流するのを阻止するオフ状態で動作させ、前記バックアップ電源回路により前記スイッチングトランジスタに供給される電圧レベルよりも前記一次電源回路における電圧が降下した際にオン状態で動作させて前記バックアップ電源回路を前記内部電源レールに接続することにより、前記電圧源に応答する、
    装置。
  12. 請求項１に記載の装置において、前記スイッチングトランジスタを、電源により供給されるゲート電圧に応答してオフ状態に動作され、前記電源により前記ゲート電圧を供給するのを停止させるのに応答してオン状態に変化させるように構成配置されたＰチャネルトランジスタとした装置。
  13. 請求項１に記載の装置において、前記一次電源回路が更に、
    入力ポートと、前記内部電源レール及び前記スイッチングトランジスタの第１ソース／ドレイン領域の双方に直接接続されたノードとの間に接続されたソース及びドレインを有する第２トランジスタと、
    この第２トランジスタのゲートに結合され、前記入力ポートに得られる電力が０Ｖに向かって変化するのに応答してこの第２トランジスタのゲートから電圧を放電させることにより、前記内部電源レールから前記入力ポートへの電流の逆流を軽減させるように構成配置されている抵抗回路と、
    前記抵抗回路と並列にして前記第２トランジスタのゲートに結合され、前記入力ポートからこの第２トランジスタのゲートへの電圧変動の結合を低減させるように構成配置されているキャパシタ回路と
    を具えている装置。
  14. 請求項１に記載の装置において、前記スイッチング回路が、前記一次電源回路から前記バックアップ電源回路に流れる電流を阻止するように構成配置されたダイオード回路を具えている装置。
  15. 外部電源から入力電力を供給するように構成配置された入力電力バスと、
    内部電源レールであって、これに結合された回路に電力を供給するように構成配置された当該内部電源レールと、
    前記入力電力バスに接続された第１入力ポートと、第１ゲートを有する第１トランジスタの回路とを有する外部電源回路であって、この第１トランジスタの回路が、前記第１ゲートに印加された電圧に基づいて前記第１入力ポートから前記内部電源レールに電力を選択的に供給するように構成配置されている当該外部電源回路と、
    第２入力ポートと、第２ゲートを有する第２トランジスタの回路とを有するバッテリ電源回路であって、この第２トランジスタの回路が、前記第２ゲートに印加された電圧に基づいて第２入力ポートに結合されたバッテリから電力が供給されるように構成配置されている当該バッテリ電源回路と、
    スイッチング回路であって、電流が前記外部電源回路から前記バッテリ電源回路へ流れるのを阻止するように構成配置されたダイオードと、第３ゲート及びそれぞれのソース／ドレイン領域を有し、これらソース／ドレイン領域のうちの第１のソース／ドレイン領域が前記内部電源レールに接続され、第２のソース／ドレイン領域が前記第２トランジスタの回路に接続された第３トランジスタの回路とが設けられ、この第３トランジスタの回路が前記第３ゲートに印加された電圧に基づいて前記バッテリから第２トランジスタを介して前記内部電源レールに電力を供給するように構成配置されている当該スイッチング回路と、
    前記入力電力バスに供給された電力を用いて前記第１及び第３ゲートにそれぞれ電圧を印加するように構成配置された電荷ポンプであって、この電荷ポンプは、
    前記入力電力バスに供給された電力に応答して、前記第１トランジスタの回路を導通状態に動作させ且つ、前記第３トランジスタの回路を遮断状態に動作させ、前記第１トランジスタが前記入力電力バスから前記内部電源レールに電力を供給するようにするとともに前記ダイオードが前記入力電力バスから前記バッテリ電源回路へ電流が逆流するのを阻止させ、
    前記入力電力バスにおける電力がしきい値よりも降下するのに応答して、前記第１トランジスタの回路を遮断状態に動作させるとともに、前記第３トランジスタの回路を導通状態に動作させ、前記第３トランジスタの回路が前記バッテリから前記第２トランジスタの回路を介して前記内部電源レールに電力を供給するようにすることにより、
    前記第１及び第３トランジスタの回路が前記入力電力バス及び前記バッテリを以て前記内部電源レールを選択的に附勢するように構成配置されているようにした当該電荷ポンプと
    を具えている装置。
  16. 請求項１５に記載の装置において、
    前記第１トランジスタの回路をＮＭＯＳ回路とし、このＮＭＯＳ回路は、前記電荷ポンプが前記第１ゲートにゲートしきい値電圧を印加するのに応答して、前記第１入力ポートから前記内部電源レールに電力を供給するとともに、この電荷ポンプが前記ゲートしきい値電圧を前記第１ゲートに印加するのを停止するのに応答して前記第１入力ポートと前記内部電源レールとの間で電力が供給されるのを阻止するように構成配置されており、
    前記第３トランジスタの回路をＰＭＯＳ回路とし、このＰＭＯＳ回路は、前記電荷ポンプが前記第３ゲートにゲートしきい値電圧を印加するのに応答して、前記バッテリから前記内部電源レールに電力が供給されるのを阻止するとともに、この電荷ポンプが前記ゲートしきい値電圧を前記第３ゲートに印加するのを停止するのに応答して前記バッテリから前記内部電源レールに電力が供給されるように構成配置されている
    装置。
  17. 請求項１５に記載の装置において、この装置が更に、
    第４ゲートを有する第４トランジスタの回路と、第３電源及び前記内部電源レール間に結合されたそれぞれのソース／ドレイン領域とが設けられた第３電源回路であって、前記第４トランジスタの回路は、前記第４ゲートに印加された電圧に応答して前記第３電源から前記内部電源レールに電力を供給するように構成配置されている当該第３電源回路と、
    前記第２入力ポート及び第２トランジスタ間にあり、この第２入力ポートに結合されたゲートを有している第５トランジスタであって、オン状態で動作することにより前記第２入力ポートから前記第２トランジスタに電力を供給し、前記第２入力ポートにおける電力がバッテリしきい値よりも降下するのに応答してオフ状態に動作するように構成配置された当該第５トランジスタと
    を具えており、
    前記スイッチング回路は、前記入力電力バスにおける電力がしきい値よりも降下するのに応答して、前記第５トランジスタがオン状態にある際に前記バッテリから前記内部電源レールに電力を供給し、前記第５トランジスタがオフ状態になると前記第３電源回路から前記内部電源レールに電力を供給するように構成配置されている
    装置。
  18. 装置内の回路に電力を供給する内部電源レールを用いる方法であって、この方法が、
    一次電源回路を介して供給される電力に応答して、前記一次電源回路からバックアップ電源回路への電流の逆流が阻止される遮断状態に自動的に切り替わるとともに前記一次電源回路が前記内部電源レールに電力を供給することと、
    前記一次電源回路を介して制御端子に供給される電圧、及び、前記バックアップ電源回路における電圧よりも小さい前記一次電源回路における電圧に応答して、前記内部電源レールが、前記バックアップ電源回路からこの内部電源レールへ電力が供給されるように接続される他の状態に自動的に切り替わることとによって、
    一次電源回路及び前記内部電源レールに接続された第１ソース／ドレイン領域と、バックアップ電源回路に接続された第２ソース／ドレイン領域と、前記一次電源回路に接続された制御端子とを有するスイッチングトランジスタを含むスイッチング回路を使用するステップを有している
    方法。
  19. 請求項１８に記載の方法であって、前記一次電源回路が、一次電源ポートと前記内部電源レールとの間に接続された入力トランジスタを具え、電圧源が前記トランジスタのそれぞれの制御端子に接続されているようにした当該方法において、この方法が更に、
    前記内部電源レールを附勢する第１レベルで前記一次電源ポートに供給される電力に応答して、前記入力トランジスタをオン状態に駆動し且つ前記スイッチングトランジスタをオフ状態に駆動するステップと、
    前記内部電源レールに対するしきい値電力よりも低い第２レベルで前記一次電源ポートに供給される電力に応答して、前記入力トランジスタをオフ状態に駆動し且つ前記スイッチングトランジスタをオン状態に駆動するステップと
    を具えている方法。
  20. 請求項１８に記載の方法であって、この方法が更に、
    電力を入力ポートから前記内部電源レールに供給する第２トランジスタの制御端子から、前記入力ポートに得られる電力が０Ｖに向かって変化するのに応答して電圧を放電させることにより、前記内部電源レールから前記一次電源回路への電流の逆流を軽減させるステップと、
    前記入力ポートから前記第２トランジスタのゲートへの電圧変動の結合を低減させるステップと
    を具えている方法。
JP2015177421A 2014-10-31 2015-09-09 自立型電源 Expired - Fee Related JP6060232B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/530,189 2014-10-31
US14/530,189 US9570941B2 (en) 2014-10-31 2014-10-31 Autonomous power supply

Publications (2)

Publication Number Publication Date
JP2016093095A true JP2016093095A (ja) 2016-05-23
JP6060232B2 JP6060232B2 (ja) 2017-01-11

Family

ID=54196841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015177421A Expired - Fee Related JP6060232B2 (ja) 2014-10-31 2015-09-09 自立型電源

Country Status (4)

Country Link
US (1) US9570941B2 (ja)
EP (1) EP3016242A3 (ja)
JP (1) JP6060232B2 (ja)
CN (1) CN105576817A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010569A (ko) * 2016-05-27 2019-01-30 퀄컴 인코포레이티드 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU185694U1 (ru) * 2017-04-21 2018-12-14 Аркадий Анатольевич Степанов Автономное самозарядное устройство электропитания
CN107039964B (zh) * 2017-05-09 2019-05-07 普冉半导体（上海）有限公司 一种电源反向保护电路
CN109428587B (zh) * 2017-08-31 2023-10-27 恩智浦美国有限公司 电平移位器备用单元
US11322975B1 (en) 2020-10-09 2022-05-03 Nxp B.V. Power source switching
CN114594848A (zh) * 2020-12-04 2022-06-07 伊姆西Ip控股有限责任公司 供电方法、电子设备和计算机程序产品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
JPH08335866A (ja) * 1995-06-06 1996-12-17 Toshiba Corp 半導体スイッチ
US5598041A (en) * 1995-11-16 1997-01-28 Lockheed Martin Corporation Efficient fault tolerant switching circuit for redundant d. c. power supplies
JPH09308102A (ja) * 1996-05-13 1997-11-28 Nec Corp 電源オア回路
JP2008182822A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 充電装置
JP2009106058A (ja) * 2007-10-23 2009-05-14 Rohm Co Ltd セレクタ回路およびそれを用いた電子機器
US20110310689A1 (en) * 2010-06-16 2011-12-22 Micron Technology, Inc. Power source and power source control circuit
JP2013158167A (ja) * 2012-01-31 2013-08-15 Rohm Co Ltd Ｆｅｔを有する電気回路、スイッチングレギュレータ、および電気機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617473A (en) * 1984-01-03 1986-10-14 Intersil, Inc. CMOS backup power switching circuit
US4812672A (en) 1987-10-01 1989-03-14 Northern Telecom Limited Selective connection of power supplies
US5654859A (en) 1995-11-14 1997-08-05 The Boeing Company Fault tolerant power distribution system
CN1249876C (zh) * 2001-05-24 2006-04-05 台达电子工业股份有限公司 并联式电源供应器的失效保护装置
DE102004035126B4 (de) 2004-07-20 2006-06-14 Austriamicrosystems Ag Schaltungsanordnung zur alternativen Spannungsversorgung einer Last aus mehreren Spannungsquellen und Verfahren zum alternativen Verbinden von Versorgungsspannungsanschlüssen mit einem gemeinsamen Lastanschluss
US7692411B2 (en) * 2006-01-05 2010-04-06 Tpl, Inc. System for energy harvesting and/or generation, storage, and delivery
US20080204958A1 (en) * 2007-02-27 2008-08-28 Intersil Americas Inc. Back-current protection circuit
CN101802749B (zh) 2007-06-04 2012-10-03 Nxp股份有限公司 电源管理集成电路
WO2009069092A2 (en) 2007-11-30 2009-06-04 Nxp B.V. Arrangement and approach for coupling power supplies using controlled switching techniques
US9298238B2 (en) * 2012-06-28 2016-03-29 Nxp B.V. CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
JPH08335866A (ja) * 1995-06-06 1996-12-17 Toshiba Corp 半導体スイッチ
US5598041A (en) * 1995-11-16 1997-01-28 Lockheed Martin Corporation Efficient fault tolerant switching circuit for redundant d. c. power supplies
JPH09308102A (ja) * 1996-05-13 1997-11-28 Nec Corp 電源オア回路
JP2008182822A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 充電装置
JP2009106058A (ja) * 2007-10-23 2009-05-14 Rohm Co Ltd セレクタ回路およびそれを用いた電子機器
US20110310689A1 (en) * 2010-06-16 2011-12-22 Micron Technology, Inc. Power source and power source control circuit
JP2013158167A (ja) * 2012-01-31 2013-08-15 Rohm Co Ltd Ｆｅｔを有する電気回路、スイッチングレギュレータ、および電気機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010569A (ko) * 2016-05-27 2019-01-30 퀄컴 인코포레이티드 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어
KR102194128B1 (ko) 2016-05-27 2020-12-22 퀄컴 인코포레이티드 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어

Also Published As

Publication number Publication date
CN105576817A (zh) 2016-05-11
EP3016242A3 (en) 2016-06-22
EP3016242A2 (en) 2016-05-04
US9570941B2 (en) 2017-02-14
JP6060232B2 (ja) 2017-01-11
US20160126784A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
JP6060232B2 (ja) 自立型電源
US10203707B2 (en) Power sharing solid-state relay
US7414330B2 (en) Power switch device
US8619444B2 (en) Voltage booster system and semiconductor chip
US8253399B2 (en) Reconfigurable regulator and associated method
US10666245B2 (en) Low resistive load switch with output current control
US20110115533A1 (en) Power-on-reset circuit with brown-out reset for multiple power supplies
US20150253792A1 (en) Lower-power switching linear regulator
JP5954091B2 (ja) 電源切換装置
US9568926B2 (en) Power supply interface having multiple voltage sources
US20160161532A1 (en) Voltage detection circuit
US10187055B2 (en) Output discharge techniques for load switches
US10333511B2 (en) Dual-level power-on reset (POR) circuit
US20130049847A1 (en) Bootstrapping techniques for control of cmos transistor switches
US11322975B1 (en) Power source switching
US8653882B2 (en) Controlling over voltage on a charge pump power supply node
US8125266B2 (en) Power supply circuit for charge pump circuit
US9935431B2 (en) Power supply identification apparatus and power supply identification method
KR20130072657A (ko) 고전압 발생기 및 고전압 발생 방법
TW201621503A (zh) 電子設備電壓調節裝置
KR101184805B1 (ko) 전압 다운 컨버터
US9450577B1 (en) Circuit with output switch
US9559685B1 (en) Power and data switch
JP2022124767A (ja) 電源回路、電源電圧の供給方法、電源遮断保護コントローラ、データ記憶装置
US20170187208A1 (en) Apparatus for controlling power mode of battery pack

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161212

R150 Certificate of patent or registration of utility model

Ref document number: 6060232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees