JP2022124767A - 電源回路、電源電圧の供給方法、電源遮断保護コントローラ、データ記憶装置 - Google Patents

Abstract

【課題】電源喪失に対してよりロバストな電源回路を提供する。【解決手段】電源回路１００Ａにおいて、スイッチＳＷ１は、入力ライン１０４と出力ライン１０８の間に設けられる。昇圧コンバータ１２０は、入力電圧ＶＩＮにもとづく電圧を昇圧し、バックアップキャパシタ１０２に供給する。昇圧コンバータ１２０は、イネーブル状態、ディセーブル状態が切りかえ可能であり、イネーブル状態において、入力ノードの電圧を昇圧する。降圧コンバータ１１０は、入力ノードがバックアップキャパシタ１０２と接続され、出力ノードが出力ライン１０８と接続され、出力ノードに生ずるバス電圧ＶＢＵＳが目標電圧ＶＲＥＦ（ＢＵＣＫ）に近づくように動作する。コントローラ１３０は、昇圧コンバータ１２０のイネーブル・ディセーブル状態と、スイッチＳＷ１のオン、オフを制御する。【選択図】図２

Description

本開示は、電源回路に関する。

電子部品には、安定した電源電圧の供給が欠かせない。ソリッドステートドライブやハードディスクなどの記憶装置は、電源電圧が瞬断されると、記憶中のデータの破壊、消失のおそれがある。入力電圧が遮断された後も、負荷がデータ対比などの必要な保護処理を実行する期間、電源電圧を維持することが求められる。このような機能は、電源遮断保護、ＰＬＰ（Power Loss Protection）、ＰＬＩ（Power Loss Imminent）、ＰＦＰ（Power Failure Protection）などと称される。

図１は、ＰＬＰ機能を備えるシステムのブロック図である。システム２は、電源１０、負荷２０および電源回路３０を備える。電源１０は、１２Ｖ程度の入力電圧Ｖ_ＩＮを生成する。負荷２０は、ＰＭＩＣ（電源管理回路）２２および複数の電子部品２４＿１～２４＿ｎを含む。ＰＭＩＣ２２は、１２Ｖの電源電圧Ｖ_ＤＤを受け、それを昇圧あるいは降圧し、電子部品２４＿１～２４＿ｎに供給する。

電源回路３０は、電源１０と負荷２０の間に設けられる。電源回路３０は、スイッチ３２、バックアップキャパシタ３４、昇圧コンバータ３６を備える。

スイッチ３２は、電源１０と負荷２０を結ぶ電源ライン３８上に設けられる。有効な入力電圧Ｖ_ＩＮが供給される間、スイッチ３２はオンとなり、入力電圧Ｖ_ＩＮが電源電圧Ｖ_ＤＤとして負荷２０に供給される。昇圧コンバータ３６の入力端子ＩＮは、電源ライン３８と接続され、出力端子ＯＵＴは、バックアップキャパシタ３４と接続される。昇圧コンバータ３６は、入力電圧Ｖ_ＩＮが供給されている間、入力電圧Ｖ_ＩＮを昇圧し、バックアップキャパシタ３４を充電する。バックアップキャパシタ３４の容量をＣ、バックアップキャパシタ３４に発生する電圧をＶ_{ｓｔｏｒａｇｅ}とすると、バックアップキャパシタ３４に蓄えられる電荷ＱおよびエネルギーＥは、以下の式で表される。
Ｑ＝Ｃ・Ｖ_{ｓｔｏｒａｇｅ}
Ｅは、Ｅ＝Ｃ・Ｖ_{ｓｔｏｒａｇｅ} ^２／２

電源回路３０は、入力電圧Ｖ_ＩＮの遮断（喪失）を検出すると、スイッチ３２をオフする。そして昇圧コンバータ３６は、ＯＵＴ側を入力、ＩＮ側を出力とする降圧コンバータとして逆方向に動作し、バックアップキャパシタ３４のキャパシタ電圧Ｖ_{ｓｔｏｒａｇｅ}を、電源電圧Ｖ_ＤＤの電圧レベルに降圧し、負荷２０に供給する。

特開２０２１－５９２４号公報

図１の電源回路３０は、通常時の昇圧動作と、電源喪失時の降圧動作の切りかえに、遅延がある。この遅延が長いと、電源喪失時に、電源ライン３８の電圧Ｖ_ＤＤが低下し、負荷２０が動作不能となってしまう。

本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、電源喪失に対してよりロバストな電源回路の提供にある。

本開示のある態様は、電源回路に関する。電源回路は、入力電圧を受けるべき入力ラインと、負荷と接続されるべき出力ラインと、入力ラインと出力ラインの間に設けられたスイッチと、バックアップキャパシタと、入力ノードに、入力電圧にもとづく電圧が供給され、出力ノードがバックアップキャパシタと接続され、イネーブル状態、ディセーブル状態が切りかえ可能であり、イネーブル状態において、出力ノードに入力ノードの電圧を昇圧する昇圧コンバータと、入力ノードがバックアップキャパシタと接続され、出力ノードが出力ラインと接続され、出力ノードに生ずるバス電圧が目標電圧に近づくように動作する降圧コンバータと、昇圧コンバータのイネーブル・ディセーブル状態と、スイッチのオン、オフを制御するコントローラと、を備える。

本開示の別の態様は、電源遮断保護コントローラである。この電源遮断保護コントローラは、入力ラインと接続されるべき入力端子と、出力ラインと接続されるべき出力端子と、入力ラインと出力ラインの間に設けられたスイッチの制御端子と接続されるべきゲート制御端子と、バックアップキャパシタと接続されるべきバックアップ端子と、イネーブル状態、ディセーブル状態が切りかえ可能であり、イネーブル状態において、入力端子に供給される入力電圧にもとづく電圧を昇圧し、バックアップ端子に電力を供給するように構成される昇圧コンバータを制御する昇圧コンバータコントローラと、バックアップ端子の電圧を降圧し、出力ラインに電力を供給するように構成される降圧コンバータを制御する降圧コンバータコントローラと、昇圧コンバータのイネーブル・ディセーブルを制御するとともに、ゲート制御端子に、スイッチのオン、オフを指示するゲート電圧を発生するコントローラと、を備える。

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。

本開示のある態様によれば、電源喪失に対してよりロバストな電源回路を提供できる。

図１は、ＰＬＰ機能を備えるシステムのブロック図である。 図２は、実施形態１に係る電源回路を備えるシステムのブロック図である。 図３は、図２の電源回路の動作波形図である。 図４は、実施形態２に係る電源回路を備えるシステムのブロック図である。 図５は、図４の電源回路の構成例を示す回路図である。 図６は、ＰＬＰ機能付きのデータ記憶装置のブロック図である。

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

一実施形態に係る電源回路は、入力電圧を受けるべき入力ラインと、負荷と接続されるべき出力ラインと、入力ラインと出力ラインの間に設けられたスイッチと、バックアップキャパシタと、入力ノードに、入力電圧にもとづく電圧が供給され、出力ノードがバックアップキャパシタと接続され、イネーブル状態、ディセーブル状態が切りかえ可能であり、イネーブル状態において、出力ノードに入力ノードの電圧を昇圧する昇圧コンバータと、入力ノードがバックアップキャパシタと接続され、出力ノードが出力ラインと接続され、出力ノードに生ずるバス電圧が目標電圧に近づくように動作する降圧コンバータと、昇圧コンバータのイネーブル・ディセーブル状態と、スイッチのオン、オフを制御するコントローラと、を備える。

この構成によると、降圧コンバータを常時動作させておくことにより、電源喪失が発生したときに、降圧コンバータの起動を待つ必要がないため、バックアップキャパシタに蓄えておいた電力を、速やかに負荷に供給することができる。

一実施形態において、降圧コンバータにおける目標電圧は、入力電圧の正常レベルより低く定められてもよい。これにより、降圧コンバータを実質的に休止状態としつつ、フィードバックループの動作点を適正な状態に保つことができ、電源喪失後の応答性を高めることができる。

一実施形態において、昇圧コンバータは、ダイオード整流型であってもよい。

一実施形態において、電源回路は、入力ノードが入力ラインと接続され、入力電圧より低い電圧レベルに安定化された内部電圧を生成する定電圧回路をさらに備えてもよい。昇圧コンバータの入力ノードには、内部電圧が供給されてもよい。定電圧回路の出力ノードに、平滑化コンデンサを接続しておくことにより、この平滑化コンデンサに蓄えられたエネルギーも、電源喪失時に電力源として利用できる。

一実施形態において、昇圧コンバータの入力ノードには、入力電圧が供給されてもよい。

一実施形態において、コントローラは、バックアップキャパシタに生ずるバックアップ電圧を受け、バックアップ電圧を利用して、スイッチを駆動してもよい。スイッチの駆動には、高電圧が必要であるところ、バックアップ電圧を利用することで、チャージポンプ回路が不要となる。

一実施形態に係る電源遮断保護コントローラである。この電源遮断保護コントローラは、入力ラインと接続されるべき入力端子と、出力ラインと接続されるべき出力端子と、入力ラインと出力ラインの間に設けられたスイッチの制御端子と接続されるべきゲート制御端子と、バックアップキャパシタと接続されるべきバックアップ端子と、バックアップ端子の電圧を降圧し、出力ラインに電力を供給するように構成される降圧コンバータを制御する降圧コンバータコントローラと、イネーブル状態、ディセーブル状態が切りかえ可能であり、イネーブル状態において、入力端子に供給される入力電圧にもとづく電圧を昇圧し、バックアップ端子に電力を供給するように構成される昇圧コンバータを制御する昇圧コンバータコントローラと、昇圧コンバータのイネーブル・ディセーブルを制御するとともに、ゲート制御端子に、スイッチのオン、オフを指示するゲート電圧を発生するコントローラと、を備える。

この構成によると、降圧コンバータを常時動作させておくことにより、電源喪失が発生したときに、降圧コンバータの起動を待つ必要がないため、バックアップキャパシタに蓄えておいた電力を、速やかに負荷に供給することができる。

一実施形態において降圧コンバータの出力電圧の目標電圧は、入力電圧の正常レベルより低く定められてもよい。これにより、降圧コンバータを実質的に休止状態としつつ、降圧コンバータコントローラのフィードバックループの動作点を適正な状態に保つことができ、電源喪失後の応答性を高めることができる。

一実施形態において昇圧コンバータは、ダイオード整流型であってもよい。

一実施形態において、電源遮断保護コントローラは、入力電圧を受け、入力電圧より低い電圧レベルに安定化された内部電圧を生成する定電圧回路をさらに備えてもよい。昇圧コンバータの入力ノードには、内部電圧が供給されてもよい。定電圧回路の出力ノードに、平滑化コンデンサを接続しておくことにより、この平滑化コンデンサに蓄えられたエネルギーも、電源喪失時に電力源として利用できる。

一実施形態において、コントローラは、バックアップキャパシタに生ずるバックアップ電圧を受け、バックアップ電圧を利用して、ゲート電圧を生成してもよい。スイッチの駆動には、高電圧が必要であるところ、バックアップ電圧を利用することで、チャージポンプ回路が不要となる。

一実施形態において、電源遮断保護コントローラは、ひとつの半導体基板に集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

（実施形態）
以下、好適な実施の形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

（実施形態１）
図２は、実施形態１に係る電源回路１００Ａを備えるシステム２Ａのブロック図である。システム２Ａは、電源１０、負荷２０および電源回路１００Ａを備える。電源１０は、たとえばＡＣ／ＤＣコンバータやＵＳＢ（Universal Serial Bus）バスであり、所定の第１電圧レベル（以下、１２Ｖとする）の直流の入力電圧Ｖ_ＩＮを電源回路１００Ａに供給する。

負荷２０は、ＰＭＩＣ２２および複数の電子部品２４＿１～２４＿ｎを含む。

電源回路１００Ａは、入力電圧Ｖ_ＩＮを受け、負荷２０に対して、バス電圧Ｖ_ＢＵＳを供給する。

電源回路１００Ａは、入力ライン１０４、出力ライン１０８、スイッチＳＷ１、バックアップキャパシタ１０２、降圧コンバータ（Ｂｕｃｋコンバータ）１１０、昇圧コンバータ（Ｂｏｏｓｔコンバータ）１２０、コントローラ１３０を備える。

入力ライン１０４には、入力電圧Ｖ_ＩＮが供給される。出力ライン１０８には、負荷２０が接続される。スイッチＳＷ１は、入力ライン１０４と出力ライン１０８の間に設けられる。

昇圧コンバータ１２０は、入力ノードＩＮに、入力電圧Ｖ_ＩＮにもとづく電圧（本実施形態では、入力電圧Ｖ_ＩＮ）が供給され、出力ノードＯＵＴがバックアップキャパシタ１０２と接続される。昇圧コンバータ１２０は、イネーブル状態、ディセーブル状態が切りかえ可能であり、イネーブル状態において、出力ノードＯＵＴに入力電圧Ｖ_ＩＮを昇圧した電圧（バックアップ電圧ともいう）Ｖ_{ＳＴＯＲＡＧＥ}を発生する。昇圧コンバータ１２０の出力であるバックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}の目標電圧Ｖ_{ＲＥＦ（ＢＯＯＳＴ）}は、たとえば２４Ｖ程度に定められる。

降圧コンバータ１１０は、入力ノードＩＮがバックアップキャパシタ１０２と接続され、出力ノードＯＵＴが出力ライン１０８と接続されている。降圧コンバータ１１０は、出力ノードＯＵＴに生ずるバス電圧Ｖ_ＢＵＳが目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}に近づくように動作する。

コントローラ１３０には、電源として入力電圧Ｖ_ＩＮが供給されている。なお、コントローラ１３０には、定電圧回路（図２に不図示、図４の１４０）が生成する電源電圧が電源として供給されてもよい。コントローラ１３０は、昇圧コンバータ１２０のイネーブル・ディセーブル状態と、スイッチＳＷ１のオン、オフを制御する。具体的には、コントローラ１３０は、昇圧コンバータ１２０のイネーブル・ディセーブル状態を指示するイネーブル信号ＥＮ＿ＢＯＯＳＴと、スイッチＳＷ１のオン、オフを指示する制御信号ＣＴＲＬ＿ＳＷを生成する。

コントローラ１３０には、バックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}が供給される。コントローラ１３０は、このバックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}を利用して、スイッチＳＷ１のゲート制御信号ＣＴＲＬ＿ＳＷを生成することができる。バックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}は入力電圧Ｖ_ＩＮよりも高いから、スイッチＳＷ１は、ＰＭＯＳトランジスタではなく、ＮＭＯＳトランジスタを用いて構成することができる。

コントローラ１３０は、入力電圧Ｖ_ＩＮを直接的、または間接的に監視し、入力電圧Ｖ_ＩＮが、正常電圧範囲から逸脱すると、電源喪失状態と判定して、スイッチＳＷ１をオフする。正常電圧範囲の下限値をＶ_ＴＨとするとき、Ｖ_ＩＮ＜Ｖ_ＴＨとなると、スイッチＳＷ１がオフとなる。たとえばしきい値電圧Ｖ_ＴＨは、９Ｖである。コントローラ１３０は、スイッチＳＷ１より電源１０側の入力電圧Ｖ_ＩＮを監視してもよいし、スイッチＳＷ１よりも負荷２０側のバス電圧Ｖ_ＢＵＳを監視してもよい。

好ましくは、降圧コンバータ１１０における出力の目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}は、入力電圧Ｖ_ＩＮの正常レベル（たとえば１２Ｖ）より低く定めるとよい。より好ましくは、正常電圧範囲の下限Ｖ_ＴＨよりも低く定めるとよい。
Ｖ_{ＲＥＦ（ＢＵＣＫ）}＜Ｖ_ＴＨ

たとえば降圧コンバータ１１０の目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}は、８Ｖに設定される。本実施形態において、降圧コンバータ１１０は、電流ソース能力のみを有し、電流シンク能力を有しない。したがって、バス電圧Ｖ_ＢＵＳが目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}より高い状態では、降圧コンバータ１１０は、動作はしているが、バス電圧Ｖ_ＢＵＳに影響を与えることはない。

またコントローラ１３０は、入力電圧Ｖ_ＩＮが正常電圧範囲であるとき（Ｖ_ＩＮ＞Ｖ_ＴＨ）、昇圧コンバータ１２０をイネーブル状態とし、入力電圧Ｖ_ＩＮが正常電圧範囲から逸脱すると（Ｖ_ＩＮ＜Ｖ_ＴＨ）、昇圧コンバータ１２０をディセーブル状態とする。

以上が電源回路１００Ａの構成である。続いてその動作を説明する。

図３は、図２の電源回路１００Ａの動作波形図である。時刻ｔ_０より前において、入力電圧Ｖ_ＩＮは正常レベル（１２Ｖ）である。このとき、スイッチＳＷ１はオン状態であり、出力ライン１０８には、入力電圧Ｖ_ＩＮと実質的に同じ電圧レベルであるバス電圧Ｖ_ＢＵＳが発生し、負荷２０に供給される。

時刻ｔ_０に入力電圧Ｖ_ＩＮが低下しはじめる。入力電圧Ｖ_ＩＮの低下に追従して、バス電圧Ｖ_ＢＵＳも低下する。時刻ｔ_１に入力電圧Ｖ_ＩＮがしきい値電圧Ｖ_ＴＨを下回ると、コントローラ１３０は、電源喪失状態と判定し、スイッチＳＷ１をオフし、昇圧コンバータ１２０をディセーブル状態とする。これにより昇圧コンバータ１２０による無駄な消費電力が削減される。

時刻ｔ_１以降、降圧コンバータ１１０によってバス電圧Ｖ_ＢＵＳが、目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}に維持される。負荷２０は、このときのバス電圧Ｖ_ＢＵＳを電源として動作し続ける。バックアップキャパシタ１０２の放電が進むにしたがい、バックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}は低下していく。バックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}が目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}を下回ると、バス電圧Ｖ_ＢＵＳは低下していく。

以上が電源回路１００Ａの動作である。この電源回路１００Ａによれば、図１のシステムのように、コンバータの昇圧動作から降圧動作への切りかえが不要となるため、切りかえに伴う遅延が存在しない。したがって、バス電圧Ｖ_ＢＵＳが低下するのを防止できる。

具体的には降圧コンバータ１１０は、入力電圧Ｖ_ＩＮが正常である状況においても、バス電圧Ｖ_ＢＵＳには影響を与えないが、動作し続けている。したがって時刻ｔ_１にスイッチＳＷ１がオフした直後に、直ちにバス電圧Ｖ_ＢＵＳを目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}に安定化することができる。

（実施形態２）
図４は、実施形態２に係る電源回路１００Ｂを備えるシステム２Ｂのブロック図である。実施形態１と重複する説明は省略し、相違点のみを説明する。電源回路１００Ｂは、定電圧回路１４０をさらに備える。定電圧回路１４０は、入力電圧Ｖ_ＩＮを受け、所定の電圧レベルに安定化された内部電圧Ｖ_ＲＥＧを生成する。たとえば内部電圧Ｖ_ＲＥＧは５Ｖである。

昇圧コンバータ１２０の入力ノードＩＮには入力電圧Ｖ_ＩＮに代えて、内部電圧Ｖ_ＲＥＧが供給されている。昇圧コンバータ１２０は内部電圧Ｖ_ＲＥＧを昇圧し、バックアップキャパシタ１０２にバックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}を発生して、バックアップキャパシタ１０２にエネルギーを蓄える。

以上が電源回路１００Ｂの構成である。この電源回路１００Ｂによれば、実施形態１と同様の効果が得られる。

さらに電源回路１００Ｂでは、昇圧コンバータ１２０の入力ノードＩＮに、定電圧回路１４０の出力ノードに接続される平滑化キャパシタ１４２が接続されることとなる。したがって、入力電圧Ｖ_ＩＮが喪失した後も、昇圧コンバータ１２０は、平滑化キャパシタ１４２の電荷をエネルギー源として、バックアップキャパシタ１０２に電力を供給することができる。したがって電源喪失後の負荷２０の動作可能時間を延ばすことができる。

続いて電源回路１００Ｂの構成例を説明する。図５は、図４の電源回路１００Ｂの構成例を示す回路図である。

スイッチＳＷ１は、直列に接続された２個のＮＭＯＳトランジスタＭ３１，Ｍ３２を含む。ＰＬＰコントローラ２００のゲート制御端子ＧＡＴＥは、スイッチＳＷ１のゲートと接続される。電流検出抵抗Ｒ_ＳＮＳは、スイッチＳＷ１と直列に、出力ライン１０８上に設けられる。ＰＬＰコントローラ２００の２つの端子ＶＢＵＳ１ＭＯＮ，ＶＢＵＳ２ＭＯＮは、電流検出抵抗Ｒ_ＳＮＳの一端および他端と接続される。

定電圧回路１４０は、入力ピンＶＩＮを介して入力電圧Ｖ_ＩＮを受け、所定の電圧レベルに安定化された定電圧Ｖ_ＲＥＧ１，Ｖ_ＲＥＧ２を生成する。Ｖ_ＲＥＧ１はたとえば５Ｖ、Ｖ_ＲＥＧ２はたとえば１．６Ｖである。５Ｖの定電圧Ｖ_ＲＥＧ１は、昇圧コンバータ１２０の入力ノードＶＩＮ＿ＢＯＯＳＴに供給される。

昇圧コンバータ１２０は、定電圧Ｖ_ＲＥＧ１を昇圧する。昇圧コンバータ１２０は、ダイオード整流型であり、キャパシタＣ１、インダクタＬ１，整流素子Ｄ１、スイッチングトランジスタＭ１、昇圧コンバータコントローラ１２２、ゲートドライバ１２４を含む。

昇圧コンバータコントローラ１２２は、フィードバックピンＦＢ１に入力されるバックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}が、その目標電圧Ｖ_{ＲＥＦ（ＢＯＯＳＴ）}に近づくように、スイッチングトランジスタＭ１のスイッチングのデューティサイクルを規定するパルス信号を生成する。昇圧コンバータコントローラ１２２の制御方式や回路構成は限定されず、公知技術を用いればよい。ゲートドライバ１２４は、パルス信号Ｓｐ１に応じてスイッチングトランジスタＭ１を駆動する。

降圧コンバータ１１０の入力ノードは、ストレージキャパシタピンＳＴＯＲＡＧＥ＿Ｃを介してバックアップキャパシタ１０２と接続されており、バックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}を降圧する。

降圧コンバータ１１０は、降圧コンバータコントローラ１１２、ゲートドライバ１１４，１１６、スイッチングトランジスタＭ２１、同期整流トランジスタＭ２２、インダクタＬ２、ブートストラップキャパシタＣ２およびダイオードＤ２を含む。ダイオードＤ２のアノードには、定電圧（たとえばＶ_ＲＥＧ１，Ｖ_ＲＥＧ２の一方）が入力されており、ダイオードＤ２およびブートストラップキャパシタＣ２によって、ブートストラップピンＢＳＴには、スイッチング端子ＬＸ＿ＢＵＣＫの電圧よりも、一定電圧（Ｖ_ＲＥＧ１もしくはＶ_ＲＥＧ２）だけ高い電圧Ｖ_ＢＳＴが発生する。電圧Ｖ_ＢＳＴは、ゲートドライバ１１４の上側の電源端子に供給される。降圧コンバータコントローラ１１２は、フィードバックピンＦＢ２にフィードバックされるバス電圧Ｖ_ＢＵＳが、目標電圧Ｖ_{ＲＥＦ（ＢＵＣＫ）}に近づくように、スイッチングトランジスタＭ２１および同期整流トランジスタＭ２２のスイッチングを制御するパルス信号Ｓｐ２１，Ｓｐ２２を生成する。ゲートドライバ１１４、１１６はそれぞれ、パルス信号Ｓｐ２１，Ｓｐ２２に応じて、トランジスタＭ２１，Ｍ２２を駆動する。

電源遮断保護（ＰＬＰ）コントローラ２００は、電源回路１００Ｂの構成要素の一部分を集積化した機能ＩＣ（Integrated Circuit）であり、周辺回路部品とともに、電源回路１００Ｂを構成する。

具体的にはＰＬＰコントローラ２００には、昇圧コンバータコントローラ１２２、ゲートドライバ１２４、スイッチングトランジスタＭ１、降圧コンバータコントローラ１１２、ゲートドライバ１１４，１１６、トランジスタＭ２１，Ｍ２２、ダイオードＤ２、コントローラ１３０、定電圧回路１４０が集積化されている。

コントローラ１３０は、入力電圧Ｖ_ＩＮまたはバス電圧Ｖ_ＢＵＳを監視し、スイッチＳＷ１および昇圧コンバータ１２０を制御する。またコントローラ１３０は、電流検出抵抗Ｒ_ｓＮＳの電圧降下にもとづいて、出力ライン１０８に流れる電流を監視する。

スイッチＳＷ１を図５の構成とする場合、スイッチＳＷ１をフルオンするためには、バス電圧Ｖ_ＢＵＳ、言い換えると入力電圧Ｖ_ＩＮよりも高いゲート電圧が必要となる。コントローラ１３０には、入力電圧Ｖ_ＩＮよりも高いバックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}が供給されており、コントローラ１３０は、このバックアップ電圧Ｖ_{ＳＴＯＲＡＧＥ}を利用して、スイッチＳＷ１のゲート駆動信号ＣＴＲＬ＿ＳＷを生成する。これにより、チャージポンプ回路などが不要となる。

図２の電源回路１００Ａも、図５と同様に、その構成部品の一部を、ＰＬＰコントローラ２００として集積化することができる。図２の電源回路１００Ａの場合、ＶＩＮ＿ＢＯＯＳＴピンは、入力ピンＶＩＮと結線され、あるいはピンそのものが同一化される。

（用途）
実施の形態に係る電源回路１００Ａ，１００Ｂ（以下、符号１００を付して総称する）は、データ記憶装置３００に用いることができる。図６は、ＰＬＰ機能付きのデータ記憶装置３００のブロック図である。データ記憶装置３００はたとえばＳＳＤ（Solid State Drive）であり、電源回路１００、ＰＭＩＣ３０２、コントローラ３０４やＮＡＮＤメモリ３０６、キャッシュメモリ３０８、インタフェース３１０を備える。

データ記憶装置３００は、サーバー用であってもよいし、コンピュータに内蔵されてもよいし、ポータブルのＳＳＤであってもよい。

電源回路１００は、ＡＣ／ＤＣコンバータやＵＳＢバス（上述の電源１０、図６に不図示）から直流の入力電圧Ｖ_ＤＣを受け、ＰＭＩＣ３０２に所定の電圧レベルの電源電圧Ｖ_ＤＤを供給する。ＰＭＩＣ３０２は、コントローラ３０４やＮＡＮＤメモリ３０６、キャッシュメモリ３０８、インタフェース３１０に、電源電圧を供給する。

なお電源回路１００の用途はデータ記憶装置３００に限定されず、電源遮断後にも、ある時間、電源電圧を維持すべき用途に利用できる。

具体的な用語を用いて説明される実施の形態は、本発明あるいは開示の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

２ システム
１０ 電源
２０ 負荷
２２ ＰＭＩＣ
２４ 電子部品
３０ 電源回路
３２ スイッチ
３４ バックアップキャパシタ
３６ 昇圧コンバータ
１００ 電源回路
ＳＷ１ スイッチ
１０２ バックアップキャパシタ
１０４ 入力ライン
１０８ 出力ライン
１１０ 降圧コンバータ
１１２ 降圧コンバータコントローラ
１２０ 昇圧コンバータ
１２２ 昇圧コンバータコントローラ
１３０ コントローラ
１４０ 定電圧回路
１４２ 平滑化キャパシタ
２００ ＰＬＰコントローラ
３００ データ記憶装置
３０２ ＰＭＩＣ
３０４ コントローラ
３０６ ＮＡＮＤメモリ
３０８ キャッシュメモリ
３１０ インタフェース

Claims (16)

1. 入力電圧を受けるべき入力ラインと、
   負荷と接続されるべき出力ラインと、
   前記入力ラインと前記出力ラインの間に設けられたスイッチと、
   バックアップキャパシタと、
   入力ノードに、前記入力電圧にもとづく電圧が供給され、出力ノードが前記バックアップキャパシタと接続され、イネーブル状態、ディセーブル状態が切りかえ可能であり、前記イネーブル状態において、前記出力ノードに前記入力ノードの電圧を昇圧する昇圧コンバータと、
   入力ノードが前記バックアップキャパシタと接続され、出力ノードが前記出力ラインと接続され、前記出力ノードに生ずるバス電圧が目標電圧に近づくように動作する降圧コンバータと、
   前記昇圧コンバータのイネーブル・ディセーブル状態と、前記スイッチのオン、オフを制御するコントローラと、
   を備える、電源回路。
2. 前記降圧コンバータにおける前記目標電圧は、前記入力電圧の正常レベルより低く定められる、請求項１に記載の電源回路。
3. 前記昇圧コンバータは、ダイオード整流型である、請求項１または２に記載の電源回路。
4. 入力ノードが前記入力ラインと接続され、前記入力電圧より低い電圧レベルに安定化された内部電圧を生成する定電圧回路をさらに備え、
   前記昇圧コンバータの前記入力ノードには、前記内部電圧が供給される、請求項１から３のいずれかに記載の電源回路。
5. 前記昇圧コンバータの前記入力ノードには、前記入力電圧が供給される、請求項１から３のいずれかに記載の電源回路。
6. 前記コントローラは、前記バックアップキャパシタに生ずるバックアップ電圧を受け、前記バックアップ電圧を利用して、前記スイッチを駆動する、請求項１から５のいずれかに記載の電源回路。
7. 請求項１から６のいずれかに記載の電源回路を備える、データ記憶装置。
8. 入力ラインと接続されるべき入力端子と、
   出力ラインと接続されるべき出力端子と、
   前記入力ラインと前記出力ラインの間に設けられたスイッチの制御端子と接続されるべきゲート制御端子と、
   バックアップキャパシタと接続されるべきバックアップ端子と、
   イネーブル状態、ディセーブル状態が切りかえ可能であり、前記イネーブル状態において、前記入力端子に供給される入力電圧にもとづく電圧を昇圧し、前記バックアップ端子に電力を供給するように構成される昇圧コンバータを制御する昇圧コンバータコントローラと、
   前記バックアップ端子の電圧を降圧し、前記出力ラインに電力を供給するように構成される降圧コンバータを制御する降圧コンバータコントローラと、
   前記昇圧コンバータのイネーブル・ディセーブルを制御するとともに、前記ゲート制御端子に、前記スイッチのオン、オフを指示するゲート電圧を発生するコントローラと、
   を備える、電源遮断保護コントローラ。
9. 前記降圧コンバータの出力電圧の目標電圧は、前記入力電圧の正常レベルより低く定められる、請求項８に記載の電源遮断保護コントローラ。
10. 前記降圧コンバータは、ダイオード整流型である、請求項８または９に記載の電源遮断保護コントローラ。
11. 前記入力電圧を受け、前記入力電圧より低い電圧レベルに安定化された内部電圧を生成する定電圧回路をさらに備え、
    前記昇圧コンバータの入力ノードには、前記内部電圧が供給される、請求項８から１０のいずれかに記載の電源遮断保護コントローラ。
12. 前記昇圧コンバータの入力ノードには、前記入力電圧が供給される、請求項８から１０のいずれかに記載の電源遮断保護コントローラ。
13. 前記コントローラは、前記バックアップキャパシタに生ずるバックアップ電圧を受け、前記バックアップ電圧を利用して、前記ゲート電圧を生成する、請求項８から１２のいずれかに記載の電源遮断保護コントローラ。
14. ひとつの半導体基板に集積化される、請求項８から１３のいずれかに記載の電源遮断保護コントローラ。
15. 負荷に対する電源電圧の供給方法であって、
    入力電圧が正常範囲にあるとき、前記入力電圧から前記負荷に至る電源ラインの経路上に設けられたスイッチをオンするステップと、
    前記入力電圧が前記正常範囲にあるとき、昇圧コンバータをイネーブル状態とするステップであって、前記昇圧コンバータの入力ノードには前記入力電圧にもとづく電圧が入力され、前記昇圧コンバータの出力ノードには、バックアップキャパシタが接続されている、ステップと、
    前記入力電圧の電圧レベルにかかわらず、降圧コンバータを動作させるステップであって、前記降圧コンバータの入力ノードは前記バックアップキャパシタと接続され、前記降圧コンバータの出力ノードは前記負荷と接続されている、ステップと、
    前記入力電圧が前記正常範囲から逸脱すると、前記スイッチをオフするとともに、前記昇圧コンバータをディセーブル状態とするステップと、
    を備える方法。
16. 前記降圧コンバータにおける目標電圧は、前記入力電圧の前記正常範囲より低く定められる、請求項１５に記載の方法。

Images