KR102194128B1 - 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어 - Google Patents

전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어 Download PDF

Info

Publication number
KR102194128B1
KR102194128B1 KR1020187034069A KR20187034069A KR102194128B1 KR 102194128 B1 KR102194128 B1 KR 102194128B1 KR 1020187034069 A KR1020187034069 A KR 1020187034069A KR 20187034069 A KR20187034069 A KR 20187034069A KR 102194128 B1 KR102194128 B1 KR 102194128B1
Authority
KR
South Korea
Prior art keywords
power rail
voltage
supply
output
circuit
Prior art date
Application number
KR1020187034069A
Other languages
English (en)
Other versions
KR20190010569A (ko
Inventor
슈라다 스리다르
예쉬완트 나가라즈 콜라
닐 샤상크 네이트카
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20190010569A publication Critical patent/KR20190010569A/ko
Application granted granted Critical
Publication of KR102194128B1 publication Critical patent/KR102194128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H02J1/082—Plural DC voltage, e.g. DC supply voltage with at least two different DC voltage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하는 것이 개시된다. 전력 멀티플렉싱 시스템의 전력 멀티플렉싱 회로는 각각의 공급 전력 레일과 전력 공급 회로에 커플링된 출력 전력 레일 사이에 각각 커플링된 복수의 공급 선택 회로들(예를 들어, 헤드 스위치들)을 포함한다. 전력 멀티플렉싱 회로는 전력 공급 회로에 전력을 공급하도록 출력 전력 레일에 대한 연관된 공급 전력 레일의 커플링을 스위칭하기 위해 선택된 공급 선택 회로를 활성화시키도록 구성된다. 일례에서, 공급 선택 회로들 각각은 연관된 공급 전력 레일에 커플링된 복수의 전력 스위치 선택 회로들을 포함한다. 전력 스위치 선택 회로들은 성능 변동들을 처리할 수 있는 동작 조건들에 기초하여 멀티플렉싱된 공급 전력 레일의 구동 강도를 조정하기 위해 제어 회로에 의해 활성화 및 활성화해제되도록 구성된다.

Description

전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어
[0001] 본 출원은 2016년 5월 27일에 출원되고 발명의 명칭이 "ADAPTIVE DRIVE STRENGTH REGULATION OF SUPPLY SELECTION CIRCUITS IN A POWER MULTIPLEXING SYSTEM"인 미국 가특허 출원 일련번호 제62/342,560호를 우선권으로 주장하며, 상기 가특허 출원은 그 전체가 인용에 의해 본원에 통합된다.
[0002] 본 출원은 또한 2017년 2월 15일에 출원되고 발명의 명칭이 "ADAPTIVELY CONTROLLING DRIVE STRENGTH OF MULTIPLEXED POWER FROM SUPPLY POWER RAILS IN A POWER MULTIPLEXING SYSTEM TO A POWERED CIRCUIT"인 미국 가특허 출원 일련번호 제62/459,187호를 우선권으로 주장하며, 상기 가특허 출원은 또한 그 전체가 인용에 의해 본원에 통합된다.
[0003] 본 출원은 또한 2017년 5월 12일에 출원되고 발명의 명칭이 "ADAPTIVELY CONTROLLING DRIVE STRENGTH OF MULTIPLEXED POWER FROM SUPPLY POWER RAILS IN A POWER MULTIPLEXING SYSTEM TO A POWERED CIRCUIT"인 미국 특허 출원 일련번호 제15/593,809호를 우선권으로 주장하며, 상기 특허 출원은 그 전체가 인용에 의해 본원에 통합된다.
[0004] 본 개시의 기술은 일반적으로 다수의 전력 레일들로부터 전력을 동작 회로들에 선택적으로 공급하도록 구성된 전력 멀티플렉싱 시스템들에 관한 것이다.
[0005] 회로들은 점점 더 전력 보존을 염두에 두고 설계되고 있다. 이는 특히 배터리로 전력 공급되는 휴대용 전자 디바이스들의 경우이다. 일반적인 예들은 무엇보다도 모바일 폰들 및 랩탑 컴퓨터들을 포함한다. 증가된 전력 소비는 바람직하지 않게 더 빠른 배터리 방전 및 더 짧은 배터리 수명을 초래한다. 전력을 보존하는 하나의 방법은 유효 전력 방정식 P = CV2f에 따라 회로의 동작 주파수를 낮추는 것이다. 그러나, 동작 주파수를 감소시키는 것은 더 낮은 회로 성능(즉, 속도)을 초래한다. 전력을 보존하는 다른 방법은 동작 전압을 낮추는 것인데, 이는, 일반적으로 유효 전력이 주어진 동작 전압 감소에 대해 2차식으로 감소하기 때문이다. 그러나, 회로의 동작 전압을 낮추는 것은 속도 성능을 저하시키고 이는 또한 바람직하지 않을 수 있다. 추가로, 회로의 특정 셀들 또는 컴포넌트들은 최소 동작 전압을 가질 수 있고, 그 아래에서 이들은 데이터를 판독 및 기록하는 것 뿐만 아니라 데이터를 유지하도록 동작하지 않을 것이다.
[0006] 성능과 전력 소비 사이의 절충을 처리하기 위해 다수의 동작 전압 도메인들("전압 도메인들")이 점점 더 회로들에 제공되고 있다. 회로의 상이한 컴포넌트들에 상이한 동작 전압들을 제공하기 위해 다수의 전압 도메인들을 통과하는 회로 경로들이 제공된다. 다수의 전압 도메인들을 제공하는 것은, 더 낮은 전압 도메인이 전력을 보존하기 위해 최소 전압 레벨들을 요구하지 않는 컴포넌트들에 전력을 제공하도록 허용한다. 메모리 동작 기능을 위한 최소 동작 전압을 갖거나 성능이 희생될 수 없는 임계 경로들을 제공하는 컴포넌트들이 더 높은 전압 도메인에 의해 전력 공급될 수 있다. 다수의 전압 도메인들을 제공하는 것은 또한, 더 높은 전압 도메인의 컴포넌트들의 동작에 영향을 미치지 않고 더 낮은 전압 도메인이 전력 보존 모드 동안 전력을 보존하도록 스케일링 다운 또는 증가된 성능(즉, 하이퍼-성능)을 제공하도록 스케일링 업되도록 허용한다.
[0007] 이와 관련하여, 전력 멀티플렉싱 시스템은 회로에 전력을 공급하기 위해 상이한 전압 도메인들(즉, 전압 레벨들)을 각각 갖는 다수의 전력 레일들 사이에서 전력 레일을 선택적으로 커플링시키기 위해 이용될 수 있다. 도 1은 이러한 예시적인 전력 멀티플렉싱 시스템(100)의 블록도이다. 도 1의 전력 멀티플렉싱 시스템(100)에서, 제1 공급 전력 레일(102(1)) 및 제2 공급 전력 레일(102(2))이 제공된다. 제1 공급 전력 레일(102(1))은 제1 전압 VDD(1)에서 제1 전압 소스(104(1))를 제공하도록 구성된다. 제2 공급 전력 레일(102(2))은 제2 전압 VDD(2)에서 제2 전압 소스(104(2))를 제공하도록 구성된다. 제1 및 제2 전압 소스들(104(1), 104(2))은 동일하거나 상이한 전원들(미도시)에 의해 제공될 수 있다. 예를 들어, 제1 전압 VDD(1)는 1 볼트(V)일 수 있고, 제2 전압 VDD(2)는 0.6V일 수 있다. 일례로, 전력 멀티플렉싱 시스템(100)은 전력 공급 회로(106)의 동작 모드에 기초하여 제1 공급 전력 레일(102(1)) 또는 제2 공급 전력 레일(102(2))을 전력 공급 회로(106)에 커플링된 출력 전력 레일(104)에 선택적으로 커플링시키도록 구성될 수 있다. 예를 들어, 전력 공급 회로(106)가 프로세서 기반 시스템의 메모리 어레이와 같은 메모리 회로인 경우, 전력 멀티플렉싱 시스템(100)은 활성 메모리 동작들 동안 제1 공급 전력 레일(102(1))을 출력 전력 레일(104)에 커플링시키고 유휴 모드 동안 제2 공급 전력 레일(102(2))을 출력 전력 레일(104)에 커플링시키도록 구성된다. 예를 들어, 제2 전압 VDD(2)는 전력 공급 회로(106)에서 메모리 유지를 위해 충분할 수 있다.
[0008] 도 1을 계속 참조하면, 전력 멀티플렉싱 시스템(100)은 PMOS(P-type MOS(metal oxide semiconductor)) 트랜지스터(110(1))의 형태로 제1 헤드 스위치 회로(108(1))를 포함할 수 있다. PMOS 트랜지스터(110(1))는 제1 공급 전력 레일(102(1))과 출력 전력 레일(104) 사이에 커플링된다. PMOS 트랜지스터(110(1))는 제1 공급 전력 레일(102(1))을 출력 전력 레일(104)에 커플링 및 디커플링시키기 위해, 제1 전력 레일 인에이블 신호(112(1))의 상태에 대한 응답으로 각각 활성화 및 활성화해제되도록 구성된다. 전력 멀티플렉싱 시스템(100)은 또한 제2 공급 전력 레일(102(2))과 출력 전력 레일(104) 사이에 커플링된 PMOS 트랜지스터(110(2))의 형태로 제2 헤드 스위치 회로(108(2))를 또한 포함한다. 제2 헤드 스위치 회로(108(2))는 제2 전력 레일 인에이블 신호(112(2))에 대한 응답으로 출력 전력 레일(104)로 및 그로부터 제2 공급 전력 레일(102(2))을 선택적으로 커플링 및 디커플링시키도록 구성된다.
[0009] 제1 및 제2 헤드 스위치 회로들(108(1), 108(2))의 제1 및 제2 PMOS 트랜지스터들(110(1), 110(2))은 제1 및 제2 전력 레일들(102(1), 102(2))로부터 출력 전력 레일(104)에 전력을 공급하기 위해 원하는 구동 강도를 제공하도록 사이징된다. 그러나, PVT(process voltage temperature) 변동들은 이들의 예상된 구동 강도로부터 제1 및 제2 PMOS 트랜지스터들(110(1), 110(2))의 구동 강도를 변경할 수 있다. 각각의 제1 및 제2 전력 레일들(102(1), 102(2))이 출력 전력 레일(104)에 커플링되는 경우, 출력 전력 레일(104) 상의 제1 및 제2 전압 소스들(104(1), 104(2))에 의해 제공되는 전압 VDD(1), VDD(N)에서 구동 강도 마진을 제공하도록 구동 강도를 증가시키기 위해, 제1 및 제2 PMOS 트랜지스터들(110(1), 110(2))이 오버사이징될 수 있고 그리고/또는 추가적인 트랜지스터들이 각각의 제1 및 제2 헤드 스위치 회로들(108(1), 108(2))에 제공될 수 있다. 그러나, 전력 멀티플렉싱 시스템(100)에서 오버사이징된 및/또는 추가적인 트랜지스터들을 제공하는 것을 통해 구동 강도를 증가시키는 것은 누설 전력을 증가시킨다.
[0010] 상세한 설명에 개시된 양상들은 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하는 것을 포함한다. 본 명세서에 개시된 예시적인 양상들에서, 전력 멀티플렉싱 회로가 전력 멀티플렉싱 시스템에 제공된다. 전력 멀티플렉싱 회로는 복수의 공급 전력 레일들 중 각각의 공급 전력 레일과 전력 공급 회로에 커플링된 출력 전력 레일 사이에 각각 커플링되는 복수의 공급 선택 회로들을 포함한다. 전력 멀티플렉싱 회로는 전력 공급 회로에 전력을 공급하도록 출력 전력 레일에 대한 연관된 공급 전력 레일의 커플링을 스위칭하기 위해 복수의 공급 선택 회로들 중 선택된 공급 선택 회로를 활성화시키도록 구성된다. 전력 멀티플렉싱 회로의 활성화된 공급 선택 회로의 구동 강도를 제어하기 위한 능력을 제공하기 위해, 본 명세서에 개시된 예시적인 양상들은 또한 구동 강도 표시자에 기초하여 제어된 구동 강도에서 연관된 공급 전력 레일로부터 출력 전력 레일로 전압을 선택적으로 구동시키도록 구성되는 전력 멀티플렉싱 회로의 각각의 공급 선택 회로를 제공한다. 이러한 방식으로, 일례로, 활성화된 공급 선택 회로의 구동 강도는 구동 강도 마진을 감소시키고 그에 따라 결과적으로 누설 전력을 감소시키기 위해 PVT(process voltage temperature) 변동들을 보상하도록 적응적으로 제어 및 조정될 수 있다.
[0011] 일례로, 다수의 전압 도메인들의 로직 공급 전력 레일 및 메모리 공급 전력 레일로부터 전력 회로로서의 메모리 어레이로의 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하도록 구성되는 전력 멀티플렉싱 시스템이 제공될 수 있다. 로직 공급 전력 레일의 전압이 데이터 유지를 위해 메모리 어레이에 전력 공급하기에 충분하지 않을 수 있는 경우, 데이터 유지를 위해 메모리 공급 전력 레일로부터의 전력이 메모리 어레이에 멀티플렉싱된다. 전력 멀티플렉싱 회로는 메모리 어레이에 커플링된 출력 전력 레일에 로직 공급 전력 레일을 선택적으로 커플링시키도록 구성되는 로직 공급 선택 회로를 포함한다. 전력 멀티플렉싱 회로는 또한 출력 전력 레일에 메모리 공급 전력 레일을 선택적으로 커플링시키도록 구성되는 메모리 공급 선택 회로를 포함한다. 로직 및 메모리 공급 선택 회로들 각각은 각각의 로직 및 메모리 공급 전력 레일들과 출력 전력 레일 사이에 커플링된 각각의 복수의 로직 및 메모리 전력 스위치 회로들(예를 들어, 헤드 스위치들)을 포함한다. 로직 및 메모리 전력 스위치 회로들 각각은 연관된 구동 강도를 갖는다. 로직 및 메모리 전력 스위치 회로들 각각은, 활성화된 로직 또는 메모리 공급 전력 레일의 전압을 출력 전력 레일로 구동시키는데 기여하기 위해 로직 또는 메모리 공급 전력 레일들을 출력 전력 레일에 커플링시키도록 개별적으로 활성화되도록 구성된다. 제어 회로는 활성화된 로직 또는 메모리 공급 선택 회로의 구동 강도를 제어하도록 구성된다. 로직 공급 전력 레일이 메모리 도메인의 최소 동작 전압을 충족시킬 수 있는 경우, 로직 공급 선택 회로는 메모리 어레이에 전력을 공급하기 위해 출력 전력 레일을 로직 공급 전력 레일에 커플링시키도록 구성될 수 있다. 이러한 방식으로, 비제한적인 예로서, 로직 공급 전력 레일이 메모리 어레이의 최소 동작 전압을 충족시킬 수 있는 경우 로직 회로의 더 높은 전력 모드들 동안 메모리 어레이의 추가적인 고유 디커플링 커패시턴스가 로직 공급 전력 레일에 커플링된다. 전력 레일 선택 회로가 메모리 공급 전력 레일을 출력 전력 레일에 커플링시키면, 로직 도메인의 로직 회로들은 여전히 메모리 어레이로부터 별개로 전력 공급될 수 있다. 그러나, 로직 공급 전력 레일이 메모리 어레이의 최소 동작 전압을 충족시킬 수 없으면, 메모리 공급 선택 회로는 메모리 전원으로부터 메모리 어레이에 전력 공급하기 위해 메모리 공급 레일을 출력 전력 레일에 커플링시킬 수 있다.
[0012] 이와 관련하여, 하나의 예시적인 양상에서, 전력 멀티플렉싱 시스템이 제공된다. 전력 멀티플렉싱 시스템은 전력 멀티플렉싱 회로를 포함한다. 전력 멀티플렉싱 회로는 제1 전압을 갖는 제1 공급 전력 레일과 적어도 하나의 전력 공급 회로에 커플링된 출력 전력 레일 사이에 커플링된 제1 공급 선택 회로를 포함한다. 제1 공급 선택 회로는, 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 제1 구동 강도 표시자에 기초하여 제1 공급 전력 레일의 제1 전압을 제1 구동 강도로 출력 전력 레일로 선택적으로 구동시키도록 구성된다. 전력 멀티플렉싱 회로는 또한 제2 전압을 갖는 제2 공급 전력 레일과 출력 전력 레일 사이에 커플링된 제2 공급 선택 회로를 포함한다. 제2 공급 선택 회로는, 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 제2 구동 강도 표시자에 기초하여 제2 공급 전력 레일의 제2 전압을 제2 구동 강도로 출력 전력 레일로 선택적으로 구동시키도록 구성된다. 전력 멀티플렉싱 시스템은 또한 적어도 하나의 제어 회로를 포함한다. 적어도 하나의 제어 회로는 출력 전력 레일의 출력 전압을 모니터링하도록 구성된다. 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 적어도 하나의 제어 회로는 출력 전력 레일에서 출력 전압의 전압 레벨을 제1 공급 선택 회로와 연관된 제1 기준 전압 레벨과 비교하고, 출력 전력 레일에서 출력 전압의 전압 레벨과 제1 기준 전압 레벨의 비교에 기초하여 제1 구동 강도 표시자를 선택적으로 생성하도록 구성된다. 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 적어도 하나의 제어 회로는 출력 전력 레일에서 출력 전압의 전압 레벨을 제2 공급 선택 회로와 연관된 제2 기준 전압 레벨과 비교하고, 출력 전력 레일에서 출력 전압의 전압 레벨과 제2 기준 전압 레벨의 비교에 기초하여 제2 구동 강도 표시자를 선택적으로 생성하도록 구성된다.
[0013] 다른 예시적인 양상에서, 하나의 예시적인 양상에서, 전력 멀티플렉싱 시스템이 제공된다. 전력 멀티플렉싱 시스템은, 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 제1 구동 강도 표시자에 기초하여 제1 공급 전력 레일의 제1 전압을 제1 구동 강도로 출력 전력 레일로 선택적으로 구동시키기 위한 제1 공급 수단을 포함한다. 전력 멀티플렉싱 시스템은 또한, 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 제2 구동 강도 표시자에 기초하여 제2 공급 전력 레일의 제2 전압을 제2 구동 강도로 출력 전력 레일로 선택적으로 구동시키기 위한 제2 공급 수단을 포함한다. 전력 멀티플렉싱 시스템은 또한 출력 전력 레일의 출력 전압을 모니터링하기 위한 수단을 포함한다. 전력 멀티플렉싱 시스템은 또한, 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제1 공급 선택 회로와 연관된 제1 기준 전압 레벨과 비교하기 위한 수단을 포함한다. 전력 멀티플렉싱 시스템은 또한, 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제1 기준 전압 레벨과 비교하기 위한 수단에 기초하여 제1 구동 강도 표시자를 선택적으로 생성하기 위한 수단을 포함한다. 전력 멀티플렉싱 시스템은 또한, 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제2 공급 선택 회로와 연관된 제2 기준 전압 레벨과 비교하기 위한 수단을 포함한다. 전력 멀티플렉싱 시스템은 또한, 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제2 기준 전압 레벨과 비교하기 위한 수단에 기초하여 제2 구동 강도 표시자를 선택적으로 생성하기 위한 수단을 포함한다.
[0014] 다른 예시적인 양상에서, 전력 멀티플렉싱 회로의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하는 방법이 제공된다. 방법은 출력 전력 레일의 출력 전압을 모니터링하는 단계를 포함한다. 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 방법은 또한, 출력 전력 레일에서 출력 전압의 전압 레벨을 제1 공급 선택 회로와 연관된 제1 기준 전압 레벨과 비교하는 단계, 출력 전력 레일에서 출력 전압의 전압 레벨과 제1 기준 전압 레벨의 비교에 기초하여 제1 구동 강도 표시자를 선택적으로 생성하는 단계, 및 제1 구동 강도 표시자에 기초하여 제1 공급 전력 레일의 제1 전압을 제1 구동 강도에서 출력 전력 레일로 선택적으로 구동시키는 단계를 포함한다. 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 방법은, 출력 전력 레일에서 출력 전압의 전압 레벨을 제2 공급 선택 회로와 연관된 제2 기준 전압 레벨과 비교하는 단계, 출력 전력 레일에서 출력 전압의 전압 레벨과 제2 기준 전압 레벨의 비교에 기초하여 제2 구동 강도 표시자를 선택적으로 생성하는 단계, 및 제2 구동 강도 표시자에 기초하여 제2 공급 전력 레일의 제2 전압을 제2 구동 강도에서 출력 전력 레일로 선택적으로 구동시키는 단계를 포함한다.
[0015] 도 1은 복수의 공급 전력 레일들 중 하나의 공급 전력 레일을 전력 공급 회로에 선택적으로 커플링시키도록 구성되는 예시적인 전력 멀티플렉싱 시스템의 블록도이다.
[0016] 도 2는 성능 변동들을 처리할 수 있는 출력 전력 레일의 출력 전압에 기초하여 전력 공급 회로에 전력 공급하기 위해 복수의 공급 전력 레일들로부터 출력 전력 레일로 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하도록 구성되는 예시적인 전력 멀티플렉싱 시스템의 블록도이다.
[0017] 도 3은 출력 전력 레일에서 출력 전압에 기초하여, 도 2의 전력 멀티플렉싱 회로의 활성 공급 선택 회로들의 구동 강도를 적응적으로 제어하는 도 2의 제어 회로의 예시적인 프로세스를 예시하는 흐름도이다.
[0018] 도 4a는 출력 전력 레일에서의 출력 전압에 기초하여 전력 멀티플렉싱 회로에서 활성 공급 선택 회로의 구동 강도를 적응적으로 제어하는 도 2의 전력 멀티플렉싱 시스템에 포함될 수 있는 예시적인 제어 회로의 블록도이다.
[0019] 도 4b는 출력 전력 레일에서의 출력 전압에 기초하여 전력 멀티플렉싱 회로에서 활성 공급 선택 회로의 구동 강도를 적응적으로 제어하는 도 2의 전력 멀티플렉싱 시스템에 포함될 수 있는 다른 예시적인 제어 회로의 블록도이다.
[0020] 도 5는 성능 변동들을 처리할 수 있는 출력 전력 레일의 출력 전압에 기초하여 전력 공급 회로에 전력 공급하기 위해 복수의 공급 전력 레일들로부터 출력 전력 레일로 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하도록 구성되는 다른 예시적인 전력 멀티플렉싱 시스템의 블록도이다.
[0021] 도 6은 도 5의 전력 멀티플렉싱 시스템에 포함될 수 있는 예시적인 전력 멀티플렉싱 회로의 블록도이고, 전력 멀티플렉싱 회로는 추가적으로, 출력 전력 레일의 커플링을 상이한 선택된 공급 전력 레일로 스위칭하는 것에 대한 응답으로, 멀티플렉싱된 공급 전력 레일과 출력 전력 레일 사이에서 다이오드 드롭 연결을 제공하기 위해 활성화되도록 구성되는 다이오드 드롭 제어 회로를 포함한다.
[0022] 도 7은 활성 공급 선택 회로의 구동 강도를 적응적으로 제어하는 도 5의 전력 멀티플렉싱 시스템에 포함될 수 있는 다른 예시적인 제어 회로 및 전력 멀티플렉싱 회로의 다이오드 드롭 제어 회로의 블록도이다.
[0023] 도 8은 성능 변동들을 처리하기 위해 출력 전력 레일에서의 출력 전압에 기초하여, 도 6의 전력 멀티플렉싱 회로의 다이오드 드롭 제어 회로를 제어하고, 출력 전력 레일에 커플링된 활성화된 선택된 공급 선택 회로의 구동 강도를 적응적으로 제어하는 도 7의 제어 회로의 예시적인 동작을 예시하는 로직 테이블이다.
[0024] 도 9는 전력 멀티플렉싱 회로의 구동 강도 제어의 함수로서 도 5의 전력 멀티플렉싱 시스템의 출력 전력 레일에 전달되는 공급 전력 레일에서 공급 전압의 예시적인 플롯을 예시하는 그래프이다.
[0025] 도 10은, 도 2 및 도 5의 전력 멀티플렉싱 회로들을 포함하지만 이에 제한되는 것은 아닌, 출력 전력 레일의 출력 전압에 기초하여 전력 공급 회로에 전력 공급하기 위해 복수의 공급 전력 레일들로부터 출력 전력 레일로 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하기 위한 전력 멀티플렉싱 시스템에 포함될 수 있는 다른 예시적인 제어 회로의 블록도이다.
[0026] 도 11은 도 2 및 도 5의 전력 멀티플렉싱 회로들을 포함하지만 이에 제한되는 것은 아닌, 전력 멀티플렉싱 회로의 활성 공급 선택 회로의 구동 강도를 적응적으로 제어하는 도 10의 제어 회로의 예시적인 프로세스를 예시하는 흐름도이다.
[0027] 도 12는 전력 멀티플렉싱 회로의 활성 공급 선택 회로의 구동 강도를 적응적으로 제어하기 위해, 도 2 및 도 5의 전력 멀티플렉싱 회로들을 포함하지만 이에 제한되는 것은 아닌, 전력 멀티플렉싱 시스템의 제어 회로에 포함될 수 있는 다른 예시적인 제어 회로의 블록도이다.
[0028] 도 13은 인-러쉬(in-rush) 전류 관련 공급 잡음을 감소 또는 회피하기 위한 전압 신호를 점진적으로 제공하기 위해 제어 회로에 제공될 수 있는 예시적인 스위칭된 전력 제어 회로의 회로도이다.
[0029] 도 14는 출력 전압에 기초하여 그리고 본 명세서에 개시된 임의의 양상들에 따라, 연관된 메모리 공급 전력 레일 및 로직 공급 전력 레일로부터의 전력을 메모리 어레이에 공급하기 위해 메모리 공급 선택 회로를 포함하는 제1 공급 선택 회로 및 로직 공급 선택 회로를 포함하는 제2 공급 선택 회로의 구동 강도를 적응적으로 제어하도록 구성되는 제어 회로를 포함하는 전력 멀티플렉싱 시스템을 포함하는 예시적인 프로세서-기반 시스템의 블록도이다.
[0030] 이제 도시된 도면들을 참조하면, 본 개시의 몇몇 예시적인 양상들이 설명된다. "예시적인"이라는 단어는, "예, 예증 또는 예시로서 기능하는" 것을 의미하도록 본 명세서에서 사용된다. 본 명세서에서 "예시적인" 것으로 설명되는 임의의 양상은 반드시 다른 양상들에 비해 선호되거나 유리한 것으로 해석될 필요는 없다.
[0031] 도 2은 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하도록 구성되는 예시적인 전력 멀티플렉싱 시스템(200)의 블록도이다. 예를 들어, 전력 멀티플렉싱 시스템(200)은 SoC(system-on-a-chip)(201)에 제공될 수 있다. 전력 멀티플렉싱 시스템(200)은 전력 멀티플렉싱 회로(202)를 포함한다. 아래에서 더 상세히 논의될 바와 같이, 전력 멀티플렉싱 회로(202)는 출력 전력 레일(206)에 커플링된 전력 공급 회로(208)에 전력을 제공하기 위해 출력 전력 레일(206)에 커플링될 복수의 공급 전력 레일들(204(1)-204(N)) 중 하나를 선택하도록 구성된다. 공급 전력 레일들(204(1)-204(N))은 각각의 전력 소스(210(1)-210(N))에 커플링된다. 전력 소스들(210(1)-210(N))은 각각의 전압 VDD(1) - VDD(N)를 그들 각각의 공급 전력 레일(204(1)-204(N))에 공급하도록 구성된다. 전력 멀티플렉싱 회로(202)는 동작을 위해 전압 VDD(1) - VDD(N)를 전력 공급 회로(208)에 제공하기 위해 각각의 공급 전력 레일(204(1)-204(N))로부터 하나의 전압 VDD(1) - VDD(N)를 출력 전력 레일(206)에 커플링시키도록 구성된다.
[0032] 예를 들어, 제1 전력 소스(210(1))는 전력 소스(210(N))에 의해 공급되는 제2 전압 VDD(N)(예를 들어, 0.6 V)보다 큰 전압인 제1 전압 VDD(1)(예를 들어, 1 볼트(V))를 공급하도록 구성될 수 있다. 이러한 공급 레일 구성은 전력 멀티플렉싱 시스템(200)에서 제공될 수 있는데, 이는, 더 높은 동작 성능 모드 동안 더 높은 전압을 갖는 공급 전력 레일에 전력 공급 회로(208)를 커플링시키고, 일례로 전력 소비를 절감하기 위해 더 낮은 성능 모드 동안 더 낮은 전압을 갖는 다른 공급 전력 레일에 전력 공급 회로(208)를 커플링시키는 것이 바람직할 수 있기 때문이다. 예를 들어, 전력 공급 회로(208)는 데이터를 유지하기 위해 최소 유지 전압을 요구하는 메모리 회로 또는 어레이일 수 있다. 제1 공급 전력 레일(204(1))은 전력 공급 회로(208)에 대한 최소 유지 전압을 초과할 수 있는 제1 전압 VDD(1)를 공급하도록 구성될 수 있다. 제2 공급 전력 레일(204(N))은 로직 도메인에서 로직 회로들에 커플링될 수 있다. 따라서, 제2 전압 VDD(N)가 전력 공급 회로(208)의 최소 유지 전압보다 높으면, 전력 멀티플렉싱 시스템(200)은 제2 전압 VDD(N)를 멀티플렉싱하기 위한 제2 전압 VDD(N)의 출력 전력 레일(206)에 대한 커플링을 동작을 위해 전력 공급 회로(208)로 스위칭할 수 있다. 이것은 로직 도메인에서 의도적인 디커플링 커패시턴스를 제공할 필요성을 회피 또는 감소시키는 이점을 가질 수 있다. 그러나, 제2 전압 VDD(N)가 전력 공급 회로(208)의 최소 유지 전압보다 낮으면, 전력 멀티플렉싱 시스템(200)은 제1 전압 VDD(1)를 제공하기 위한 제1 전압 VDD(1)의 출력 전력 레일(206)에 대한 커플링을 동작을 위해 전력 공급 회로(208)로 스위칭할 수 있다.
[0033] 도 2를 계속 참조하면, 각각의 전압 VDD(1) - VDD(N)를 전력 공급 회로(208)에 공급하도록 공급 전력 레일(204(1)-204(N))을 출력 전력 레일(206)에 선택적으로 커플링시키기 위해, 전력 멀티플렉싱 회로(202)는 복수의 공급 선택 회로들(212(1)-212(N))을 포함한다. 공급 선택 회로들(212(1)-212(N))은 각각의 공급 전력 레일(204(1)-204(N))과 출력 전력 레일(206) 사이에 커플링된다. 전력 멀티플렉싱 시스템(200)은 각각의 전압 VDD(1) - VDD(N)에서 전력 공급 회로(208)에 전력 공급하기 위해 각각의 공급 전력 레일(204(1)-204(N))을 출력 전력 레일(206)에 커플링시키기 위해, 선택된 공급 선택 회로(212(1)-212(N))를 활성화시키도록 구성된다.
[0034] 출력 전력 레일(206)에 커플링될 공급 전력 레일(204(1)-204(N))을 선택하기 위해, 공급 선택 회로들(212(1)-212(N))은 이러한 예에서 각각의 전력 스위치 회로들(214(1)-214(N))을 포함한다. 활성화된 전력 스위치 회로(214(1)-214(N))의 구동 강도는 출력 전력 레일(206) 상에 전압 VDD(1) - VDD(N)를 구동시키는 이의 용량에 영향을 미친다. 전력 스위치 회로(214(1)-214(N))의 구동 강도는 이의 출력 임피던스를 조정하며, 이는 스위칭 IR(current-resistance) 드롭을 제어하여 원하는 출력 전압을 도출한다. 예를 들어, 전력 스위치 회로(214(1)-214(N))의 구동 강도가 증가됨에 따라, 전력 스위치 회로(214(1)-214(N))의 출력 임피던스가 감소되어 IR 드롭을 감소시키고 출력 전압을 증가시킨다. 전력 스위치 회로(214(1)-214(N))의 구동 강도가 감소되면, 전력 스위치 회로(214(1)-214(N))의 출력 임피던스가 증가되어 IR 드롭을 증가시키고 출력 전압을 감소시킨다. PVT 변동들이 또한 구동 강도에 영향을 미칠 수 있다. 구동 강도는 예를 들어, PVT 변동들로 인해 감소된 구동 강도를 보상하기 위해 증가될 수 있다. 그러나, 구동 강도를 증가시키는 것은 누설 전력을 증가시킨다. 따라서, 전력 멀티플렉싱 시스템(200)은 공급 선택 회로들(212(1)-212(N))의 구동 강도를 선택적으로 제어하는 능력을 제공하며, 이는 PVT 변동들을 보상하기 위해 사용될 수 있다. 결과적으로 구동 강도 마진이 감소되어, 출력 전력 레일(206) 상에서 원하는 구동 강도를 여전히 달성하면서 누설 전력을 감소시킬 수 있다.
[0035] 따라서, 이러한 예에서, 활성화된 공급 선택 회로들(212(1)-212(N))의 구동 강도를 제어하는 능력을 제공하기 위해, 전력 스위치 회로들(214(1)-214(N)) 각각은 각각의 공급 전력 레일(204(1)-204(N))과 출력 전력 레일(206) 사이에 커플링된 4개의 병렬-연결된 PMOS(P-type MOS(metal oxide semiconductor)) 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4)(NMOS(N-type MOS) 트랜지스터들이 또한 이용될 수 있음)을 포함한다. 병렬-연결된 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 출력 전력 레일(206) 상에 각각의 전압 VDD(1) - VDD(N)를 구동시키기 위한 연관된 구동 강도를 갖는다. 따라서, 공급 선택 회로(212(1)-212(N))의 전반적 구동 강도를 제어하기 위해, 각각의 병렬-연결된 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 개별적으로 제어되어, 출력 전력 레일(206) 상에 각각의 전압 VDD(1) - VDD(N)를 구동시키는 것에 기여하도록 활성화 또는 활성화해제된다. 이러한 예에서, PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 각각의 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))의 형태로 연관된 구동 강도 표시자(218(1)-218(N))를 수신하도록 구성된다. 따라서, 구동 강도 표시자들(218(1)-218(N))은 일례에서, 활성화되는 병렬-연결된 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))의 각각의 수를 제어하기 위한 코드 워드들을 형성하는 각각의 개별적인 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))의 인에이블 상태를 표시하는 개별적인 신호들 또는 비트들을 각각 갖는 코드 워드들로서 고려될 수 있다.
[0036] 이러한 예에서, 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))은 각각의 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))의 게이트들 G에 커플링된다. 따라서, 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))의 상태는, 이들 각각의 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))이 선택적으로 활성화되어 출력 전력 레일(206) 상에 각각의 전압 VDD(1) - VDD(N)를 구동시키는 것에 기여하는지 여부를 제어한다. 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))의 상태가, 이러한 예에서, PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))을 활성화(즉, 턴-온)시키는 로직 로우 레벨('0')인 전력 스위치 선택 인에이블 상태이면, 각각의 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 각각의 공급 전력 레일(204(1)-204(N))과 출력 전력 레일(206) 사이의 전류 흐름 경로를 제공하도록 활성화될 것이다. 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))의 상태가 전력 스위치 선택 디스에이블 상태이면, 각각의 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 각각의 공급 전력 레일(204(1)-204(N))과 출력 전력 레일(206) 사이의 전류 흐름 경로를 제공하지 않도록 활성화해제될 것이다.
[0037] 이러한 예에서, 출력 전력 레일(206)에 각각의 공급 전력 레일(204(1)-204(N))을 커플링시키는 활성화된 공급 선택 회로(212(1)-212(N))의 구동 강도를 적응적으로 제어하는 것을 제공하기 위해, 제어 회로(222)가 전력 멀티플렉싱 시스템(200)에 제공된다. 제어 회로(222)는, 이러한 예에서, 개별적인 각각의 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))인 구동 강도 표시자들(218(1)-218(N))을 생성하도록 구성된다. 이러한 예에서, PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 또한 전력 헤드 스위치들로서 동작하여, 제어 회로(222)는, 어느 선택 회로(212(1)-212(N))가 출력 전력 레일(206)에 커플링되는지 뿐만 아니라 구동 강도를 제어하는 활성화된 공급 선택 회로들(212(1)-212(N))에 의해 어느 개별적인 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))이 활성화 및 활성화해제되는지를 제어하기 위해 구동 강도 표시자들(218(1)-218(N)) 각각의 전력 스위치 선택 인에이블 및 디스에이블 상태들을 제어한다. 이와 관련하여, 각각의 전력 스위치 회로들(214(1)-214(N))의 개별적인 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 활성화된 공급 선택 회로(212(1)-212(N))의 구동 강도를 표시하는 각각의 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))을 수신한다. 활성화된 PMOS 트랜지스터들(216(1)(1)-216(1)(4) 및 216(N)(1)-216(N)(4))은 출력 전력 레일(206) 상에 전압 VDD(1) - VDD(N)를 구동시키는 것에 기여한다.
[0038] 제어 회로(222)는 전력 멀티플렉싱 시스템(200)의 성능에 기초하여 활성화된 공급 선택 회로(212(1)-212(N))의 구동 강도를 적응적으로 제어하도록 구성된다. 이러한 방식으로, 활성화된 공급 선택 회로(212(1)-212(N))의 구동 강도는 동작 및/또는 PVT 변동들을 처리하기 위한 동작 동안 조정될 수 있다. 따라서, 전력 멀티플렉싱 시스템(200)의 원하는 성능을 달성하기 위해 요구되는 구동 강도 마진을 낭비할 수 있는 고정된 구동 강도를 제공하는 것 대신에, 활성화된 공급 선택 회로들(212(1)-212(N))의 구동 강도 마진을 적응적으로 조정하는 능력은 원하는 성능을 달성하면서 구동 강도 마진이 감소되도록 허용한다.
[0039] 이와 관련하여, 도 2를 계속 참조하면, 제어 회로(222)는 출력 전력 레일(206)의 출력 전압(224)을 모니터링하도록 구성된다. 공급 전력 레일 선택 표시자(226(1)-226(N))가, 출력 전력 레일(206)에 연관된 공급 전력 레일(204(1)-204(N))을 커플링시키기 위해 어느 공급 선택 회로(212(1)-212(N))가 활성화되어야 하는지를 표시하는 것에 대한 응답으로, 제어 회로(222)는 출력 전력 레일(206) 상의 출력 전압(224)의 전압 레벨을, 공급 전력 레일 선택 표시자(226(1)-226(N))에 기초하여 활성화된 것으로 표시되는 공급 선택 회로(212(1)-212(N))와 연관된 제1 미리 정의된 출력 전압 레벨과 비교한다. 제어 회로(222)는, 출력 전력 레일(206) 상의 출력 전압(224)의 전압 레벨과 활성화된 공급 선택 회로(212(1)-212(N))와 연관된 미리 정의된 출력 전압 레벨의 비교에 기초하여, 구동 강도 표시자들(218(1)-218(N))을 선택적으로 생성하도록 구성된다. 따라서, 제어 회로(222)는 출력 전압(224)에 기초하여 관찰된 전력 멀티플렉싱 시스템(200)의 성능 변동들에 기초하여 활성화된 공급 선택 회로(212(1)-212(N))의 구동 강도를 조정하기 위해 출력 전력 레일(206) 상의 출력 전압(224)을 계속적으로 모니터링하도록 구성될 수 있다.
[0040] 도 3은 성능 변동들을 처리하기 위한 출력 전력 레일(206) 상의 출력 전압(224)에 기초하여 전력 멀티플렉싱 회로(202)에서 활성 공급 선택 회로(212(1)-212(N))의 구동 강도를 적응적으로 제어하는 도 2의 제어 회로(222)의 예시적인 프로세스(300)를 예시하는 흐름도이다. 도 3의 프로세스(300)는 2개의 공급 선택 회로들(212(1), 212(N))을 포함하는 전력 멀티플렉싱 회로(202)에 관해 설명될 것이다. 그러나, 도 3의 프로세스(300)는 또한 2개 초과의 공급 선택 회로들(212(1), 212(N))을 포함하는 전력 멀티플렉싱 회로(202)에 적용가능함을 이해해야 한다.
[0041] 도 3을 참조하면, 제어 회로(222)는 출력 전력 레일(206)의 출력 전압(224)을 모니터링한다(블록(302)). 제1 공급 전력 레일 선택 표시자(226(1))가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것(블록(304))에 대한 응답으로, 제어 회로(222)는 출력 전력 레일(206) 상의 출력 전압(224)의 전압 레벨을 제1 공급 선택 회로(212(1))와 연관된 제1 미리 정의된 출력 전압 레벨과 비교한다(블록(306)). 그 다음, 제어 회로(222)는 출력 전력 레일(206) 상의 출력 전압(224)의 전압 레벨과 제1 미리 정의된 출력 전압 레벨의 비교에 기초하여, 제1 구동 강도 표시자(218(1))를 선택적으로 생성한다(블록(308)). 응답으로, 전력 멀티플렉싱 회로(202)는 제1 구동 강도 표시자(218(1))에 기초하여 제1 공급 전력 레일(204(1))의 제1 전압 VDD(1)를 제1 구동 강도로 출력 전력 레일(206)로 선택적으로 구동시킨다(블록(310)). 그러나, 제2 공급 전력 레일 선택 표시자(226(N))가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것(블록(312))에 대한 응답으로, 제어 회로(222)는 출력 전력 레일(206) 상의 출력 전압(224)의 전압 레벨을 제2 공급 선택 회로(212(N))와 연관된 제2 미리 정의된 출력 전압 레벨과 비교한다(블록(314)). 제어 회로(222)는 출력 전력 레일(206) 상의 출력 전압(224)의 전압 레벨과 제2 미리 정의된 출력 전압 레벨의 비교에 기초하여, 제2 구동 강도 표시자(218(N))를 선택적으로 생성한다(블록(316)). 응답으로, 전력 멀티플렉싱 회로(202)는 제2 구동 강도 표시자(218(N))에 기초하여 제2 공급 전력 레일(204(N))의 제2 전압 VDD(N)를 제2 구동 강도로 출력 전력 레일(206)로 선택적으로 구동시킨다(블록(318)).
[0042] 상이한 제어 회로들(222)은 출력 전력 레일(206)로 구동된 전압 VDD(1) - VDD(N)의 구동 강도를 적응적으로 제어하기 위해 도 2의 전력 멀티플렉싱 시스템(200)에 제공될 수 있다. 이와 관련하여, 도 4a는 예를 들어, 성능 변동들을 처리하기 위해 출력 전력 레일(206) 상의 출력 전압(224)에 기초하여 활성 공급 선택 회로(212(1)-212(N))의 구동 강도를 적응적으로 제어하기 위해, 도 2의 전력 멀티플렉싱 시스템(200)의 제어 회로(222)로서 제공될 수 있는 예시적인 제어 회로(222(1))의 블록도이다. 도 4a의 제어 회로(222(1))는 오직 1개의 공급 선택 회로(212(1)-212(N))를 제어하는 것으로 도시되어 있고, 따라서, 각각의 공급 선택 회로(212(1)-212(N))의 구동 강도를 제어하기 위해 다수의 제어 회로들(222(1))이 제공될 것이다. 그러나, 제어 회로(222(1))는 공급 선택 회로들(212(1)-212(N)) 각각의 구동 강도를 제어하도록 적응될 수 있음을 주목한다. 도 4에 예시된 제어 회로(222(1))는 전력 멀티플렉싱 회로(202)의 1개의 공급 선택 회로(212(1))를 제어하기 위한 것이다.
[0043] 이와 관련하여, 도 4a를 참조하면, 출력 전압(224)은 이러한 예에서 아날로그 비교기(401)의 형태로 제공되는 비교기 회로(400)에 커플링된다. 비교기 회로(400)는 또한 입력으로서, 공급 선택 회로(212(1))에 대한 기준 출력 전압 VrefA(402)를 수신한다. 기준 출력 전압(402)은 디지털 기준 출력 전압 VrefD로 저장되었을 수 있고, DAC(digital-to-analog converter) 회로(404)에 의해 기준 출력 전압 VrefA로서 아날로그 신호로 변환되었을 수 있다. 비교기 회로(400)는 전력 멀티플렉싱 회로(202)의 성능을 결정하기 위해 출력 전압(224)과 기준 출력 전압(402) 사이의 전압 레벨에서의 비교보다 더 크거나 작은 것을 표시하는 비교 출력 신호(406)를 생성하도록 구성된다. 비교 출력 신호(406)는, 출력 전압(224)이 기준 출력 전압(402) 아래 또는 위로 드롭(또는 그 반대)하는 경우 카운트 값을 각각 증분 또는 감분하도록 구성되는 카운터(408)를 포함하는 카운터 회로(407)에 제공된다. 카운터(408)는 메인 클럭 신호(414)로부터 클럭 분주기(412)에 의해 분주된 클럭 신호(410)에 의해 클러킹되어, 카운터(408)는 클럭 신호(410)의 각각의 클럭 사이클에 대해 활성화될 수 있다. 카운터(408)의 오버플로우 조건들을 핸들링하기 위해 오버플로우 로직 회로(418)가 제공된다. 카운터(408)는 공급 선택 회로(212(1))의 구동 강도를 제어하기 위해 전력 멀티플렉싱 회로(202)(및 활성화된 공급 선택 회로(212(1)))에 제공될 구동 강도 표시자(218(1)) 형태로 카운트 값을 출력한다.
[0044] 도 4a의 제어 회로들(222(1))은, 출력 전력 레일(206)의 전압이 설계된 최소 임계 전압 아래로 드롭하지 않는 것을 보장할 수 있다. 카운터(408)는 온도 드리프트들, 작업량 변화들 등과 같은 환경 조건들에서의 변화들을 처리하기 위해 카운트 업 또는 다운될 수 있다.
[0045] 대안적으로, 도 4b에 도시된 바와 같이, 공급 선택 회로들(212(1)-212(N)) 중 임의의 것을 제어할 수 있도록 멀티플렉싱되는 공유된 제어 회로(222M)가 제공될 수 있다. 이러한 제어 회로(222M)는 선택된 공급 선택 회로(212(1)-212(N))에 대한 임의의 전력 스위치 선택 신호들(220(1)(1)-220(1)(4) - 220(N)(1)-220(N)(4))을 출력하도록 구성된다. 도 4b의 제어 회로(222M)는 도 4a의 제어 회로(222(1))와 공통 컴포넌트들을 갖고, 이들은 공통 엘리먼트 번호들로 도시된다. 도 4b에 도시된 바와 같이, 비교기 회로(400)는 입력으로서, 선택된 공급 선택 회로(212(1)-212(N))에 대한 기준 출력 전압 VrefA(402)를 수신한다. 멀티플렉싱 회로(418)에 입력되는 선택 신호(416)는, 선택된 공급 선택 회로(212(1)-212(N))에 대해 어느 디지털 기준 출력 전압 VrefD(1)- VrefD(N)가 기준 출력 전압 VrefA(402)로서 DAC 회로(404)에 전달되는지를 제어한다. 선택된 공급 선택 회로(212(1)-212(N))의 구동 강도를 제어하기 위해 구동 강도 표시자(218)가 전력 멀티플렉싱 회로(202)의 어느 공급 선택 회로(212(1)-212(N))에 제공되는지를 제어하기 위해 디멀티플렉싱 회로(420)가 제공된다.
[0046] 출력 전력 레일로 구동된 멀티플렉싱된 전압의 구동 강도를 적응적으로 제어하기 위해, 도 2의 전력 멀티플렉싱 시스템(200)과 같은 전력 멀티플렉싱 시스템에서 다른 타입들의 제어 회로들이 제공될 수 있다. 예를 들어, 도 5는 성능 변동들을 처리할 수 있는 출력 전력 레일의 출력 전압에 기초하여 전력 공급 회로에 전력 공급하기 위해 복수의 공급 전력 레일들로부터 출력 전력 레일로 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하도록 구성되는 다른 예시적인 전력 멀티플렉싱 시스템(500)의 블록도이다. 여기에 도시된 바와 같이, 이러한 예에서 메모리 어레이(508)로서 도시된 전력 공급 회로에 전력 공급하기 위해 출력 전력 레일(506) 상의 출력 전압(524)으로서 전력 멀티플렉싱 회로(502)에 의해 구동되는 멀티플렉싱된 전압의 구동 강도를 적응적으로 제어하는 제어 회로(522)가 제공된다. 이러한 예에서 제어 회로(522)는 모니터링된 성능 변동들을 처리하기 위해 출력 전력 레일(506) 상에서 멀티플렉싱된 출력 전압(524)의 구동 강도를 조정하기 위해 출력 전압(524)을 모니터링하도록 구성된 전압 모니터링 회로(528)를 포함한다. 제어 회로(522)는 또한 메모리 및 로직 구동 강도 표시자들(518M, 518L)을 제어된 방식으로 점진적으로 램프 업하도록 구성되는 선택적인 슬로우 램프 회로(530)를 포함하고, 이는 결국 출력 전력 레일(506) 상에서 멀티플렉싱된 전압을 램프 업하는 멀티플렉싱된 전력 스위치 회로들을 점진적으로 램프 업한다. 이는 전력 멀티플렉싱 시스템(500)의 인-러쉬 전류 관련 공급 잡음을 감소 또는 회피하여, 전력 레일들의 스위칭으로 인한 메모리 어레이(508)의 성능 손실을 회피 또는 완화시킬 수 있다.
[0047] 도 6은 도 5의 전력 멀티플렉싱 시스템(500)의 예시적인 전력 멀티플렉싱 회로(502)의 블록도이다. 전력 멀티플렉싱 회로(502)는 출력 전력 레일(506)에 커플링된 메모리 어레이(508)에 전력을 제공하기 위해 출력 전력 레일(506)에 대한 로직 공급 전력 레일(504L) 및 메모리 공급 전력 레일(504M) 중 하나의 커플링을 멀티플렉싱하도록 구성된다. 로직 공급 전력 레일(504L) 및 메모리 공급 전력 레일(504M)은 메모리 도메인에서 메모리 전압 VDD(M) 및 로직 도메인에서 로직 전압 VDD(L)를 공급하는 각각의 전력 소스들에 커플링된다. 각각의 메모리 전압 VDD(M) 로직 전압 VDD(L)를 메모리 어레이(508)에 공급하기 위해 출력 전력 레일(506)에 로직 공급 전력 레일(504L) 또는 메모리 공급 전력 레일(504M)을 선택적으로 커플링시키기 위해, 전력 멀티플렉싱 회로(502)는 메모리 및 로직 공급 선택 회로들(512M, 512L)을 포함한다. 메모리 및 로직 공급 선택 회로들(512M, 512L)은 각각의 메모리 공급 전력 레일(504M)과 로직 공급 전력 레일(504L) 사이에 커플링된다. 전력 멀티플렉싱 시스템(500)은 각각의 메모리 전압 VDD(M) 및 로직 전압 VDD(L)에서 메모리 어레이(508)에 전력 공급하도록 각각의 메모리 공급 전력 레일(504M) 및 로직 공급 전력 레일(504L)을 출력 전력 레일(506)에 커플링시키기 위해, 메모리 및 로직 공급 선택 회로들(512M, 512L) 중 하나를 활성화시키도록 구성된다.
[0048] 출력 전력 레일(506)에 커플링될 메모리 공급 전력 레일(504M) 및 로직 공급 전력 레일(504L)을 선택하기 위해, 이러한 예에서 메모리 및 로직 공급 선택 회로들(512M, 512L) 각각은 각각의 메모리 및 로직 전력 스위치 회로들(514M, 514L)을 포함한다. 활성화된 메모리 또는 로직 전력 스위치 회로들(514M, 514L)의 구동 강도는 출력 전력 레일(506)에 상에 각각의 메모리 또는 로직 전압 VDD(M), VDD(L)를 구동시키는 이의 용량에 영향을 미친다. 활성화된 메모리 또는 로직 전력 스위치 회로(514M, 514L)의 구동 강도는 이의 출력 임피던스를 조정하고, 이는 메모리 또는 로직 전력 스위치 회로(514M, 514L)에 걸친 IR(current-resistance) 드롭의 스위칭을 제어하여 원하는 출력 전압을 도출한다. 예를 들어, 메모리 또는 로직 전력 스위치 회로(514M, 514L)의 구동 강도가 증가될 때, 메모리 또는 로직 전력 스위치 회로(514M, 514L)의 출력 임피던스는 감소되어, 출력 전력 레일(506) 상에 구동된 각각의 메모리 또는 로직 전압 VDD(M), VDD(L) 및 IR 드롭을 감소시킨다. 그러나, 메모리 또는 로직 전력 스위치 회로(514M, 514L)의 구동 강도가 감소되면, 메모리 또는 로직 전력 스위치 회로(514M, 514L)의 출력 임피던스는 증가되어, IR 드롭을 증가시키고 출력 전력 레일(506) 상에 구동된 각각의 메모리 또는 로직 전압 VDD(M), VDD(L)를 감소시킨다. PVT 변동들이 구동 강도에 영향을 미칠 수 있다. 구동 강도는 예를 들어 PVT 변동들을 보상하기 위해 증가될 수 있다. 그러나, 구동 강도를 증가시키는 것은 누설 전력을 증가시킨다. 따라서, 전력 멀티플렉싱 시스템(500)은 메모리 및 로직 공급 선택 회로들(512M, 512L)의 구동 강도를 선택적으로 제어하는 능력을 제공하며, 이는 구동 강도를 감소시킬 수 있는 PVT 변동들을 보상하기 위해 사용될 수 있다. 결과적으로 구동 강도 마진이 감소되어, 출력 전력 레일(506) 상에서 원하는 구동 강도를 여전히 달성하면서 누설 전력을 감소시킬 수 있다.
[0049] 이러한 예에서, 활성화된 메모리 및 로직 공급 선택 회로들(512M, 512L)의 구동 강도를 제어하는 능력을 제공하기 위해, 메모리 및 로직 전력 스위치 회로들(514M, 514L) 각각은 복수의 병렬-연결된 PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))을 포함하고, 여기서 'T'는 포함할 PMOS 트랜지스터들(516)의 원하는 수를 표현한다. NMOS 트랜지스터들이 또한 이용될 수 있음을 주목한다. PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))은 각각의 메모리 및 로직 공급 전력 레일(504M, 504L)과 출력 전력 레일(506) 사이에 커플링된다. 병렬-연결된 PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))은 출력 전력 레일(506) 상에 각각의 메모리 또는 로직 전압 VDD(M), VDD(L)를 구동시키기 위한 연관된 구동 강도를 갖는다. 따라서, 메모리 및 로직 공급 선택 회로들(512M, 512L)의 전반적 구동 강도를 제어하기 위해, 각각의 병렬-연결된 PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))은 개별적으로 제어되어, 출력 전력 레일(506) 상에 각각의 메모리 또는 로직 전압 VDD(M), VDD(L)를 구동시키는 것에 기여하도록 활성화 또는 활성화해제될 수 있다. 이러한 예에서, PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T)) 각각은 각각의 메모리 및 로직 전력 스위치 선택 신호들(520M(1)-520M(T), 520L(1)-520L(T)) 형태로, 연관된 메모리 또는 로직 구동 강도 표시자(518M, 518L)를 수신하도록 구성된다. 따라서, 메모리 및 로직 구동 강도 표시자들(518M, 518L)은 일례에서, 활성화되는 병렬-연결된 PMOS 트랜지스터들(516M(1)-516(1)(T) 및 516L(1)-516L(T))의 각각의 수를 제어하기 위한 코드 워드들을 형성하는 각각의 개별적인 메모리 및 로직 전력 스위치 선택 신호들(520M(1)-520M(T), 520L(1)-520L(T))의 인에이블 상태를 표시하는 개별적인 신호들 또는 비트들을 각각 갖는 코드 워드들로서 고려될 수 있다.
[0050] 이러한 예에서, 메모리 및 로직 전력 스위치 선택 신호들(520M(1)-520M(T), 520L(1)-520L(T))은 각각의 PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))의 게이트들 G에 커플링된다. 따라서, 메모리 및 로직 전력 스위치 선택 신호들(520M(1)-520M(T), 520L(1)-520L(T))의 상태는, 이들 각각의 PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))이 선택적으로 활성화되고, 그에 따라 출력 전력 레일(506) 상에 각각의 메모리 및 로직 전압들 VDD(M), VDD(L)를 구동시키는 것에 기여하는지 여부를 제어한다. 메모리 또는 로직 전력 스위치 선택 신호들(520M(1)-520M(T), 520L(1)-520L(T))의 상태가 이러한 예에서 로직 로우 레벨('0')인 전력 스위치 선택 인에이블 상태이면, 각각의 PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))은 각각의 메모리 또는 로직 공급 전력 레일(504M, 504L)과 출력 전력 레일(506) 사이에 전류 흐름 경로를 제공하도록 활성화될 것이다. 메모리 또는 로직 전력 스위치 선택 신호들(520M(1)-520M(T), 520L(1)-520L(T))의 상태가 전력 스위치 선택 디스에이블 상태이면, 각각의 PMOS 트랜지스터들(516M(1)-516M(T) 및 516L(1)-516L(T))은 각각의 메모리 및 로직 공급 전력 레일(504M, 504L)과 출력 전력 레일(506) 사이에 전류 흐름 경로를 제공하지 않도록 활성화해제될 것이다.
[0051] 도 6을 계속 참조하면, 메모리 공급 전력 레일(504M)로부터 출력 전력 레일(506)의 커플링을 로직 공급 전력 레일(504L)로 스위칭하는 동안 메모리 어레이(508)에 전력 공급하기 위해 출력 전력 레일(506)에서 메모리 전압 VDD(M)를 유지하지만, 메모리와 로직 공급 전력 레일들(504M, 504L) 사이에 전류 상호-전도 경로를 생성하는 것을 회피하기 위해, 전력 멀티플렉싱 회로(502)는 또한 다이오드 드롭 제어 회로(600)를 포함한다. 다이오드 드롭 제어 회로(600)는 이러한 예에서 PMOS 트랜지스터(602)의 형태로 제공된다. 다이오드 드롭 제어 회로(600)는 로직 공급 전력 레일(504L)에 대한 메모리 공급 전력 레일(504M)의 커플링의, 출력 전력 레일(206)로의 스위칭에 대한 응답으로, 다이오드 드롭 동작 모드에 대해 각각의 메모리 공급 전력 레일(504M)과 출력 전력 레일(506) 사이에 다이오드 드롭 연결을 생성하게 활성화되도록 구성된다. 이와 관련하여, 다이오드 드롭 제어 회로(600)는 로직 공급 전력 레일(504L)에 대한 공급 전력 레일 스위치 상태를 표시하는 공급 전력 레일 스위치 신호(603)를 수신하도록 구성된다. 공급 전력 레일 스위치 신호(603)가 로직 공급 전력 레일(504L)에 대한 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 다이오드 드롭 제어 회로(600)는 다이오드 드롭 동작 모드에서 메모리 공급 전력 레일(504M)과 출력 전력 레일(506) 사이에 다이오드 드롭 연결을 설정한다.
[0052] 더 구체적으로, 이러한 예에서, 다이오드 드롭 제어 회로(600)는 제1 전력 스위치 회로(608)의 제1 전력 레일 선택 입력(606)에 커플링된 다이오드 드롭 입력(604)을 포함한다. 다이오드 드롭 제어 회로(600)는 또한 전력 레일 선택 회로(612)로부터 공급 전력 레일 스위치 신호(603)를 수신하도록 구성된 PMOS 트랜지스터(602)의 게이트 G에 커플링된 다이오드 드롭 제어 입력(610)을 포함한다. 다이오드 드롭 제어 회로(600)는 또한 PMOS 트랜지스터(602)의 드레인 D에 커플링되고 전력 스위치 회로(608)의 제1 전력 출력(616)에 커플링된 다이오드 드롭 출력(614)을 포함한다. 다이오드 드롭 제어 회로(600)는 공급 전력 레일 스위치 신호(603)가 메모리 공급 전력 레일(504M)로부터 로직 공급 전력 레일(504L)로의 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 전력 레일 선택 입력(606)과 전력 출력(616) 사이의 다이오드 드롭 동작 모드에서 다이오드 드롭 연결을 설정하도록 구성된다. 유지 출력 신호(620)는 공급 전력 레일 스위치 신호(603)의 다이오드 드롭 입력(604)으로의 전달을 제어한다. 또한 공급 전력 레일 스위치 신호(603)가 메모리 공급 전력 레일(504M)로부터 로직 공급 전력 레일(504L)로의 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 전력 레일 선택 회로(612)는 전력 레일 선택 입력(606)에 높은 임피던스를 제시하도록 활성화해제된다. 따라서, 다이오드 드롭 동작 모드에서, 헤드 스위치 PMOS 트랜지스터(618)의 게이트 G 및 드레인 D는 제1 헤드 스위치 PMOS 트랜지스터(618)를 다이오드 드롭 구성으로 배치하도록 함께 커플링된다.
[0053] 이러한 예에서, 전류 상호-전도는 더 높은 메모리 전압 VDD(M)를 갖는 메모리 공급 전력 레일(504M)에서 더 낮은 로직 전압 VDD(L)를 갖는 로직 공급 전력 레일(504L)로의 일 방향에서만 발생할 수 있다. 따라서, 다이오드 드롭 제어 회로(600)는 이러한 예에서는 순방향 바이어스 구성에서 출력 전력 레일(506) 상의 전압을 조절하도록 구성된다. 예를 들어, 메모리 공급 전력 레일(504M) 상의 메모리 전압 VDD(M)는 로직 공급 전력 레일(504L) 상의 로직 전압 VDD(L)보다 높고, 다이오드 드롭 제어 회로(600)는 순방향 바이어스 구성일 것이다. 다이오드 드롭 제어 회로(600)는 출력 전력 레일(506) 상의 출력 전압 VDD(A)를 유지하기 위해 전류가 메모리 공급 전력 레일(504M)로부터 출력 전력 레일(506)로 흐르게 허용하도록 구성된다. 일례에서, 다이오드 드롭 제어 회로(600)는 출력 전력 레일(506) 상의 출력 전압 VDD(A)를 메모리 전압 VDD(M)보다 낮은 다이오드 드롭 제어 회로(600)의 임계 전압으로 조절하도록 구성된다. 출력 전력 레일(506) 상의 출력 전압 VDD(A)가 메모리 전압 VDD(M)보다 낮은 다이오드 드롭 제어 회로(600)의 임계 전압으로 방전됨에 따라, 다이오드 드롭 제어 회로(600)는 메모리 전압 VDD(M)(예를 들어, 1 V)보다 작은 다이오드 드롭 제어 회로(600)의 임계 전압(예를 들어, 0.2 V)으로 전압(예를 들어, 0.8 V)을 유지하기 위해 전류가 흐르도록 허용할 것이다. 이러한 방식으로, 출력 전압 VDD(A)는, 로직 공급 전력 레일(504L)에 대한 메모리 공급 전력 레일(504M)의 커플링을 출력 전력 레일(506)로 스위칭하지만 메모리 공급 전력 레일(504M)과 로직 공급 전력 레일(504L) 사이의 전류 상호-전도 경로를 생성하지 않는 경우에도, 다이오드 드롭 동작 모드 동안 메모리 어레이(508)에 계속 제공된다. 다이오드 드롭 동작 모드 동안 전력 소비를 감소시키기 위해, 메모리 어레이(508)는, 비제한적인 예에서 누설 전류들이 오직 출력 전력 레일(506)로부터만 인출되는 유지 또는 감소된 전력 소비 상태에 있도록 구성될 수 있다.
[0054] 로직 공급 전력 레일(504L)에 대한 메모리 공급 전력 레일(504M)의 커플링의, 출력 전력 레일(506)로의 스위칭 이후, 다이오드 드롭 동작 모드는 중단될 수 있다. 이와 관련하여, 공급 전력 레일 스위치 신호(603)는 공급 전력 레일 스위치 디스에이블 상태를 표시하도록 제어된다. 응답으로, 다이오드 드롭 제어 회로(600)는 메모리 공급 전력 레일(504M)과 출력 전력 레일(506) 사이에 다이오드 드롭 연결을 연결해제한다. 다이오드 드롭 동작 모드가 중단되는 경우에도 전류 상호-전도 경로가 생성되지 않는데, 이는, 다이오드 드롭 동작 모드 외부의 임의의 주어진 시간에 메모리 또는 로직 공급 전력 레일(504M, 504L) 중 어느 하나를 출력 전력 레일(506)에 커플링시키도록 오직 메모리 전력 스위치 회로(514M) 또는 로직 전력 스위치 회로(514L)만을 선택하기 위해, 메모리 구동 강도 표시자(518M) 또는 로직 구동 강도 표시자(518L) 중 어느 하나만이 전력 레일 선택 인에이블 상태에 있도록 제어되기 때문이다.
[0055] 도 7은 활성 메모리 또는 로직 공급 선택 회로(512M, 512L)의 구동 강도를 적응적으로 제어하는 도 5의 전력 멀티플렉싱 시스템(500)에 포함될 수 있는 제어 회로(522) 및 도 6의 전력 멀티플렉싱 회로(502)의 다이오드 드롭 제어 회로(600)의 블록도이다. 제어 회로(522)는 도 8의 로직 테이블(800)에 예시된 동작 모드들을 제공하도록 구성된다. 둘 모두는 아래에서 서로 관련되어 논의될 것이다.
[0056] 도 7을 참조하면, 메모리 구동 강도 표시자(518M)는 멀티플렉서 회로(702)의 출력(700)으로서 제공된다. 멀티플렉서 회로(702)는 제1 우회 구동 강도 표시자(706)를 수신하도록 구성된 제1 입력(704) 및 메모리 적응형 구동 강도 표시자(710)를 수신하도록 구성된 제2 입력(708)을 포함한다. 멀티플렉서 회로(702)는, 메모리 공급 전력 레일(504M)을 도 6의 출력 전력 레일(506)에 커플링시키는 경우 전력 멀티플렉싱 회로(502)의 적응적 구동 강도 동작을 우회하는 것을 원하면, 우회 구동 강도 표시자(706)를 메모리 구동 강도 표시자(518M)에 전달하도록 제어된다. 예를 들어, 우회 구동 강도 표시자(706)는 예를 들어 모두 활성화된(예를 들어, 모든 로직 '0') 또는 임의의 다른 고정된 세팅과 같은 메모리 전력 스위치 선택 신호들(520M(1)-520M(T)) 각각에 대한 고정된 세팅일 수 있다. 이러한 방식으로, 메모리 전압 VDD(M)의 구동 강도는 변경되지 않는다. 멀티플렉서 회로(702)는 또한, 메모리 공급 전력 레일(504M)을 도 6의 출력 전력 레일(506)에 커플링시키는 경우 전력 멀티플렉싱 회로(502)의 구동 강도 동작을 적응적으로 제어하는 것을 원하면, 메모리 적응적 구동 강도 표시자(710)를 메모리 구동 강도 표시자(518M)에 전달하게 제어되도록 구성된다. 예를 들어, 메모리 적응적 구동 강도 표시자(710)는 일례로 도 4a 제어 회로(222(1))의 메모리 구동 강도 표시자(218(1))의 카운터 출력일 수 있다. 메모리 적응적 구동 강도 표시자(710)는 도 5의 어느 PMOS 트랜지스터들(516M(1)-516M(T))이 활성화되는지를 제어하기 위해 메모리 전력 스위치 선택 신호들(520M(1)-520M(T))을 제어할 것이다.
[0057] 도 7을 계속 참조하면, 멀티플렉서 회로(702)는 또한, 제1 입력(704)으로부터의 우회 구동 강도 표시자(706) 또는 제2 입력(708)으로부터의 메모리 적응적 구동 강도 표시자(710)가 메모리 구동 강도 표시자(518M)로서 출력(700)에 전달되는지 여부를 제어하기 위해 적응적 모드 선택 신호(714)를 수신하도록 구성되는 선택 입력(712)을 포함한다. 이와 관련하여, 적응적 모드 선택 신호(714)가 적응적 모드 디스에이블 상태이면, 멀티플렉서 회로(702)는 제1 입력(704)으로부터의 우회 구동 강도 표시자(706)를 출력(700)에 전달한다. 적응적 모드 선택 신호(714)가 적응적 모드 인에이블 상태이면, 멀티플렉서 회로(702)는 제2 입력(708)으로부터의 메모리 적응적 구동 강도 표시자(710)를 출력(700)에 전달한다. 적응적 모드 선택 신호(714)가 로직 로우(즉, 로직 '0')이면, 이는 멀티플렉서 회로(702)가 제1 입력(704)으로부터의 우회 구동 강도 표시자(706)를 메모리 구동 강도 표시자(518M)로서 출력(700)에 출력하게 한다. 이러한 예에서 적응적 모드 선택 신호(714)가 로직 하이(즉, 로직 '1')이면, 적응적 모드 선택 신호(714)는 구동 강도의 적응적 제어를 제공하기 위해 이러한 예에서 적응적 모드 인에이블 상태이다.
[0058] 도 6의 제어 회로(522)에서 설명된 다이오드 드롭 모드 동작을 제어하기 위해, 도 7의 제어 회로(522)는 또한 유지 출력 신호(620)를 생성하는 것을 제어하도록 구성된다. 이전에 도 6에서 앞서 논의된 바와 같이, 유지 출력 신호(620)는 공급 전력 레일 스위치 신호(603)가 전달되는지 여부를 제어하도록 구성된다. 멀티플렉서 회로(702)가 제1 입력(704)으로부터의 우회 구동 강도 표시자(706)를 메모리 구동 강도 표시자(518M)로서 출력(700)에 출력하게 하도록 적응적 모드 선택 신호(714)가 로직 로우(즉, 로직 '0')이면, 유지 입력 신호(716) 및 APM(adaptive power multiplexing) 인에이블 신호(718)는 무정의(don't care) 상태들(x)인데, 이는, 도 7의 AND-기반 게이트(720)가 유지 출력 신호(620)에 대한 출력(722)에 유지 입력 신호(716)를 전달할 것이기 때문이다. 이는 또한, 적응적 모드 선택 신호(714)가 로직 '0'인 "ASR 우회" 상태에 대한 도 8의 로직 테이블(800)에 도시되어 있다. 따라서, 유지 입력 신호(716)는, 공급 전력 레일 스위치 신호(603)가 다이오드 드롭 제어 회로(600)에 전달되는지 여부를 제어할 것이다.
[0059] 도 8의 로직 테이블(800)에 도시된 바와 같은 "붕괴" 상태에서, 적응적 모드 선택 신호(714)는 APM 인에이블 신호(718) 및 로직 '0'으로 설정된 유지 입력 신호(716)를 갖는 적응적 모드 인에이블 상태가 되도록 로직 "1"로 설정된다. 이는 멀티플렉서 회로(702)가 제1 입력(704)으로부터의 우회 구동 강도 표시자(706)를 메모리 구동 강도 표시자(518M)로서 출력(700)에 제공하게 한다. OR-기반 게이트(724)는 다이오드 드롭 제어 회로(600)의 다이오드 드롭 동작을 활성화해제하도록 유지 출력 신호(620)에 대해 로직 '0'을 생성하기 위해 AND-기반 게이트(720)에 대한 이의 출력(726) 상에 로직 '0'을 생성할 것이다.
[0060] 도 8에 도시된 바와 같이, 도 5의 출력 전력 레일(506) 상에 멀티플렉싱된 메모리 전력 VDD(M)의 구동 강도를 적응적으로 제어하도록 셋업하기 위해, "ASR 인에이블" 상태는 적응적 모드 인에이블 상태가 되도록 로직 "1"로 설정될 적응적 모드 선택 신호(714)를 제공한다. 이는 멀티플렉서 회로(702)가 제1 입력(704)으로부터의 우회 구동 강도 표시자(706)를 메모리 구동 강도 표시자(518M)로서 출력(700)에 제공하게 한다. APM 인에이블 신호(718)는 로직 '0'으로 설정되고, 유지 입력 신호(716)는 로직 '1'로 설정된다. 이는, 다이오드 드롭 제어 회로(600)의 다이오드 드롭 모드 동작을 디스에이블시키기 위해 AND-기반 게이트(720)가 로직 '0'을 유지 출력 신호(620)로서 출력하게 한다. 그 다음, 도 8에 도시된 바와 같이, 출력 전력 레일(506)에 커플링된 메모리 공급 전력 레일(504M)로부터 메모리 전압 VDD(M)의 구동 강도를 제어하기 위해 도 5의 어느 PMOS 트랜지스터들(516M(1)-516M(T))이 활성화되는지를 제어하기 위해 메모리 전력 스위치 선택 신호들(520M(1)-520M(T))을 적응적으로 제어하기 위한 "기능" 상태의 경우, 적응적 모드 선택 신호(714)는 적응적 모드 인에이블 상태가 되도록 로직 "1"로 설정된다. 이는 멀티플렉서 회로(702)가 제1 입력(704)으로부터의 우회 구동 강도 표시자(706)를 메모리 구동 강도 표시자(518M)로서 출력(700)에 제공하게 한다. APM 인에이블 신호(718)는 로직 '1'으로 설정되고, 유지 입력 신호(716)는 로직 '0'로 설정된다. 이는, 다이오드 드롭 제어 회로(600)의 다이오드 드롭 모드 동작을 디스에이블시키기 위해 AND-기반 게이트(720)가 로직 '0'을 유지 출력 신호(620)로서 출력하게 한다.
[0061] 도 8에 도시된 바와 같이, "공급 전력 레일들(504M, 504L) 사이의 스위칭" 상태에서, 적응적 모드 선택 신호(714)는, 출력 전력 레일(506)에 커플링된 메모리 공급 전력 레일(504M)로부터의 메모리 전압 VDD(M)의 구동 강도를 적응적으로 제어하기 위해 적응적 모드 인에이블 상태가 되도록 로직 "1"로 설정된다. 이는 멀티플렉서 회로(702)가 제1 입력(704)으로부터의 우회 구동 강도 표시자(706)를 메모리 구동 강도 표시자(518M)로서 출력(700)에 제공하게 한다. APM 인에이블 신호(718)는 로직 '1'으로 설정되고, 유지 입력 신호(716)는 로직 '1'로 설정된다. 이는, 다이오드 드롭 제어 회로(600)의 다이오드 드롭 모드 동작을 인에이블시키기 위해 AND-기반 게이트(720)가 로직 '1'을 유지 출력 신호(620)로서 출력하게 한다.
[0062] 도 9는 전력 멀티플렉싱 회로(502)의 구동 강도 제어의 함수로서 도 5의 전력 멀티플렉싱 시스템(500)의 출력 전력 레일(506)에 전달되는 공급 전력 레일에서 공급 전압의 예시적인 플롯(900)을 예시하는 그래프이다. 여기에 도시된 바와 같이, 전압 곡선(902)는, 메모리 또는 로직 공급 선택 회로(512(1)-512(N))의 스위칭 활성화의 함수로서 출력 전력 레일(506) 상에 멀티플렉싱된 예시적인 출력 전압을 표시한다.
[0063] 출력 전력 레일(506)에 커플링된 메모리 공급 전력 레일(504M)으로부터의 메모리 전압 VDD(M)의 구동 강도를 적응적으로 제어하기 위해, 도 5의 전력 멀티플렉싱 시스템(500)의 출력 전압(524)을 모니터링하는 다른 제어 회로들이 제공될 수 있다. 예를 들어, 도 10은 출력 전압(524) 레벨 및 출력 전력 레일(506) 상의 스위치-온 속도를 조정하기 위해, 도 5의 전력 멀티플렉싱 회로(502)에서 활성 메모리 또는 로직 공급 선택 회로(512M, 512L)(도 5)의 구동 강도를 적응적으로 제어하도록 구성된 예시적인 제어 회로(1022)의 블록도이다. 도 10의 제어 회로(1022)는 오직 전력 멀티플렉싱 회로(502)(도 5)의 메모리 공급 선택 회로(512M)를 제어하는 것으로 도시되어 있고, 따라서, 각각의 공급 선택 회로(512(1)-512(N))의 구동 강도를 제어하기 위해 다수의 제어 회로들(1022)이 제공될 것이다.
[0064] 이와 관련하여, 도 10의 출력 전압(524)은 제1 VCO(voltage controlled oscillator)(1000(1))에 커플링된다. 메모리 공급 선택 회로(512M)(도 6)에 대한 미리 정의된 기준 출력 전압(Vref)(1002)은 제2 VCO(1000(2))에 제공된다. VCO들(1000(1), 1000(2))은 출력 전압(524) 및 기준 출력 전압(1002)의 진폭을 표시하는 각각의 주파수 신호들(1004(1), 1004(2))을 생성한다. 주파수 신호들(1004(1), 1004(2))은, 기준 출력 전압(1002)이 출력 전압(524)보다 큰지 여부를 결정하기 위해 주파수 신호들(1004(1), 1004(2))의 주파수들을 비교하는 FSM(finite state machine)(1006)에 의해 수신된다. 이러한 비교에 기초하여, FSM(1006)은 도 5의 공급 선택 회로(512(1))의 바이어스를 제어하도록 메모리 구동 강도 표시자(518M)를 제어하기 위해 DAC(1010)에 대한 출력 신호(1008)를 생성한다. FSM(1006)은 또한 전력 멀티플렉싱 회로(502)에서 메모리 공급 선택 회로(512M)의 구동 강도를 제어하도록 메모리 구동 강도 표시자(518M)를 제어하기 위해 구동 강도 표시자(518(1))를 생성한다. 도 10의 FSM(1006)에 의해 수행되는 도 11의 예시적인 프로세스(1100)에 도시된 바와 같이, DAC(1010)는 초기에 '0'의 제어 코드로 설정될 수 있다(블록(1002)). FSM(1006)은, 주파수 신호(1004(1))가 주파수 신호(1004(2))보다 높은 주파수를 갖는지 여부를 결정한다(블록(1104)). 높은 주파수를 갖지 않으면, 프로세스(1100)는 메모리 구동 강도 표시자(518M)에서의 변경 없이 중지된다(블록(1106)). 높은 주파수를 가지면, 메모리 구동 강도 표시자(518M))는 (예를 들어, 1개의 LSB(least significant bit)만큼) 증분된다(블록(1008)).
[0065] 도 12은 출력 전압(524) 레벨 및 출력 전력 레일(506) 상의 스위치-온 속도를 조정하기 위해, 도 5의 전력 멀티플렉싱 회로(502)에서 활성 메모리 또는 로직 공급 선택 회로(512M, 512L)(도 5)의 구동 강도를 적응적으로 제어하도록 구성된 예시적인 제어 회로(1222)의 블록도이다. 도 12의 제어 회로(1222)는 오직 메모리 공급 선택 회로(512M)를 제어하는 것으로 도시되어 있고, 따라서, 각각의 공급 선택 회로(512(1)-512(N))의 구동 강도를 제어하기 위해 다수의 제어 회로들(1222)이 제공될 것이다.
[0066] 이와 관련하여, 도 12의 출력 전압(524)은 제1 VCO(1000(1))에 커플링된다. 메모리 공급 선택 회로(512M)(도 6)에 대한 미리 정의된 기준 출력 전압(Vref)(1002)은 제2 VCO(1000(2))에 제공된다. VCO들(1000(1), 1000(2))은 출력 전압(524) 및 기준 출력 전압(1002)의 진폭을 표시하는 각각의 주파수 신호들(1004(1), 1004(2))을 생성한다. 주파수 신호들(1004(1), 1004(2))은, 기준 출력 전압(1002)이 출력 전압(524)보다 큰지 여부를 결정하기 위해 주파수 신호들(1004(1), 1004(2))의 주파수들을 비교하는 PFD(phase frequency detector)(1206)에 의해 수신된다. 이러한 비교에 기초하여, PFD(1206)는 도 6의 메모리 공급 선택 회로(512M)의 구동 강도를 제어하도록 메모리 구동 강도 표시자(518M)를 제어하기 위해 CP(charge pump)(1210)에 대한 출력 신호들(1208(1), 1208(2))을 생성한다.
[0067] 도 13은 내부의 전력 멀티플렉싱 회로(502)에 메모리 전력 스위치 선택 신호(520M)를 점진적으로 제공하기 위해 사용될 수 있는 도 5의 슬로우 램프 회로(530)의 예를 예시한다. 도 13은 오직 메모리 구동 강도 표시자(518M)(도 5)의 단일 메모리 전력 스위치 선택 신호(520)를 램핑하는 것을 도시하지만, 각각의 메모리 전력 스위치 선택 신호(520M(1)-520M(T))를 제공하기 위해 도 13에 도시된 것과 같은 다수의 슬로우 램프 회로들(530)이 제공될 수 있음을 주목해야 한다. 메모리 전력 스위치 선택 신호(520)를 점진적으로 램프 업하기 위해, 출력 전압 V가 제공되고, 출력 전압 V는 메모리 전압 VDD(M)로 램프 업된다. 메모리 전력 스위치 선택 신호(520)의 출력 전압 V의 이러한 점진적 램핑 업을 달성하기 위해, 전력 멀티플렉싱 회로(502)에 출력 전압 V를 제공하도록 구성되는 헤드 스위치 회로(1306)가 제공된다. 헤드 스위치 회로(1306)는 전압 입력(1310)에 커플링되고 메모리 전압 VDD(M)를 수신하도록 구성되는 전압 입력(1308)을 포함한다. 헤드 스위치 회로(1306)는 또한, 전압 출력(1314)에 커플링되고 전력 멀티플렉싱 회로(502)에 출력 전압 V의 메모리 전력 스위치 선택 신호(520)를 제공하도록 구성되는 전압 출력(1312)을 포함한다. 헤드 스위치 회로(1306)는 제어 입력(1318) 상에 수신된 제어 신호(1316)에 대한 응답으로 전력 멀티플렉싱 회로(502)에 출력 전압 V의 메모리 전력 스위치 선택 신호(520)를 제공하도록 구성된다. 제어 신호(1316)는 메모리 전력 스위치 선택 신호(520M)에 대한 응답으로 헤드 스위치 제어 회로(1320)에 의해 생성된다. 전류 싱크 회로(1324)는 헤드 스위치 회로(1306)에 의해 생성된 메모리 전력 스위치 선택 신호(520)의 출력 전압 V의 램핑 레이트를 제어하도록 구성되어, 전력 멀티플렉싱 회로(502)에서 인-러쉬 전류 관련 공급 잡음을 감소 또는 회피하기 위한 제어된 방식으로 헤드 스위치 회로(1306)가 전력 멀티플렉싱 회로(502)에 풀(full) 메모리 전압 VDD(M)를 제공하도록 허용한다. 램핑 레이트를 제어하는 것은 시간이 지남에 따라 헤드 스위치 회로(1306)를 점진적으로 활성화시키는 것(즉, 점진적으로 턴-온하는 것)에 대응하며, 헤드 스위치 회로(1306)에 걸쳐 허용되는 메모리 전압 VDD(M)의 양은 이의 활성화 레벨에 의해 제한된다.
[0068] 도 13을 계속 참조하면, 이러한 양상에서, 인에이블 입력(1326) 상에서 수신된 메모리 전력 스위치 선택 신호들(520M)에 대한 응답으로 헤드 스위치 제어 회로(1320)가 제어 신호(1316)를 생성하는 경우, 헤드 스위치 회로(1306)는 전류 싱크 회로(1324)에 의해 제어될 수 있다. 제어 신호(1316)는, 메모리 전압 VDD(M)가 전력 멀티플렉싱 회로(502)에 전달될 것임을 표시한다. 슬로우 램프 회로(530) 내의 컴포넌트들은 앞서 설명된 기능을 달성하기 위해 다양한 회로 엘리먼트들을 이용할 수 있다. 이러한 양상에서, 헤드 스위치 회로(1306)는, 전압 입력(1308)에 커플링된 소스 S, 제어 입력(1318)에 커플링된 게이트 G 및 전압 출력(1312)에 커플링된 드레인 D를 포함하는 PMOS 트랜지스터(1328)를 이용한다. 추가적으로, 이러한 양상에서, 전류 싱크 회로(1324)는, 접지 소스(1332)에 커플링된 소스 S, 헤드 스위치 회로(1306)(즉, 제어 입력(1318))의 PMOS 트랜지스터(1328)의 게이트 G에 커플링된 드레인 D, 및 게이트 G를 포함하는 NMOS 트랜지스터(1330)를 포함한다. 이러한 양상에서 NMOS 트랜지스터(1330)의 게이트 G는 일정한 전압 소스(1334)에 의해 구동된다. 이러한 예에서 헤드 스위치 제어 회로(1320)는, 메모리 전압 VDD(M)에 커플링된 소스 S, 메모리 전력 스위치 선택 신호(520M)를 수신하도록 구성된 게이트 G, 및 헤드 스위치 회로(1306)의 PMOS 트랜지스터(1328)의 게이트 G와 전류 싱크 회로(1324)의 NMOS 트랜지스터(1330)의 드레인 D에 커플링된 드레인 D를 포함하는 PMOS 트랜지스터(1336)를 이용한다.
[0069] 메모리 전력 스위치 선택 신호(520M)가 헤드 스위치 제어 회로(1320)의 PMOS 트랜지스터(1336)의 게이트 G에 커플링되기 때문에, PMOS 트랜지스터(1336)는 활성화(즉, 턴-온)되는 한편 메모리 전력 스위치 선택 신호(520M)는 로직 로우 '0' 값을 갖는다. 추가로, 메모리 전압 VDD(M)는 헤드 스위치 회로(1306)의 PMOS 트랜지스터(1328)의 게이트 G에 제공되는 한편, PMOS 트랜지스터(1336)는 활성화된다. PMOS 트랜지스터(1328)의 게이트 G에 메모리 전압 VDD(M)를 제공하는 것은 PMOS 트랜지스터(1328)를 활성화해제(즉, 턴-오프)시키고 전력 멀티플렉싱 회로(502)에 메모리 전압 VDD(M)가 제공되는 것을 방지한다.
[0070] 메모리 전력 스위치 선택 신호(520M)가 로직 하이 '1' 값으로 전환하는 것에 대한 응답으로, 헤드 스위치 제어 회로(1320)의 PMOS 트랜지스터(1336)는 활성화해제되고, 이는 헤드 스위치 회로(1306)의 PMOS 트랜지스터(1328)의 게이트 G에 메모리 전압 VDD(M)가 제공되는 것을 방지한다. 그러나, PMOS 트랜지스터(1328)의 게이트 G가 메모리 전압 VDD(M)를 더 이상 수신하지 않더라도, 메모리 전압 VDD(M)는 PMOS 트랜지스터(1328)의 게이트 G 상에서 유지되는데, 이는, PMOS 트랜지스터(1328)의 게이트 G와 연관된 게이트 커패시턴스가 메모리 전압 VDD(M)로 충전되는 한편 메모리 전력 스위치 선택 신호(520M)가 로직 로우 값 '0'을 갖기 때문이다.
[0071] 도 13을 계속 참조하면, 헤드 스위치 제어 회로(1320)에 의해 제공된 메모리 전압 VDD(M)가 헤드 스위치 회로(1306)의 PMOS 트랜지스터(1328)를 더 이상 활성화해제시키지 않기 때문에, PMOS 트랜지스터(1328)는 전력 멀티플렉싱 회로(502)에 출력 전압 V를 제공하도록 활성화될 수 있다. 그러나, 실질적으로 즉각적 방식으로 PMOS 트랜지스터(1328)를 완전히 활성화시키기 보다는, 전류 싱크 회로(1324)는, 헤드 스위치 회로(1306)에 의해 제공된 메모리 전력 스위치 선택 신호(520)의 출력 전압 V가 시간이 지남에 따라 램프 업하도록 PMOS 트랜지스터(1328)를 시간이 지남에 따라 점진적으로 활성화시키도록 구성된다. 전류 싱크 회로(1324)의 NMOS 트랜지스터(1330)의 게이트 G는 이러한 예에서 일정한 전압 소스(1334)에 의해 구동되어, 헤드 스위치 회로(1306)의 PMOS 트랜지스터(1328)의 게이트 G 상의 전압이 접지 소스(1332)에 대한 NMOS 트랜지스터(1330)를 통해 점진적으로 방전하게 하는 레벨까지 NMOS 트랜지스터(1330)를 활성화시킨다.
[0072] 도 13을 계속 참조하면, PMOS 트랜지스터(1328)의 게이트 G 상의 전압이 방전함에 따라, PMOS 트랜지스터(1328)는 점진적으로 활성화된다. 특히, 헤드 스위치 회로(1306)에 의한 전력 멀티플렉싱 회로(502)에 대한 메모리 전력 스위치 선택 신호(520)의 출력 전압 V 레벨은 PMOS 트랜지스터(1328)가 활성화되는 레벨에 대응한다. 즉, 전류 싱크 회로(1324)가 PMOS 트랜지스터(1328)의 게이트 G 상의 전압을 방전시킴에 따라, PMOS 트랜지스터(1328)의 게이트 G 상의 전압은 PMOS 트랜지스터(1328)의 임계 전압을 가로지른다. PMOS 트랜지스터(1328)의 게이트 G 상의 전압이 임계 전압을 가로지름에 따라, PMOS 트랜지스터(1328)는 턴-온되고, 메모리 전력 스위치 선택 회로(520)의 계속적으로 더 높은 출력 전압 V를 전력 멀티플렉싱 회로(502)에 제공한다. 이러한 방식으로, 전력 멀티플렉싱 회로(502)에 제공되는 메모리 전력 스위치 선택 신호(520)의 출력 전압 V는, PMOS 트랜지스터(1328)의 게이트 G 상의 전압이 임계 전압을 가로지름에 따라 풀 메모리 전압 VDD(M)까지 점진적으로 램프 업한다.
[0073] 본 개시의 양상들에 따라, 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하도록 구성된 전력 멀티플렉싱 시스템들은 또한, 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 제1 구동 강도 표시자에 기초하여 제1 공급 전력 레일의 제1 전압을 제1 구동 강도에서 출력 전력 레일로 선택적으로 구동시키기 위한 제1 공급 수단을 포함할 수 있다. 이러한 전력 멀티플렉싱 시스템들은 또한, 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 제2 구동 강도 표시자에 기초하여 제2 공급 전력 레일의 제2 전압을 제2 구동 강도로 출력 전력 레일로 선택적으로 구동시키기 위한 제2 공급 수단을 포함할 수 있다. 이러한 전력 멀티플렉싱 시스템들은 또한 출력 전력 레일의 출력 전압을 모니터링하기 위한 수단을 포함할 수 있다. 이러한 전력 멀티플렉싱 시스템들은 또한, 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제1 공급 선택 회로와 연관된 제1 기준 전압 레벨과 비교하기 위한 수단을 포함할 수 있다. 이러한 전력 멀티플렉싱 시스템들은 또한, 제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제1 기준 전압 레벨과 비교하기 위한 수단에 기초하여 제1 구동 강도 표시자를 선택적으로 생성하기 위한 수단을 포함할 수 있다. 이러한 전력 멀티플렉싱 시스템들은 또한, 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제2 공급 선택 회로와 연관된 제2 기준 전압 레벨과 비교하기 위한 수단을 포함할 수 있다. 이러한 전력 멀티플렉싱 시스템들은 또한, 제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 출력 전력 레일에서 출력 전압의 전압 레벨을 제2 기준 전압 레벨과 비교하기 위한 수단에 기초하여 제2 구동 강도 표시자를 선택적으로 생성하기 위한 수단을 포함할 수 있다.
[0074] 본 개시의 양상들에 따라, 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하도록 구성된 전력 멀티플렉싱 시스템들은 임의의 프로세서-기반 디바이스에 제공되거나 그 내부에 통합될 수 있다. 예들은, 제한 없이, 셋탑 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 고정식 위치 데이터 유닛, 이동식 위치 데이터 유닛, GPS(global positioning system) 디바이스, 모바일 폰, 셀룰러 폰, 스마트 폰, SIP(session initiation protocol) 폰, 태블릿, 패블릿, 서버, 컴퓨터, 휴대용 컴퓨터, 모바일 컴퓨팅 디바이스, 웨어러블 컴퓨팅 디바이스(예를 들어, 스마트 워치, 건강관리 또는 피트니스 추적기, 안경 등), 데스크탑 컴퓨터, PDA(personal digital assistant), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, DVD(digital video disc) 플레이어, 휴대용 디지털 비디오 플레이어, 자동차, 차량 컴포넌트, 항공 전자 기기 시스템들, 드론 및 멀티콥터를 포함한다.
[0075] 이와 관련하여, 도 14는 예를 들어, 앞서 논의된 특정 양상들 중 임의의 것에 따라 로직 도메인에서 의도적인 디커플링 커패시턴스를 감소시키기 위해, 메모리 및 로직 공급 전력 레일들(1404M, 1404L) 중 하나의, 메모리 도메인(1405)에의 선택적 커플링을 제어하도록 구성된 전력 멀티플렉싱 시스템(1401)을 포함하는 프로세서-기반 시스템(1400)의 예를 예시한다. 전력 멀티플렉싱 시스템(1401)은 적응적 구동 강도 제어를 포함하는 전력 멀티플렉싱 회로(1402)를 포함한다. 예를 들어, 전력 멀티플렉싱 회로(1402)는 예들로서, 각각 도 2 및 도 5의 전력 멀티플렉싱 회로들(202, 502) 중 임의의 것일 수 있다. 이러한 예에서, 메모리 도메인(1405)은, 프로세서(1410)에 포함되고 임시 저장된 데이터에 대한 신속한 액세스를 위해 하나 이상의 CPU(central processing unit)들(1412)에 커플링되는 캐시 메모리(1408)를 포함한다. 전력 멀티플렉싱 시스템(1401)은 메모리 공급 전력 레일(1404M)에 커플링된 메모리 전력 입력(1416M) 및 로직 공급 전력 레일(1404L)에 커플링된 로직 전력 입력(1416L)을 갖는다. 전력 멀티플렉싱 시스템(1401)은 메모리 도메인(1405)에 전력을 제공하도록 구성된 출력 전력 레일(1406)에 커플링된 전력 출력(1418)을 갖는다. 전력 멀티플렉싱 시스템(1401)은, 로직 전압 VDD(L)가 메모리 도메인(1405)의 최소 동작 전압이거나 그보다 높은 경우, 로직 공급 전력 레일(1404L) 상의 로직 전압 VDD(L)를 출력 전력 레일(1406)으로 멀티플렉싱하도록 구성된다. 전력 멀티플렉싱 시스템(1401)은, 로직 전압 VDD(L)가 메모리 도메인(1405)의 최소 동작 전압보다 낮은 경우, 메모리 공급 전력 레일(1404M)로부터의 메모리 전압 VDD(M)를 출력 전력 레일(1406) 상에 멀티플렉싱하도록 구성된다. 전력 멀티플렉싱 회로들(202, 502)에 관해 앞서 설명된 특징들 및 예들 중 임의의 것은 전력 멀티플렉싱 시스템(1401)에서 제공될 수 있다.
[0076] 이러한 예에서, 프로세서-기반 시스템(1400)은 또한 하나 이상의 프로세서들(1410)을 포함하고, 프로세서들 각각은 하나 이상의 CPU들(1412)을 포함한다. 프로세서들(1410)은, 임시 저장된 데이터에 대한 신속한 액세스를 위해 CPU(들)(1412)에 커플링되는 캐시 메모리(1408)를 포함한다. 프로세서들(1410)은 시스템 버스(1422)에 커플링되고, 프로세서-기반 시스템(1400)에 포함된 마스터 및 슬레이브 디바이스들을 상호커플링시킬 수 있다. 널리 공지된 바와 같이, 프로세서들(1410)은 시스템 버스(1422)를 통해 어드레스, 제어 및 데이터 정보를 교환함으로써 이러한 다른 디바이스들과 통신한다. 예를 들어, 프로세서들(1410)은 슬레이브 디바이스의 일례로 메모리 시스템(1426)의 메모리 제어기(1424)에 버스 트랜잭션 요청들을 통신할 수 있다. 도 14에는 예시되지 않았지만, 다수의 시스템 버스들(1422)이 제공될 수 있고, 각각의 시스템 버스(1422)는 상이한 패브릭을 구성한다. 이러한 예에서, 메모리 제어기(1424)는 메모리 시스템(1426)의 하나 이상의 메모리 어레이들(1428)에 메모리 액세스 요청들을 제공하도록 구성된다.
[0077] 다른 디바이스들은 시스템 버스(1422)에 접속될 수 있다. 도 14에 예시된 바와 같이, 이러한 디바이스들은, 하나 이상의 입력 디바이스들(1430), 하나 이상의 출력 디바이스들(1432), 하나 이상의 네트워크 인터페이스 디바이스들(1434) 및 하나 이상의 디스플레이 제어기들(1436)을 예들로서 포함할 수 있다. 입력 디바이스(들)(1430)는 입력 키들, 스위치들, 음성 프로세서들 등을 포함하는(그러나 이에 제한되는 것은 아님) 임의의 타입의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들)(1432)는, 오디오, 비디오, 다른 시각적 표시자들 등을 포함하는(그러나 이에 제한되는 것은 아님) 임의의 타입의 출력 디바이스를 포함할 수 있다. 네트워크 인터페이스 디바이스(들)(1434)는 네트워크(1438)로 및 네트워크(1438)로부터의 데이터의 교환을 허용하도록 구성되는 임의의 디바이스들일 수 있다. 네트워크(1438)는, 유선 또는 무선 네트워크, 사설 또는 공개 네트워크, LAN(local area network), WLAN(wireless local area network), WAN(wide area network), BLUETOOTH™ 네트워크 및 인터넷을 포함하는(그러나 이에 제한되는 것은 아님) 임의의 타입의 네트워크일 수 있다. 네트워크 인터페이스 디바이스(들)(1434)는 원하는 임의의 타입의 통신 프로토콜을 지원하도록 구성될 수 있다.
[0078] 프로세서들(1410)은 또한, 하나 이상의 디스플레이들(1440)에 전송되는 정보를 제어하기 위해 시스템 버스(1422)를 통해 디스플레이 제어기(들)(1436)에 액세스하도록 구성될 수 있다. 디스플레이 제어기(들)(1436)는, 하나 이상의 비디오 프로세서들(1442)을 통해 디스플레이될 정보를 디스플레이(들)(1440)에 전송하고, 하나 이상의 비디오 프로세서들(1442)은 디스플레이될 정보를 디스플레이(들)(1440)에 적합한 포맷으로 프로세싱한다. 디스플레이(들)(1440)은, CRT(cathode ray tube), LCD(liquid crystal display), 플라즈마 디스플레이 등을 포함하는(그러나 이에 제한되는 것은 아님) 임의의 타입의 디스플레이를 포함할 수 있다.
[0079] 당업자들은, 본 명세서에 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들 및 알고리즘들이 전자 하드웨어, 메모리 또는 다른 컴퓨터 판독가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 둘 모두의 조합들로 구현될 수 있음을 추가로 인식할 것이다. 예로서, 본 명세서에서 설명되는 마스터 디바이스들 및 슬레이브 디바이스들은 임의의 회로, 하드웨어 컴포넌트, 집적 회로(IC) 또는 IC 칩에서 이용될 수 있다. 본 명세서에 개시된 메모리는 임의의 타입 및 크기의 메모리일 수 있고, 원하는 임의의 타입의 정보를 저장하도록 구성될 수 있다. 이러한 상호 호환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 이들의 기능적 관점에서 위에서 설명되었다. 이러한 기능이 어떻게 구현되는지는, 특정 애플리케이션, 설계 선택들, 및/또는 전체 시스템에 부과되는 설계 제약들에 좌우된다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 개시의 범주를 벗어나는 것으로 해석되어서는 안 된다.
[0080] 본 명세서에 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들 및 회로들은, 프로세서, DSP(Digital Signal Processor), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계되는 이들의 임의의 조합으로 구현 또는 수행될 수 있다. 프로세서는 마이크로프로세서일 수도 있지만, 대안으로 프로세서는 임의의 종래 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
[0081] 본 명세서에 개시된 양상들은, 하드웨어로 구현될 수 있고, 하드웨어에 저장되고, 예를 들어, RAM(Random Access Memory), 플래쉬 메모리, ROM(Read Only Memory), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM 또는 당업계에 공지된 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수 있는 명령들로 구현될 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있도록 프로세서에 연결된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC는 원격 스테이션에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 원격 스테이션, 기지국 또는 서버에 이산 컴포넌트들로서 상주할 수 있다.
[0082] 본 명세서의 예시적인 양상들 중 임의의 양상에서 설명된 동작 단계들은 예시들 및 논의를 제공하기 위해 설명된 것을 또한 주목한다. 설명된 동작들은, 예시된 순서들과는 다른 다수의 상이한 순서들로 수행될 수 있다. 게다가, 단일 동작 단계에서 설명된 동작들은, 실제로 다수의 상이한 단계들에서 수행될 수 있다. 추가적으로, 예시적인 양상들에서 논의된 하나 이상의 동작 단계들은 결합될 수 있다. 흐름도 도면들에서 예시된 동작 단계들은, 당업자에게 쉽게 자명할 바와 같이 다수의 상이한 변형들을 겪을 수 있음을 이해해야 한다. 정보 및 신호들은 다양한 다른 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있음을 당업자는 또한 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기 필드들 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들의 임의의 결합으로 표현될 수 있다.
[0083] 본 개시의 상기의 설명은 임의의 당업자가 본 개시를 사용하거나 실시할 수 있게 하도록 제공된다. 본 개시에 대한 다양한 변형들이 해당 기술분야에서 통상의 지식을 가진 자들에게 쉽게 명백할 것이며, 본 명세서에 정의된 일반 원리들은 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 그러므로 본 개시는 본 명세서에서 설명된 예시들 및 설계들로 한정되는 것으로 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위에 따르는 것이다.

Claims (36)

  1. 전력 멀티플렉싱 시스템으로서,
    전력 멀티플렉싱 회로, 및
    적어도 하나의 제어 회로를 포함하고,
    상기 전력 멀티플렉싱 회로는,
    제1 전압을 갖는 제1 공급 전력 레일과 적어도 하나의 전력 공급 회로(powered circuit)에 커플링된 출력 전력 레일 사이에 커플링된 제1 공급 선택 회로;
    제2 전압을 갖는 제2 공급 전력 레일과 상기 출력 전력 레일 사이에 커플링된 제2 공급 선택 회로를 포함하고,
    상기 제1 공급 선택 회로는, 상기 제1 공급 선택 회로의 출력 임피던스를 가변적으로 조정하기 위한 제1 구동 강도 표시자에 기초하여 제1 구동 강도로 상기 제1 공급 전력 레일의 제1 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되고,
    상기 제2 공급 선택 회로는, 상기 제2 공급 선택 회로의 출력 임피던스를 가변적으로 조정하기 위한 제2 구동 강도 표시자에 기초하여 제2 구동 강도로 상기 제2 공급 전력 레일의 제2 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되고,
    상기 제1 공급 선택 회로는, 공급 전력 레일 스위치 신호에 응답하여, 상기 제1 공급 전력 레일과 상기 출력 전력 레일 사이에 제1 다이오드 드롭 연결을 설정하도록 구성되는 다이오드 드롭 제어 회로 ― 상기 공급 전력 레일 스위치 신호는 상기 제1 다이오드 드롭 연결이 설정되어 있는 동안 상기 제1 공급 선택 회로를 통해 상기 출력 전력 레일에 전력을 공급하는 것으로부터 상기 제2 공급 선택 회로를 통해 전력을 공급하는 것으로 스위칭하기 위한 공급 전력 레일 스위치 인에이블(enable) 상태를 표시함 ― 를 더 포함하고
    상기 적어도 하나의 제어 회로는,
    상기 제2 전압이 임계 전압보다 낮은 전압 레벨인 것에 응답하여, 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 제1 공급 전력 레일 선택 표시자를 수신하고;
    상기 제2 전압이 상기 임계 전압과 동일하거나 그보다 높은 전압 레벨인 것에 응답하여, 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 제2 공급 전력 레일 선택 표시자를 수신하고;
    상기 출력 전력 레일의 출력 전압을 모니터링하고;
    상기 제1 공급 전력 레일 선택 표시자가 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로:
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 상기 제1 공급 선택 회로와 연관된 제1 기준 전압 레벨과 비교하고; 그리고
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨과 상기 제1 기준 전압 레벨의 비교에 기초하여 상기 제1 구동 강도 표시자를 선택적으로 생성하고; 그리고
    상기 제2 공급 전력 레일 선택 표시자가 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로:
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 상기 제2 공급 선택 회로와 연관된 제2 기준 전압 레벨과 비교하고; 그리고
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨과 상기 제2 기준 전압 레벨의 비교에 기초하여 상기 제2 구동 강도 표시자를 선택적으로 생성하도록 구성되는, 전력 멀티플렉싱 시스템.
  2. 제1 항에 있어서,
    상기 제1 공급 선택 회로는 상기 제1 공급 전력 레일과 상기 적어도 하나의 전력 공급 회로에 커플링된 출력 전력 레일 사이에 커플링된 제1 전력 스위치 회로를 포함하고, 상기 제1 전력 스위치 회로는,
    상기 제1 구동 강도 표시자를 수신하고; 그리고
    상기 제1 구동 강도 표시자에 기초하여 상기 제1 구동 강도로 상기 제1 공급 전력 레일의 제1 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되고,
    상기 제2 공급 선택 회로는 상기 제2 공급 전력 레일과 상기 출력 전력 레일 사이에 커플링된 제2 전력 스위치 회로를 포함하고, 상기 제2 전력 스위치 회로는,
    상기 제2 구동 강도 표시자를 수신하고; 그리고
    상기 제2 구동 강도 표시자에 기초하여 상기 제2 구동 강도로 상기 제2 공급 전력 레일의 제2 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되는, 전력 멀티플렉싱 시스템.
  3. 제2 항에 있어서,
    상기 제1 전력 스위치 회로는, 연관된 구동 강도를 각각 갖는 그리고 상기 제1 공급 전력 레일과 상기 출력 전력 레일 사이에 커플링된 제1 복수의 전력 헤드 스위치들을 포함하고, 상기 제1 복수의 전력 헤드 스위치들 각각은,
    상기 제1 구동 강도 표시자의 연관된 제1 전력 스위치 선택 신호를 수신하고; 그리고
    수신된 연관된 제1 전력 스위치 선택 신호에 대한 응답으로, 상기 제1 공급 전력 레일의 제1 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되고,
    상기 제2 전력 스위치 회로는, 연관된 구동 강도를 각각 갖는 그리고 상기 제2 공급 전력 레일과 상기 출력 전력 레일 사이에 커플링된 제2 복수의 전력 헤드 스위치들을 포함하고, 상기 제2 복수의 전력 헤드 스위치들 각각은,
    상기 제2 구동 강도 표시자의 연관된 제2 전력 스위치 선택 신호를 수신하고; 그리고
    수신된 연관된 제2 전력 스위치 선택 신호에 대한 응답으로, 상기 제2 공급 전력 레일의 제2 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되는, 전력 멀티플렉싱 시스템.
  4. 제3 항에 있어서,
    상기 제1 복수의 전력 헤드 스위치들은 제1 복수의 트랜지스터들을 포함하고, 상기 제1 복수의 트랜지스터들 각각은, 상기 연관된 제1 전력 스위치 선택 신호를 수신하도록 구성되는 제1 게이트, 제1 소스 및 제1 드레인을 포함하고, 상기 제1 게이트에 인가된 상기 연관된 제1 전력 스위치 선택 신호의 전압에 대한 응답으로 상기 제1 공급 전력 레일의 제1 전압을 상기 출력 전력 레일로 구동시키도록 구성되고; 그리고
    상기 제2 복수의 전력 헤드 스위치들은 제2 복수의 트랜지스터들을 포함하고, 상기 제2 복수의 트랜지스터들 각각은, 상기 연관된 제2 전력 스위치 선택 신호를 수신하도록 구성되는 제2 게이트, 제2 소스 및 제2 드레인을 포함하고, 상기 제2 게이트에 인가된 상기 연관된 제2 전력 스위치 선택 신호의 전압에 대한 응답으로 상기 제2 공급 전력 레일의 제2 전압을 상기 출력 전력 레일로 구동시키도록 구성되는, 전력 멀티플렉싱 시스템.
  5. 제3 항에 있어서,
    수신된 연관된 제1 공급 전력 레일 선택 표시자가 제1 전력 스위치 선택 인에이블 상태를 표시하는 것에 대한 응답으로: 상기 제1 구동 강도 표시자를 수신하고; 그리고 상기 제1 구동 강도 표시자의 램프 업(ramp up)을 제어하고; 그리고
    수신된 연관된 제2 공급 전력 레일 선택 표시자가 제2 전력 스위치 선택 인에이블 상태를 표시하는 것에 대한 응답으로: 상기 제2 구동 강도 표시자를 수신하고; 그리고 상기 제2 구동 강도 표시자의 램프 업을 제어하도록 구성되는
    슬로우 램프 회로를 더 포함하는, 전력 멀티플렉싱 시스템.
  6. 제5 항에 있어서,
    상기 슬로우 램프 회로는,
    상기 제1 전력 스위치 선택 신호가 인에이블 입력 상에서 수신되는 것에 대한 응답으로 구동 강도 표시자를 제공하도록 구성되는 헤드 스위치 제어 회로;
    상기 제1 전력 스위치 선택 신호에 대한 응답으로 상기 헤드 스위치 제어 회로에 의해 상기 구동 강도 표시자를 제공하는 것을 제어하기 위해 램프 제어 신호를 생성하도록 구성되는 헤드 스위치 회로; 및
    슬로우 램프 제어 입력에 커플링되는 전류 싱크 회로를 포함하고, 상기 전류 싱크 회로는 상기 구동 강도 표시자의 램프 업을 제어하도록 구성되는, 전력 멀티플렉싱 시스템.
  7. 제1 항에 있어서,
    상기 다이오드 드롭 제어 회로는, 상기 공급 전력 레일 스위치 신호가 공급 전력 레일 스위치 디스에이블(disable) 상태를 표시하는 것에 대한 응답으로, 상기 제1 공급 전력 레일과 상기 출력 전력 레일 사이의 상기 제1 다이오드 드롭 연결을 연결해제하도록 추가로 구성되는, 전력 멀티플렉싱 시스템.
  8. 제1 항에 있어서,
    상기 제1 전압이 상기 제2 전압보다 높은 것에 대한 응답으로, 상기 다이오드 드롭 제어 회로는, 상기 공급 전력 레일 스위치 신호가 상기 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 다이오드 드롭 제어 회로의 제2 임계 전압을 상기 출력 전력 레일의 제1 전압보다 낮게 유지하도록 추가로 구성되는, 전력 멀티플렉싱 시스템.
  9. 제1 항에 있어서,
    상기 제1 전압이 상기 제2 전압보다 낮은 것에 대한 응답으로, 상기 다이오드 드롭 제어 회로는 상기 공급 전력 레일 스위치 신호가 상기 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 출력 전력 레일로부터 상기 제1 공급 전력 레일로의 전류 흐름을 방지 또는 감소시키도록 추가로 구성되는, 전력 멀티플렉싱 시스템.
  10. 제1 항에 있어서,
    상기 다이오드 드롭 제어 회로는,
    상기 제1 공급 선택 회로의 제1 전력 레일 선택 입력에 커플링된 다이오드 드롭 입력;
    상기 공급 전력 레일 스위치 신호를 수신하도록 구성된 다이오드 드롭 제어 입력; 및
    제1 전력 출력에 커플링된 다이오드 드롭 출력을 포함하고;
    상기 다이오드 드롭 제어 회로는, 상기 공급 전력 레일 스위치 신호가 상기 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 제1 전력 레일 선택 입력과 상기 제1 전력 출력 사이에 상기 제1 다이오드 드롭 연결을 설정하도록 구성되는, 전력 멀티플렉싱 시스템.
  11. 제1 항에 있어서,
    상기 적어도 하나의 제어 회로는,
    제1 적응적 모드 선택 신호가 적응적 모드 디스에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 구동 강도 표시자를 제1 우회 구동 강도 표시자로서 선택적으로 제공하고; 그리고
    상기 제1 적응적 모드 선택 신호가 적응적 모드 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 구동 강도 표시자를 제1 적응적 구동 강도 표시자로서 선택적으로 제공하도록
    구성되는 제1 적응적 모드 선택 회로를 포함하는, 전력 멀티플렉싱 시스템.
  12. 제11 항에 있어서,
    상기 적어도 하나의 제어 회로는,
    제2 적응적 모드 선택 신호가 적응적 모드 디스에이블 상태를 표시하는 것에 대한 응답으로 상기 제2 구동 강도 표시자를 제2 우회 구동 강도 표시자로서 선택적으로 제공하고; 그리고
    상기 제2 적응적 모드 선택 신호가 적응적 모드 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제2 구동 강도 표시자를 제2 적응적 구동 강도 표시자로서 선택적으로 제공하도록
    구성되는 제2 적응적 모드 선택 회로를 더 포함하는, 전력 멀티플렉싱 시스템.
  13. 제11 항에 있어서,
    상기 제1 적응적 모드 선택 회로는,
    상기 제1 우회 구동 강도 표시자를 수신하도록 구성되는 제1 입력;
    상기 제1 적응적 구동 강도 표시자를 수신하도록 구성되는 제2 입력;
    상기 제1 적응적 모드 선택 신호를 수신하도록 구성되는 선택 입력; 및
    상기 제1 구동 강도 표시자를 제공하도록 구성되는 출력
    을 포함하는 제1 멀티플렉서 회로를 포함하고,
    상기 제1 멀티플렉서 회로는,
    상기 선택 입력으로부터의 상기 제1 적응적 모드 선택 신호가 상기 적응적 모드 디스에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 입력으로부터의 상기 제1 우회 구동 강도 표시자를 상기 출력에 선택적으로 제공하고; 그리고
    상기 선택 입력으로부터의 상기 제1 적응적 모드 선택 신호가 상기 적응적 모드 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제2 입력으로부터의 상기 제1 적응적 구동 강도 표시자를 상기 출력에 선택적으로 제공하도록 구성되는, 전력 멀티플렉싱 시스템.
  14. 제1 항에 있어서,
    상기 적어도 하나의 제어 회로는,
    상기 출력 전압과 기준 출력 전압 사이의 전압 레벨에서의 비교를 표시하는 비교 출력 신호를 생성하도록 구성되는 비교기 회로; 및
    상기 비교 출력 신호에 기초하여 상기 전압 레벨을 표시하는 카운터의 카운트 값을 업데이트하고, 그리고 상기 출력 전압의 전압 레벨을 표시하는 구동 강도 표시자를 생성하도록 구성되는 카운터 회로를 포함하고;
    상기 적어도 하나의 제어 회로는, 상기 제1 공급 전력 레일 선택 표시자가 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 구동 강도 표시자를 포함하는 상기 제1 구동 강도 표시자를 생성하도록 구성되는, 전력 멀티플렉싱 시스템.
  15. 제14 항에 있어서,
    상기 적어도 하나의 제어 회로는, 상기 제2 공급 전력 레일 선택 표시자가 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 구동 강도 표시자를 포함하는 상기 제2 구동 강도 표시자를 생성하도록 추가로 구성되는, 전력 멀티플렉싱 시스템.
  16. 제14 항에 있어서,
    상기 적어도 하나의 제어 회로는 수신된 코드 워드에 기초하여 상기 기준 출력 전압을 생성하도록 구성된 DAC(digital-to-analog converter) 회로를 더 포함하는, 전력 멀티플렉싱 시스템.
  17. 제14 항에 있어서,
    상기 카운터 회로는 수신된 클럭 신호에 대한 응답으로 상기 카운터의 카운트 값을 업데이트하도록 추가로 구성되는, 전력 멀티플렉싱 시스템.
  18. 제1 항에 있어서,
    상기 적어도 하나의 제어 회로는,
    기준 전압에 기초하여 제1 주파수로 제1 제어 전압을 생성하도록 구성되는 제1 VCO(voltage controlled oscillator);
    상기 출력 전력 레일의 출력 전압에 기초하여 제2 주파수로 제2 제어 전압을 생성하도록 구성되는 제2 VCO; 및
    상태 머신 회로를 포함하고, 상기 상태 머신 회로는,
    상기 제1 공급 전력 레일 선택 표시자가 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 제어 전압의 제1 주파수와 상기 제2 제어 전압의 제2 주파수의 비교에 기초하여 상기 제1 구동 강도 표시자를 생성하도록 구성되는, 전력 멀티플렉싱 시스템.
  19. 제18 항에 있어서,
    상기 상태 머신 회로는, 상기 제2 공급 전력 레일 선택 표시자가 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 제어 전압의 제1 주파수와 상기 제2 제어 전압의 제2 주파수의 비교에 기초하여 상기 제2 구동 강도 표시자를 생성하도록 추가로 구성되는, 전력 멀티플렉싱 시스템.
  20. 제18 항에 있어서,
    상기 상태 머신 회로는 위상 주파수 검출기를 포함하는, 전력 멀티플렉싱 시스템.
  21. 제1 항에 있어서,
    상기 제1 공급 전력 레일은 메모리 도메인에서 메모리 전력 공급으로부터의 제1 전압으로서 메모리 전압을 수신하도록 구성된 메모리 공급 전력 레일을 포함하고;
    상기 제2 공급 전력 레일은 로직 도메인에서 로직 전력 공급으로부터의 제2 전압으로서 로직 전압을 수신하도록 구성된 로직 공급 전력 레일을 포함하고;
    상기 적어도 하나의 전력 공급 회로는 적어도 하나의 메모리 어레이를 포함하고;
    상기 적어도 하나의 제어 회로는:
    상기 로직 전압이 상기 적어도 하나의 메모리 어레이에서 데이터 유지를 위한 임계 전압 레벨보다 낮은 전압 레벨인 것에 대한 응답으로, 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 상기 제1 공급 전력 레일 선택 표시자를 수신하고; 그리고
    상기 로직 전압이 상기 적어도 하나의 메모리 어레이에서 데이터 유지를 위한 상기 임계 전압 레벨과 동일하거나 그보다 높은 전압 레벨인 것에 대한 응답으로, 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 상기 제2 공급 전력 레일 선택 표시자를 수신하도록 구성되고;
    상기 제1 공급 선택 회로는, 상기 제1 구동 강도 표시자에 기초하여 상기 제1 구동 강도로 상기 메모리 공급 전력 레일의 메모리 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되고; 그리고
    상기 제2 공급 선택 회로는, 상기 제2 구동 강도 표시자에 기초하여 상기 제2 구동 강도로 상기 로직 전압을 상기 출력 전력 레일로 선택적으로 구동시키도록 구성되는, 전력 멀티플렉싱 시스템.
  22. 제1 항에 있어서,
    상기 전력 멀티플렉싱 시스템은 SoC(system-on-a-chip)에 통합되는, 전력 멀티플렉싱 시스템.
  23. 제1 항에 있어서,
    상기 전력 멀티플렉싱 시스템은, 셋탑 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정식 위치 데이터 유닛; 이동식 위치 데이터 유닛; GPS(global positioning system) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; SIP(session initiation protocol) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크탑 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 기기 시스템들; 드론 및 멀티콥터로 이루어진 그룹으로부터 선택되는 디바이스에 통합되는, 전력 멀티플렉싱 시스템.
  24. 전력 멀티플렉싱 시스템으로서,
    제1 구동 강도 표시자에 기초하여 제1 구동 강도로 제1 공급 전력 레일의 제1 전압을 출력 전력 레일로 선택적으로 구동시키기 위한 제1 공급 수단;
    제2 구동 강도 표시자에 기초하여 제2 구동 강도로 제2 공급 전력 레일의 제2 전압을 상기 출력 전력 레일로 선택적으로 구동시키기 위한 제2 공급 수단;
    공급 전력 레일 스위치 신호에 응답하여, 상기 제1 공급 전력 레일과 상기 출력 전력 레일 사이에 제1 다이오드 드롭 연결을 설정하기 위한 수단 ― 상기 공급 전력 레일 스위치 신호는, 상기 제1 다이오드 드롭 연결이 설정되어 있는 동안 상기 제1 공급 수단을 통해 상기 출력 전력 레일에 전력을 공급하는 것으로부터 상기 제2 공급 수단을 통해 전력을 공급하는 것으로 스위칭하기 위한 공급 전력 레일 스위치 인에이블 상태를 표시함 ―;
    상기 제2 전압이 임계 전압보다 낮은 전압 레벨인 것에 응답하여, 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 제1 공급 전력 레일 선택 표시자를 수신하기 위한 수단;
    상기 제2 전압이 상기 임계 전압과 동일하거나 그보다 높은 전압 레벨인 것에 응답하여, 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 제2 공급 전력 레일 선택 표시자를 수신하기 위한 수단;
    상기 출력 전력 레일의 출력 전압을 모니터링하기 위한 수단;
    상기 제1 공급 전력 레일 선택 표시자가 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 제1 공급 선택 회로와 연관된 제1 기준 전압 레벨과 비교하기 위한 수단;
    상기 제1 공급 전력 레일 선택 표시자가 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 상기 제1 기준 전압 레벨과 비교하기 위한 수단에 기초하여 상기 제1 구동 강도 표시자를 선택적으로 생성하기 위한 수단;
    상기 제2 공급 전력 레일 선택 표시자가 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 제2 공급 선택 회로와 연관된 제2 기준 전압 레벨과 비교하기 위한 수단; 및
    상기 제2 공급 전력 레일 선택 표시자가 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 상기 제2 기준 전압 레벨과 비교하기 위한 수단에 기초하여 상기 제2 구동 강도 표시자를 선택적으로 생성하기 위한 수단을 포함하는, 전력 멀티플렉싱 시스템.
  25. 전력 멀티플렉싱 회로의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도를 적응적으로 제어하는 방법으로서,
    출력 전력 레일의 출력 전압을 모니터링하는 단계;
    제1 공급 전력 레일 선택 표시자가 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로:
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 제1 공급 선택 회로와 연관된 제1 기준 전압 레벨과 비교하는 단계;
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨과 상기 제1 기준 전압 레벨의 비교에 기초하여 제1 구동 강도 표시자를 선택적으로 생성하는 단계; 및
    상기 제1 공급 선택 회로의 출력 임피던스를 가변적으로 조정하는 상기 제1 구동 강도 표시자에 기초하여 제1 구동 강도로 제1 공급 선택 회로를 통해 제1 공급 전력 레일의 제1 전압을 상기 출력 전력 레일로 선택적으로 구동시키는 단계;
    제2 공급 전력 레일 선택 표시자가 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로:
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨을 제2 공급 선택 회로와 연관된 제2 기준 전압 레벨과 비교하는 단계;
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨과 상기 제2 기준 전압 레벨의 비교에 기초하여 제2 구동 강도 표시자를 선택적으로 생성하는 단계; 및
    상기 제2 공급 선택 회로의 출력 임피던스를 가변적으로 조정하는 상기 제2 구동 강도 표시자에 기초하여 제2 구동 강도로 제2 공급 선택 회로를 통해 제2 공급 전력 레일의 제2 전압을 상기 출력 전력 레일로 선택적으로 구동시키는 단계;
    상기 제2 전압이 임계 전압보다 낮은 전압 레벨인 것에 응답하여, 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 상기 제1 공급 전력 레일 선택 표시자를 생성하는 단계;
    상기 제2 전압이 상기 임계 전압과 동일하거나 그보다 높은 전압 레벨인 것에 응답하여, 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 상기 제2 공급 전력 레일 선택 표시자를 생성하는 단계; 및
    공급 전력 레일 스위치 신호에 응답하여, 상기 제1 공급 전력 레일과 상기 출력 전력 레일 사이에 다이오드 드롭 연결을 설정하는 단계 ― 상기 공급 전력 레일 스위치 신호는, 상기 다이오드 드롭 연결이 설정되어 있는 동안 상기 제1 공급 선택 회로를 통해 상기 출력 전력 레일에 전력을 공급하는 것으로부터 상기 제2 공급 선택 회로를 통해 전력을 공급하는 것으로 스위칭하기 위한 공급 전력 레일 스위치 인에이블 상태를 표시함 － 를 포함하는, 방법.
  26. 제25 항에 있어서,
    상기 제1 공급 전력 레일의 제1 전압을 선택적으로 구동시키는 단계는, 상기 제1 구동 강도 표시자에 기초하여, 연관된 구동 강도를 각각 갖는 그리고 상기 제1 공급 전력 레일과 상기 출력 전력 레일 사이에 커플링된 제1 복수의 전력 헤드 스위치들의 하나 이상의 전력 헤드 스위치들을 선택적으로 구동시키는 단계를 포함하고; 그리고
    상기 제2 공급 전력 레일의 제2 전압을 선택적으로 구동시키는 단계는, 상기 제2 구동 강도 표시자에 기초하여, 연관된 구동 강도를 각각 갖는 그리고 상기 제2 공급 전력 레일과 상기 출력 전력 레일 사이에 커플링된 제2 복수의 전력 헤드 스위치들의 하나 이상의 전력 헤드 스위치들을 선택적으로 구동시키는 단계를 포함하는, 방법.
  27. 제26 항에 있어서,
    제1 전력 스위치 선택 신호에 대한 응답으로 구동 강도 표시자를 제공하는 것을 제어하기 위해 램프 제어 신호를 생성하는 단계; 및
    상기 구동 강도 표시자의 램프 업을 제어하는 단계를 더 포함하는, 방법.
  28. 제25 항에 있어서,
    상기 공급 전력 레일 스위치 신호가 공급 전력 레일 스위치 디스에이블 상태를 표시하는 것에 대한 응답으로, 상기 제1 공급 전력 레일과 상기 출력 전력 레일 사이의 상기 다이오드 드롭 연결을 연결해제하는 단계를 더 포함하는, 방법.
  29. 제25 항에 있어서,
    상기 공급 전력 레일 스위치 신호가 상기 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 그리고 상기 제1 전압이 상기 제2 전압보다 높은 것에 대한 응답으로, 상기 다이오드 드롭 연결에 대한 제2 임계 전압을 출력 전력 레일의 상기 제1 전압보다 낮게 유지하는 단계를 더 포함하는, 방법.
  30. 제25 항에 있어서,
    상기 공급 전력 레일 스위치 신호가 상기 공급 전력 레일 스위치 인에이블 상태를 표시하는 것에 대한 응답으로, 그리고 상기 제1 전압이 상기 제2 전압보다 낮은 것에 대한 응답으로, 상기 출력 전력 레일로부터 상기 제1 공급 전력 레일로의 전류 흐름을 방지 또는 감소시키는 단계를 더 포함하는, 방법.
  31. 제25 항에 있어서,
    제1 적응적 모드 선택 신호가 적응적 모드 디스에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 구동 강도 표시자를 제1 우회 구동 강도 표시자로서 선택적으로 제공하는 단계; 및
    상기 제1 적응적 모드 선택 신호가 적응적 모드 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 구동 강도 표시자를 제1 적응적 구동 강도 표시자로서 선택적으로 제공하는 단계를 더 포함하는, 방법.
  32. 제31 항에 있어서,
    제2 적응적 모드 선택 신호가 적응적 모드 디스에이블 상태를 표시하는 것에 대한 응답으로 상기 제2 구동 강도 표시자를 제2 우회 구동 강도 표시자로서 선택적으로 제공하는 단계; 및
    상기 제2 적응적 모드 선택 신호가 적응적 모드 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제2 구동 강도 표시자를 제2 적응적 구동 강도 표시자로서 선택적으로 제공하는 단계를 더 포함하는, 방법.
  33. 제25 항에 있어서,
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨과 상기 제1 기준 전압 레벨의 비교에 기초하여 상기 제1 구동 강도 표시자를 선택적으로 생성하는 단계는,
    상기 출력 전압과 기준 출력 전압 사이의 전압 레벨에서의 비교를 표시하는 비교 출력 신호를 생성하는 단계;
    상기 비교 출력 신호에 기초하여 상기 전압 레벨을 표시하는 카운터의 카운트 값을 업데이트하는 단계;
    상기 출력 전압의 전압 레벨을 표시하는 구동 강도 표시자를 생성하는 단계; 및
    상기 제1 공급 전력 레일 선택 표시자가 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 구동 강도 표시자를 포함하는 상기 제1 구동 강도 표시자를 생성하는 단계를 포함하는, 방법.
  34. 제25 항에 있어서,
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨과 상기 제2 기준 전압 레벨의 비교에 기초하여 상기 제2 구동 강도 표시자를 선택적으로 생성하는 단계는,
    상기 출력 전압과 기준 출력 전압 사이의 전압 레벨에서의 비교를 표시하는 비교 출력 신호를 생성하는 단계; 및
    상기 비교 출력 신호에 기초하여 상기 전압 레벨을 표시하는 카운터의 카운트 값을 업데이트하는 단계;
    상기 출력 전압의 전압 레벨을 표시하는 제2 전력 레일 구동 강도 표시자를 생성하는 단계; 및
    상기 제2 공급 전력 레일 선택 표시자가 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로, 상기 구동 강도 표시자를 포함하는 상기 제2 구동 강도 표시자를 생성하는 단계를 포함하는, 방법.
  35. 제25 항에 있어서,
    상기 출력 전력 레일에서의 출력 전압의 전압 레벨과 상기 제1 기준 전압 레벨의 비교에 기초하여 상기 제1 구동 강도 표시자를 선택적으로 생성하는 단계는,
    기준 전압에 기초하여 제1 주파수로 제1 제어 전압을 생성하는 단계;
    상기 출력 전력 레일의 출력 전압에 기초하여 제2 주파수로 제2 제어 전압을 생성하는 단계; 및
    상기 제1 공급 전력 레일 선택 표시자가 상기 제1 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 제어 전압의 제1 주파수와 상기 제2 제어 전압의 제2 주파수의 비교에 기초하여 상기 제1 구동 강도 표시자를 생성하는 단계를 포함하는, 방법.
  36. 제35 항에 있어서,
    상기 제2 공급 전력 레일 선택 표시자가 상기 제2 공급 전력 레일 선택 인에이블 상태를 표시하는 것에 대한 응답으로 상기 제1 제어 전압의 제1 주파수와 상기 제2 제어 전압의 제2 주파수의 비교에 기초하여 상기 제2 구동 강도 표시자를 생성하는 단계를 더 포함하는, 방법.
KR1020187034069A 2016-05-27 2017-05-15 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어 KR102194128B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662342560P 2016-05-27 2016-05-27
US62/342,560 2016-05-27
US201762459187P 2017-02-15 2017-02-15
US62/459,187 2017-02-15
US15/593,809 US10684671B2 (en) 2016-05-27 2017-05-12 Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
US15/593,809 2017-05-12
PCT/US2017/032632 WO2017205096A1 (en) 2016-05-27 2017-05-15 Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit

Publications (2)

Publication Number Publication Date
KR20190010569A KR20190010569A (ko) 2019-01-30
KR102194128B1 true KR102194128B1 (ko) 2020-12-22

Family

ID=58772660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187034069A KR102194128B1 (ko) 2016-05-27 2017-05-15 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어

Country Status (10)

Country Link
US (1) US10684671B2 (ko)
EP (1) EP3465913B1 (ko)
JP (1) JP6956743B2 (ko)
KR (1) KR102194128B1 (ko)
CN (1) CN109075789B (ko)
BR (1) BR112018074342B1 (ko)
CA (1) CA3020739C (ko)
ES (1) ES2868626T3 (ko)
TW (1) TWI709298B (ko)
WO (1) WO2017205096A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9596031B2 (en) * 2005-03-01 2017-03-14 Alexander Ivan Soto System and method for a subscriber-powered network element
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10050448B2 (en) 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system
US10614766B2 (en) * 2016-05-19 2020-04-07 Novatek Microelectronics Corp. Voltage regulator and method applied thereto
US10439602B2 (en) * 2016-07-07 2019-10-08 ProGrAnalog Corporation Electronic power switch
CN108073211B (zh) * 2016-11-11 2020-07-10 中芯国际集成电路制造(上海)有限公司 一种保持电压的产生电路及电子设备
US10529407B2 (en) 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
KR102499510B1 (ko) * 2017-09-01 2023-02-14 삼성전자주식회사 전원 공급 회로 및 이를 포함하는 반도체 패키지
CN110244590B (zh) * 2018-03-09 2021-09-03 华大半导体有限公司 多功能定时器
US11019747B2 (en) * 2018-05-10 2021-05-25 Microsoft Technology Licensing, Llc DC bus architecture for datacenters
US10956352B2 (en) 2018-05-29 2021-03-23 Continental Automotive Systems, Inc. Automatic location based addressing method for network participants in a serial bus system
US20200019229A1 (en) * 2018-07-11 2020-01-16 Qualcomm Incorporated Power sequencing based on active rail
FR3086457A1 (fr) * 2018-09-25 2020-03-27 Dolphin Design Puce de circuit integre
KR20200084987A (ko) * 2019-01-03 2020-07-14 삼성전자주식회사 전력을 제어하기 위한 전자 회로
US10714152B1 (en) * 2019-05-29 2020-07-14 Advanced Micro Devices, Inc. Voltage regulation system for memory bit cells
CN111130322B (zh) * 2019-12-31 2021-09-17 上海联影医疗科技股份有限公司 开关管驱动电路的驱动方法
CN113972708A (zh) * 2020-07-23 2022-01-25 名硕电脑(苏州)有限公司 电子装置
US11640834B2 (en) * 2020-10-24 2023-05-02 Mediatek Singapore Pte. Ltd. Voltage droop reduction with a secondary power supply
KR20220169850A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 파워스위칭동작을 수행하는 전자장치
US11687106B1 (en) * 2022-05-09 2023-06-27 Qualcomm Incorporated Systems and methods for adaptive power multiplexing with a first type of power multiplexer and a second type of power multiplexer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284407A1 (en) 2007-05-18 2008-11-20 Sylvain Miermont Electronic circuit power supply device and electronic circuit
JP2009296392A (ja) 2008-06-06 2009-12-17 Panasonic Corp 電源選択装置
JP2016093095A (ja) 2014-10-31 2016-05-23 エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． 自立型電源

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833293B2 (ja) 1991-09-20 1998-12-09 日本電気株式会社 直流電源切替装置
US6281724B1 (en) 1998-11-17 2001-08-28 Analog Devices, Inc. Circuit for partial power-down on dual voltage supply integrated circuits
KR100582380B1 (ko) 1999-06-30 2006-05-23 주식회사 하이닉스반도체 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치
JP2001268814A (ja) 2000-03-17 2001-09-28 Internatl Business Mach Corp <Ibm> 電源供給装置、電気機器および電力供給方法
DE10120790A1 (de) 2001-04-27 2002-11-21 Infineon Technologies Ag Schaltungsanordnung zur Verringerung der Versorgungsspannung eines Schaltungsteils sowie Verfahren zum Aktivieren eines Schaltungsteils
US20040217653A1 (en) * 2003-04-29 2004-11-04 Neidorff Robert Alan Supply selection circuit with programmable hysteresis
US7498836B1 (en) 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
US7061215B2 (en) * 2003-10-02 2006-06-13 Intersil Americas Inc. Cascadable current-mode regulator
WO2005119532A2 (en) 2004-06-04 2005-12-15 The Regents Of The University Of California Low-power fpga circuits and methods
JP4894014B2 (ja) * 2004-06-15 2012-03-07 エスティー‐エリクソン、ソシエテ、アノニム 集積回路のための電源の適応制御
US7370214B2 (en) * 2005-03-24 2008-05-06 Silicon Laboratories Inc. Automatically switching power supply sources for a clock circuit
US7589584B1 (en) 2005-04-01 2009-09-15 Altera Corporation Programmable voltage regulator with dynamic recovery circuits
TW200710744A (en) 2005-05-19 2007-03-16 Nxp Bv Transponder with an improved voltage limiter circuit
US7298181B2 (en) * 2005-12-06 2007-11-20 Pulsecore Semiconductor Corp. Highest supply selection circuit
JP2007201853A (ja) * 2006-01-27 2007-08-09 Renesas Technology Corp 半導体集積回路
US20070210750A1 (en) 2006-03-08 2007-09-13 Samsung Electronics Co., Ltd. Power supply device and power supplying method for power supply device
US7688102B2 (en) * 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
US7630270B2 (en) 2006-08-21 2009-12-08 Texas Instruments Incorporated Dual mode SRAM architecture for voltage scaling and power management
TWI322346B (en) * 2006-10-18 2010-03-21 Asustek Comp Inc Power supply system
US7673160B2 (en) 2006-10-19 2010-03-02 International Business Machines Corporation System and method of power management for computer processor systems
US7737720B2 (en) 2007-05-03 2010-06-15 Arm Limited Virtual power rail modulation within an integrated circuit
TWI349842B (en) 2007-12-12 2011-10-01 Univ Nat Chiao Tung Self-aware adaptive power control system
US8183713B2 (en) 2007-12-21 2012-05-22 Qualcomm Incorporated System and method of providing power using switching circuits
CN101557122B (zh) * 2009-02-24 2010-12-01 深圳市民展科技开发有限公司 双电源选择电路
US8139436B2 (en) 2009-03-17 2012-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
US8406075B2 (en) 2009-04-03 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-low leakage memory architecture
TWI405408B (zh) * 2009-04-14 2013-08-11 Novatek Microelectronics Corp 可連續提供電源之切換控制方法及其相關裝置與電源供應系統
WO2011031888A1 (en) 2009-09-09 2011-03-17 Marvell World Trade Ltd. Memory with multiple power supplies and/or multiple low power modes
US8423946B1 (en) 2010-05-25 2013-04-16 Marvell International Ltd. Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
FR2967796A1 (fr) 2010-11-18 2012-05-25 St Microelectronics Sa Procede et systeme de gestion de l'alimentation d'un composant, par exemple un processeur et d'une memoire, par exemple une memoire cache dudit processeur
JP5260706B2 (ja) * 2011-06-24 2013-08-14 レノボ・シンガポール・プライベート・リミテッド 計時回路を備える携帯式電子機器の電力システム
US9337660B1 (en) 2011-12-13 2016-05-10 Marvell Israel (M.I.S.L) Ltd. Switching arrangement for power supply from multiple power sources
JP5497115B2 (ja) 2012-01-27 2014-05-21 三菱電機株式会社 電源切替装置及び配電盤
CN103377692B (zh) 2012-04-25 2016-01-20 联发科技股份有限公司 用于双功率存储器的预解码器及双功率存储器
US9223384B2 (en) * 2012-07-31 2015-12-29 Qualcomm Incorporated Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media
KR102038041B1 (ko) 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
JP5939101B2 (ja) * 2012-09-12 2016-06-22 富士通株式会社 半導体装置
JP2014067191A (ja) * 2012-09-25 2014-04-17 Fujitsu Ltd 演算処理回路及び電源制御方法
US9299394B2 (en) 2012-10-04 2016-03-29 Broadcom Corporation Method and circuit for reducing current surge
JP5886732B2 (ja) 2012-12-04 2016-03-16 東芝三菱電機産業システム株式会社 電源切換装置
US9484917B2 (en) 2012-12-18 2016-11-01 Intel Corporation Digital clamp for state retention
JP5787868B2 (ja) * 2012-12-26 2015-09-30 京セラドキュメントソリューションズ株式会社 電源装置及びこれを備えた画像形成装置
TWI459189B (zh) 2012-12-27 2014-11-01 Giga Byte Tech Co Ltd 主機板及其電源管理方法
US9785181B2 (en) 2013-01-15 2017-10-10 Nec Corporation Power network system operation method
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
KR102088808B1 (ko) 2013-04-19 2020-03-13 삼성전자주식회사 듀얼 파워 레일을 포함하는 시스템 온 칩 및 그것의 전압 공급 방법
US9059696B1 (en) 2013-08-01 2015-06-16 Altera Corporation Interposer with programmable power gating granularity
US9647453B2 (en) * 2013-08-02 2017-05-09 Samsung Electronics Co., Ltd. Dual supply memory
US9768160B2 (en) 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
US20150067290A1 (en) 2013-09-04 2015-03-05 Qualcomm Incorporated Memory access time tracking in dual-rail systems
US9423865B2 (en) 2013-09-13 2016-08-23 Globalfoundries Inc. Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores
US9563263B2 (en) * 2013-12-19 2017-02-07 Intel Corporation Graphics processor sub-domain voltage regulation
US10396553B2 (en) * 2014-08-29 2019-08-27 Telefonaktiebolaget Lm Ericsson (Publ) System and method for control of multiple voltage regulators
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
CN204190484U (zh) 2014-11-03 2015-03-04 合肥宝龙达信息技术有限公司 一种供电切换电路
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10050448B2 (en) 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system
US10108212B2 (en) * 2015-09-22 2018-10-23 Intel Corporation Digital low drop-out voltage controller including embedded dual-loop feedback for minimum energy point operation
JP6623696B2 (ja) * 2015-11-09 2019-12-25 株式会社ソシオネクスト 電源装置及び半導体装置
US20170308153A1 (en) * 2016-04-25 2017-10-26 Mediatek Inc. Power delivery system for multicore processor chip
KR102032327B1 (ko) * 2016-11-22 2019-10-15 에스케이하이닉스 주식회사 디지털 ldo 레귤레이터 및 이를 사용하는 저항 변화 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284407A1 (en) 2007-05-18 2008-11-20 Sylvain Miermont Electronic circuit power supply device and electronic circuit
JP2009296392A (ja) 2008-06-06 2009-12-17 Panasonic Corp 電源選択装置
JP2016093095A (ja) 2014-10-31 2016-05-23 エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． 自立型電源

Also Published As

Publication number Publication date
TW201813310A (zh) 2018-04-01
TWI709298B (zh) 2020-11-01
CN109075789B (zh) 2022-06-17
JP2019517705A (ja) 2019-06-24
BR112018074342B1 (pt) 2024-01-09
US20170346299A1 (en) 2017-11-30
CA3020739A1 (en) 2017-11-30
EP3465913B1 (en) 2021-03-17
BR112018074342A2 (pt) 2019-03-06
EP3465913A1 (en) 2019-04-10
CA3020739C (en) 2022-06-21
JP6956743B2 (ja) 2021-11-02
ES2868626T3 (es) 2021-10-21
WO2017205096A1 (en) 2017-11-30
CN109075789A (zh) 2018-12-21
KR20190010569A (ko) 2019-01-30
US10684671B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
KR102194128B1 (ko) 전력 멀티플렉싱 시스템의 공급 전력 레일들로부터 전력 공급 회로로의 멀티플렉싱된 전력의 구동 강도의 적응적 제어
US10050448B2 (en) Providing current cross-conduction protection in a power rail control system
EP3283937B1 (en) Providing current cross-conduction protection in a power rail control system
KR101459533B1 (ko) 적응적 클록 생성기들, 시스템들 및 방법들
KR101259899B1 (ko) 다중 전압 도메인들을 이용하는 회로에서의 신호 경로 지연의 자체-튜닝
WO2016167903A1 (en) Automatic voltage switching circuit for selecting a higher voltage of multiple supply voltages to provide as an output voltage
US8836370B2 (en) Semiconductor apparatus
EP3335093B1 (en) Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant