CN109075789B - 一种功率多路复用系统及方法 - Google Patents

一种功率多路复用系统及方法 Download PDF

Info

Publication number
CN109075789B
CN109075789B CN201780029554.6A CN201780029554A CN109075789B CN 109075789 B CN109075789 B CN 109075789B CN 201780029554 A CN201780029554 A CN 201780029554A CN 109075789 B CN109075789 B CN 109075789B
Authority
CN
China
Prior art keywords
power rail
voltage
supply
output
drive strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780029554.6A
Other languages
English (en)
Other versions
CN109075789A (zh
Inventor
S·斯里达尔
Y·N·科拉
N·S·纳特卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109075789A publication Critical patent/CN109075789A/zh
Application granted granted Critical
Publication of CN109075789B publication Critical patent/CN109075789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H02J1/082—Plural DC voltage, e.g. DC supply voltage with at least two different DC voltage levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

本发明揭示自适应控制从功率多路复用系统(200)中的供应功率轨(204(N))到被供电电路(208)的经多路复用功率的驱动强度。所述功率多路复用系统中的功率多路复用电路(201)包含多个供应选择电路(216)(例如，磁头开关)，所述供应选择电路各自耦合于相应供应功率轨与耦合到所述被供电电路(208)的输出功率轨(206)之间。所述功率多路复用电路(201)经配置以启动所选供应选择电路以切换相关联供应功率轨到所述输出功率轨的耦合以向所述被供电电路供电。在一个实例中，所述供应选择电路各自包含耦合到相关联供应功率轨的多个功率切换选择电路。所述功率切换选择电路经配置以由控制电路(222)启动及去启动以基于操作条件而调整经多路复用供应功率轨的驱动强度，此可考虑到性能变化。

Description

一种功率多路复用系统及方法
优先权申请
本申请案要求保护2016年5月27日申请且标题为“功率多路复用系统中的供应选择电路的自适应驱动强度调节(ADAPTIVE DRIVE STRENGTH REGULATION OF SUPPLYSELECTION CIRCUITS IN A POWER MULTIPLEXING SYSTEM)”的美国临时专利申请案第62/342,560号的优先权，所述申请案以全文引用的方式并入本文中。
本申请案也要求保护2017年2月15日申请且标题为“自适应控制从功率多路复用系统中的供电轨到被供电电路的经多路复用电源的驱动强度(ADAPTIVELY CONTROLLINGDRIVE STRENGTH OF MULTIPLEXED POWER FROM SUPPLY POWER RAILS IN A POWERMULTIPLEXING SYSTEM TO A POWERED CIRCUIT)”的美国临时专利申请案第62/459,187号的优先权，所述申请案也以全文引用的方式并入本文中。
本申请案也要求保护2017年5月12日申请且标题为“自适应控制从功率多路复用系统中的供电轨到被供电电路的经多路复用电源的驱动强度(ADAPTIVELY CONTROLLINGDRIVE STRENGTH OF MULTIPLEXED POWER FROM SUPPLY POWER RAILS IN A POWERMULTIPLEXING SYSTEM TO A POWERED CIRCUIT)”的美国专利申请案第15/593,809号的优先权，所述申请案也以全文引用的方式并入本文中。
技术领域
本发明的技术大体上涉及经配置以将功率从多个功率轨选择性地供应到操作电路的功率多路复用系统
背景技术
电路正越来越设计成考虑到功率节约。对于电池供电的便携式电子装置，状况尤其如此。其中，常见实例包含移动电话及膝上型计算机。增大的功率消耗不合需要地导致较快的电池排流及较短的电池寿命。节约功率的一个方法是根据有功功率方程式P＝ CV2f而降低电路的操作频率。然而，减小操作频率导致较低电路性能(即，速度)。节约功率的另一个方法为降低操作电压，这是因为一般来说，针对工作电压的给定减小，有功功率二次地减小。然而，降低电路中的操作电压降低速度性能，这也可能是不合需要的。此外，电路的某些单元或组件可具有最小操作电压，低于最小操作电压所述单元或组件将不操作以读取且写入数据以及保持数据。
为了解决性能与功率消耗之间的取舍，在电路中越来越多地提供多个操作电压域(“电压域(voltage domain)”)。提供通过多个电压域以将不同操作电压提供到电路的不同组件的电路路径。提供多个电压域允许较低电压域向不需要最小电压电平的组件提供功率以节约功率。具有最小操作电压用于存储器操作功能性或提供无法牺牲性能的关键路径的组件可由较高电压域供电。提供多个电压域也允许较低电压域按比例缩小以在功率节约模式期间节约功率，或按比例放大以提供增大的性能(即，超性能)，而不影响较高电压域中的组件的操作。
就此来说，可采用功率多路复用系统以选择性地耦合各自具有不同电压域(即，电压电平)的多个功率轨当中的功率轨，以向电路供应功率。图1为此示范性功率多路复用系统100的框图。在图1中的功率多路复用系统100中，提供第一供应功率轨102(1)及第二供应功率轨102(2)。第一供应功率轨102(1)经配置以在第一电压VDD(1)下提供第一电压源104(1)。第二供应功率轨102(2)经配置以在第二电压VDD(2)下提供第二电压源 104(2)。第一电压源104(1)及第二电压源104(2)可由相同或不同电源供应器(图中未展示) 提供。举例来说，第一电压VDD(1)可为1伏特(V)且第二电压VDD(2)可为0.6V。作为实例，功率多路复用系统100可经配置以基于被供电电路106的操作模式而将第一供应功率轨 102(1)或第二供应功率轨102(2)选择性地耦合到与电电路106耦合的输出功率轨104。举例来说，如果被供电电路106为存储器电路，诸如基于处理器的系统中的存储器阵列，那么多路复用系统100可经配置以在活动存储器操作期间将第一供应功率轨102(1)耦合到输出功率轨104，且在空闲模式期间将第二供应功率轨102(2)耦合到输出功率轨104。举例来说，第二电压VDD(2)可对于被供电电路106中的存储器保持为充足的。
继续参考图1，功率多路复用系统100包含呈P型金属氧化物半导体(MOS)(PMOS)晶体管110(1)形式的第一磁头开关电路108(1)。PMOS晶体管110(1)耦合于第一供应功率轨102(1)与输出功率轨104之间。PMOS晶体管110(1)经配置以响应于第一功率轨启用信号112(1)的状态而启动及去启动，以分别将第一供应功率轨102(1)耦合到输出功率轨104及与其解耦。功率多路复用系统100也包含也呈耦合于第二供应功率轨102(2)与输出功率轨104之间的PMOS晶体管110(2)形式的第二磁头开关电路108(2)。第二磁头开关电路108(2)经配置以响应于第二功率轨启用信号112(2)而选择性地将第二供应功率轨102(2)耦合到输出功率轨104及从输出功率轨104解耦第二供应功率轨102(2)。
第一磁头开关电路108(1)及第二磁头开关电路108(2)中的第一PMOS晶体管110(1) 及第二PMOS晶体管110(2)经设定大小以提供所要驱动强度以将功率从第一功率轨102(1)及第二功率轨102(2)供应到输出功率轨104。然而，处理电压温度(PVT)变化可使第一PMOS晶体管110(1)及第二PMOS晶体管110(2)的驱动强度与其预期驱动强度不同。第一PMOS晶体管110(1)及第二PMOS晶体管110(2)可能过大，及/或额外晶体管可提供于相应第一磁头开关电路108(1)及第二磁头开关电路108(2)中，以在相应第一功率轨102(1)及第二功率轨102(2)耦合到输出功率轨104时增大驱动强度，以提供由输出功率轨104上的第一电压源104(1)及第二电压源104(2)提供的电压VDD(1)、VDD(N)的驱动强度容限。然而，经由在功率多路复用系统100中提供过大及/或额外晶体管增大驱动强度增大泄漏功率。
发明内容
实施方式中所揭示的方面包含自适应控制从功率多路复用系统中的供应功率轨到被供电电路的经多路复用功率的驱动强度。在本文中所揭示的示范性方面中，在功率多路复用系统中提供功率多路复用电路。所述功率多路复用电路包含多个供应选择电路，所述供应选择电路各自耦合于多个供应功率轨当中的相应供应功率轨与输出功率轨之间，所述输出功率轨耦合到被供电电路。所述功率多路复用电路经配置以启动所述多个供应选择电路当中的所选供应选择电路以切换相关联供应功率轨到所述输出功率轨的耦合以向所述被供电电路供电。为了提供控制所述功率多路复用电路中的经启动供应选择电路的驱动强度的能力，本文中所揭示的示范性方面也使得所述功率多路复用电路中的每一供应选择电路可经配置以基于驱动强度指示符而以受控驱动强度将电压从相关联供应功率轨选择性地驱动到所述输出功率轨。以此方式，作为一实例，可自适应控制且调整经启动供应选择电路的驱动强度以补偿处理电压温度(PVT)变化以因此减小驱动强度容限，及因此泄漏功率。
作为个实例，可提供一种功率多路复用系统，其经配置以自适应控制从多个电压域中的逻辑供应功率轨及存储器供应功率轨到作为被供电电路的存储器阵列的经多路复用功率的驱动强度。当逻辑供应功率轨的电压可能不足以向存储器阵列供电以进行数据保持时，来自存储器供应功率轨的功率经多路复用到存储器阵列以进行数据保持。功率多路复用电路包含经配置以将逻辑供应功率轨选择性地耦合到输出功率轨的逻辑供应选择电路，所述输出功率轨耦合到存储器阵列。功率多路复用电路也包含经配置以将存储器供应功率轨选择性地耦合到输出功率轨的存储器供应选择电路。逻辑供应选择电路及存储器供应选择电路各自包含相应多个逻辑功率切换电路及存储器功率切换电路(例如，磁头开关)，所述开关电路耦合于相应逻辑及存储器供应功率轨与输出功率轨之间。所述逻辑功率切换电路及存储器功率切换电路中的每一者具有相关联的驱动强度。逻辑功率切换电路及存储器功率切换电路各自经配置以经个别地启动以将逻辑供应功率轨或存储器供应功率轨耦合到输出功率轨，以促进将所述经启动逻辑或存储器供应功率轨的电压驱动到输出功率轨。控制电路经配置以控制经启动逻辑或存储器供应选择电路的驱动强度。逻辑供应选择电路可经配置以将输出功率轨耦合到逻辑供应功率轨，以用于在逻辑供应功率轨可满足存储器域的最小操作电压时向存储器阵列供应功率。以此方式，作为非限制性实例，当逻辑供应功率轨可满足存储器阵列的最小操作电压时，存储器阵列的额外固有解耦电容在逻辑电路的较高功率模式期间耦合到逻辑供应功率轨。如果功率轨选择电路将存储器供应功率轨耦合到输出功率轨，那么逻辑域中的逻辑电路仍可独立于所述存储器阵列而供电。然而，当逻辑供应功率轨无法满足存储器阵列的所述最小操作电压时，存储器供应选择电路可将存储器供应轨耦合到输出功率轨以从存储器电源供应器向存储器阵列供电。
就此来说，在一个示范性方面中，提供一种功率多路复用系统。所述功率多路复用系统包括功率多路复用电路。所述功率多路复用电路包括：第一供应选择电路，其耦合于具有第一电压的第一供应功率轨与耦合至少一个被供电电路的输出功率轨之间。第一供应选择电路经配置以响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态而基于第一驱动强度指示符按第一驱动强度将第一供应功率轨处的第一电压选择性地驱动到输出功率轨。功率多路复用电路还包括：第二供应选择电路，其耦合于具有第二电压的第二供应功率轨与输出功率轨之间。第二供应选择电路经配置以响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态而基于第二驱动强度指示符按第二驱动强度将第二供应功率轨处的第二电压选择性地驱动到输出功率轨。功率多路复用系统还包括至少一个控制电路。至少一个控制电路经配置以监视输出功率轨的输出电压。响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态，至少一个控制电路经配置以：比较输出功率轨处的输出电压的电压电平与同第一供应选择电路相关联的第一参考电压电平；及基于输出功率轨处的输出电压的电压电平与第一参考电压电平的比较而选择性地产生第一驱动强度指示符。响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态，至少一个控制电路经配置以：比较输出功率轨处的输出电压的电压电平与同第二供应选择电路相关联的第二参考电压电平；及基于输出功率轨处的输出电压的电压电平与第二参考电压电平的比较而选择性地产生第二驱动强度指示符。
在另一示范性方面中，提供一种功率多路复用系统。所述功率多路复用系统包括用于响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态而基于第一驱动强度指示符按第一驱动强度将第一供应功率轨处的第一电压选择性地驱动到输出功率轨的第一供应装置。所述功率多路复用系统也包括用于响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态而基于第二驱动强度指示符按第二驱动强度将第二供应功率轨处的第二电压选择性地驱动到输出功率轨的第二供应装置。所述功率多路复用系统也包括用于监视输出功率轨的输出电压的装置。所述功率多路复用系统也包括用于响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态而比较输出功率轨处的输出电压的电压电平与同第一供应选择电路相关联的第一参考电压电平的装置。所述功率多路复用系统也包括用于基于用于响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态而比较输出功率轨处的输出电压的电压电平与第一参考电压电平的所述装置而选择性地产生第一驱动强度指示符的装置。所述功率多路复用系统也包括用于响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态而比较输出功率轨处的输出电压的电压电平与同第二供应选择电路相关联的第二参考电压电平的装置。所述功率多路复用系统也包括用于基于用于响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态而比较输出功率轨处的输出电压的电压电平与第二参考电压电平的所述装置而选择性地产生第二驱动强度指示符的装置。
在另一示范性方面中，提供一种自适应控制从功率多路复用电路中的供应功率轨到被供电电路的经多路复用功率的驱动强度的方法。所述方法包括监视输出功率轨的输出电压。响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态，所述方法还包括：比较输出功率轨处的输出电压的电压电平与同第一供应选择电路相关联的第一参考电压电平；基于输出功率轨处的输出电压的电压电平与第一参考电压电平的比较而选择性地产生第一驱动强度指示符；及基于第一驱动强度指示符按第一驱动强度将第一供应功率轨处的第一电压选择性地驱动到输出功率轨。响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态，所述方法包括：比较输出功率轨处的输出电压的电压电平与同第二供应选择电路相关联的第二参考电压电平；基于输出功率轨处的输出电压的电压电平与第二参考电压电平的比较而选择性地产生第二驱动强度指示符；及基于第二驱动强度指示符按第二驱动强度将第二供应功率轨处的第二电压选择性地驱动到输出功率轨。
附图说明
图1为经配置以将多个供应功率轨当中的一个供应功率轨选择性地耦合到被供电电路的示范性功率多路复用系统的框图；
图2为经配置以基于可考虑性能变化的输出功率轨处的输出电压而自适应控制用以向被供电电路供电的从多个供应功率轨到输出功率轨的经多路复用功率的驱动强度的示范性功率多路复用系统的框图；
图3为说明图2中的控制电路基于输出功率轨处的输出电压而自适应控制图2中的功率多路复用电路中的活动供应选择电路的驱动强度的示范性过程的流程图；
图4A为可包含于图2中的功率多路复用系统中以基于输出功率轨处的输出电压而自适应控制功率多路复用电路中的活动供应选择电路的驱动强度的示范性控制电路的框图；
图4B为可包含于图2中的功率多路复用系统中以基于输出功率轨处的输出电压而自适应控制功率多路复用电路中的活动供应选择电路的驱动强度的另一示范性控制电路的框图；
图5为经配置以基于可考虑性能变化的输出功率轨处的输出电压而自适应控制用以向被供电电路供电的从多个供应功率轨到输出功率轨的经多路复用功率的驱动强度的另一示范性功率多路复用系统的框图；
图6为可包含于图5的功率多路复用系统中的示范性功率多路复用电路的框图，其中功率多路复用电路另外包含经配置以响应于转换输出功率轨到不同所选供应功率轨的耦合而启动以提供经多路复用供应功率轨与输出功率轨之间的二极管压降连接的二极管压降控制电路；
图7为可包含于图5的功率多路复用系统中以自适应控制功率多路复用电路中的活动供应选择电路及二极管压降控制电路的驱动强度的另一示范性控制电路的框图；
图8为说明图7中的控制电路的用以控制图6中的功率多路复用电路中的二极管压降控制电路及基于将考虑性能变化的输出功率轨处的输出电压而自适应控制耦合到输出功率轨的经启动所选供应选择电路的驱动强度的示范性操作的逻辑表；
图9为说明依据功率多路复用电路的驱动强度控制的经传送到图5中的功率多路复用系统中的输出功率轨的供应功率轨处的供应电压的示范性曲线的图表；
图10为可包含于功率多路复用系统中用于基于输出功率轨处的输出电压而自适应控制用以向被供电电路供电的从多个供应功率轨到输出功率轨的经多路复用功率的驱动强度的另一示范性控制电路(包含(但不限于)图2及图5中的功率多路复用电路)的框图；
图11为说明图10中的控制电路自适应控制功率多路复用电路(包含(但不限于)图2 及5中的功率多路复用电路)中的活动供应选择电路的驱动强度的示范性过程的流程图；
图12为可包含于功率多路复用系统中的控制电路(包含(但不限于)图2及5中的功率多路复用电路)中用于自适应控制功率多路复用电路中的活动供应选择电路的驱动强度的另一示范性控制电路的框图；
图13为可提供于控制电路中用于逐渐提供电压信号以减小或避免涌入电流相关的供应噪声的示范性切换功率控制电路的电路图；及
图14为包含一包含控制电路的功率多路复用系统的示范性基于处理器的系统的框图，所述控制电路经配置以基于输出电压且根据本文中所揭示的方面中的任一者而自适应控制用以从相关联存储器供应功率轨及逻辑供应功率轨向存储器阵列供应功率的包括存储器供应选择电路的第一供应选择电路及包括逻辑供应选择电路的第二供应选择电路的驱动强度。
具体实施方式
现在参考图式，描述本发明的若干示范性方面。词语“示范性”在本文中用以意味着“充当实例、例子或说明”。在本文中被描述为“示范性”的任何方面未必被认作比其它方面优选或有利。
图2为经配置以自适应控制从供应功率轨到被供电电路的经多路复用功率的驱动强度的示范性功率多路复用系统200的框图。举例来说，功率多路复用系统200可提供于片上系统(SoC)201中。功率多路复用系统200包含功率多路复用电路202。如将在下文更详细地论述，功率多路复用电路202经配置以选择多个供应功率轨204(1)到204(N) 中的一者耦合到输出功率轨206以向耦合到输出功率轨206的被供电电路208提供功率。供应功率轨204(1)到204(N)耦合到相应电源210(1)到210(N)。电源210(1)到210(N)经配置以将相应电压VDD(1)到VDD(N)供应到其相应供应功率轨204(1)到204(N)。功率多路复用电路202经配置以将一个电压VDD(1)到VDD(N)从相应供应功率轨204(1)到204(N)耦合到输出功率轨206，以将电压VDD(1)到VDD(N)提供到被供电电路208以供操作。
举例来说，第一电源210(1)可经配置以供应比由电源210(N)供应的第二电压VDD(N)(例如，0.6V)高的电压的第一电压VDD(1)(例如，1伏特(V))。此供应轨配置可经提供于功率多路复用系统200中，这是因为可需要其在较高操作性能模式期间将被供电电路208 耦合到具有较高电压的供应功率轨，及在较低性能模式期间将被供电电路208耦合到具有较低电压的另一供应功率轨以节约功率消耗(作为一实例)。举例来说，被供电电路208 可为需要最小保持电压以保持数据的存储器电路或阵列。第一供应功率轨204(1)可经配置以为被供电电路208供应能够超出最小保持电压的第一电压VDD(1)。第二供应功率轨 204(N)可耦合到逻辑域中的逻辑电路。因此，如果第二电压VDD(N)高于被供电电路208 的最小保持电压，那么功率多路复用系统200可切换第二电压VDD(N)到输出功率轨206 的耦合，以多路复用到被供电电路208的第二电压VDD(N)以供操作。这可具有避免或减小在逻辑域中提供意向解耦电容的需要的益处。然而，如果第二电压VDD(N)低于被供电电路208的最小保持电压，那么功率多路复用系统200可切换第一电压VDD(1)到输出功率轨206的耦合，以向被供电电路208提供第一电压VDD(1)以供操作。
继续参考图2，为了选择性地将供应功率轨204(1)到204(N)耦合到输出功率轨206以向被供电电路208供应相应电压VDD(1)到VDD(N)，功率多路复用电路202包含多个供应选择电路212(1)到212(N)。供应选择电路212(1)到212(N)耦合于相应供应功率轨 204(1)到204(N)与输出功率轨206之间。功率多路复用系统200经配置以启动所选供应选择电路212(1)到212(N)以将相应供应功率轨204(1)到204(N)耦合到输出功率轨206，以在相应电压VDD(1)到VDD(N)下向被供电电路208供电。
为了选择供应功率轨204(1)到204(N)耦合到输出功率轨206，供应选择电路212(1) 到212(N)在此实例中包含相应功率切换电路214(1)到214(N)。经启动功率切换电路214(1)到214(N)的驱动强度影响其将电压VDD(1)到VDD(N)驱动到输出功率轨206上的能力。功率切换电路214(1)到214(N)的驱动强度调整其输出阻抗，输出阻抗控制切换电流 -电阻(IR)压降，从而产生所要输出电压。举例来说，当功率切换电路214(1)到214(N) 的驱动强度增大时，功率切换电路214(1)到214(N)的输出阻抗减少，因此减小IR压降且增大输出电压。如果功率切换电路214(1)到214(N)的驱动强度减小，那么功率切换电路214(1)到214(N)的输出阻抗增大，因此增大IR压降且减小输出电压。PVT变化也可影响驱动强度。可增大驱动强度以补偿由于(例如)PVT变化的减小的驱动强度。然而，增大驱动强度增大泄漏功率。因此，功率多路复用系统200提供选择性地控制供应选择电路212(1)到212(N)的驱动强度的能力，这样可用以补偿PVT变化。结果，可减小驱动强度容限，因此减小泄漏功率同时仍在输出功率轨206上获得所要驱动强度。
因此，在此实例中，为了提供控制所启动供应选择电路212(1)到212(N)的驱动强度的能力，功率切换电路214(1)到214(N)中的每一者包含耦合于相应供应功率轨204(1)到204(N)与输出功率轨206之间的四(4)个并联连接P型金属氧化物半导体(MOS)(PMOS) 晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)(也可采用N型MOS(NMOS)晶体管)。并联连接PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)中的每一者具有相关联驱动强度以将相应电压VDD(1)到VDD(N)驱动到输出功率轨206上。因此，为了控制供应选择电路212(1)到212(N)的总体驱动强度，相应并联连接PMOS晶体管 216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)个别地受控制以被启动或去启动以促进将相应电压VDD(1)到VDD(N)驱动到输出功率轨206上。在此实例中，PMOS晶体管216(1)(1) 到216(1)(4)及216(N)(1)到216(N)(4)中的每一者经配置以接收呈相应功率切换选择信号 220(1)(1)到220(1)(4)到220(N)(1)到220(N)(4)形式的相关联驱动强度指示符218(1)到 218(N)。因此，驱动强度指示符218(1)到218(N)在一个实例中可被认作为各自具有指示相应个别功率切换选择信号220(1)(1)到220(1)(4)到220(N)(1)到220(N)(4)的启用状态的个别信号或位的码字，所述功率切换选择信号形成码字以控制相应数目个启动的并联连接PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)。
在此实例中，功率切换选择信号220(1)(1)到220(1)(4)到220(N)(1)到220(N)(4)耦合到相应PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)的栅极G。因此，功率切换选择信号220(1)(1)到220(1)(4)到220(N)(1)到220(N)(4)的状态控制是否选择性地启动其相应PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)，且因此促进将相应电压VDD(1)到VDD(N)驱动到输出功率轨206上。如果功率切换选择信号220(1)(1)到 220(1)(4)到220(N)(1)到220(N)(4)的状态为功率切换选择启用状态(其在此实例中用以启动(即，接通)PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)的逻辑低电平(“0”))，那么将启动相应PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4) 以在相应供应功率轨204(1)到204(N)与输出功率轨206之间提供电流流径。如果功率切换选择信号220(1)(1)到220(1)(4)到220(N)(1)到220(N)(4)的状态为功率切换选择去启动状态，那么将去启动相应PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4) 以在相应供应功率轨204(1)到204(N)与输出功率轨206之间不提供电流流径。
在此实例中，为了使得可自适应控制将相应供应功率轨204(1)到204(N)耦合到输出功率轨206的所启动供应选择电路212(1)到212(N)的驱动强度，在功率多路复用系统200中提供控制电路222。控制电路222经配置以产生驱动强度指示符218(1)到218(N)，所述指示符在此实例中为个别、相应功率切换选择信号220(1)(1)到220(1)(4)到220(N)(1) 到220(N)(4)。在此实例中，PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4) 也充当功率磁头开关，因此控制电路222控制驱动强度指示符218(1)到218(N)中的每一者的功率切换选择启用及去启动状态，以控制哪一供应选择电路212(1)到212(N)耦合到输出功率轨206，以及运用启动的供应选择电路212(1)到212(N)启动及去启动哪些个别 PMOS晶体管216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)以控制驱动强度。就此来说，相应功率切换电路214(1)到214(N)中的个别PMOS晶体管216(1)(1)到216(1)(4)及 216(N)(1)到216(N)(4)接收相应功率切换选择信号220(1)(1)到220(1)(4)到220(N)(1)到 220(N)(4)以指示启动的供应选择电路212(1)到212(N)的驱动强度。启动的PMOS晶体管 216(1)(1)到216(1)(4)及216(N)(1)到216(N)(4)促进将电压VDD(1)到VDD(N)驱动到输出功率轨206上。
控制电路222经配置以基于功率多路复用系统200的性能而自适应控制启动的供应选择电路212(1)到212(N)的驱动强度。以此方式，可在将考虑操作及/或PVT变化的操作期间调整所启动供应选择电路212(1)到212(N)的驱动强度。因此，自适应调整启动的供应选择电路212(1)到212(N)的驱动强度容限的能力允许在实现所要性能的同时减小驱动强度容限，而非提供可能浪费实现功率多路复用系统200的所要性能所需要的驱动强度容限的固定驱动强度。
就此来说，继续参考图2，控制电路222经配置以监视输出功率轨206的输出电压224。响应于供应功率轨选择指示符226(1)到226(N)指示应启动哪一供应选择电路212(1)到212(N)以将相关联供应功率轨204(1)到204(N)耦合到输出功率轨206，控制电路222 比较输出功率轨206上的输出电压224的电压电平与同当基于供应功率轨选择指示符 226(1)到226(N)启动时指示的供应选择电路212(1)到212(N)相关联的第一预定义输出电压电平。控制电路222经配置以基于输出功率轨206上的输出电压224的电压电平与与所启动供应选择电路212(1)到212(N)相关联的预定义输出电压电平的比较而选择性地产生驱动强度指示符218(1)到218(N)。因此，控制电路222可经配置以不断地监视输出功率轨206上的输出电压224，以基于基于输出电压224所观测的功率多路复用系统200 的性能变化而调整所启动供应选择电路212(1)到212(N)的驱动强度。
图3为说明图2中的控制电路222基于将考虑性能变化的输出功率轨206上的输出电压224而自适应控制功率多路复用电路202中的活动供应选择电路212(1)到212(N) 的驱动强度的示范性过程300的流程图。将关于包含两(2)个供应选择电路212(1)、212(N) 的功率多路复用电路202而描述图3中的过程300。然而，应理解，图3中的过程300 也适用于包含多于两(2)个供应选择电路212(1)、212(N)的功率多路复用电路202。
参考图3，控制电路222监视输出功率轨206的输出电压224(框302)。响应于第一供应功率轨选择指示符226(1)指示第一供应功率轨选择启用状态(框304)，控制电路222 比较输出功率轨206上的输出电压224的电压电平与同第一供应选择电路212(1)相关联的第一参考电压电平(框306)。控制电路222接着基于输出功率轨206上的输出电压224 的电压电平与第一预定义输出电压电平的比较而选择性地产生第一驱动强度指示符 218(1)(框308)。作为响应，功率多路复用电路202基于第一驱动强度指示符218(1)而按第一驱动强度将第一供应功率轨204(1)处的第一电压VDD(1)选择性地驱动到输出功率轨 206(框310)。然而，响应于第二供应功率轨选择指示符226(N)指示第二供应功率轨选择启用状态(框312)，控制电路222比较输出功率轨206上的输出电压224的电压电平与同第二供应选择电路212(N)相关联的第二预定义输出电压电平(框314)。控制电路222 基于输出功率轨206上的输出电压224的电压电平与第二预定义输出电压电平的比较而选择性地产生第二驱动强度指示符218(N)(框316)。作为响应，功率多路复用电路202 基于第二驱动强度指示符218(N)而按第二驱动强度将第二供应功率轨204(N)处的第二电压VDD(N)选择性地驱动到输出功率轨206(框318)。
不同控制电路222可经提供于图2中的功率多路复用系统200中，以自适应控制经驱动到输出功率轨206的电压VDD(1)到VDD(N)的驱动强度。就此来说，图4A为示范性控制电路222(1)的框图，控制电路222(1)可(例如)经提供为图2中的功率多路复用系统200 中的控制电路222以基于将考虑性能变化的输出功率轨206上的输出电压224而自适应控制活动供应选择电路212(1)到212(N)的驱动强度。图4A中的控制电路222(1)展示为仅控制一(1)个供应选择电路212(1)到212(N)，且因此将提供多个控制电路222(1)以控制每一供应选择电路212(1)到212(N)的驱动强度。然而，应注意，控制电路222(1)可适于控制供应选择电路212(1)到212(N)中的每一者的驱动强度。图4中所说明的控制电路 222(1)为用于控制功率多路复用电路202中的一(1)个供应选择电路212(1)。
就此来说，参考图4A，输出电压224耦合到在此实例中以模拟比较器401形式提供的比较器电路400。比较器电路400也将供应选择电路212(1)的参考输出电压VrefA 402 作为输入来接收。参考输出电压402可已存储为数字参考输出电压VrefD，且由数/模转换器(DAC)电路404转换成作为参考输出电压VrefA的模拟信号。比较器电路400经配置以产生指示大于或小于输出电压224与参考输出电压402之间的电压电平比较的比较输出信号406以确定功率多路复用电路202的性能。比较输出信号406被提供到包含计数器408的计数器电路407，所述计数器经配置以当输出电压224下降分别低于或高于参考输出电压402时，递增或递减计数值(或反之亦然)。计数器408可通过由时钟除法器412从主时钟信号414除开的时钟信号410时控，使得历时时钟信号410的每一时钟周期启动计数器408。提供溢出逻辑电路418以处置计数器408的溢出条件。计数器408 以驱动强度指示符218(1)形式输出待提供到功率多路复用电路202(及启动的供应选择电路212(1))的计数值以控制供应选择电路212(1)的驱动强度。
图4A中的控制电路222(1)可确保输出功率轨206处的电压不会下降低于设计的最小阈值电压。计数器408可向上或向下计数以考虑环境条件的改变，诸如温度漂移、工作负载改变等。
替代地，如图4B中所展示，可提供经多路复用以能够控制供应选择电路212(1)到212(N)中的任一者的共用控制电路222M。此控制电路222M经配置以为所选供应选择电路212(1)到212(N)输出任何功率切换选择信号220(1)(1)到220(1)(4)到220(N)(1)到 220(N)(4)。图4B中的控制电路222M与图4A中的控制电路222(1)具有共同组件，所述共同组件以共同元件数字展示。如图4B中所展示，比较器电路400将所选供应选择电路212(1)到212(N)的参考输出电压VrefA 402作为输入来接收。输入到多路复用电路418 中的选择信号416控制所选供应选择电路212(1)到212(N)的哪一数字参考输出电压 VrefD(1)到VrefD(N)被作为参考输出电压VrefA402传递到DAC电路404。提供解多路复用电路420以控制向功率多路复用电路202中的哪一供应选择电路212(1)到212(N)提供驱动强度指示符218以控制所选供应选择电路212(1)到212(N)的驱动强度。
其它类型的控制电路可提供于功率多路复用系统(如图2中的功率多路复用系统200)中，以自适应控制经驱动到输出功率轨的经多路复用电压的驱动强度。举例来说，图5为经配置以基于可考虑性能变化的输出功率轨处的输出电压而自适应控制从多个供应功率轨到输出功率轨以向被供电电路供电的经多路复用功率的驱动强度的另一示范性功率多路复用系统500的框图。如其中所展示，提供控制电路522以自适应控制作为输出功率轨506上的输出电压524由功率多路复用电路502驱动以向被供电电路供电的经多路复用电压的驱动强度，被供电电路在此实例中展示为存储器阵列508。控制电路 522在此实例中包含电压监视电路528，电压监视电路528经配置以监视输出电压524 以调整在输出功率轨506上经多路复用的输出电压524的驱动强度以考虑监视的性能变化。控制电路522也包含经配置以以受控方式逐渐斜升存储器驱动强度指示符518M及逻辑驱动强度指示符518L的可选慢速斜坡电路530，这又逐渐渐升经多路复用功率切换电路以斜升输出功率轨506上经多路复用的电压。此可减小或避免功率多路复用系统500 中的涌入电流相关供应噪声，因此避免或缓和由于功率轨的转换引起的存储器阵列508 的性能损耗。
图6为图5的功率多路复用系统500中的示范性功率多路复用电路502的框图。功率多路复用电路502经配置以对逻辑供应功率轨504L及存储器供应功率轨504M中的一者到输出功率轨506的耦合进行多路复用，以向耦合到输出功率轨506的存储器阵列 508提供功率。逻辑供应功率轨504L及存储器供应功率轨504M耦合到在存储器域中供应存储器电压VDD(M)及在逻辑域中供应逻辑电压VDD(L)的相应电源。为了将逻辑供应功率轨504L或存储器供应功率轨504M选择性地耦合到输出功率轨506以将相应存储器电压VDD(M)及逻辑电压VDD(L)供应到存储器阵列508，功率多路复用电路502包含存储器供应选择电路512M及逻辑供应选择电路512L。存储器供应选择电路512M及逻辑供应选择电路512L耦合于相应存储器供应功率轨504M与逻辑供应功率轨504L之间。功率多路复用系统500经配置以启动存储器供应选择电路512M及逻辑供应选择电路512L 中的一者以将相应存储器供应功率轨504M及逻辑供应功率轨504L耦合到输出功率轨 506，以在相应存储器电压VDD(M)及逻辑电压VDD(L)下向存储器阵列508供电。
为了选择待耦合到输出功率轨506的存储器供应功率轨504M及逻辑供应功率轨504L，存储器供应选择电路512M及逻辑供应选择电路512L在此实例中各自包含相应存储器功率切换电路514M及逻辑功率切换电路514L。经启动存储器功率切换电路514M 或逻辑功率切换电路514L的驱动强度影响其将相应存储器电压VDD(M)或逻辑电压 VDD(L)驱动到输出功率轨506上的能力。经启动存储器功率切换电路514M或逻辑功率切换电路514L的驱动强度调整其输出阻抗，输出阻抗控制切换跨越存储器功率切换电路514M或逻辑功率切换电路514L的电流-电阻(IR)压降，从而产生所要输出电压。举例来说，当存储器功率切换电路514M或逻辑功率切换电路514L的驱动强度增大时，存储器功率切换电路514M或逻辑功率切换电路514L的输出阻抗减小，因此减小IR压降及驱动到输出功率轨506上的相应存储器电压VDD(M)或逻辑电压VDD(L)。然而，若存储器功率切换电路514M或逻辑功率切换电路514L的驱动强度减小，则存储器功率切换电路514M或逻辑功率切换电路514L的输出阻抗增大，因此增大IR压降且减小驱动到输出功率轨506上的相应存储器电压VDD(M)或逻辑电压VDD(L)。PVT变化可影响驱动强度。可增大驱动强度以(例如)补偿PVT变化。然而，增大驱动强度增大泄漏功率。因此，功率多路复用系统500提供选择性地控制存储器供应选择电路512M及逻辑供应选择电路512L的驱动强度的能力，所述能力可用以补偿可减小驱动强度的PVT变化。结果，可减小驱动强度容限，因此减小泄漏功率同时仍在输出功率轨506上获得所要驱动强度。
在此实例中，为了提供控制经启动存储器供应选择电路512M及逻辑供应选择电路512L的驱动强度的能力，存储器功率切换电路514M及逻辑功率切换电路514L中的每一者包含多个并联连接PMOS晶体管516M(1)到516M(T)及516L(1)到516L(T)，其中“T”表示应包含的PMOS晶体管516的所要数目。应注意，也可采用NMOS晶体管。 PMOS晶体管516M(1)到516M(T)及516L(1)到516L(T)耦合于相应存储器供应功率轨 504M及逻辑供应功率轨504L与输出功率轨506之间。并联连接PMOS晶体管516M(1) 到516M(T)及516L(1)到516L(T)中的每一者具有相关联驱动强度以将相应存储器电压 VDD(M)或逻辑电压VDD(L)驱动到输出功率轨506上。因此，为了控制存储器供应选择电路512M及逻辑供应选择电路512L的总体驱动强度，相应并联连接PMOS晶体管 516M(1)到516M(T)及516L(1)到516L(T)可个别地受控制以被启动或去启动以促进将相应存储器电压VDD(M)或逻辑电压VDD(L)驱动到输出功率轨506上。在此实例中，PMOS 晶体管516M(1)到516M(T)及516L(1)到516L(T)中的每一者经配置以接收呈相应存储器功率切换选择信号520M(1)到520M(T)及逻辑功率切换选择信号520L(1)到520L(T)形式的相关联存储器驱动强度指示符518M或逻辑驱动强度指示符518L。因此，存储器驱动强度指示符518M及逻辑驱动强度指示符518L可在一个实例中被认作为各自具有指示相应个别存储器功率切换选择信号520M(1)到520M(T)、逻辑功率切换选择信号520L(1) 到520L(T)的启用状态的个别信号或位的码字，所述功率切换选择信号形成码字以控制启动的相应数目个并联连接PMOS晶体管516M(1)到516(1)(T)及516L(1)到516L(T)。
在此实例中，存储器功率切换选择信号520M(1)到520M(T)、逻辑功率切换选择信号520L(1)到520L(T)耦合到相应PMOS晶体管516M(1)到516M(T)及516L(1)到516L(T) 的栅极G。因此，存储器功率切换选择信号520M(1)到520M(T)及逻辑功率切换选择信号520L(1)到520L(T)的状态控制是否选择性地启动其相应PMOS晶体管516M(1)到 516M(T)及516L(1)到516L(T)，且因此促进将相应存储器电压VDD(M)及逻辑电压VDD(L)驱动到输出功率轨506上。若存储器功率切换选择信号520M(1)到520M(T)及逻辑功率切换选择信号520L(1)到520L(T)的状态为功率切换选择启用状态(其在此实例中为逻辑低电平(“0”))，则将启动相应PMOS晶体管516M(1)到516M(T)及516L(1)到516L(T) 以在相应存储器供应功率轨504M或逻辑供应功率轨504L与输出功率轨506之间提供电流流径。若存储器功率切换选择信号520M(1)到520M(T)及逻辑功率切换选择信号 520L(1)到520L(T)的状态为功率切换选择去启动状态，则将去启动相应PMOS晶体管 516M(1)到516M(T)及516L(1)到516L(T)以在相应存储器供应功率轨504M或逻辑供应功率轨504L与输出功率轨506之间不提供电流流径。
继续参考图6，为了维持输出功率轨506处的存储器电压VDD(M)以在将输出功率轨506的耦合从存储器供应功率轨504M切换到逻辑供应功率轨504L期间向存储器阵列 508供电，但同时也避免在存储器供应功率轨504M与逻辑供应功率轨504L之间产生电流跨导路径，功率多路复用电路502也包含二极管压降控制电路600。在此实例中以 PMOS晶体管602的形式提供二极管压降控制电路600。二极管压降控制电路600经配置以响应于存储器供应功率轨504M到输出功率轨206的耦合转换到逻辑供应功率轨 504L到输出功率轨206的耦合而被启动，以针对二极管压降操作模式在相应存储器供应功率轨504M与输出功率轨506之间产生二极管压降连接。就此来说，二极管压降控制电路600经配置以接收指示到逻辑供应功率轨504L的供应功率轨切换状态的供应功率轨切换信号603。响应于指示到逻辑供应功率轨504L的供应功率轨切换状态的供应功率轨切换信号603，二极管压降控制电路600在二极管压降操作模式下在存储器供应功率轨504M与输出功率轨506之间建立二极管压降连接。
更确切地说，在此实例中，二极管压降控制电路600包含耦合到第一功率切换电路608的第一功率轨选择输入端606的二极管压降输入端604。二极管压降控制电路600 也包含耦合到PMOS晶体管602的栅极G的二极管压降控制输入端610，二极管压降控制输入端610经配置以从功率轨选择电路612接收供应功率轨切换信号603。二极管压降控制电路600也包含耦合到PMOS晶体管602的漏极D且耦合到功率切换电路608 的第一功率输出端616的二极管压降输出端614。二极管压降控制电路600经配置以响应于供应功率轨切换信号603指示从存储器供应功率轨504M到逻辑供应功率轨504L 的供应功率轨切换启用状态而在二极管压降操作模式中在功率轨选择输入端606与功率输出端616之间建立二极管压降连接。保持输出信号620控制供应功率轨切换信号603 到二极管压降输入端604的传递。也响应于供应功率轨切换信号603指示从存储器供应功率轨504M到逻辑供应功率轨504L的供应功率轨切换启用状态，功率轨选择电路612 经去启动以向功率轨选择输入端606呈现高阻抗。因此，在二极管压降操作模式中，磁头开关PMOS晶体管618的栅极G及漏极D耦合在一起以使第一磁头开关PMOS晶体管618置于二极管压降配置中。
在此实例中，电流跨导可仅在具有较高存储器电压VDD(M)的存储器供应功率轨504M到具有较低逻辑电压VDD(L)的逻辑供应功率轨504L之间的一个方向上进行。因此，在此实例中，二极管压降控制电路600经配置以在正向偏压配置中调节输出功率轨506上的电压。举例来说，在存储器供应功率轨504M上的存储器电压VDD(M)高于逻辑供应功率轨504L上的逻辑电压VDD(L)的情况下，二极管压降控制电路600将处于正向偏压配置中。二极管压降控制电路600经配置以允许电流从存储器供应功率轨504M流动到输出功率轨506以维持输出功率轨506上的输出电压VDD(A)。在一个实例中，二极管压降控制电路600经配置以将输出功率轨506上的输出电压VDD(A)调节成二极管压降控制电路600的小于存储器电压VDD(M)的阈值电压。当输出功率轨506上的输出电压VDD(A)放电到二极管压降控制电路600的小于存储器电压VDD(M)的阈值电压时，二极管压降控制电路600将允许电流流动以将电压(例如，0.8V)维持到二极管压降控制电路600的小于存储器电压VDD(M)(例如，1V)的阈值电压(例如，0.2V)。以此方式，即使当存储器供应功率轨504M到输出功率轨506的耦合切换到逻辑供应功率轨504L到输出功率轨506 的耦合时，在二极管压降操作模式期间输出电压VDD(A)仍连续地提供到存储器阵列508，而不在存储器供应功率轨504M到逻辑供应功率轨504L之间产生电流跨导路径。为了在二极管压降操作模式期间减小功率消耗，存储器阵列508可经配置以处于保持或减小的功率消耗状态中，其中在非限制性实例中从输出功率轨506仅抽取泄漏电流。
在存储器供应功率轨504M到输出功率轨506的耦合切换到逻辑供应功率轨504L到输出功率轨506的耦合之后，可停止二极管压降操作模式。就此来说，供应功率轨切换信号603受控制以指示供应功率轨切换去启动状态。作为响应，二极管压降控制电路 600断开存储器供应功率轨504M与输出功率轨506之间的二极管压降连接。当二极管压降操作模式停止时不产生电流跨导路径，这是因为仅存储器驱动强度指示符518M或逻辑驱动强度指示符518L受控制以处于功率轨选择启用状态中，以仅选择存储器功率切换电路514M或逻辑功率切换电路514L以在二极管压降操作模式的外的任何给定时间处将存储器供应功率轨504M或逻辑供应功率轨504L耦合到输出功率轨506。
图7为可包含于图5的功率多路复用系统500中以自适应控制图6中的功率多路复用电路502中的活动存储器供应选择电路512M或逻辑供应选择电路512L及二极管压降控制电路600的驱动强度的控制电路522的框图。控制电路522经配置以提供图8中的逻辑表800中所说明的操作模式。将在下文结合彼此论述两个操作模式。
参考图7，存储器驱动强度指示符518M经提供为多路复用器电路702的输出700。多路复用器电路702包含经配置以接收第一旁通驱动强度指示符706的第一输入端704 及经配置以接收存储器自适应驱动强度指示符710的第二输入端708。若需要在将存储器供应功率轨504M耦合到图6中的输出功率轨506时绕过功率多路复用电路502的自适应驱动强度操作，则多路复用器电路702受控制以将旁通驱动强度指示符706传递到存储器驱动器强度指示符518M。举例来说，旁通驱动强度指示符706可为存储器功率切换选择信号520M(1)到520M(T)中的每一者的固定设定，诸如全部被启动(例如，全部逻辑“0”)或任何其它固定设定。以此方式，存储器电压VDD(M)的驱动强度不变化。若需要在将存储器供应功率轨504M耦合到图6中的输出功率轨506时自适应控制功率多路复用电路502的自适应驱动强度操作，则多路复用器电路702也经配置以受控制来将存储器自适应驱动强度指示符710传递到存储器驱动器强度指示符518M。举例来说，作为一个实例，存储器自适应驱动强度指示符710可为图4A中的控制电路222(1)中的存储器驱动强度指示符218(1)的计数器输出。存储器自适应驱动强度指示符710将控制存储器功率切换选择信号520M(1)到520M(T)以控制启动图5中的哪些PMOS晶体管 516M(1)到516M(T)。
继续参考图7，多路复用器电路702也包含选择输入端712，选择输入端712经配置以接收自适应模式选择信号714以控制来自第一输入端704的旁通驱动强度指示符 706或来自第二输入端708的存储器自适应驱动强度指示符710是否作为存储器驱动器强度指示符518M传递到输出端700。就此来说，若自适应模式选择信号714在自适应模式去启动状态下，则多路复用器电路702将旁通驱动强度指示符706从第一输入端704 传递到输出端700。若自适应模式选择信号714在自适应模式启用状态中，则多路复用器电路702将存储器自适应驱动强度指示符710从第二输入端708传递到输出端700。若自适应模式选择信号714为逻辑低(即，逻辑“0”)，则这使得多路复用器电路702将旁通驱动强度指示符706作为存储器驱动器强度指示符518M从第一输入端704输出到输出端700。若自适应模式选择信号714在此实例中为逻辑高(即，逻辑“1”)，则自适应模式选择信号714在此实例中在自适应模式启用状态中以提供对驱动强度的自适应控制。
为了控制在图6中的控制电路522中所解释的二极管压降模式操作，图7中的控制电路522也经配置以控制产生保持输出信号620。如先前在上文在图6中所论述，保持输出信号620经配置以控制是否传递供应功率轨切换信号603。若自适应模式选择信号 714为逻辑低(即逻辑“0”)以使得多路复用器电路702将旁通驱动强度指示符706作为存储器驱动器强度指示符518M从第一输入端704输出到输出端700，则保持输入信号 716及自适应功率多路复用(APM)启用信号718在无关状态(x)下，这是因为图7中的基于“及”的门720将传递保持输入信号716到用于保持输出信号620的输出722。这也对于“ASR旁通”状态在图8中的逻辑表800中展示，其中自适应模式选择信号714为逻辑“0”。因此，保持输入信号716将控制供应功率轨切换信号603是否传递到二极管压降控制电路600。
在如图8中的逻辑表800中所展示的“崩溃”状态中，自适应模式选择信号714经设定为逻辑“1”以处于自适应模式启用状态中且APM启用信号718及保持输入信号 716经设定为逻辑“0”。这使得多路复用器电路702将旁通驱动强度指示符706作为存储器驱动强度指示符518M从第一输入端704提供到输出端700。基于“或”的门724 将在其输出726上产生到基于“及”的门720的逻辑“0”以产生用于保持输出信号620 的逻辑“0”来去启动二极管压降控制电路600的二极管压降操作。
如图8中所展示，为了设置用于自适应控制到图5中的输出功率轨506上的经多路复用存储器功率VDD(M)的驱动强度，“ASR启用”状态使得自适应模式选择信号714可经设定为逻辑“1”以处于自适应模式启用状态中。这使得多路复用器电路702将旁通驱动强度指示符706作为存储器驱动器强度指示符518M从第一输入端704提供到输端 700。APM启用信号718设定为逻辑“0”且保持输入信号716设定为逻辑“1”。此使得基于“及”的门720输出逻辑“0”作为保持输出信号620以去启动二极管压降控制电路600的二极管压降模式操作。接着，如图8中所展示，对于“功能”状态(其用于自适应控制存储器功率切换选择信号520M(1)到520M(T)以控制启动图5中的哪些PMOS 晶体管516M(1)到516M(T)以控制来自耦合到输出功率轨506的存储器供应功率轨504M 的存储器电压VDD(M)的驱动强度)，自适应模式选择信号714设定为逻辑“1”以处于自适应模式启用状态中。这使得多路复用器电路702将旁通驱动强度指示符706作为存储器驱动强度指示符518M从第一输入端704提供到输出端700。APM启用信号718设定为逻辑“1”且保持输入信号716设定为逻辑“0”。这使得基于“及”的门720输出逻辑“0”作为保持输出信号620以去启动二极管压降控制电路600的二极管压降模式操作。
如图8中所展示，在“在供应功率轨之间转换”504M、504L状态中，自适应模式选择信号714设定为逻辑“1”以在自适应模式启用状态中以用于自适应控制来自耦合到输出功率轨506的存储器供应功率轨504M的存储器电压VDD(M)的驱动强度。这使得多路复用器电路702将旁通驱动强度指示符706作为存储器驱动强度指示符518M从第一输入端704提供到输出端700。APM启用信号718设定为逻辑“1”且保持输入信号 716设定为逻辑“1”。此使得基于“及”的门720输出逻辑“1”作为保持输出信号620 以启用二极管压降控制电路600的二极管压降模式操作。
图9为说明依据功率多路复用电路502的驱动强度控制而传送到图5中的功率多路复用系统500中的输出功率轨506的供应功率轨处的供应电压的示范性曲线900的图表。如其中所展示，电压曲线902指示依据转换存储器或逻辑供应选择电路512(1)到512(N) 的启动而在输出功率轨506上经多路复用的实例输出电压。
可提供其它控制电路以监视图5中的功率多路复用系统500的输出电压524，以自适应控制来自耦合到输出功率轨506的存储器供应功率轨504M的存储器电压VDD(M)的驱动强度。举例来说，图10为经配置以自适应控制图5中的功率多路复用电路502中的活动存储器供应选择电路512M或逻辑供应选择电路512L(图5)的驱动强度以调整输出功率轨506上的输出电压524电平及接通速度的示范性控制电路1022的框图。图10 中的控制电路1022展示为仅控制功率多路复用电路502(图5)中的存储器供应选择电路 512M，且因此将提供多个控制电路1022以控制每一供应选择电路512(1)到512(N)的驱动强度。
就此来说，图10中的输出电压524耦合到第一电压控制振荡器(VCO)1000(1)。存储器供应选择电路512M(图6)的预定义参考输出电压(Vref)1002提供到第二VCO 1000(2)。VCO 1000(1)、1000(2)产生指示输出电压524及参考输出电压1002的振幅的相应频率信号1004(1)、1004(2)。频率信号1004(1)、1004(2)由比较频率信号1004(1)、 1004(2)的频率以确定参考输出电压1002是否大于输出电压524的有限状态机(FSM) 1006接收。基于此比较，FSM 1006产生到DAC 1010的输出信号1008以控制存储器驱动强度指示符518M来控制图5中的供应选择电路512(1)的偏压。FSM 1006也产生驱动强度指示符518(1)以控制存储器驱动强度指示符518M，以控制功率多路复用电路502 中的存储器供应选择电路512M的驱动强度。如由图10中的FSM 1006执行的图11中的示范性过程1100中所展示，可首先将DAC 1010设定为“0”的控制代码(框1002)。FSM 1006确定频率信号1004(1)是否具有比频率信号1004(2)更高的频率(框1104)。若不是，则过程1100停止，而不改变存储器驱动强度指示符518M(框1106)。若如此，则递增存储器驱动强度指示符518M(例如，递增了一(1)个最低有效位(LSB))(框1008)。
图12为经配置以自适应控制图5中的功率多路复用电路502中的活动存储器供应选择电路512M或逻辑供应选择电路512L(图5)的驱动强度以调整输出功率轨506上的输出电压524电平及接通速度的示范性控制电路1222的框图。图12中的控制电路1222 展示为仅控制存储器供应选择电路512M，且因此将提供多个控制电路1222以控制每一供应选择电路512(1)到512(N)的驱动强度。
就此来说，图12中的输出电压524耦合到第一VCO 1000(1)。存储器供应选择电路512M(图6)的预定义参考输出电压(Vref)1002提供到第二VCO 1000(2)。VCO 1000(1)、1000(2)产生指示输出电压524及参考输出电压1002的振幅的相应频率信号1004(1)、 1004(2)。频率信号1004(1)、1004(2)由比较频率信号1004(1)、1004(2)的频率以确定参考输出电压1002是否大于输出电压524的相位频率检测器(PFD)1206接收。基于此比较，PFD 1206产生到电荷泵(CP)1210的输出信号1208(1)、1208(2)以控制存储器驱动强度指示符518M以控制图6中的存储器供应选择电路512M的驱动强度。
图13说明可用以逐渐在其中向功率多路复用电路502提供存储器功率切换选择信号520M的图5中的慢速斜坡电路530的实例。图13展示仅使存储器驱动强度指示符 518M(图5)的单个存储器功率切换选择信号520斜升，但应注意，可为每一存储器功率切换选择信号520M(1)到520M(T)提供如图13中所展示的多个慢速斜坡电路530。为了逐渐使存储器功率切换选择信号520斜升，提供输出电压V，其中输出电压V斜升到存储器电压VDD(M)。为了实现存储器功率切换选择信号520的输出电压V的此逐渐斜升，提供经配置以向功率多路复用电路502提供输出电压V的磁头开关电路1306。磁头开关电路1306包含耦合到电压输入端1310且经配置以接收存储器电压VDD(M)的电压输入端1308。磁头开关电路。1306也包含耦合到电压输出端1314且经配置以将具有输出电压V的存储器功率切换选择信号520提供到功率多路复用电路502的电压输出端1312。磁头开关电路1306经配置以响应于在控制输入端1318上所接收的控制信号1316而将具有输出电压V的存储器功率切换选择信号520提供到功率多路复用电路502。控制信号1316由磁头开关控制电路1320响应于存储器功率切换选择信号520M而产生。电流槽电路1324经配置以控制由磁头开关电路1306产生的存储器功率切换选择信号520的输出电压V的斜升速率，因此允许磁头开关电路1306以减小或避免功率多路复用电路 502中的涌入电流相关供应噪声的受控方式将完全存储器电压VDD(M)提供给功率多路复用电路502。控制斜升速率对应于随着时间推移逐渐启动(即，逐渐接通)磁头开关电路 1306，其中跨越磁头开关电路1306所允许的存储器电压VDD(M)的量受到磁头开关电路1306的启动电平限制。
继续参考图13，在此方面中，磁头开关电路1306可在磁头开关控制电路1320响应于在启用输入端1326上所接收的存储器功率切换选择信号520M而产生控制信号1316 时由电流槽电路1324控制。控制信号1316指示存储器电压VDD(M)将传送到功率多路复用电路502。慢速斜坡电路530内的组件可采用各种电路元件以实现上文所描述的功能性。在此方面中，磁头开关电路1306采用包含耦合到电压输入端1308的源极S、耦合到控制输入端1318的栅极G及耦合到电压输出端1312的漏极D的PMOS晶体管1328。另外，在此方面中，电流槽电路1324包含NMOS晶体管1330，其包含耦合到接地源1332 的源极S、耦合到磁头开关电路1306的PMOS晶体管1328的栅极G(即，控制输入端 1318)的漏极D、及栅极G。NMOS晶体管1330的栅极G在此方面中由恒定电压源1334 驱动。磁头开关控制电路1320在此实例中采用PMOS晶体管1336，PMOS晶体管1336 包含耦合到存储器电压VDD(M)的源极S、经配置以接收存储器功率切换选择信号520M 的栅极G及漏极D，漏极D耦合到磁头开关电路1306的PMOS晶体管1328的栅极G 及电流槽电路1324的NMOS晶体管1330的漏极D。
因为存储器功率切换选择信号520M耦合到磁头开关控制电路1320的PMOS晶体管1336的栅极G，所以在存储器功率切换选择信号520M具有逻辑低“0”值时启动(即，接通)PMOS晶体管1336。此外，当PMOS晶体管1336启动时，存储器电压VDD(M)提供到磁头开关电路1306的PMOS晶体管1328的栅极G。将存储器电压VDD(M)提供到 PMOS晶体管1328的栅极G去启动(即，关断)PMOS晶体管1328且防止存储器电压 VDD(M)被提供到功率多路复用电路502。
响应于存储器功率切换选择信号520M转换到逻辑高“1”值，去启动磁头开关控制电路1320的PMOS晶体管1336，这防止存储器电压VDD(M)被提供到磁头开关电路1306 的PMOS晶体管1328的栅极G。然而，尽管PMOS晶体管1328的栅极G不再接收存储器电压VDD(M)，但存储器电压VDD(M)保持位于PMOS晶体管1328的栅极G上，这是因为与PMOS晶体管1328的栅极G相关联的栅极电容在存储器功率切换选择信号520M 具有逻辑低值“0”时以存储器电压VDD(M)充电。
继续参考图13，因为由磁头开关控制电路1320提供的存储器电压VDD(M)不再去启动磁头开关电路1306的PMOS晶体管1328，所以可启动PMOS晶体管1328以便将输出电压V提供到功率多路复用电路502。然而，电流槽电路1324经配置以随时间推移逐渐启动PMOS晶体管1328使得由磁头开关电路1306提供的存储器功率切换选择信号 520的输出电压V随时间推移斜升，而非以大体上瞬时的方式完全地启动PMOS晶体管 1328。电流槽电路1324的NMOS晶体管1330的栅极G在此实例中由恒定电压源1334 驱动以便使NMOS晶体管1330启动到某一电平，所述电平使得磁头开关电路1306的 PMOS晶体管1328的栅极G上的电压经由NMOS晶体管1330逐渐放电到接地源1332。
继续参考图13，当PMOS晶体管1328的栅极G上的电压放电时，PMOS晶体管1328 逐渐启动。尤其，由磁头开关电路1306到功率多路复用电路502的存储器功率切换选择信号520的输出电压V的电平对应于启动PMOS晶体管1328的电平。换句话说，当电流槽电路1324使PMOS晶体管1328的栅极G上的电压放电时，PMOS晶体管1328 的栅极G上的电压跨越PMOS晶体管1328的阈值电压。当PMOS晶体管1328的栅极G上的电压跨越阈值电压时，PMOS晶体管1328接通且将存储器功率切换选择信号520 的渐进地较高的输出电压V提供到功率多路复用电路502。以此方式，当PMOS晶体管 1328的栅极G上的电压跨越阈值电压时，提供到功率多路复用电路502的存储器功率切换选择信号520的输出电压V逐渐斜升到完全存储器电压VDD(M)。
根据本发明中的方面，经配置以自适应控制从功率多路复用系统中的供应功率轨到被供电电路的经多路复用功率的驱动强度的功率多路复用系统也可包含用于响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态来基于第一驱动强度指示符而按第一驱动强度将第一供应功率轨处的第一电压选择性地驱动到输出功率轨的第一供应装置。此类功率多路复用系统也可包含用于响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态来基于第二驱动强度指示符而按第二驱动强度将第二供应功率轨处的第二电压选择性地驱动到输出功率轨的第二供应装置。此类功率多路复用系统也可包含用于监视输出功率轨的输出电压的装置。此类功率多路复用系统也可包含用于响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态而比较输出功率轨处的输出电压的电压电平与同第一供应选择电路相关联的第一参考电压电平的装置。此类功率多路复用系统也可包含用于基于用于响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态来比较输出功率轨处的输出电压的电压电平与第一参考电压电平的装置而选择性地产生第一驱动强度指示符的装置。此类功率多路复用系统也可包含用于响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态而比较输出功率轨处的输出电压的电压电平与同第二供应选择电路相关联的第二参考电压电平的装置。此类功率多路复用系统也可包含用于基于用于响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态来比较输出功率轨处的输出电压的电压电平与第二参考电压电平的装置而选择性地产生第二驱动强度指示符的装置。
根据本发明中的方面，经配置以自适应控制从功率多路复用系统中的供应功率轨到被供电电路的经多路复用功率的驱动强度的功率多路复用系统可提供于或集成到任何基于处理器的装置中。实例(非限制性地)包含机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)装置、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算装置、可穿戴式计算装置(例如，智能手表、保健或健康跟踪器、护目镜等)、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、汽车、车辆组件、航空电子系统、无人飞机及多旋翼飞行器。
就此来说，图14说明包含功率多路复用系统1401的基于处理器的系统1400的实例，功率多路复用系统1401经配置以控制存储器供应功率轨1404M及逻辑供应功率轨1404L中的一者对存储器域1405的选择性耦合，以便根据上文所论述的特定方面中的任一者而减小逻辑域中的意向解耦电容。功率多路复用系统1401包含功率多路复用电路 1402，其包含自适应驱动强度控制。举例来说，作为实例，功率多路复用电路1402可为分别在图2及5中的功率多路复用电路202、502中的任一者。在此实例中，存储器域1405包含一包含于处理器1410中且耦合到一或多个中央处理单元(CPU)1412用于快速存取暂时存储的数据的高速缓存存储器1408。功率多路复用系统1401具有耦合到存储器供应功率轨1404M的存储器功率输入端1416M及耦合到逻辑供应功率轨1404L的逻辑功率输入端1416L。功率多路复用系统1401具有耦合到经配置以向存储器域1405 提供功率的输出功率轨1406的功率输出端1418。功率多路复用系统1401经配置以在逻辑电压VDD(L)处于或高于存储器域1405的最小操作电压时将逻辑供应功率轨1404L上的逻辑电压VDD(L)多路复用到输出功率轨1406。功率多路复用系统1401经配置以在逻辑电压VDD(L)低于存储器域1405的最小操作电压时在输出功率轨1406上对来自的存储器供应功率轨1404M的存储器电压VDD(M)进行多路复用。上文关于功率多路复用电路 202、502所描述的特征及实例中的任一者可经提供于功率多路复用系统1401中。
在此实例中，基于处理器的系统1400也包含一或多个处理器1410，所述处理器各自包含一或多个CPU 1412。处理器1410包含耦合到CPU 1412以用于快速存取暂时存储的数据的高速缓存存储器1408。处理器1410耦合到系统总线1422且可相互耦合包含于基于处理器的系统1400中的主控装置与从属装置。如所熟知，处理器1410通过经由系统总线1422交换地址、控制及数据信息来与此等其它装置通信。举例来说，处理器 1410可将总线事务请求传达到存储器系统1426中的存储器控制器1424(作为从属装置的实例)。尽管未在图14中说明，但可提供多个系统总线1422，其中每一系统总线1422 构成不同网状架构。在此实例中，存储器控制器1424经配置以将存储器存取请求提供到存储器系统1426中的一或多个存储器阵列1428。
其它装置可连接到系统总线1422。作为实例，如图14中所说明，此等装置可包含一或多个输入装置1430、一或多个输出装置1432、一或多个网络接口装置1434及一或多个显示器控制器1436。输入装置1430可包含任何类型的输入装置，包含(但不限于) 输入按键、开关、语音处理器等。输出装置1432可包含任何类型的输出装置，包含(但不限于)音频、视频、其它视觉指示器等。网络接口装置1434可为经配置以允许向网络 1438及从网络1438交换数据的任何装置。网络1438可为任何类型的网络，包含(但不限于)有线或无线网络、私用或公用网络、局域网(LAN)、无线局域网(WLAN)、广域网 (WAN)、BLUETOOTHTM网络及因特网。网络接口装置1434可经配置以支持任何类型的所要通信协议。
处理器1410也可经配置以经由系统总线1422存取显示器控制器1436以控制发送到一或多个显示器1440的信息。显示器控制器1436将待经由一或多个视频处理器1442 显示的信息发送到显示器1440，视频处理器1442将待显示的信息处理成适合于显示器 1440的格式。显示器1440可包含任何类型的显示器，包含(但不限于)阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器等。
所属领域的技术人员将进一步了解，结合本文所揭示的方面所描述的各种说明性逻辑块、模块、电路及演算法可实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或两者的组合。作为实例，本文中所描述的主控装置及从属装置可用于任何电路、硬件组件、集成电路(IC)或IC芯片中。本文中所揭示的存储器可为任何类型及大小的存储器，且可经配置以存储所要的任何类型的信息。为了清楚地说明此可互换性，上文已大体上就其功能性来说描述各种说明性组件、块、模块、电路及步骤。如何实施此功能性取决于特定应用、设计选择及/或强加于整个系统的设计约束。对于每一特定应用而言，所属领域的技术人员可以变化的方式实施所描述功能性，但不应将所述实施决策解释为导致脱离本发明的范围。
可通过处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散闸或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑块、模块及电路。处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如， DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置。
本文中所揭示的方面可体现于硬件及存储于硬件中的指令中，且可驻存于(例如)随机存取存储器(RAM)、闪速存储器、唯读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移除式磁盘、CD-ROM或所属领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息且将信息写入到存储媒体。在替代方案中，存储媒体可集成到处理器。处理器及存储媒体可驻存于ASIC中。ASIC可驻存于远程站中。在替代方案中，处理器及存储媒体可作为离散组件而驻存于远程站、基站或服务器中。
也应注意，描述在本文中的任何示范性方面中的任一者中所描述的的操作步骤以提供实例及论述。可以除了所说明序列以外的众多不同序列来执行所描述操作。此外，描述于单一操作步骤中的操作可实际上以数个不同步骤执行。另外，可组合示范性方面中所论述的一或多个操作步骤。应理解，对于所属领域的技术人员而言容易显而易见的是，流程图图式中所说明的操作步骤可经受众多不同修改。所属领域的技术人员也将理解，可使用各种不同技术及技艺中的任一者表示信息及信号。举例来说，可贯穿以上描述参考的数据、指令、命令、信息、信号、位、符号及码片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。
提供本发明的先前描述以使得任何所属领域的技术人员能够制造或使用本发明。在不脱离本发明的精神或范围的情况下，对本发明的各种修改对于所属领域的技术人员而言将易于显而易见，且本文中所定义的一般原理可应用于其它变化。因此，本发明不希望限于本文中所描述的实例及设计，而应符合与本文中所揭示的原理及新颖特征相一致的最广泛范围。

Claims (15)

1.一种功率多路复用系统，其包括：
功率多路复用电路，其包括：
第一供应选择电路，其耦合于具有第一电压的第一供应功率轨与耦合到至少一个被供电电路的输出功率轨之间；
所述第一供应选择电路经配置以响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态来基于第一驱动强度指示符而按第一驱动强度将所述第一供应功率轨处的所述第一电压选择性地驱动到所述输出功率轨；及
第二供应选择电路，其耦合于具有第二电压的第二供应功率轨与所述输出功率轨之间；
所述第二供应选择电路经配置以响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态来基于第二驱动强度指示符而按第二驱动强度将所述第二供应功率轨处的所述第二电压选择性地驱动到所述输出功率轨；及
至少一个控制电路，其经配置以：
监视所述输出功率轨的输出电压；
响应于所述第一供应功率轨选择指示符指示所述第一供应功率轨选择启用状态而：
比较所述输出功率轨处的所述输出电压的一电压电平与同所述第一供应选择电路相关联的第一参考电压电平；及
基于所述输出功率轨处的所述输出电压的所述电压电平与所述第一参考电压电平的所述比较而选择性地产生所述第一驱动强度指示符；及
响应于所述第二供应功率轨选择指示符指示所述第二供应功率轨选择启用状态而：
比较所述输出功率轨处的所述输出电压的所述电压电平与同所述第二供应选择电路相关联的第二参考电压电平；及
基于所述输出功率轨处的所述输出电压的所述电压电平与所述第二参考电压电平的所述比较而选择性地产生所述第二驱动强度指示符，
并且其中：
所述第一供应选择电路包括耦合于所述第一供应功率轨与耦合到所述至少一个被供电电路的所述输出功率轨之间的第一功率切换电路，所述第一功率切换电路经配置以：
接收所述第一供应功率轨选择指示符；
接收所述第一驱动强度指示符；及
响应于所述第一供应功率轨选择指示符指示所述第一供应功率轨选择启用状态来基于所述第一驱动强度指示符而按所述第一驱动强度将所述第一供应功率轨处的所述第一电压选择性地驱动到所述输出功率轨；及
所述第二供应选择电路包括耦合于所述第二供应功率轨与所述输出功率轨之间的一第二功率切换电路，所述第二功率切换电路经配置以：
接收所述第二供应功率轨选择指示符；
接收所述第二驱动强度指示符；及
响应于所述第二供应功率轨选择指示符指示所述第二供应功率轨选择启用状态来基于所述第二驱动强度指示符而按所述第二驱动强度将所述第二供应功率轨处的所述第二电压选择性地驱动到所述输出功率轨；并且
所述第一功率切换电路包括各自具有相关联驱动强度且耦合于所述第一供应功率轨与所述输出功率轨之间的第一多个电源磁头开关，所述第一多个电源磁头开关中的每一者经配置以：
接收所述第一驱动强度指示符的相关联第一功率切换选择信号；及
响应于所述所接收相关联第一功率切换选择信号指示第一功率切换选择启用状态而将所述第一供应功率轨处的所述第一电压选择性地驱动到所述输出功率轨；及
所述第二功率切换电路包括各自具有相关联驱动强度且耦合于所述第二供应功率轨与所述输出功率轨之间的第二多个电源磁头开关，所述第二多个电源磁头开关中的每一者经配置以：
接收所述第二驱动强度指示符的相关联第二功率切换选择信号；及
响应于所述所接收相关联第二功率切换选择信号指示一第二功率切换选择启用状态而将所述第二供应功率轨处的所述第二电压选择性地驱动到所述输出功率轨；并且
其中所述第一供应选择电路还包括二极管压降控制电路，所述二极管压降控制电路经配置以响应于供应功率轨切换信号指示供应功率轨切换启用状态而在所述第一供应功率轨与所述输出功率轨之间建立第一二极管压降连接。
2.根据权利要求1所述的功率多路复用系统，其中：
所述第一多个电源磁头开关包括第一多个晶体管，所述晶体管各自包括第一漏极、第一源极及经配置以接收所述相关联第一功率切换选择信号的第一栅极，所述开关各自经配置以响应于施加到所述第一栅极的所述相关联第一功率切换选择信号的电压而将所述第一供应功率轨处的所述第一电压驱动到所述输出功率轨；及
所述第二多个电源磁头开关包括第二多个晶体管，所述晶体管各自包括第二漏极、第二源极及经配置以接收所述相关联第二功率切换选择信号的第二栅极，所述开关各自经配置以响应于施加到所述第二栅极的所述相关联第二功率切换选择信号的电压而将所述第二供应功率轨处的所述第二电压驱动到所述输出功率轨。
3.根据权利要求1所述的功率多路复用系统，其中所述二极管压降控制电路经进一步配置以响应于所述供应功率轨切换信号指示供应功率轨开关去启动状态而断开所述第一供应功率轨与所述输出功率轨之间的所述第一二极管压降连接。
4.根据权利要求1所述的功率多路复用系统，其中，响应于所述第一电压高于所述第二电压，所述二极管压降控制电路经进一步配置以响应于所述供应功率轨切换信号指示所述供应功率轨切换启用状态而维持阈值电压的电压低于所述输出功率轨处的所述第一电压。
5.根据权利要求1所述的功率多路复用系统，其中，响应于所述第一电压低于所述第二电压，所述二极管压降控制电路经进一步配置以响应于所述供应功率轨切换信号指示所述供应功率轨切换启用状态而防止或减少从所述输出功率轨到所述第一供应功率轨的电流流动。
6.根据权利要求1所述的功率多路复用系统，其中所述二极管压降控制电路包括：
二极管压降输入端，其耦合到所述第一供应选择电路的第一功率轨选择输入端；
二极管压降控制输入端，其经配置以接收所述供应功率轨切换信号；及
二极管压降输出端，其耦合到第一功率输出端；
所述二极管压降控制电路经配置以响应于所述供应功率轨切换信号指示所述供应功率轨切换启用状态而在所述第一功率轨选择输入端与所述第一功率输出端之间建立所述第一二极管压降连接。
7.根据权利要求1所述的功率多路复用系统，其中所述至少一个控制电路包括经配置以执行以下操作的第一自适应模式选择电路：
响应于第一自适应模式选择信号指示自适应模式去启动状态而选择性地提供所述第一驱动强度指示符作为第一旁通驱动强度指示符；及
响应于所述第一自适应模式选择信号指示自适应模式启用状态而选择性地提供所述第一驱动强度指示符作为第一自适应驱动强度指示符。
8.根据权利要求7所述的功率多路复用系统，其中所述至少一个控制电路进一步包括经配置以执行以下操作的第二自适应模式选择电路：
响应于第二自适应模式选择信号指示自适应模式去启动状态而选择性地提供所述第二驱动强度指示符作为第二旁通驱动强度指示符；及
响应于所述第二自适应模式选择信号指示自适应模式启用状态而选择性地提供所述第二驱动强度指示符作为第二自适应驱动强度指示符。
9.根据权利要求7所述的功率多路复用系统，其中所述第一自适应模式选择电路包括第一多路复用器电路，所述第一多路复用器电路包括：
第一输入端，其经配置以接收所述第一旁通驱动强度指示符；
第二输入端，其经配置以接收所述第一自适应驱动强度指示符；
选择输入端，其经配置以接收所述第一自适应模式选择信号；及
输出端，其经配置以提供所述第一驱动强度指示符；
所述第一多路复用器电路经配置以：
响应于来自所述选择输入端的所述第一自适应模式选择信号指示所述自适应模式去启动状态而将所述第一旁通驱动强度指示符从所述第一输入端选择性地提供到所述输出端；及
响应于来自所述选择输入端的所述第一自适应模式选择信号指示所述自适应模式启用状态而将所述第一自适应驱动强度指示符从所述第二输入端选择性地提供到所述输出端。
10.根据权利要求1所述的功率多路复用系统，其中所述至少一个控制电路包括：
比较器电路，其经配置以产生指示所述输出电压与参考输出电压之间的电压电平比较的比较输出信号；及
计数器电路，其经配置以基于所述比较输出信号而更新指示所述电压电平的计数器的计数值，及产生指示所述输出电压的所述电压电平的驱动强度指示符；
所述至少一个控制电路经配置以响应于所述第一供应功率轨选择指示符指示所述第一供应功率轨选择启用状态而产生包括所述驱动强度指示符的所述第一驱动强度指示符。
11.根据权利要求10所述的功率多路复用系统，其中所述至少一个控制电路进一步包括经配置以基于所接收码字而产生所述参考输出电压的数/模转换器DAC电路。
12.根据权利要求1所述的功率多路复用系统，其中所述至少一个控制电路包括：
第一电压控制振荡器VCO，其经配置以基于参考电压而在第一频率下产生第一控制电压；
第二VCO，其经配置以基于所述输出功率轨处的所述输出电压而在第二频率下产生第二控制电压；及
状态机电路，其经配置以：
响应于所述第一供应功率轨选择指示符指示所述第一供应功率轨选择启用状态来基于所述第一控制电压的所述第一频率与所述第二控制电压的所述第二频率的比较而产生所述第一驱动强度指示符。
13.根据权利要求1所述的功率多路复用系统，其进一步包括经配置以执行以下操作的慢速斜坡电路：
响应于所述所接收相关联第一功率切换选择信号指示所述第一功率切换选择启用状态而：
接收所述第一驱动强度指示符；及
控制所述第一驱动强度指示符的斜升速率；及
响应于所述所接收相关联第二功率切换选择信号指示所述第二功率切换选择启用状态而：
接收所述第二驱动强度指示符；及
控制所述第二驱动强度指示符的斜升速率。
14.根据权利要求1所述的功率多路复用系统，其中：
所述第一供应功率轨包括经配置以从存储器域中的存储器电源供应器接收存储器电压作为所述第一电压的存储器供应功率轨；
所述第二供应功率轨包括经配置以从逻辑域中的逻辑电源供应器接收逻辑电压作为所述第二电压的逻辑供应功率轨；及
所述至少一个被供电电路包括至少一个存储器阵列；
所述第一供应选择电路经配置以响应于所述逻辑电压为小于用于在所述至少一个存储器阵列中进行数据保持的阈值电压电平的电压电平，响应于所述第一供应功率轨选择指示符指示所述第一供应功率轨选择启用状态，基于所述第一驱动强度指示符而按所述第一驱动强度将所述存储器供应功率轨处的所述存储器电压选择性地驱动到所述输出功率轨；及
所述第二供应选择电路经配置以响应于所述逻辑电压为等于或高于用于在所述至少一个存储器阵列中进行数据保持的所述阈值电压电平的电压电平，响应于所述第二供应功率轨选择指示符指示所述第二供应功率轨选择启用状态，基于所述第二驱动强度指示符而按所述第二驱动强度将所述逻辑电压选择性地驱动到所述输出功率轨。
15.一种自适应控制从功率多路复用电路中的供应功率轨到被供电电路的经多路复用功率的驱动强度的方法，所述方法包括：
监视输出功率轨的输出电压；
响应于第一供应功率轨选择指示符指示第一供应功率轨选择启用状态而：
比较所述输出功率轨处的所述输出电压的电压电平与同第一供应选择电路相关联的第一参考电压电平；
基于所述输出功率轨处的所述输出电压的所述电压电平与所述第一参考电压电平的所述比较而选择性地产生第一驱动强度指示符；及
基于所述第一驱动强度指示符而按第一驱动强度将第一供应功率轨处的第一电压选择性地驱动到所述输出功率轨；
响应于第二供应功率轨选择指示符指示第二供应功率轨选择启用状态而：
比较所述输出功率轨处的所述输出电压的所述电压电平与同一第二供应选择电路相关联的第二参考电压电平；
基于所述输出功率轨处的所述输出电压的所述电压电平与所述第二参考电压电平的所述比较而选择性地产生第二驱动强度指示符；及
基于所述第二驱动强度指示符而按第二驱动强度将第二供应功率轨处的第二电压选择性地驱动到所述输出功率轨；
其中：
选择性地驱动所述第一供应功率轨处的所述第一电压包括基于所述第一驱动强度指示符而选择性地驱动第一多个电源磁头开关中的一或多个电源磁头开关，所述电源磁头开关各自具有相关联驱动强度且耦合于所述第一供应功率轨与所述输出功率轨之间；及
选择性地驱动所述第二供应功率轨处的所述第二电压包括基于所述第二驱动强度指示符而选择性地驱动第二多个电源磁头开关中的一或多个电源磁头开关，所述电源磁头开关各自具有相关联驱动强度且耦合于所述第二供应功率轨与所述输出功率轨之间；
所述方法进一步包括响应于供应功率轨切换信号指示供应功率轨切换启用状态而在所述第一供应功率轨与所述输出功率轨之间建立第一二极管压降连接。
CN201780029554.6A 2016-05-27 2017-05-15 一种功率多路复用系统及方法 Active CN109075789B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662342560P 2016-05-27 2016-05-27
US62/342,560 2016-05-27
US201762459187P 2017-02-15 2017-02-15
US62/459,187 2017-02-15
US15/593,809 2017-05-12
US15/593,809 US10684671B2 (en) 2016-05-27 2017-05-12 Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
PCT/US2017/032632 WO2017205096A1 (en) 2016-05-27 2017-05-15 Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit

Publications (2)

Publication Number Publication Date
CN109075789A CN109075789A (zh) 2018-12-21
CN109075789B true CN109075789B (zh) 2022-06-17

Family

ID=58772660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780029554.6A Active CN109075789B (zh) 2016-05-27 2017-05-15 一种功率多路复用系统及方法

Country Status (10)

Country Link
US (1) US10684671B2 (zh)
EP (1) EP3465913B1 (zh)
JP (1) JP6956743B2 (zh)
KR (1) KR102194128B1 (zh)
CN (1) CN109075789B (zh)
BR (1) BR112018074342B1 (zh)
CA (1) CA3020739C (zh)
ES (1) ES2868626T3 (zh)
TW (1) TWI709298B (zh)
WO (1) WO2017205096A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9596031B2 (en) * 2005-03-01 2017-03-14 Alexander Ivan Soto System and method for a subscriber-powered network element
US10050448B2 (en) 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10614766B2 (en) * 2016-05-19 2020-04-07 Novatek Microelectronics Corp. Voltage regulator and method applied thereto
US10439602B2 (en) * 2016-07-07 2019-10-08 ProGrAnalog Corporation Electronic power switch
CN108073211B (zh) * 2016-11-11 2020-07-10 中芯国际集成电路制造(上海)有限公司 一种保持电压的产生电路及电子设备
US10529407B2 (en) 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
KR102499510B1 (ko) * 2017-09-01 2023-02-14 삼성전자주식회사 전원 공급 회로 및 이를 포함하는 반도체 패키지
CN110244590B (zh) * 2018-03-09 2021-09-03 华大半导体有限公司 多功能定时器
US11019747B2 (en) * 2018-05-10 2021-05-25 Microsoft Technology Licensing, Llc DC bus architecture for datacenters
US10956352B2 (en) 2018-05-29 2021-03-23 Continental Automotive Systems, Inc. Automatic location based addressing method for network participants in a serial bus system
US20200019229A1 (en) * 2018-07-11 2020-01-16 Qualcomm Incorporated Power sequencing based on active rail
FR3086457A1 (fr) * 2018-09-25 2020-03-27 Dolphin Design Puce de circuit integre
KR20200084987A (ko) * 2019-01-03 2020-07-14 삼성전자주식회사 전력을 제어하기 위한 전자 회로
US10714152B1 (en) * 2019-05-29 2020-07-14 Advanced Micro Devices, Inc. Voltage regulation system for memory bit cells
CN111130322B (zh) * 2019-12-31 2021-09-17 上海联影医疗科技股份有限公司 开关管驱动电路的驱动方法
CN113972708A (zh) * 2020-07-23 2022-01-25 名硕电脑(苏州)有限公司 电子装置
US11640834B2 (en) * 2020-10-24 2023-05-02 Mediatek Singapore Pte. Ltd. Voltage droop reduction with a secondary power supply
KR20220169850A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 파워스위칭동작을 수행하는 전자장치
KR20230022011A (ko) * 2021-08-06 2023-02-14 삼성전기주식회사 전원 스위치 회로 및 그 동작 방법
US12081124B2 (en) 2022-04-29 2024-09-03 Apple Inc. Regulator switch array
US20230350443A1 (en) * 2022-05-02 2023-11-02 Apple Inc. Electronic Devices Having Complementary Current Mirror Circuitry
US11687106B1 (en) * 2022-05-09 2023-06-27 Qualcomm Incorporated Systems and methods for adaptive power multiplexing with a first type of power multiplexer and a second type of power multiplexer

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833293B2 (ja) 1991-09-20 1998-12-09 日本電気株式会社 直流電源切替装置
US6281724B1 (en) 1998-11-17 2001-08-28 Analog Devices, Inc. Circuit for partial power-down on dual voltage supply integrated circuits
KR100582380B1 (ko) 1999-06-30 2006-05-23 주식회사 하이닉스반도체 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치
JP2001268814A (ja) 2000-03-17 2001-09-28 Internatl Business Mach Corp <Ibm> 電源供給装置、電気機器および電力供給方法
DE10120790A1 (de) 2001-04-27 2002-11-21 Infineon Technologies Ag Schaltungsanordnung zur Verringerung der Versorgungsspannung eines Schaltungsteils sowie Verfahren zum Aktivieren eines Schaltungsteils
US20040217653A1 (en) * 2003-04-29 2004-11-04 Neidorff Robert Alan Supply selection circuit with programmable hysteresis
US7498836B1 (en) 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
US7061215B2 (en) * 2003-10-02 2006-06-13 Intersil Americas Inc. Cascadable current-mode regulator
WO2005119532A2 (en) 2004-06-04 2005-12-15 The Regents Of The University Of California Low-power fpga circuits and methods
JP4894014B2 (ja) * 2004-06-15 2012-03-07 エスティー‐エリクソン、ソシエテ、アノニム 集積回路のための電源の適応制御
US7370214B2 (en) * 2005-03-24 2008-05-06 Silicon Laboratories Inc. Automatically switching power supply sources for a clock circuit
US7589584B1 (en) 2005-04-01 2009-09-15 Altera Corporation Programmable voltage regulator with dynamic recovery circuits
ATE459059T1 (de) 2005-05-19 2010-03-15 Nxp Bv Transponder mit einer verbesserten spannungsbegrenzerschaltung
US7298181B2 (en) * 2005-12-06 2007-11-20 Pulsecore Semiconductor Corp. Highest supply selection circuit
JP2007201853A (ja) * 2006-01-27 2007-08-09 Renesas Technology Corp 半導体集積回路
US20070210750A1 (en) 2006-03-08 2007-09-13 Samsung Electronics Co., Ltd. Power supply device and power supplying method for power supply device
US7688102B2 (en) * 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
US7630270B2 (en) 2006-08-21 2009-12-08 Texas Instruments Incorporated Dual mode SRAM architecture for voltage scaling and power management
TWI322346B (en) * 2006-10-18 2010-03-21 Asustek Comp Inc Power supply system
US7673160B2 (en) 2006-10-19 2010-03-02 International Business Machines Corporation System and method of power management for computer processor systems
US7737720B2 (en) 2007-05-03 2010-06-15 Arm Limited Virtual power rail modulation within an integrated circuit
FR2916288B1 (fr) * 2007-05-18 2009-08-21 Commissariat Energie Atomique Dispositif d'alimentation d'un circuit electronique et circuit electronique
TWI349842B (en) 2007-12-12 2011-10-01 Univ Nat Chiao Tung Self-aware adaptive power control system
US8183713B2 (en) * 2007-12-21 2012-05-22 Qualcomm Incorporated System and method of providing power using switching circuits
JP2009296392A (ja) 2008-06-06 2009-12-17 Panasonic Corp 電源選択装置
CN101557122B (zh) * 2009-02-24 2010-12-01 深圳市民展科技开发有限公司 双电源选择电路
US8139436B2 (en) 2009-03-17 2012-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
US8406075B2 (en) 2009-04-03 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-low leakage memory architecture
TWI405408B (zh) * 2009-04-14 2013-08-11 Novatek Microelectronics Corp 可連續提供電源之切換控制方法及其相關裝置與電源供應系統
CN102576236B (zh) 2009-09-09 2015-03-25 马维尔国际贸易有限公司 具有多个电源和/或多个低功率模式的存储器
US8423946B1 (en) 2010-05-25 2013-04-16 Marvell International Ltd. Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
FR2967796A1 (fr) 2010-11-18 2012-05-25 St Microelectronics Sa Procede et systeme de gestion de l'alimentation d'un composant, par exemple un processeur et d'une memoire, par exemple une memoire cache dudit processeur
JP5260706B2 (ja) * 2011-06-24 2013-08-14 レノボ・シンガポール・プライベート・リミテッド 計時回路を備える携帯式電子機器の電力システム
US9337660B1 (en) 2011-12-13 2016-05-10 Marvell Israel (M.I.S.L) Ltd. Switching arrangement for power supply from multiple power sources
JP5497115B2 (ja) 2012-01-27 2014-05-21 三菱電機株式会社 電源切替装置及び配電盤
CN103377692B (zh) 2012-04-25 2016-01-20 联发科技股份有限公司 用于双功率存储器的预解码器及双功率存储器
US9223384B2 (en) * 2012-07-31 2015-12-29 Qualcomm Incorporated Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media
KR102038041B1 (ko) 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
JP5939101B2 (ja) * 2012-09-12 2016-06-22 富士通株式会社 半導体装置
JP2014067191A (ja) * 2012-09-25 2014-04-17 Fujitsu Ltd 演算処理回路及び電源制御方法
US9299394B2 (en) 2012-10-04 2016-03-29 Broadcom Corporation Method and circuit for reducing current surge
JP5886732B2 (ja) 2012-12-04 2016-03-16 東芝三菱電機産業システム株式会社 電源切換装置
US9484917B2 (en) 2012-12-18 2016-11-01 Intel Corporation Digital clamp for state retention
JP5787868B2 (ja) * 2012-12-26 2015-09-30 京セラドキュメントソリューションズ株式会社 電源装置及びこれを備えた画像形成装置
TWI459189B (zh) 2012-12-27 2014-11-01 Giga Byte Tech Co Ltd 主機板及其電源管理方法
JP6079790B2 (ja) 2013-01-15 2017-02-15 日本電気株式会社 電力ネットワークシステムの運用方法
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
KR102088808B1 (ko) 2013-04-19 2020-03-13 삼성전자주식회사 듀얼 파워 레일을 포함하는 시스템 온 칩 및 그것의 전압 공급 방법
US9059696B1 (en) 2013-08-01 2015-06-16 Altera Corporation Interposer with programmable power gating granularity
US9647453B2 (en) * 2013-08-02 2017-05-09 Samsung Electronics Co., Ltd. Dual supply memory
US9768160B2 (en) 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
US20150067290A1 (en) 2013-09-04 2015-03-05 Qualcomm Incorporated Memory access time tracking in dual-rail systems
US9423865B2 (en) 2013-09-13 2016-08-23 Globalfoundries Inc. Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores
US9563263B2 (en) * 2013-12-19 2017-02-07 Intel Corporation Graphics processor sub-domain voltage regulation
US10396553B2 (en) * 2014-08-29 2019-08-27 Telefonaktiebolaget Lm Ericsson (Publ) System and method for control of multiple voltage regulators
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
US9570941B2 (en) 2014-10-31 2017-02-14 Nxp B.V. Autonomous power supply
CN204190484U (zh) 2014-11-03 2015-03-04 合肥宝龙达信息技术有限公司 一种供电切换电路
US10050448B2 (en) 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system
US9977480B2 (en) 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10108212B2 (en) * 2015-09-22 2018-10-23 Intel Corporation Digital low drop-out voltage controller including embedded dual-loop feedback for minimum energy point operation
JP6623696B2 (ja) * 2015-11-09 2019-12-25 株式会社ソシオネクスト 電源装置及び半導体装置
US20170308153A1 (en) * 2016-04-25 2017-10-26 Mediatek Inc. Power delivery system for multicore processor chip
KR102032327B1 (ko) * 2016-11-22 2019-10-15 에스케이하이닉스 주식회사 디지털 ldo 레귤레이터 및 이를 사용하는 저항 변화 메모리 장치

Also Published As

Publication number Publication date
CA3020739C (en) 2022-06-21
ES2868626T3 (es) 2021-10-21
EP3465913A1 (en) 2019-04-10
TWI709298B (zh) 2020-11-01
TW201813310A (zh) 2018-04-01
KR102194128B1 (ko) 2020-12-22
JP2019517705A (ja) 2019-06-24
WO2017205096A1 (en) 2017-11-30
JP6956743B2 (ja) 2021-11-02
EP3465913B1 (en) 2021-03-17
BR112018074342A2 (pt) 2019-03-06
US10684671B2 (en) 2020-06-16
CN109075789A (zh) 2018-12-21
CA3020739A1 (en) 2017-11-30
KR20190010569A (ko) 2019-01-30
US20170346299A1 (en) 2017-11-30
BR112018074342B1 (pt) 2024-01-09

Similar Documents

Publication Publication Date Title
CN109075789B (zh) 一种功率多路复用系统及方法
US10050448B2 (en) Providing current cross-conduction protection in a power rail control system
EP3283937B1 (en) Providing current cross-conduction protection in a power rail control system
EP2380174B1 (en) Self-tuning of signal path delay in circuit employing multiple voltage domains
US8417984B2 (en) Dynamically scaling apparatus for a system on chip power voltage
US8421525B2 (en) Semiconductor circuit device
EP3335093B1 (en) Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods
US10432197B2 (en) Electronic devices employing adiabatic logic circuits with wireless charging
KR101632037B1 (ko) 고속 전류 모드 로직 제어 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant