KR20230022011A - 전원 스위치 회로 및 그 동작 방법 - Google Patents

전원 스위치 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR20230022011A
KR20230022011A KR1020210104126A KR20210104126A KR20230022011A KR 20230022011 A KR20230022011 A KR 20230022011A KR 1020210104126 A KR1020210104126 A KR 1020210104126A KR 20210104126 A KR20210104126 A KR 20210104126A KR 20230022011 A KR20230022011 A KR 20230022011A
Authority
KR
South Korea
Prior art keywords
switch
power
power supply
signal
circuit
Prior art date
Application number
KR1020210104126A
Other languages
English (en)
Inventor
장영웅
김정훈
하종옥
이이
이혜진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210104126A priority Critical patent/KR20230022011A/ko
Priority to US17/858,643 priority patent/US20230038876A1/en
Priority to CN202210927356.4A priority patent/CN115706575A/zh
Publication of KR20230022011A publication Critical patent/KR20230022011A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

전원 스위치 회로 및 그 동작 방법이 개시될 수 있다. 전원 스위치 회로는, 제1 전원 전압을 전력 증폭기의 전원 단자로 공급하는 것을 스위칭하는 제1 스위치, 그리고 제2 전원 전압을 상기 전원 단자로 공급하는 것을 스위칭하는 제2 스위치를 포함하는 스위치 회로, 상기 제1 스위치를 턴오프하고 상기 제2 스위치를 턴온하는 경우, 제1 기간 동안 상기 제1 및 제2 스위치가 동시에 온 상태로 설정되도록, 상기 스위치 회로를 제어하는 스위치 제어부를 포함할 수 있다.

Description

전원 스위치 회로 및 그 동작 방법{POWER SUPPLY SWITCH CIRCUIT AND OPERATING METHOD THEREOF}
본 기재는 전원 스위치 회로 및 그 동작 방법에 관한 것이다.
무선 통신 규격이 진화함에 따라, 2G, 와이파이(WiFi), 블루투스(Bluetooth), 3G, 4G, 5G 등의 복수의 통신 규격이 하나의 디바이스(예를 들면, 스마트폰)에서 사용되고 있다. 복수의 통신 규격이 하나의 디바이스에 사용됨에 따라, 송신 신호를 출력하는 전력 증폭기(Power Amplifier)도 각 통신 규격마다 사용된다. 즉, 복수의 통신 규격에 맞는 신호를 출력하기 위해, 복수의 통신 규격에 대응하는 복수의 전력 증폭기가 필요할 수 있다.
전력 증폭기는 외부로부터 전원을 공급을 받아 동작하는데, 일반적으로 하나의 전력 증폭기로 전원 공급을 하는 별도의 전원(Power Supply) IC(Integrated Circuit)가 사용되었다. 예를 들어, 4개의 전력 증폭기를 동작시키 위해서는 4개의 전원 IC가 사용되고 있다. 복수의 통신 규격 중에서 하나의 통신 규격이 사용될 때 다른 통신 규격이 동시에 사용되지 않을 수 있다. 예를 들어, 4G 통신 규격이 사용되는 시점에는 3G 통신 규격이 사용되지 않을 수 있다. 이에 따라 사용되지 않은 통신 규격에 대응하는 전원 IC가 다른 통신 규격을 위해 효과적으로 사용될 필요가 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 적어도 2개의 전원 전압을 스위칭하여 전력 증폭기에 공급하는 전원 스위치 회로 및 그 동작 방법을 제공하는 것이다.
실시예들 중 적어도 하나의 실시예에 따르면, 전력 증폭기에 안정적으로 전원 전압을 공급하는 전원 스위치 회로 및 그 동작 방법을 제공하는 것이다.
한 측면에 따르면, 전원 스위치 회로가 제공될 수 있다. 상기 전원 스위치 회로는, 제1 전원 전압을 전력 증폭기의 전원 단자로 공급하는 것을 스위칭하는 제1 스위치, 그리고 제2 전원 전압을 상기 전원 단자로 공급하는 것을 스위칭하는 제2 스위치를 포함하는 스위치 회로, 그리고 상기 제1 스위치를 턴오프하고 상기 제2 스위치를 턴온하는 경우, 제1 기간 동안 상기 제1 및 제2 스위치가 동시에 온 상태로 설정되도록, 상기 스위치 회로를 제어하는 스위치 제어부를 포함할 수 있다.
상기 스위치 제어부는, 상기 제1 기간 동안 상기 제1 스위치의 턴오프를 지연하여, 상기 제1 스위치의 턴온을 유지할 수 있다.
상기 제1 기간 동안, 상기 제1 전원 전압과 상기 제2 전원 전압이 동시에 상기 전원 단자로 공급될 수 있다.
상기 제1 기간 후에는, 상기 제1 스위치는 오프 상태로 설정되고 상기 제2 스위치는 온 상태로 설정되며, 상기 제2 전원 전압이 상기 전원 단자로 공급될 수 있다.
상기 스위치 제어부는, 상기 제1 스위치를 제어하는 제1 로직 신호와 상기 제2 스위치를 제어하는 제2 로직 신호를 지연하는 딜레이 회로를 포함할 수 있다.
상기 딜레이 회로는, 상기 제1 로직 신호를 지연하는 제1 딜레이 소자, 그리고 상기 제1 로직 신호와 상기 제1 딜레이 소자에 의해 지연된 신호를 입력 받는 제1 NAND 게이트를 포함하는 제1 딜레이 회로, 그리고 상기 제2 로직 신호를 지연하는 제2 딜레이 소자, 그리고 상기 제2 로직 신호와 상기 제2 딜레이 소자에 의해 지연된 신호를 입력 받는 제2 NAND 게이트를 포함하는 제2 딜레이 회로를 포함할 수 있다.
상기 제1 및 제2 딜레이 소자는 각각 저항과 커패시터를 포함할 수 있으며, 상기 제1 및 제2 로직 신호는 상기 저항과 상기 커패시터에 의해 결정되는 시정수 값에 대응하여 지연될 수 있다.
상기 스위치 제어부는, 상기 제1 및 제2 로직 신호를 생성하는 로직 회로, 그리고 상기 딜레이 회로의 출력 신호를 이용하여 상기 제1 및 제2 스위치를 구동하기 위한 구동 제어 신호를 변환하는 버퍼 회로를 더 포함할 수 있다.
상기 로직 회로는, 상기 제1 스위치를 제어하기 위한 제1 비트와 상기 제2 스위치를 제어하기 위한 제2 비트를 입력 받는 제1 NAND 게이트, 상기 제1 비트와 상기 제1 NAND 게이트의 출력을 입력 받으며, 상기 제1 로직 신호를 출력하는 제2 NAND 게이트, 그리고 상기 제2 비트와 상기 제1 NAND 게이트의 출력을 입력 받으며, 상기 제2 로직 신호를 출력하는 제3 NAND 게이트를 포함할 수 있다.
상기 제1 및 제2 스위치 각각은 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터를 포함할 수 있다.
상기 p타입 트랜지스터와 상기 n타입 트랜지스터는 동시에 턴온되고 동시에 턴오프될 수 있다.
다른 측면에 따르면, 제1 전원 전압과 제2 전원 전압 중 적어도 하나를 선택하여 전력 증폭기의 전원 단자로 공급하는 전원 스위치 회로의 동작 방법이 제공될 수 있다. 상기 동작 방법은, 제1 기간에서, 상기 제1 전원 전압을 스위칭하는 제1 스위치를 턴온하고 상기 제2 전원 전압을 스위칭하는 제2 스위치를 턴오프하여, 상기 제1 전원 전압을 상기 전원 단자로 공급하는 단계, 제2 기간에서, 상기 제1 스위치의 턴온 상태를 유지하고 상기 제2 스위치를 턴온하여, 상기 제1 전원 전압과 상기 제2 전원 전압을 동시에 상기 전원 단자로 공급하는 단계, 그리고 상기 제2 기간 후에, 상기 제1 스위치를 턴오프하고 상기 제2 스위치의 턴온 상태를 유지하여, 상기 제2 전원 전압을 상기 전원 단자로 공급하는 단계를 포함할 수 있다.
상기 제2 기간에서, 상기 제1 스위치의 턴오프를 제어하는 로직 신호는 상기 제2 기간 동안 지연될 수 있다.
RC 시정수를 생성하는 커패시터와 저항에 의해, 상기 로직 신호는 상기 제2 기간 동안 지연될 수 있다.
상기 제2 기간에서, 상기 제1 전원 전압과 상기 제2 전원 전압 사이의 전압이 상기 전원 단자로 공급될 수 있다.
상기 제1 및 제2 스위치 각각은 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터를 포함할 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 전원 스위치 회로를 통해 전력 증폭기에 전원 전압을 선택적으로 제공함으로써, 전원 회로의 개수를 줄일 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 전원 스위치 회로의 스위칭 시에 전원 전압을 끊김 없이 연속적으로 공급할 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 전원 스위치 회로의 스위치를 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터로 구성함으로써, 넓은 입력 전압 범위에도 턴온 저항을 낮게 유지할 수 있다.
도 1은 한 실시예에 따른 송신기 시스템을 나타내는 블록도이다.
도 2는 한 실시예에 따른 전원 스위치 회로와 전력 증폭기간의 연결 관계를 나타내는 도면이다.
도 3은 도 2의 전원 스위치 회로의 내부 구성을 나타내는 도면이다.
도 4는 한 실시예에 따른 로직 테이블(logic table)을 나타내는 도면이다.
도 5는 한 실시예에 따른 스위치 제어부의 내부 구성을 구체적으로 나타내는 도면이다.
도 6은 한 실시예에 따른 로직 회로를 나타내는 도면이다.
도 7은 도 6의 로직 회로의 입출력 로직 테이블(logic table)을 나타낸다.
도 8a는 한 실시예에 따른 딜레이 회로를 나타내며, 도 8b는 한 실시예에 따른 딜레이 회로의 입출력 신호 타이밍을 나타내는 그래프이다.
도 9는 한 실시예에 따른 전원 스위치 회로의 동작 타이밍 그래프를 나타낸다.
도 10은 다른 실시예에 따른 전원 스위치 회로를 나타내는 도면이다.
도 11은 전원 전압(VCC)에 따른 트랜지스터의 턴온 저항(RON)을 나타내는 그래프이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "커플링(coupling)"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 커플링"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 커플링"되어 있는 경우를 포함한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 연결"되어 있는 경우 뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 연결"되어 있는 경우, 또는 "전기적으로 연결"되어 있는 경우도 포함한다.
명세서 전체에서, RF 신호는 Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들에 따른 형식을 가질 수 있으나, 이에 한정되지 않는다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 한 실시예에 따른 송신기 시스템(1000)을 나타내는 블록도이다.
도 1에 나타낸 바와 같이, 한 실시예에 따른 송신기 시스템(1000)은 제1 및 제2 전원 회로(100a, 100b), 제1 및 제2 전원 스위치 회로(200a, 200b), 그리고 제1 내지 제4 전력 증폭기(300a ~ 300d)를 포함할 수 있다. 도 1에서는 하나의 예로서 송신기 시스템(100)이 4개의 전력 증폭기로 구성되고 이와 관련된 전원 스위치 회로가 2개인 경우를 나타냈지만 전력 증폭기 및 전원 스위치 회로의 개수는 변경될 수 있다.
제1 전원 회로(100a)는 제1 전원 전압(VCC1)을 생성하여 출력한다. 한 실시예에 따르면, 제1 전원 전압(VCC1)은 제1 전력 증폭기(300a), 제2 전력 증폭기(300b) 또는 제3 전력 증폭기(300c)의 전원 단자에 인가될 수 있다. APT 모드(Average Power Tracking mode)를 지원하기 위해, 제1 전원 전압(VCC1)의 값은 제1 전력 증폭기(300a), 제2 전력 증폭기(300b) 또는 제3 전력 증폭기(300c)로 입력되는 신호의 포락선(envelope)에 따라 변동될 수 있다.
제2 전원 회로(100b)는 제2 전원 전압(VCC2)을 생성하여 출력한다. 한 실시예에 따르면, 제2 전원 전압(VCC2)은 제2 전력 증폭기(300b), 제3 전력 증폭기(300c) 또는 제4 전력 증폭기(300d)의 전원 단자에 인가될 수 있다. APT 모드(Average Power Tracking mode)를 지원하기 위해, 제2 전원 전압(VCC2)의 값은 제2 전력 증폭기(300b), 제3 전력 증폭기(300c) 또는 제4 전력 증폭기(300d)로 입력되는 신호의 포락선(envelope)에 따라 변동될 수 있다.
한편, 제1 및 제2 전원 회로(100a, 100b)는 각각 PM IC(Power Management Integrated Circuit)로 구현될 수 있다.
제1 전원 스위치 회로(200a)는 제1 전원 회로(100a)로부터 제1 전원 전압(VCC1)을 입력 받고 제2 전원 회로(100b)로부터 제2 전원 전압(VCC2)를 입력 받는다. 제1 전원 스위치 회로(200a)는 입력 받은 제1 및 제2 전원 전압(VCC1, VCC2) 중 하나의 선택하여, 제2 전력 증폭기(300b)의 전원 단자로 출력할 수 있다. 예를 들어, 제1 전력 증폭기(300a)가 동작하지 않는 경우, 제1 전원 스위치 회로(200a)는 제1 전원 전압(VCC1)를 선택하여, 제2 전력 증폭기(300b)의 전원 단자로 출력할 수 있다. 그리고, 제4 전력 증폭기(300d)가 동작하지 않는 경우, 제1 전원 스위치 회로(200a)는 제2 전원 전압(VCC2)를 선택하여, 제2 전력 증폭기(300b)의 전원 단자로 출력할 수 있다.
제2 전원 스위치 회로(200b)는 제1 전원 회로(100a)로부터 제1 전원 전압(VCC1)을 입력 받고 제2 전원 회로(100b)로부터 제2 전원 전압(VCC2)를 입력 받는다. 제2 전원 스위치 회로(200b)는 입력 받은 제1 및 제2 전원 전압(VCC1, VCC2) 중 하나의 선택하여, 제3 전력 증폭기(300c)의 전원 단자로 출력할 수 있다. 예를 들어, 제1 전력 증폭기(300a)가 동작하지 않는 경우, 제2 전원 스위치 회로(200b)는 제1 전원 전압(VCC1)를 선택하여, 제3 전력 증폭기(300c)의 전원 단자로 출력할 수 있다. 그리고, 제4 전력 증폭기(300d)가 동작하지 않는 경우, 제2 전원 스위치 회로(200b)는 제2 전원 전압(VCC2)를 선택하여, 제3 전력 증폭기(300c)의 전원 단자로 출력할 수 있다.
제1 전력 증폭기(300a)는 제1 전원 회로(100a)로부터 제1 전원 전압(VCC1)을 공급받아 동작하며, 입력되는 RF(radio frequency) 신호를 증폭하여 출력한다. 제1 전력 증폭기(300a)의 입력 RF 신호는 제1 통신 규격을 위한 RF 신호일 수 있다.
제2 전력 증폭기(300b)는 제1 전원 스위치 회로(200a)에 의해 선택된 전원 전압(즉, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2))을 공급받아 동작하며, 입력되는 RF 신호를 증폭하여 출력한다. 제2 전력 증폭기(300b)의 입력 RF 신호는 제2 통신 규격을 위한 RF 신호일 수 있다.
제3 전력 증폭기(300c)는 제2 전원 스위치 회로(200b)에 의해 선택된 전원 전압(즉, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2))을 공급받아 동작하며, 입력되는 RF 신호를 증폭하여 출력한다. 제3 전력 증폭기(300c)의 입력 RF 신호는 제3 통신 규격을 위한 RF 신호일 수 있다.
제4 전력 증폭기(300d)는 제2 전원 회로(100b)로부터 제2 전원 전압(VCC2)을 공급받아 동작하며, 입력되는 RF(radio frequency) 신호를 증폭하여 출력한다. 제4 전력 증폭기(300d)의 입력 RF 신호는 제4 통신 규격을 위한 RF 신호일 수 있다.
여기서, 제1 내지 제4 통신 규격은 서로 다른 통신 규격일 수 있으며, 2G, 와이파이(WiFi), 블루투스(Bluetooth), 3G, 4G, 5G 중 어느 하나의 통신 규격일 수 잇다. 한편, 제1 내지 제4 통신 규격은 5G 통신 규격 중 서로 다른 대역을 규정하는 통신 규격일 수 있다.
이와 같은 실시예에 따르면, 전원 스위치 회로를 통해 전원 전압을 공유함으로써, 전원 회로의 개수를 줄일 수 있다. 일반적으로 전력 증폭기가 4개인 경우 4개의 전원 회로가 사용되나, 도 1에서는 전원 스위치 회로를 이용함으로써 전원 회로의 개수를 2개로 줄일 수 있다. 이하에서는 제1 및 제2 전원 스위치 회로(200a, 200b)와 같은 전원 스위치 회로의 구체적인 구성 및 동작 방법에 대해서 설명한다.
도 2는 한 실시예에 따른 전원 스위치 회로(200)와 전력 증폭기(300)간의 연결 관계를 나타내는 도면이다.
전원 스위치 회로(200)는 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)을 입력 받으며, 제1 및 제2 전원 전압(VCC1, VCC20 중 하나의 전원 전압을 선택하여 전력 증폭기(300)의 전원 단자(T_VCC)로 출력한다. 전원 스위치 회로(200)는 도 1의 제1 전원 스위치 회로(200a) 또는 제2 전원 스위치 회로(200b)일 수 있다.
도 1 및 도 2에서, 전원 스위치 회로(200)가 두 개의 전원 전압을 입력 받는 것으로 나타나 있지만 적어도 2개의 전원 전압을 입력 받을 수 있다. 이때, 전원 스위치 회로(200)는 적어도 2개의 전원 전압 중 하나의 전원 전압을 선택할 수 있다.
전력 증폭기(300)는 입력 단자(RFin), 출력 단자(Rout), 그리고 전원 단자(power supply terminal)(T_VCC)를 포함한다. 입력 단자(RFin)로 RF 신호가 입력되며, 출력 단자(Rout)로 증폭된 신호가 출력된다. 전원 단자(T_VCC)로 전원 전압(VCC1 또는 VCC2)이 인가되며, 전력 증폭기(300)는 인가되는 전원 전압(VCC1 또는 VCC2)에 의해 동작된다. 전력 증폭기(300)는 트랜지스터로 구현될 수 있다. 전력 증폭기(300)가 BJT(Bipolar Junction Transistor)로 구현되는 경우, 입력 단자(RFin)는 베이스일 수 있고 전원 단자(T_VCC)는 컬렉터 또는 에미터일 수 있다. 한편, 전력 증폭기(300)가 FET(Field Effect Transistor)로 구현되고는 경우, 입력 단자(RFin)는 게이트일 수 있고 전원 단자(T_VCC)는 드레인 또는 소스일 수 있다.
한편, 도 2의 전원 스위치 회로(200)와 전력 증폭기(300)가 결합되어 하나의 전력 증폭기 모듈로 구현될 수 있다.
도 3은 도 2의 전원 스위치 회로(200)의 내부 구성을 나타내는 도면이다.
도 3에 나타낸 바와 같이, 한 실시예에 따른 전원 스위치 회로(200)는 스위치 회로(210)와 스위치 제어부(220)를 포함할 수 있다. 스위치 회로(210)는 제1 스위치(SW1)과 제2 스위치(SW2)를 포함한다. 제1 스위치(SW1)는 제1 전원 전압(VCC1)을 전력 증폭기(300)의 전원 단자(T_VCC)로 공급하는 것을 스위칭하고, 제2 스위치(SW2)는 제2 전원 전압(VCC2)을 전력 증폭기(300)의 전원 단자(T_VCC)로 공급하는 것을 스위칭한다. 제1 스위치(SW1)는 제1 전원 회로(100a)와 전력 증폭기(300)의 전원 단자(T_VCC) 사이에 연결될 수 있으며, 제2 스위치(SW2)는 제2 전원 회로(100b)와 전력 증폭기(300)의 전원 단자(T_VCC) 사이에 연결될 수 있다.
스위치 제어부(220)는 외부로부터 비트 신호(디지털 신호)를 입력 받으며 입력 비트 신호에 대응하여 스위치 회로(210)를 스위칭하는 스위칭 제어 신호(SW_CTRL)를 생성할 수 있다. 생성된 스위칭 제어 신호(SW_CTRL)는 스위치 회로(210)로 출력된다. 여기서, 외부에서 입력되는 비트 신호는 2bit일 수 있다. 스위칭 제어 신호(SW_CTRL)는 제1 스위치(SW1)를 제어하는 제1 스위칭 제어 신호(SW1_CTRL)와 제2 스위치(SW2)를 제어하는 제2 스위칭 제어 신호(SW2_CTRL)를 포함한다.
제1 스위칭 제어 신호(SW1_CTRL)가 온(ON) 제어 신호이며 제2 스위칭 제어 신호(SW2_CTRL)가 오프(OFF) 제어 신호인 경우, 제1 스위치(SW1)는 턴온(ON)되며 제2 스위치(SW2)는 턴오프된다. 이에 따라, 제1 전원 전압(VCC1)이 제1 스위치(SW1)를 통해 전력 증폭기(300)의 전원 단자(T_VCC)로 인가된다.
제1 스위칭 제어 신호(SW1_CTRL)가 오프(OFF) 제어 신호이며 제2 스위칭 제어 신호(SW2_CTRL)가 온(ON) 제어 신호인 경우, 제1 스위치(SW1)는 턴오프되며 제2 스위치(SW2)는 턴온된다. 이에 따라, 제2 전원 전압(VCC2)이 제2 스위치(SW2)를 통해 전력 증폭기(300)의 전원 단자(T_VCC)로 인가된다.
제1 스위칭 제어 신호(SW1_CTRL) 및 제2 스위칭 제어 신호(SW2_CTRL)는 동시에 온(ON) 제어 신호가 되지 않을 수 있다. 즉, 제1 및 제2 스위치(SW1, SW2)는 동시에 턴온되는 경우가 방지될 수 있다. 아래의 도 4를 참조하면, 비트 신호가 11인 경우에도 제1 및 제2 스위칭 제어 신호(SW1_CTRL, SW2_CTRL)가 오프(OFF) 제어 신호가 될 수 있다. 제1 및 제2 스위치(SW1, SW2)가 동시에 턴온되는 경우에는, 제1 전원 회로(100a)로부터 제2 전원 회로(100b)로 또는 제2 전원 회로(100b)로부터 제1 전원 회로(100a)로 전류 경로가 형성될 수 있다. 이에 따라, 제1 전원 회로(100a) 또는 제2 전원 회로(100b)가 손상될 수 있다. 이를 막기 위해, 한 실시예에 따르면, 제1 및 제2 스위치(SW1, SW2)는 동시에 턴온되지 않을 수 있다.
도 4는 한 실시예에 따른 로직 테이블(logic table)을 나타내는 도면이다.
도 4에서, bit1 및 bit2는 스위치 제어부(220)로 입력되는 외부 비트 신호이다. 도 4에 나타낸 바와 같이, 외부 비트 신호가 00인 경우 및 11인 경우, 제1 및 제2 스위칭 제어 신호(SW1_CTRL, SW2_CTRL) 모두 오프(OFF) 제어 신호이며, 제1 및 제2 스위치(SW1, SW2)가 모두 턴오프 상태이다. 스위치 제어부(220)는 도 4와 같은 로직 테이블을 가지는 로직 회로를 포함할 수 있는데 이는 아래에서 좀 더 상세히 설명한다.
한 실시예에 따른 전원 스위치 회로(200)는 제1 전원 전압(VCC1)를 선택하여 전원 단자(T_VCC)로 인가하던 것을 제2 전원 전압(VCC2)로 변경하여 전원 단자(T_VCC)로 인가하고자 할 때, 두 전원 전압(VCC1, VCC2)을 순간적으로 중첩시키도록 스위칭 제어 신호를 생성할 수 있다. 그리고 전원 스위치 회로(200)는 제2 전원 전압(VCC2)를 선택하여 전원 단자(T_VCC)로 인가하던 것을 제1 전원 전압(VCC1)로 변경하여 전원 단자(T_VCC)로 인가하고자 할 때, 두 전원 전압(VCC1, VCC2)을 순간적으로 중첩시키도록 스위칭 제어 신호를 생성할 수 있다. 즉, 전원 스위치 회로(200)는 두 전원 전압 간에 스위칭할 시에 전원 전압이 끊김 없이 전력 증폭기(300)의 전원 단자(T_VCC)로 공급될 수 있도록 제어 신호를 생성한다. 이를 스위치 관점에 설명하면 다음과 같다. 한편, 제1 스위치(SW1)가 턴온 상태에서 턴오프 상태로 바뀌며 제2 스위치(SW2)가 턴오프 상태에서 턴온 상태로 바뀌는 경우, 스위치 제어부(220)는 제1 스위치(SW1)의 턴오프를 지연시켜, 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 온(ON)되는 기간(이하, '중첩 온 기간'이라 함)을 생성한다. 그리고 제2 스위치(SW2)가 턴온 상태에서 턴오프 상태로 바뀌며 제1 스위치(SW1)가 턴오프 상태에서 턴온 상태로 바뀌는 경우에도, 스위치 제어부(220)는 제2 스위치(SW2)의 턴오프를 지연시켜, 중첩 온 기간을 생성한다. 이러한 중첩 온 기간을 통해, 전원 전압이 끊김 없이 전력 증폭기로 제공될 수 있다. 중첩 온 기간 없는 경우에는 전원 전압이 끊기게 되어 전력 증폭기(300)가 오프되므로, 전력 증폭기(300)가 포함된 전자 디바이스에 콜 드롭(call drop)이 발생할 수 있다. 이에 따라, 한 실시예와 같이 중첩 온 기간이 설정되는 경우에는 콜 드롭이 방지될 있다.
한편, 한 실시예에 따른 스위치 제어부(220)는 제1 및 제2 스위치(SW1, SW2)가 모두 오프된 상태(비트 신호 00, 11)에서 하나의 스위치(SW1 또는 SW2)를 턴온하는 경우에는 제1 스위치(SW1)와 제2 스위치(SW2)를 동시에 턴온하는 기간인 중첩 온 기간을 생성하지 않을 수 있다.
제1 및 제2 스위치(SW1, SW2)는 p타입 트랜지스터 또는 n타입 트랜지스터로 구현될 수 있다. 제1 및 제2 스위치(SW1, SW2)가 p타입 트랜지스터인 경우에는, 온(ON) 제어 신호는 낮은 전압 레벨(예를 들면, 0V 또는 음의 전압)을 가지며 오프(OFF) 제어 신호는 높은 전압 레벨(예를 들면, 3V)을 가질 수 있다. 제1 및 제2 스위치(SW1, SW2)가 n타입 트랜지스터인 경우에는, 온(ON) 제어 신호는 높은 전압 레벨(예를 들면, 3V)을 가지며 오프(OFF) 제어 신호는 낮은 전압 레벨(예를 들면, 0V 또는 음의 전압)을 가질 수 있다.
도 5는 한 실시예에 따른 스위치 제어부(220)의 내부 구성을 구체적으로 나타내는 도면이다.
도 5에 나타낸 바와 같이, 한 실시예에 따른 스위치 제어부(220)는 로직 회로(221), 딜레이 회로(222), 그리고 버퍼 회로(223)를 포함할 수 있다. 도 5에서는 하나의 예로서 제1 및 제2 트랜지스터(SW1, SW2)가 p타입 트랜지스터인 경우를 나타냈으나 n타입 트랜지스터일 수 있다. 도 5에서, 전원 단자(T_VCC)의 전압을 VOUT로 나타낸다. 이하에서는 전원 스위치 회로(200)가 전원 단자(T_VCC)로 공급하는 전압을 '전원 단자 전압(VOUT)'라 한다.
로직 회로(221)의 외부의 비트 신호(bit1, bit2)을 입력 받으며, 비트 신호(bit1, bit2)에 대응하여 로직 신호(VLOG1, VLOG2)를 생성하여 출력한다. 제1 비트 신호(bit1)와 제1 로직 신호(VLOG1)는 제1 스위치(SW1)를 제어하는데 사용되며, 제2 비트 신호(bit2)와 제2 로직 신호(VLOG2)는 제2 스위치(SW2)를 제어하는데 사용된다.
도 6은 한 실시예에 따른 로직 회로(221)를 나타내는 도면이다.
도 6에 나타낸 바와 같이, 한 실시예에 따른 로직 회로(221)는 제1 NAND 게이트(610), 제2 NAND 게이트(620), 그리고 제3 NAND 게이트(630)를 포함할 수 있다.
제1 NAND 게이트(610)는 제1 비트 신호(bit1)와 제2 비트 신호(bit2)를 입력 받는다. 제2 NAND 게이트(620)는 제1 비트 신호(bit1)와 제1 NAND 게이트(610)의 출력을 입력 받으며, 제1 로직 신호(VLOG1)를 출력한다. 그리고, 제3 NAND 게이트(630)는 제2 비트 신호(bit2)와 제1 NAND 게이트(610)의 출력을 입력 받으며, 제2 로직 신호(VLOG2)를 출력한다.
도 7은 도 6의 로직 회로(221)의 입출력 로직 테이블(logic table)을 나타낸다.
도 7에 나타낸 바와 같이, 로직 회로(221)는 두 비트 신호에 대응하여 4개의 상태(state)를 가진다. 제1 로직 신호(VLOG1)이 1인 경우는 하이(High) 레벨을 의미하는데, 이때는 제1 스위치(SW1)가 턴오프된다. 그리고 제1 로직 신호(VLOG1)이 0인 경우는 로우(Low) 레벨을 의미하는데, 이때는 제1 스위치(SW1)가 턴온된다. 아래에서 설명하는 바와 같이, 제1 및 제2 로직 신호(VLOG1)는 딜레이 회로(222)의 NAND 게이트에 의해 반전된다. 이에 따라, 제1 및 제2 로직 신호(VLOG1, VLOG2)의 하이(High) 레벨에서 제1 및 제2 스위치(SW1, SW)는 턴오프되고, 제1 및 제2 로직 신호(VLOG1, VLOG2)의 로우(Low) 레벨에서 제1 및 제2 스위치(SW1, SW)는 턴온된다. 즉, 비트 신호 01에서 제1 로직 신호(VLOG1)가 로우(Low) 레벨이 되며, 제1 스위치(SW1)이 턴온된다. 그리고 비트 신호 10에서 제2 로직 신호(VLOG2)가 로우(Low) 레벨이 되며, 제2 스위치(SW2)이 턴온된다. 나머지의 경우에는 제1 및 제2 로직 신호(VLOG1, VLOG2)가 하이(High) 레벨이 되며, 제1 및 제2 스위치(SW1, SW2)가 모두 턴오프된다.
딜레이(delay) 회로(222)는 로직 회로(221)로부터 제1 및 제2 로직 신호(VLOG1, VLOG2)를 입력 받으며, 제1 스위치(SW1)와 제2 스위치(SW2)간에 스위칭될 시에 중첩 온 기간이 발생되도록, 딜레이 신호(VDEL1, VDEL2)를 출력한다. 제1 딜레이 신호(VDEL1)는 제1 로직 신호(VLOG1)에 대응되며, 제2 딜레이 신호(VDEL2)는 제2 로직 신호(VLOG2)에 대응된다.
도 8a는 한 실시예에 따른 딜레이 회로(222)를 나타내며, 도 8b는 한 실시예에 따른 딜레이(delay) 회로(222)의 입출력 신호 타이밍을 나타내는 그래프이다.
도 8a에 나타낸 바와 같이, 딜레이 회로(222)는 제1 딜레이 회로(222_a)와 제2 딜레이 회로(222_b)를 포함할 수 있다.
제1 딜레이 회로(222_a)는 제1 로직 신호(VLOG1)를 입력 받으며 제1 딜레이 신호(VDEL1)를 출력한다. 제1 딜레이 회로(222_a)는 NAND 게이트(810), 딜레이 소자(820)를 포함할 수 있다. 딜레이 소자(820)는 저항(R)과 커패시터(C)를 포함할 수 있다. 제1 딜레이 회로(222_a)에서, A와 B는 NAND 게이트(810)의 입력 단자를 나타내며 Y는 NAND 게이트(810)의 출력 단자를 나타낸다. NAND 게이트(810)의 입력 단자(A)에는 제1 로직 신호(VLOG1)가 입력된다. 커패시터(C)는 NAND 게이트(810)의 입력 단자(B)와 접지 사이에 연결된다. 저항(R)의 일단에는 제1 로직 신호(VLOG1)가 입력되며, 저항(R)의 타단은 NAND 게이트(810)의 입력 단자(B)에 연결된다. 여기서, 딜레이 소자(820)는 제1 로직 신호(VLOG1)를 소정의 시간만큼 지연시킨 후 NAND 게이트(810)의 입력 단자(B)로 출력한다. 저항(R)의 값과 커패시터(C)의 값에 의해 RC 시정수(time constant) 값이 결정되며, 이 RC 시정수 값에 의해 신호가 지연(delay)된다. 한편, 딜레이 소자(820)는 신호를 지연시키는 소자로서 저항(R)과 커패시터(C) 뿐만 아니라 다른 방법을 통해 구현될 수 있다.
도 8b를 참조하면, 시간 t1에서, 제1 로직 신호(VLOG1)가 로우(Low) 레벨에서 하이(High) 레벨로 변경된다(즉, VLOG1이 0→1로 변경됨). 즉, 시간 t1에서, 제1 스위치(SW1)가 턴온 상태에서 턴오프 상태로 변경된다. 이때, 입력 단자(A)는 로우(Low) 레벨에서 하이(High) 레벨로 바로 변경하나, 입력 단자(B)는 딜레이 소자(820)에 의해 소정의 시간(Δt)만큼 지연된 후 로우(Low) 레벨에서 하이(High) 레벨로 변경된다. 이에 따라, NAND 게이트의 동작 특성(두 입력이 모두 하이(High)인 경우에만 로우(Low)를 출력하고 나머지는 모두 하이(High)를 출력함)에 의해, NAND 게이트(810)의 출력 단자(Y)는 소정의 지연 시간(Δt)후에 하이(High) 레벨에서 로우(Low) 레벨로 변경된다. 이에 따라, 제1 스위치(SW1)가 온(ON) 상태에서 오프(OFF) 상태로 변경될 시에, 제1 스위치(SW1)의 턴오프가 소정의 지연 시간(Δt)만큼 딜레이된다.
시간 t2에서는, NAND 게이트(810)의 두 입력 단자(A, B)가 모두 하이 레벨이므로, NAND 게이트(810)의 출력 단자(Y)는 로우(Low) 레벨이 된다.
한편, 시간 t3에서, 제1 로직 신호(VLOG1)가 하이(High) 레벨에서 로우(Low) 레벨로 변경된다(VLOG1이 1→0로 변경됨). 즉, 시간 t3에서, 제1 스위치(SW1)가 턴오프 상태에서 턴온 상태로 변경된다. 이때, 입력 단자(A)는 하이(High) 레벨에서 로우(Low) 레벨로 바로 변경하나, 입력 단자(B)는 딜레이 소자(820)에 의해 소정의 시간만큼 지연된 후 로우(Low) 레벨에서 하이(High) 레벨로 변경된다. 이에 따라, NAND 게이트의 동작 특성(두 입력 중 하나만 로우(Low)인 경우 하이(High)를 출력함)에 의해, NAND 게이트(810)의 출력 단자(Y)는 지연 시간 없이 바로 로우(Low) 레벨에서 하이(High) 레벨로 변경된다.
다시 말하면, 제1 딜레이 회로(222_a)는 제1 로직 신호(VLOG1)가 로우(Low) 레벨에서 하이(High) 레벨로 변경될 시에만 출력 신호(VDEL1)의 지연을 발생시키고 제1 로직 신호(VLOG1)이 하이(High) 레벨에서 로우(Low) 레벨로 변경될 시에는 지연 없이 바로 출력 신호를 발생시킨다. 제1 로직 신호(VLOG1)가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우는 제1 스위치(SW1)가 턴온에서 턴오프로 변경되는 경우로서, 제1 스위치(SW1)는 소정의 시간만큼 지연된 후에 턴오프된다. 그리고, 제1 로직 신호(VLOG1)가 하이(High)레벨에서 로우(Low) 레벨로 변경되는 경우는 제1 스위치(SW1)가 턴오프에서 턴온으로 변경되는 경우로서, 제1 스위치(SW1)는 지연 시간 없이 바로 턴온된다.
제2 딜레이 회로(222_b)는 제2 로직 신호(VLOG2)를 입력 받으며 제2 딜레이 신호(VDEL2)를 출력한다. 도 8a에 나타낸 바와 같이, 제2 딜레이 회로(222_b)는 제2 로직 신호(VLOG2)를 입력 받는 것을 제외하고 내부 구성은 모두 제1 딜레이 회로(222_a)와 동일하므로 중복되는 설명은 생략한다. 제2 딜레이 회로(222_b)는 제2 로직 신호(VLOG2)가 로우(Low) 레벨에서 하이(High) 레벨로 변경될 시에만 출력 신호의 지연을 발생시키고 제2 로직 신호(VLOG2)가 하이(High) 레벨에서 로우(Low) 레벨로 변경될 시에는 지연 없이 바로 출력 신호를 발생시킨다.
이와 같은 딜레이 회로(222)에 의해, 제1 스위치(SW1)와 제2 스위치(SW2)간에 스위칭이 변경되는 경우, 제1 및 제2 스위치(SW1, SW2)가 동시에 턴온되는 기간인 중첩 턴온 기간이 발생할 수 있다. 예를 들어, 제1 스위치(SW1)이 턴온 상태에서 턴오프 상태로 변경될 시에는 RC 시정수 만큼 늦게 턴오프되고, 제2 스위치(SW2)는 지연 없이 바로 턴온된다. 이에 따라, RC 시정수 동안 제1 및 제2 스위치(SW1, SW2)가 동시 켜지게 된다. 여기서, RC 시정수는 중첩 턴온 기간에 해당될 수 있다. 딜레이 회로(222)에 의해 발생된 중첩 턴온 기간에 대해서는 아래의 도 9를 참조하여 좀 더 상세히 설명한다.
버퍼 회로(223)는 딜레이 회로(222)로부터 제1 및 제2 딜레이 신호(VDEL1, VDEL2)를 입력 받으며, 스위칭 구동 신호(VSW1, VSW2)를 출력한다. 버퍼 회로(223)는 제1 딜레이 신호(VDEL1)를 제1 스위칭 구동 신호(VSW1)로 변환하며 제2 딜레이 신호(VDEL2)를 제2 스위칭 구동 신호(VSW2)로 변환한다. 제1 딜레이 신호(VDEL1)와 제2 딜레이 신호(VDEL2)는 로직 신호로서 전류 레벨이 낮으므로, 버퍼 회로(223)는 제1 딜레이 신호(VDEL1)와 제2 딜레이 신호(VDEL2)를 각각 전류 레벨이 높은 제1 스위칭 구동 신호(VSW1)와 제2 스위칭 구동 신호(VSW2)로 변환한다. 버퍼 회로(223)의 구체적인 구성 및 동작은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 알 수 있는 바 구체적인 설명은 생략한다. 제1 및 제2 스위칭 구동 신호(VSW1, VSW2)은 도 3 및 4에서 설명한 제1 및 제2 스위칭 제어 신호(SW1_CTRL, SW2_CTRL)에 대응된다.
제1 및 제2 스위치(SW1, SW2)가 p타입 트랜지스터이므로, 제1 및 제2 스위칭 구동 신호(VSW1, VSW2)가 낮은 전압(예를 들면, 0V 또는 음(-)의 전압)이 경우, 제1 및 제2 스위치(SW1, SW2)는 턴온된다. 그리고, 제1 및 제2 스위칭 구동 신호(VSW1, VSW2)가 높은 전압(예를 들면, 3V)이 경우, 제1 및 제2 스위치(SW1, SW2)는 턴오프된다. 이에 따라, 버퍼 회로(223)는 딜레이 신호(VDEL1, VDEL2)가 로우 레벨일대 높은 전압을 출력하고 딜레이 신호(VDEL1, VDEL2)가 하이 레벨일 때 낮은 전압을 출력할 수 있도록, 인버터 버퍼로 구현될 수 있다.
도 9는 한 실시예에 따른 전원 스위치 회로(200)의 동작 타이밍 그래프를 나타낸다. 도 9에서는 외부의 비트 신호(bit1, bit2)에 따른, 제1 로직 신호(VLOG1), 제2 로직 신호(VLOG2), 제1 스위칭 구동 신호(VSW1), 제2 스위칭 구동 신호(VSW2), 그리고 전원 단자 전압(VOUT)를 나타냈다.
910 및 920과 같은 제1 및 제2 비트 신호(bit1, bit2)가 입력되는 경우, 로직 회로(221)는 930과 같은 제1 로직 신호(VLOG1)와 940과 같은 제2 로직 신호(VLOG2)를 출력한다.
제1 기간(TD1)에서, 제1 로직 신호(VLOG1)는 하이 레벨이고 제2 로직 신호(VLOG2)도 하이 레벨이다. 이 경우에는 제1 및 제2 스위칭 구동 신호(VSW1, VSW2)는 모두 높은 전압이며, 제1 및 제2 스위치(SW1, SW2)는 오프 상태이다. 이에 따라, 전원 스위치 회로(200)는 전원 단자 전압(VOUT)로 두 전원 전압(VCC1, VCC2)을 모두 인가하지 않는다.
제2 기간(TD2)에서, 제1 로직 신호(VLOG1)는 로우 레벨이고 제2 로직 신호(VLOG2)는 하이 레벨이다. 이 경우에는 제1 스위칭 구동 신호(VSW1)는 낮은 전압이며 제2 스위칭 구동 신호(VSW2)는 높은 전압이며, 제1 스위치(SW1)는 턴온되고 제2 스위치(SW2)는 턴오프를 유지한다. 이에 따라, 전원 단자 전압(VOUT)은 제1 전원 전압(VCC1)이 된다.
제3 기간(TD3)에서, 제1 로직 신호(VLOG1)는 하이 레벨이고 제2 로직 신호(VLOG2)는 로우 레벨이다. 즉, 제2 기간(TD2)과 제3 기간(TD3)을 함께 고려하면, 제1 로직 신호(VLOG1)가 로우 레벨에서 하이 레벨로 변경된다. 상기 도 8a 및 도 8b에서 설명한 바와 같이, 딜레이 회로(222)는 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우) 출력 신호의 지연을 발생시킨다. 제1 로직 신호(VLOG1)이 로우 레벨에서 하이 레벨로 변경되므로, 제1 딜레이 회로(222_a)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제1 스위칭 구동 신호(VSW1)가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되므로, 제1 스위치(SW1)의 턴오프가 지연된다. 제3 기간(TD3)에서, 제2 스위칭 구동 신호(VSW2)는 지연 시간 없이 바로 하이 전압에서 로우 전압으로 변경되므로, 제2 스위치(SW2)는 바로 턴온된다. 즉, 제3 기간(TD3)에서 제1 및 제2 스위치(SW1, SW2)가 모두 턴온 상태인 중첩 온 기간이 발생한다. 이에 따라, 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)이 동시에 전원 단자(T_VCC)로 인가되며, 전원 단자 전압(VOUT)은 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)의 사이 전압으로 설정 된다. 한편, 제3 기간(TD3)에서, 소정의 지연 시간(Δt) 후에는 제1 스위치(SW1)는 턴오프되고 제2 스위치(SW2)는 턴온을 유지하므로, 전원 단자 전압(VOUT)은 제2 전원 전압(VCC2)이 된다.
제4 기간(TD4)에서, 제1 로직 신호(VLOG1)는 하이 레벨이고 제2 로직 신호(VLOG2)도 하이 레벨이다. 즉, 제3 기간(TD3)과 제4 기간(TD4)을 함께 고려하면, 제2 로직 신호(VLOG2)가 로우 레벨에서 하이 레벨로 변경된다. 상기 도 8a 및 도 8b에서 설명한 바와 같이, 딜레이 회로(222)는 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우) 출력 신호의 지연을 발생시킨다. 제2 로직 신호(VLOG2)가 로우 레벨에서 하이 레벨로 변경되므로, 제2 딜레이 회로(222_b)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제2 스위칭 구동 신호(VSW2)가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되므로, 제2 스위치(SW2)의 턴오프가 지연된다. 제2 스위치(SW2)의 턴오프 지연에 의해, 전원 단자 전압(VOUT)은 소정의 지연 시간(Δt) 동안 제2 전원 전압(VCC2)으로 유지된다.
제5 기간(TD5)에서, 제1 로직 신호(VLOG1)는 로우 레벨이고 제2 로직 신호(VLOG2)는 하이 레벨이다. 즉, 제2 로직 신호(VLOG2)는 제5 기간(TD5) 직전에는 로우 레벨이고 제5 기간(TD5)에서 하이 레벨이므로, 제2 로직 신호(VLOG1)는 제5 기간(TD5)의 시작 점에서 로우 레벨에서 하이 레벨로 변경된다. 상기 도 8a 및 도 8b에서 설명한 바와 같이, 딜레이 회로(222)는 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우) 출력 신호의 지연을 발생시킨다. 제2 로직 신호(VLOG2)가 로우 레벨에서 하이 레벨로 변경되므로, 제2 딜레이 회로(222_b)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제2 스위칭 구동 신호(VSW2)가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되므로, 제2 스위치(SW2)의 턴오프가 지연된다. 제5 기간(TD5)에서, 제1 스위칭 구동 신호(VSW1)는 지연 시간 없이 바로 하이 전압에서 로우 전압으로 변경되므로, 제1 스위치(SW1)는 바로 턴온된다. 즉, 제5 기간(TD5)에서 제1 및 제2 스위치(SW1, SW2)가 모두 턴온 상태인 중첩 온 기간이 발생한다. 이에 따라, 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)이 동시 전원 단자(T_VCC)로 인가되며, 전원 단자 전압(VOUT)은 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)의 사이 전압으로 설정된다. 한편, 제5 기간(TD5)에서, 소정의 지연 시간(Δt) 후에는 제2 스위치(SW2)는 턴오프되고 제1 스위치(SW1)는 턴온을 유지하므로, 전원 단자 전압(VOUT)은 제1 전원 전압(VCC1)이 된다.
제6 기간(TD6)에서, 제1 로직 신호(VLOG1)는 하이 레벨이고 제2 로직 신호(VLOG2)도 하이 레벨이다. 즉, 제5 기간(TD5)과 제6 기간(TD6)을 함께 고려하면, 제1 로직 신호(VLOG1)가 로우 레벨에서 하이 레벨로 변경된다. 상기 도 8a 및 도 8b에서 설명한 바와 같이, 딜레이 회로(222)는 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우) 출력 신호의 지연을 발생시킨다. 제1 로직 신호(VLOG1)가 로우 레벨에서 하이 레벨로 변경되므로, 제1 딜레이 회로(222_a)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제1 스위칭 구동 신호(VSW1)가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되므로, 제1 스위치(SW1)의 턴오프가 지연된다. 제1 스위치(SW1)의 턴오프 지연에 의해, 전원 단자 전압(VOUT)은 소정의 지연 시간(Δt) 동안 제1 전원 전압(VCC1)으로 유지된다.
이와 같이, 실시예에 따른 전원 스위치 회로(200)는 제1 전원 전압(VCC1)에서 제2 전원 전압(VCC2)로 변경하여 전원 단자(T_VCC)로 공급하는 경우 소정의 시간 동안 제1 및 제2 전원 전압(VCC1, VCC2)을 동시에 전원 단자로 공급할 수 있다. 즉, 제1 스위치(SW1)가 턴오프로 변경되고 제2 스위치(SW2)가 턴온으로 변경되는 경우(예를 들면, 도 9의 제3 기간(TD3)), 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 온되는 중첩 온 기간이 설정될 수 있다. 그리고 실시예에 따른 전원 스위치 회로(200)는 제2 전원 전압(VCC2)에서 제1 전원 전압(VCC1)로 변경하여 전원 단자(T_VCC)로 공급하는 경우에도 소정의 시간 동안 제1 및 제2 전원 전압(VCC1, VCC2)을 동시에 전원 단자로 공급할 수 있다. 즉, 제1 스위치가 턴온으 변경되고 제2 스위치가 턴오프로 변경되는 경우(예를 들면, 도 9의 제5 기간(TD5)), 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 온되는 중첩 온 기간이 설정될 수 있다. 이러한 실시예에 따르면, 제1 스위치(SW1)와 제2 스위치(SW2)간에 스위칭이 변경되는 경우, 전원 전압을 끊김 없이 연속적으로 공급함으로써, 전력 증폭기(300)의 오프를 방지할 수 있다.
도 10은 다른 실시예에 따른 전원 스위치 회로(200')를 나타내는 도면이다.
도 10에 나타낸 바와 같이, 다른 실시예에 따른 전원 스위치 회로(200')는 스위치 회로(210')와 스위치 제어부(220')를 포함할 수 있다.
다른 실시예에 따른 스위치 회로(210')는 제1 스위치(SW1')와 제2 스위치(SW2')를 포함할 수 있다. 제1 및 제2 스위치(SW1', SW2')는 각각 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터로 구성된다. 즉, 제1 스위치(SW1')는 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터를 포함하며, 제2 스위치(SW2')도 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터를 포함한다. 제1 스위치(SW1')에서, n타입 트랜지스터의 드레인과 p타입 트랜지스터의 소스는 서로 연결되어 제1 전원 전압(VCC1)에 연결된다. 그리고 제1 스위치(SW1)에서, n타입 트랜지스터의 소스와 p타입 트랜지스터의 드레인은 서로 연결되어 전원 단자(T_VCC)에 연결된다. 제2 스위치(SW2')에서, n타입 트랜지스터의 드레인과 p타입 트랜지스터의 소스는 서로 연결되어 제2 전원 전압(VCC2)에 연결된다. 그리고 제2 스위치(SW2)에서, n타입 트랜지스터의 소스와 p타입 트랜지스터의 드레인은 서로 연결되어 전원 단자(T_VCC)에 연결된다.
상기에서 설명한 바와 같이, 제1 및 제2 전원 전압(VCC1, VCC2)은 APT 모드를 지원하기 위해 전력 증폭기(300)의 입력 RF 신호 포락선(envelope)에 따라 변동될 수 있다. 이에 따라, 제1 및 제2 전원 전압(VCC1, VCC2)은 넓은 전압 범위를 가질 수 있다. 넓은 전압 범위를 가지는 전원 전압에서도 스위치 턴온 저항을 낮게 유지하는 것이 필요한데, 이를 위해 도 10에서는 제1 및 제2 스위치(SW1', SW2')는 병렬 구조로 연결되는 n타입 트랜지터와 p타입 트랜지스터로 구성된다.
도 11은 전원 전압(VCC)에 따른 트랜지스터의 턴온 저항(RON)을 나타내는 그래프이다.
도 11에서, 1110은 전원 전압(VCC)에 따른 p타입 트랜지스터(예를 들면, PMOS)의 턴온 저항을 나타내며, 1120은 전원 전압(VCC)에 따른 n타입 트랜지스터(예를 들면, NMOS)의 턴온 저항을 나타낸다. 1110을 참조하면, p타입 트랜지스터의 턴온 저항은 전원 전압(VCC)이 낮아짐에 따라 증가한다. 즉, 도 5에서와 같이 p 입 트랜지스터로만 스위치를 구성할 경우, 낮은 전원 전압(VCC)에서 턴온 저항이 클 수 있다. 이로 인해, 스위치에 전압 강하가 높게 나타나며, 소비 전력이 높아지게 된다. 한편, 1120을 참조하면, n타입 트랜지스터의 턴온 저항은 전원 전압(VCC)이 높아짐에 따라 증가한다. 즉, n타입 트랜지스터로만 스위치를 구성할 경우, 높은 전원 전압(VCC)에서 턴온 저항이 클 수 있다.
넓은 전원 전압에서도 낮은 턴온 저항을 유지하기 위해, 도 10과 같이 제1 및 제2 스위치(SW1', SW2')를 병렬 구조로 연결되는 n타입 트랜지터와 p타입 트랜지스터로 구성할 수 있다. 도 11에서, 1130은 스위치가 서로 병렬로 연결되는 n타입 트랜지스터와 p타입 트랜지스터로 구성된 경우, 전원 전압(VCC)에 따른 턴온 저항을 나타낸다. 1130을 참조하면, 넓은 전원 전압(입력 전압)에도 턴온 저항이 낮게 유지될 수 있다. 여기서, 스위치(SW1', SW2')가 p타입 트랜지스터와 n타입 트랜지스터로 구성된 경우, 전원 전압(입력 전압)이 낮을 때는 n 타입 트랜지스터가 주로 동작하고 전원 전압이 높을 때는 p 타입 트랜지스터가 주로 동작할 수 있다.
도 10에 나타낸 바와 같이, 다른 실시예에 따른 스위치 제어부(220')는 로직 회로(221), 딜레이 회로(222), 버퍼 회로(223), 제1 인버터(224a), 제2 인버터(224b)를 포함할 수 있다. 다른 실시예에 따른 스위치 제어부(220')는 제1 및 제2 인버터(224a, 224b)가 추가된 것을 제외한 도 5의 스위치 제어부(220)와 동일한 바 중복되는 설명은 생략한다.
제1 인버터(224a)는 제1 스위칭 구동 신호(VSW1)를 입력 받아 반전된 스위칭 구동 신호(
Figure pat00001
)를 출력한다. 제1 스위치 구동 신호(VSW1)는 제1 스위치(SW1')의 p타입 트랜지스터 제어 단자에 입력되고, 반전된 스위칭 구동 신호(
Figure pat00002
)는 제1 스위치(SW1')의 n타입 트랜지스터 제어 단자에 입력된다. 이에 따라, 제1 스위치(SW1')에서, p타입 트랜지스터와 n타입 트랜지스터는 동시에 턴온되고 동시에 턴오프된다.
제2 인버터(224b)는 제2 스위칭 구동 신호(VSW2)를 입력 받아 반전된 스위칭 구동 신호(
Figure pat00003
)를 출력한다. 제2 스위치 구동 신호(VSW2)는 제2 스위치(SW2')의 p타입 트랜지스터 제어 단자에 입력되고, 반전된 스위칭 구동 신호(
Figure pat00004
)는 제2 스위치(SW2')의 n타입 트랜지스터 제어 단자에 입력된다. 이에 따라, 제2 스위치(SW2')에서, p타입 트랜지스터와 n타입 트랜지스터는 동시에 턴온되고 동시에 턴오프된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1000: 송신기 시스템
100a: 제1 전원 회로
100b: 제2 전원 회로
200: 전원 스위치 회로
300: 전력 증폭기
210: 스위치 회로
220: 스위치 제어부
221: 로직 회로
222: 딜레이 회로
223: 버퍼 회로

Claims (16)

  1. 제1 전원 전압을 전력 증폭기의 전원 단자로 공급하는 것을 스위칭하는 제1 스위치, 그리고 제2 전원 전압을 상기 전원 단자로 공급하는 것을 스위칭하는 제2 스위치를 포함하는 스위치 회로, 그리고
    상기 제1 스위치를 턴오프하고 상기 제2 스위치를 턴온하는 경우, 제1 기간 동안 상기 제1 및 제2 스위치가 동시에 온 상태로 설정되도록, 상기 스위치 회로를 제어하는 스위치 제어부를 포함하는 전원 스위치 회로.
  2. 제1항에 있어서,
    상기 스위치 제어부는, 상기 제1 기간 동안 상기 제1 스위치의 턴오프를 지연하여, 상기 제1 스위치의 턴온을 유지하는 전원 스위치 회로.
  3. 제1항에 있어서,
    상기 제1 기간 동안, 상기 제1 전원 전압과 상기 제2 전원 전압이 동시에 상기 전원 단자로 공급되는 전원 스위치 회로.
  4. 제1항에 있어서,
    상기 제1 기간 후에는, 상기 제1 스위치는 오프 상태로 설정되고 상기 제2 스위치는 온 상태로 설정되며, 상기 제2 전원 전압이 상기 전원 단자로 공급되는 전원 스위치 회로.
  5. 제1항에 있어서,
    상기 스위치 제어부는, 상기 제1 스위치를 제어하는 제1 로직 신호와 상기 제2 스위치를 제어하는 제2 로직 신호를 지연하는 딜레이 회로를 포함하는 전원 스위치 회로.
  6. 제5항에 있어서,
    상기 딜레이 회로는,
    상기 제1 로직 신호를 지연하는 제1 딜레이 소자, 그리고 상기 제1 로직 신호와 상기 제1 딜레이 소자에 의해 지연된 신호를 입력 받는 제1 NAND 게이트를 포함하는 제1 딜레이 회로, 그리고
    상기 제2 로직 신호를 지연하는 제2 딜레이 소자, 그리고 상기 제2 로직 신호와 상기 제2 딜레이 소자에 의해 지연된 신호를 입력 받는 제2 NAND 게이트를 포함하는 제2 딜레이 회로를 포함하는 전원 스위치 회로.
  7. 제6항에 있어서,
    상기 제1 및 제2 딜레이 소자는 각각 저항과 커패시터를 포함하며,
    상기 제1 및 제2 로직 신호는 상기 저항과 상기 커패시터에 의해 결정되는 시정수 값에 대응하여 지연되는 전원 스위치 회로.
  8. 제5항에 있어서,
    상기 스위치 제어부는,
    상기 제1 및 제2 로직 신호를 생성하는 로직 회로, 그리고
    상기 딜레이 회로의 출력 신호를 이용하여 상기 제1 및 제2 스위치를 구동하기 위한 구동 제어 신호를 변환하는 버퍼 회로를 더 포함하는 전원 스위치 회로.
  9. 제8항에 있어서,
    상기 로직 회로는,
    상기 제1 스위치를 제어하기 위한 제1 비트와 상기 제2 스위치를 제어하기 위한 제2 비트를 입력 받는 제1 NAND 게이트,
    상기 제1 비트와 상기 제1 NAND 게이트의 출력을 입력 받으며, 상기 제1 로직 신호를 출력하는 제2 NAND 게이트, 그리고
    상기 제2 비트와 상기 제1 NAND 게이트의 출력을 입력 받으며, 상기 제2 로직 신호를 출력하는 제3 NAND 게이트를 포함하는 전원 스위치 회로.
  10. 제1항에 있어서,
    상기 제1 및 제2 스위치 각각은 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터를 포함하는 전원 스위치 회로.
  11. 제10항에 있어서,
    상기 p타입 트랜지스터와 상기 n타입 트랜지스터는 동시에 턴온되고 동시에 턴오프되는 전원 스위치 회로.
  12. 제1 전원 전압과 제2 전원 전압 중 적어도 하나를 선택하여 전력 증폭기의 전원 단자로 공급하는 전원 스위치 회로의 동작 방법으로서,
    제1 기간에서, 상기 제1 전원 전압을 스위칭하는 제1 스위치를 턴온하고 상기 제2 전원 전압을 스위칭하는 제2 스위치를 턴오프하여, 상기 제1 전원 전압을 상기 전원 단자로 공급하는 단계,
    제2 기간에서, 상기 제1 스위치의 턴온 상태를 유지하고 상기 제2 스위치를 턴온하여, 상기 제1 전원 전압과 상기 제2 전원 전압을 동시에 상기 전원 단자로 공급하는 단계, 그리고
    상기 제2 기간 후에, 상기 제1 스위치를 턴오프하고 상기 제2 스위치의 턴온 상태를 유지하여, 상기 제2 전원 전압을 상기 전원 단자로 공급하는 단계를 포함하는 동작 방법.
  13. 제12항에 있어서,
    상기 제2 기간에서, 상기 제1 스위치의 턴오프를 제어하는 로직 신호는 상기 제2 기간 동안 지연되는 동작 방법.
  14. 제13항에 있어서,
    RC 시정수를 생성하는 커패시터와 저항에 의해, 상기 로직 신호는 상기 제2 기간 동안 지연되는 동작 방법.
  15. 제12항에 있어서,
    상기 제2 기간에서, 상기 제1 전원 전압과 상기 제2 전원 전압 사이의 전압이 상기 전원 단자로 공급되는 동작 방법.
  16. 제12항에 있어서,
    상기 제1 및 제2 스위치 각각은 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터를 포함하는 동작 방법.
KR1020210104126A 2021-08-06 2021-08-06 전원 스위치 회로 및 그 동작 방법 KR20230022011A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210104126A KR20230022011A (ko) 2021-08-06 2021-08-06 전원 스위치 회로 및 그 동작 방법
US17/858,643 US20230038876A1 (en) 2021-08-06 2022-07-06 Power supply switch circuit and operating method thereof
CN202210927356.4A CN115706575A (zh) 2021-08-06 2022-08-03 电源开关电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210104126A KR20230022011A (ko) 2021-08-06 2021-08-06 전원 스위치 회로 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230022011A true KR20230022011A (ko) 2023-02-14

Family

ID=85153438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210104126A KR20230022011A (ko) 2021-08-06 2021-08-06 전원 스위치 회로 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20230038876A1 (ko)
KR (1) KR20230022011A (ko)
CN (1) CN115706575A (ko)

Also Published As

Publication number Publication date
CN115706575A (zh) 2023-02-17
US20230038876A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US9525415B2 (en) Radio frequency semiconductor switch
JP2003069353A (ja) 差動増幅回路および液晶表示装置駆動用半導体集積回路
KR100656333B1 (ko) 자동 스위칭 기능을 갖는 전력증폭기
US10361669B2 (en) Output circuit
US7961013B2 (en) Inverter circuit
KR100725677B1 (ko) 집적 반도체 회로의 입력-버퍼
KR20230022011A (ko) 전원 스위치 회로 및 그 동작 방법
KR20230008581A (ko) 전원 스위치 회로 및 그 동작 방법
US8324967B2 (en) System and method for controlling a power amplifier using a programmable ramp circuit
US10924109B2 (en) Front-end circuit
KR20230050662A (ko) 전원 스위치 회로
KR20230052060A (ko) 전원 스위치 회로 및 그 동작 방법
US20230011598A1 (en) Power supply switch circuit and operating method thereof
KR20230021376A (ko) 전원 스위치 회로 및 그 동작 방법
US11791820B2 (en) Output circuit, transmission circuit, and semiconductor integrated circuit
JP2014239300A (ja) バススイッチ回路
US10382041B2 (en) Buffer circuit
US10797703B2 (en) Driving apparatus
KR20230103356A (ko) Rf 스위치 회로 및 그 동작 방법
JP5781996B2 (ja) 電流切り替え型回路
US8115522B2 (en) Flip-flop circuit and prescaler circuit including the same
JP5119814B2 (ja) 半導体集積回路及び半導体集積回路組立体
JP2010050769A (ja) 半導体スイッチ回路
JPH10270991A (ja) ロウサイド出力バッファ回路、出力バッファ回路、及びこれらを用いた電荷転送システム
JP2002043923A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination