JPH10270991A - ロウサイド出力バッファ回路、出力バッファ回路、及びこれらを用いた電荷転送システム - Google Patents

Abstract

(57)【要約】 【課題】 ロウサイド出力バッファ回路のハイからロウ
への切り替えを迅速に行う。 【解決手段】 ロウサイド出力バッファ回路ＬＤ１にダ
ーリントン接続された２つのバイポーラトランジスタＱ
１、Ｑ２を出力段として設ける。このバイポーラトラン
ジスタＱ１のベースには、出力電圧Ｖｏｕｔがロウの場
合に、このロウレベルを維持するために必要な電流Ｉｂ
２を第１のベース電流供給回路ＢＳ１から供給する。ま
た、バイポーラトランジスタＱ２のベースには、出力電
圧がハイからロウに切り替わる出力過渡遷移中にのみ強
制的に、電流Ｉｂ３を第２のベース電流供給回路から供
給する。これにより、ハイからロウに切り替わる出力過
渡遷移中に出力電圧Ｖｏｕｔの電圧が低下してきた場合
にも、バイポーラトランジスタＱ２のオン状態を維持す
ることができるので、ロウサイド出力バッファ回路に接
続された高負荷容量Ｃｅｘを迅速にハイからロウに切り
替えることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ロウサイド出力バ
ッファ回路に関し、特に、ＣＣＤイメージセンサ等の高
負荷容量を出力端子に接続しても、その出力端における
出力電圧を迅速にハイからロウに切り替え可能なロウサ
イド出力バッファ回路に関する。

【０００２】

【従来の技術】このようなロウサイド出力バッファ回路
の一例として、図８に示すようなＢｉＣＭＯＳ型の回路
がある。この図８に示すロウサイド出力バッファ回路Ｌ
Ｄｐａは、入力端子ＩＮへの入力信号Φをロウからハイ
へ切り替えて、出力端子ＯＵＴからの出力電圧Ｖｏｕｔ
をハイからロウに切り替えるに当り、出力端子ＯＵＴに
高負荷容量Ｃｅｘが接続されていても、ダーリントン接
続されたバイポーラトランジスタＱ１に大きなベース電
流を供給して、出力電圧Ｖｏｕｔを高速にハイからロウ
に切り替えようとするものである。

【０００３】この図８に示すロウサイド出力バッファ回
路において、出力電圧Ｖｏｕｔが上述のようにハイから
ロウに切り替わる過程を過渡的に且つ詳細に説明すると
次の通りである。まず、図中左側の入力端子ＩＮからの
入力信号Φがロウからハイとなり、反転入力端子バーＩ
Ｎからの入力信号バーΦがハイからロウとなるとする。
すると、ｎＭＯＳトランジスタＮＭ１がオン状態とな
り、ｎＭＯＳトランジスタＮＭ２がオフ状態となる。こ
れにより、図中左側の電源端子ＶＣＣ１から出力端子Ｏ
ＵＴ及びｎＭＯＳトランジスタＮＭ１を介してバイポー
ラトランジスタＱ２のベースに電流Ｉｂ３が供給され、
バイポーラトランジスタＱ２がオン状態となり、そのコ
レクタからエミッタへ電流Ｉｂ１が流れる。一方、上述
のように、入力信号Φがハイ、入力信号バーΦがロウで
あることから、ｎＭＯＳトランジスタＮＭ３がオン状態
となり、ｎＭＯＳトランジスタＮＭ４がオフ状態とな
る。これにより、ＶＣＣ２からｎＭＯＳトランジスタＮ
Ｍ３を介してバイポーラトランジスタＱ２のベースに電
流Ｉｂ２が供給される。これら３つの電流Ｉｂ１、Ｉｂ
２、Ｉｂ３を合わせた電流ＩＢをバイポーラトランジス
タＱ１のベースに供給することにより、バイポーラトラ
ンジスタＱ１の駆動が高速に行われ、このロウサイド出
力バッファ回路ＬＤｐａの出力電圧Ｖｏｕｔが速やかに
ハイからロウに切り替えられる。すなわち、高負荷容量
Ｃｅｘは速やかにハイからロウに切り替えられる。

【０００４】図２（ａ）は、このロウサイド出力バッフ
ァ回路の出力電圧Ｖｏｕｔの電圧対時間特性と、バイポ
ーラトランジスタＱ２のベースに供給される電流ＩＢの
電流対時間特性とを示す図である。この図２（ａ）から
わかるように、入力信号Φがロウからハイに切り替わっ
た時刻ｔ１後、出力電圧Ｖｏｕｔは急速に立ち下がって
いる。

【０００５】

【発明が解決しようとする課題】しかし、図８に示すロ
ウサイド出力バッファ回路ＬＤｐａでは、出力電圧Ｖｏ
ｕｔがハイからロウに切り替わる過程において、出力電
圧Ｖｏｕｔが２ＶＦに達したところで、ｎＭＯＳトラン
ジスタＮＭ１がオン状態からオフ状態となるため、急速
にそのドライバビリティーが失われる。すなわち、出力
端子ＯＵＴからの電流バイパスの効果は、出力電圧Ｖｏ
ｕｔの電圧が２ＶＦ以下となった場合には失われる。こ
のため、図２（ａ）からわかるように、時刻ｔ３を過ぎ
たあたりから急速に出力電圧Ｖｏｕｔの立ち下がりの傾
斜が緩やかになる。ここでＶＦは、バイポーラトランジ
スタＱ１、Ｑ２のそれぞれのベース・エミッタ間電圧を
示しており、つまり２ＶＦは、バイポーラトランジスタ
Ｑ１、Ｑ２のベース・エミッタ間電圧の和を示してい
る。

【０００６】より詳しくは、図８からわかるように、出
力電圧Ｖｏｕｔが２ＶＦ以下になった場合には、ｎＭＯ
ＳトランジスタＮＭ１のドレイン・ソース間電圧がなく
なって電流Ｉｂ３が遮断され、バイポーラトランジスタ
Ｑ２がオン状態からオフ状態になる。これにより、バイ
ポーラトランジスタＱ２のコレクタからエミッタへ流れ
る電流Ｉｂ１が遮断される。このため、バイポーラトラ
ンジスタＱ１のベースに供給される電流ＩＢは、電源Ｖ
ＣＣ２から供給される電流Ｉｂ２のみになる。この結
果、図２（ａ）からわかるように、バイポーラトランジ
スタＱ２のベースに供給される電流ＩＢが急激に減少
し、出力電圧Ｖｏｕｔの立ち下がりの傾斜が緩やかにな
ってしまう。

【０００７】そこで本発明は、前記課題に鑑みてなされ
たものであり、ロウサイド出力バッファ回路の出力端子
ＯＵＴに高負荷容量Ｃｅｘを接続した場合であっても、
その出力電圧Ｖｏｕｔを高速にハイからロウへに切り替
え可能な高い駆動能力を有するロウサイド出力バッファ
回路の提供を目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係るロウサイド出力バッファ回路は、入力
端子に加える出力切替信号としての入力信号の入力にと
もなって、出力端子からの出力電圧のハイとロウとを切
り替えるようにしたロウサイド出力バッファ回路であっ
て、前記入力信号の入力にともなって前記出力端子をグ
ランド端子側に導通させるプルダウン用トランジスタ
と、このプルダウン用トランジスタにダーリントン接続
された制御用トランジスタとを有する、出力段と、前記
入力信号が入力された際に、前記プルダウン用トランジ
スタのベースに定常的に第１のベース電流を与える第１
のベース電流供給回路と、前記出力端子における出力電
圧がハイからロウに切り替わる出力過渡遷移中のうち
の、前記出力電圧が所定の電圧よりも高い間のみ、前記
制御用トランジスタのベースに電流を供給して、この制
御用トランジスタのコレクタからエミッタへ流れる電流
を前記プルダウン用トランジスタのベースに第２のベー
ス電流としてさらに供給することにより、前記出力電圧
を迅速にハイからロウに切り替え可能とする第２のベー
ス電流供給回路と、を備えることを特徴とするものであ
る。

【０００９】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して詳細に説明する。

【００１０】図１は、本発明に係るオープンコレクタ型
のロウサイド出力バッファ回路（ロウサイドダーリント
ンドライバ）の回路図の一例を示す図である。つまり、
図１に示すロウサイド出力バッファ回路ＬＤ１は、入力
端子ＩＮへの入力信号Φをロウからハイへ切り替えた場
合に、出力端子ＯＵＴからの出力電圧Ｖｏｕｔを迅速に
ハイからロウに切り替えるために、出力過渡遷移中のう
ちの出力電圧Ｖｏｕｔが所定の電圧より高い間にのみ、
出力段ＯＳにおいてダーリントン接続された前段のバイ
ポーラトランジスタＱ２のベースに電源端子ＶＣＣ４か
ら強制的に電流Ｉｂ３を供給して、ダーリントン接続さ
れた後段のバイポーラトランジスタＱ１のベースに供給
する電流ＩＢを一時的に増加させるようにしたものであ
る。

【００１１】まず、図１に基づいて、このロウサイド出
力バッファ回路ＬＤ１の構成を概説する。この図１から
わかるように、このロウサイド出力バッファ回路ＬＤ１
の入力端子ＩＮ側と出力端子ＯＵＴ側との間には、第１
のベース電流供給回路ＢＳ１と第２のベース電流供給回
路ＢＳ２と出力段ＯＳとが設けられている。これらのう
ち、第１のベース電流供給回路ＢＳ１は、入力端子ＩＮ
からの入力信号Φがハイの場合に、出力段ＯＳのバイポ
ーラトランジスタＱ１のベースに電流Ｉｂ２を供給する
回路である。また、第２のベース電流供給回路ＢＳ２
は、出力電圧Ｖｏｕｔがハイからロウに切り替わる出力
過渡遷移中のうちの出力電圧Ｖｏｕｔが所定の電圧より
高い間にのみ、出力段ＯＳのバイポーラトランジスタＱ
２のベースに電源端子ＶＣＣ４から電流Ｉｂ３を供給す
る回路である。そして、このバイポーラトランジスタＱ
２のベースに供給される電流Ｉｂ３により、このコレク
タからエミッタへ電流Ｉｂ１が流れ、これらの電流Ｉｂ
１、Ｉｂ２、Ｉｂ３を合わせた電流ＩＢをバイポーラト
ランジスタＱ１のベースに供給することにより出力電圧
Ｖｏｕｔを迅速に立ち下げるのである。

【００１２】より詳しくは、図１からわかるように、図
中右上側の電源端子ＶＣＣ３とその下側のグランド端子
ＧＮＤ１との間には、外部抵抗Ｒｅｘと高負荷容量Ｃｅ
ｘとが接続されている。この高負荷容量Ｃｅｘは、この
ロウサイド出力バッファ回路ＬＤ１を用いて、速やかに
ハイからロウに切り替える高容量な負荷を例示的に示す
ものである。これら外部抵抗Ｒｅｘと高負荷容量Ｃｅｘ
との間の中点は、ロウサイド出力バッファ回路ＬＤ１の
出力端子ＯＵＴに接続されている。

【００１３】この出力端子ＯＵＴの図中左側には前述し
た出力段ＯＳが設けられている。この出力段ＯＳは、ダ
ーリントン接続されたＮＰＮ型のバイポーラトランジス
タＱ１、Ｑ２を備えている。すなわち、ＯＵＴ端子側と
グランド端子ＧＮＤ２側との間に、プルダウン用のバイ
ポーラトランジスタＱ１が接続されており、出力端子Ｏ
ＵＴ側とこのバイポーラトランジスタＱ１のベースとの
間に、このバイポーラトランジスタＱ１の制御用のバイ
ポーラトランジスタＱ２が接続されている。これらバイ
ポーラトランジスタＱ１、Ｑ２のベースとコレクタとの
間には、それぞれ、ショットキダイオードＳＤ１、ＳＤ
２が設けられている。これらショットキダイオードＳＤ
１、ＳＤ２は、バイポーラトランジスタＱ１、Ｑ２のコ
レクタ電圧が低下して飽和状態になるのを防止するため
に、設けられている。バイポーラトランジスタＱ２のコ
レクタ側のショットキダイオードＳＤ２の接続点と、前
述した出力端子ＯＵＴ側と、の間には、ショットキダイ
オードＳＤ３が設けられている。このショットキダイオ
ードＳＤ３は、出力端子ＯＵＴ側の電圧が下がってきた
場合に、後述する電源端子ＶＣＣ４からの電流Ｉｂ３が
ショットキダイオードＳＤ２を介して逆流するのを防止
するために、設けられている。これらバイポーラトラン
ジスタＱ１、Ｑ２とショットキダイオードＤＳ１、ＤＳ
２、ＳＤ３とによりロウサイド出力バッファ回路ＬＤ１
の出力段ＯＳが構成されている。

【００１４】この出力段ＯＳの図中左側には、前述した
第２のベース電流供給回路ＢＳ２が設けられている。こ
の第２のベース電流供給回路ＢＳ２においては、電源端
子ＶＣＣ５側のｐＭＯＳトランジスタＰＭ２、ｎＭＯＳ
トランジスタＮＭ６、ＮＭ７と、これに対する電源端子
ＶＣＣ４側のｐＭＯＳトランジスタＰＭ１、ｎＭＯＳト
ランジスタＮＭ５とで、カレントミラー回路を構成して
いる。すなわち、ｐＭＯＳトランジスタＰＭ２、ｎＭＯ
ＳトランジスタＮＭ６、ＮＭ７で、基準電流回路を構成
し、ｐＭＯＳトランジスタＰＭ１、ｎＭＯＳトランジス
タＮＭ５で、増幅電流回路を構成している。これらｎＭ
ＯＳトランジスタＮＭ５、ＮＭ７は後述する入力信号
Φ、反転入力信号バーΦにより相補動作するようになっ
ている。

【００１５】より詳しくは、電源端子ＶＣＣ４側とグラ
ンド端子ＧＮＤ２側との間には、ｐＭＯＳトランジスタ
ＰＭ１とｎＭＯＳトランジスタＮＭ５とが設けられてい
る。また、電源端子ＶＣＣ５側とグランド端子ＧＮＤ２
側との間には、ｐＭＯＳトランジスタＰＭ２とｎＭＯＳ
トランジスタＮＭ６とｎＭＯＳトランジスタＮＭ７とが
設けられている。前述のｐＭＯＳトランジスタＰＭ１の
ゲートとｐＭＯＳトランジスタＰＭ２のゲートとは、互
いに接続されている。また、これらのゲートとゲートの
中点は、ｐＭＯＳトランジスタＰＭ２のドレイン側と接
続されている。すなわち、ｐＭＯＳトランジスタＰＭ２
はいわゆるダイオード接続されており、これらｐＭＯＳ
トランジスタＰＭ２とｐＭＯＳトランジスタＰＭ１と
で、カレントミラー回路を構成している。

【００１６】ここでは、ｐＭＯＳトランジスタＰＭ１の
トランジスタサイズを、ｐＭＯＳトランジスタＰＭ２の
トランジスタサイズより、大きくしている。このため、
ｐＭＯＳトランジスタＰＭ１を流れる電流の方が、ｐＭ
ＯＳトランジスタＰＭ２を流れる電流よりも、大きくな
るようになっている。すなわち、電源端子ＶＣＣ４から
ｐＭＯＳトランジスタＰＭ１を介して流れる電流は、電
源端子ＶＣＣ５からｐＭＯＳトランジスタＰＭ２を介し
て流れる電流より、大きくなるようになっている。例え
ば、電源端子ＶＣＣ５からｐＭＯＳトランジスタＰＭ２
を介して流れる電流を１ｍＡとすると、電源端子ＶＣＣ
４からｐＭＯＳトランジスタＰＭ１を介して流れる電流
は１０ｍＡである。このため、ＶＣＣ５側の基準電流回
路に１ｍＡの電流が流れると、ＶＣＣ４側の増幅電流回
路にはこの１０倍の１０ｍＡの電流が流れるようになっ
ている。

【００１７】前述したｎＭＯＳトランジスタＮＭ６のゲ
ートは、出力端子ＯＵＴに接続されており、出力電圧Ｖ
ｏｕｔの電圧を検知することができるようになってい
る。つまり、このｎＭＯＳトランジスタＮＭ６は、出力
電圧ＶｏｕｔがｎＭＯＳトランジスタＮＭ６のスレショ
ルド電圧よりも高い場合にオンするようになっている。
前述したｐＭＯＳトランジスタＰＭ１とｎＭＯＳトラン
ジスタＮＭ５との中点は、バイポーラトランジスタＱ２
のベースに接続されている。また、ｎＭＯＳトランジス
タＮＭ５のゲートは、後述する反転入力端子バーＩＮに
接続されており、ｎＭＯＳトランジスタＮＭ７のゲート
は、後述する入力端子ＩＮに接続されている。

【００１８】第２のベース電流供給回路ＢＳ２の図中左
側には、前述した第１のベース電流供給回路ＢＳ１が設
けられている。この第１のベース電流供給回路ＢＳ１
は、電源端子ＶＣＣ６とグランド端子ＧＮＤ２側との間
に設けられた定電流回路Ｉ１、ｎＭＯＳトランジスタＮ
Ｍ８、ＮＭ９により、構成されている。これらｎＭＯＳ
トランジスタＮＭ８、ＮＭ９のうち、ｎＭＯＳトランジ
スタＮＭ８のゲートは入力端子ＩＮに接続されており、
ｎＭＯＳトランジスタＮＭ９のゲートは反転入力端子バ
ーＩＮに接続されている。これらの入力端子ＩＮと反転
入力端子バーＩＮは、このロウサイド出力バッファ回路
ＬＤ１に入力信号Φと、反転入力信号バーΦと、を入力
するための端子である。上述したように、入力端子ＩＮ
はｎＭＯＳトランジスタＮＭ７、ＮＭ８のゲートに接続
されている。また、反転入力端子バーＩＮは、ｎＭＯＳ
トランジスタＮＭ５、ＮＭ９のゲートに接続されてい
る。

【００１９】次に、図１に示すロウサイド出力バッファ
回路ＬＤ１の回路の動作を説明する。このロウサイド出
力バッファ回路ＬＤ１は、前述したように、入力端子Ｉ
Ｎからの入力信号Φをロウからハイに、反転入力端子バ
ーＩＮからの入力信号バーΦをハイからロウにした場合
に、出力端子ＯＵＴからの出力電圧Ｖｏｕｔをハイから
ロウに速やかに切り替える回路である。より詳しく説明
すると次のようになる。

【００２０】まず、入力端子ＩＮからの入力信号Φがロ
ウ、反転入力端子バーＩＮからの反転入力信号バーΦが
ハイの状態にあって、出力電圧Ｖｏｕｔがハイである場
合を説明する。

【００２１】上述のように、入力信号Φがロウであるの
で、ｎＭＯＳトランジスタＮＭ８はオフ状態となり、反
転入力信号バーΦがハイであるので、ｎＭＯＳトランジ
スタＮＭ９はオン状態となる。したがって、電源端子Ｖ
ＣＣ６からは、バイポーラトランジスタＱ１のベースに
電流は供給されない。また、入力信号Φがロウであるの
で、ｎＭＯＳトランジスタＮＭ７はオフ状態となり、ｎ
ＭＯＳトランジスタＮＭ６のドレインとソースの間には
電流は流れない。このため、ｐＭＯＳトランジスタＰＭ
１、ＰＭ２がオフ状態となる。そのうえ、反転入力信号
バーΦがハイであるので、ｎＭＯＳトランジスタＮＭ５
はオン状態となる。したがって、バイポーラトランジス
タＱ２のベースにも電源端子ＶＣＣ４からの電流は供給
されない。したがって、バイポーラトランジスタＱ１は
オフ状態となり、バイポーラトランジスタＱ１のコレク
タとエミッタの間の電流は流れない。このため、出力端
子ＯＵＴからの出力電圧Ｖｏｕｔは、ハイとなり、高負
荷容量Ｃｅｘに電荷が蓄積される。

【００２２】以上の説明は、入力端子ＩＮからの入力信
号Φがロウ、反転入力端子バーＩＮからの反転入力信号
バーΦがハイの場合であるが、次にこの状態から、入力
端子ＩＮからの入力信号Φがハイ、反転入力端子バーＩ
Ｎからの反転入力信号バーΦがロウに切り替わった場合
を説明する。

【００２３】上述のように、入力信号Φがハイであるの
で、ｎＭＯＳトランジスタＮＭ８がオン状態となり、反
転入力信号Φがロウであるので、ｎＭＯＳトランジスタ
ＮＭ９がオフ状態となる。したがって、バイポーラトラ
ンジスタＱ１のベースには、電源端子ＶＣＣ６からの電
流Ｉｂ２が供給される。また、入力信号Φがハイである
ので、ｎＭＯＳトランジスタＮＭ７がオン状態となる。
このとき、出力電圧Ｖｏｕｔはまだハイであるので、ｎ
ＭＯＳトランジスタＮＭ６もオン状態となる。このた
め、ｎＭＯＳトランジスタＮＭ６のドレインからソース
へ電流が流れ、これにつられて、ｐＭＯＳトランジスタ
ＰＭ２とｐＭＯＳトランジスタＰＭ１とがオン状態とな
る。さらに、入力信号バーΦがロウであるので、ｎＭＯ
ＳトランジスタＮＭ５はオフ状態となる。このため、バ
イポーラトランジスタＱ２のベースに、電源端子ＶＣＣ
４からの電流Ｉｂ３が供給される。この電流Ｉｂ３によ
り、バイポーラトランジスタＱ２がオン状態となり、こ
のバイポーラトランジスタＱ２のコレクタからエミッタ
へ電流Ｉｂ１が流れる。

【００２４】これらの電流Ｉｂ１、Ｉｂ２、Ｉｂ３を合
わせた電流ＩＢが、バイポーラトランジスタＱ１のベー
スに供給され、バイポーラトランジスタＱ１がオン状態
となる。これにより、バイポーラトランジスタＱ１のコ
レクタからエミッタへ電流Ｉｂ４が流れる。この電流Ｉ
ｂ４が流れることにより、出力端子ＯＵＴからの出力電
圧Ｖｏｕｔは、ハイからロウに切り替わる。

【００２５】次に、図２（ｂ）に基づいて、以上に説明
した出力電圧Ｖｏｕｔがハイからロウに切り替わる過程
を過渡的に説明する。この図２（ｂ）は、このロウサイ
ド出力バッファ回路ＬＤ１の出力電圧Ｖｏｕｔと、バイ
ポーラトランジスタＱ１のベースに供給される電流ＩＢ
と、の時間特性を示す図である。すなわち、この図２
（ｂ）は、出力電圧Ｖｏｕｔがハイからロウに切り替わ
る出力過渡遷移中の出力電圧Ｖｏｕｔと電流ＩＢの時間
特性を示す図である。この図２（ｂ）の左側縦軸は出力
電圧Ｖｏｕｔの電圧を示し、右側縦軸は電流ＩＢの電流
を示し、横軸は時間を示している。

【００２６】この図２（ｂ）に示す時刻ｔ１で入力信号
Φがロウからハイに切り替わり、反転入力信号バーΦが
ハイからロウに切り替わったとする。すると、図１に基
づいて上述したように、ｎＭＯＳトランジスタＮＭ８が
オン状態となることから、このｎＭＯＳトランジスタＮ
Ｍ８を介して、バイポーラトランジスタＱ１のベース
に、電源端子ＶＣＣ６から電流Ｉｂ２が第１のベース電
流として供給される。さらに、上述のようにｐＭＯＳト
ランジスタＰＭ１がオン状態となることから、このｐＭ
ＯＳトランジスタＰＭ１を介して、バイポーラトランジ
スタＱ２のベースに電源端子ＶＣＣ４から電流Ｉｂ３が
供給される。これにより、このバイポーラトランジスタ
Ｑ２を介して、バイポーラトランジスタＱ１のベース
に、出力端子ＯＵＴ側から電流Ｉｂ１が供給される。つ
まり、前述の第１のベース電流である電流Ｉｂ２に加え
て、電流Ｉｂ１と電流Ｉｂ３とを合わせた第２のベース
電流が、バイポーラトランジスタＱ１のベースに供給さ
れる。このため、図２（ｂ）からわかるように、バイポ
ーラトランジスタＱ１のベースに供給される電流ＩＢ、
すなわち電流Ｉｂ１、Ｉｂ２、Ｉｂ３の和は、急激に大
きくなり、時刻ｔ２でピークをむかえる。このため、バ
イポーラトランジスタＱ１のコレクタからエミッタへ流
れる電流Ｉｂ４が急激に多くなり、出力電圧Ｖｏｕｔは
急速に立ち下がる。

【００２７】しかし、この出力電圧Ｖｏｕｔが次第に低
下してくると、バイポーラトランジスタＱ２のコレクタ
からエミッタへ流れる電流Ｉｂ１も減少してくる。この
ため、バイポーラトランジスタＱ１に供給される電流Ｉ
Ｂも減少してくる。しかしながら、ｐＭＯＳトランジス
タＰＭ１がオンになってるので、電源端子ＶＣＣ４から
の電流Ｉｂ３はバイポーラトランジスタＱ２のベースに
供給され続ける。このため、従来のようにこのバイポー
ラトランジスタＱ２がオフ状態とならないので、バイポ
ーラトランジスタＱ１のベースに供給する電流ＩＢの減
少を緩やかにすることができる。これにより、バイポー
ラトランジスタＱ１のコレクタからエミッタへ流れる電
流Ｉｂ４が急激に減少するのを防止することができる。
このため、出力電圧Ｖｏｕｔを速やかに立ち下げること
ができる。

【００２８】その後、時刻ｔ４で出力電圧Ｖｏｕｔが、
ｎＭＯＳトランジスタＮＭ６のスレショルド電圧Ｖｔｈ
以下になり、このｎＭＯＳトランジスタＮＭ６がオフ状
態となる。これにともない、ｐＭＯＳトランジスタＰＭ
２とｐＭＯＳトランジスタＰＭ１がオフ状態となり、電
流Ｉｂ３が遮断される。この電流Ｉｂ３が遮断されるこ
とにより、バイポーラトランジスタＱ２がオフ状態とな
り、このバイポーラトランジスタＱ２のコレクタからエ
ミッタに流れる電流Ｉｂ１が遮断される。なお、このス
レショルド電圧Ｖｔｈは、ｎＭＯＳトランジスタの場
合、１Ｖ弱程度である。この時刻ｔ４後は、バイポーラ
トランジスタＱ１のベースに供給される電流ＩＢは、Ｉ
ｂ２のみとなり、出力電圧Ｖｏｕｔをさらに下まで立ち
下げる。すなわち、出力電圧Ｖｏｕｔが１Ｖ弱以下に低
下したときには、電源端子ＶＣＣ６から供給する電流Ｉ
ｂ２によって、バイポーラトランジスタＱ１のオン状態
を維持し、出力電圧Ｖｏｕｔをさらに立ち下げるのであ
る。

【００２９】上述のような過渡特性を有するので、図２
（ａ）と（ｂ）を比較するとわかるように、出力電圧Ｖ
ｏｕｔが十分低電圧となる所定の電圧、例えば、０．５
Ｖとなる時刻は、従来、時刻ｔ６であったのが、時間Ｔ
だけ短縮されて、時刻ｔ５となる。

【００３０】以上のように、本実施形態におけるロウサ
イド出力バッファ回路ＬＤ１によれば、その出力端子Ｏ
ＵＴに高負荷容量Ｃｅｘを接続した場合であっても、出
力電圧Ｖｏｕｔをハイからロウに速やかに切り替えるこ
とができる。すなわち、出力電圧Ｖｏｕｔがハイからロ
ウに切り替わる出力過渡遷移中において、出力電圧Ｖｏ
ｕｔがある程度低下してきた場合にも、第２のベース電
流供給回路ＢＳ２からバイポーラトランジスタＱ２のベ
ースに強制的に電流Ｉｂ３を供給する。このため、従来
においては、出力電圧Ｖｏｕｔが２ＶＦになるとバイポ
ーラトランジスタＱ２がオフ状態となったのに対し、本
実施形態においては、出力電圧Ｖｏｕｔが２ＶＦ以下に
なっても、バイポーラトランジスタＱ２を強制的にオン
状態にしておくことができる。したがって、ダーリント
ン接続されたバイポーラトランジスタＱ１、Ｑ２の駆動
能力を出力電圧Ｖｏｕｔが低電位になるまで保持するこ
とができ、出力電圧Ｖｏｕｔを速やかに立ち下げること
ができる。

【００３１】しかも、第２のベース電流供給回路ＢＳ２
からバイポーラトランジスタＱ２のベースに供給される
電流Ｉｂ３は、このロウサイド出力バッファ回路ＬＤ１
が、ハイからロウに切り替わる出力過渡遷移中のうちの
出力電圧ＶｏｕｔがｎＭＯＳトランジスタＮＭ６のスレ
ショルド電圧Ｖｔｈより高い間にだけ供給される。すな
わち、第２のベース電流供給回路ＢＳ２のｎＭＯＳトラ
ンジスタＮＭ６が出力電圧Ｖｏｕｔの電圧をセンスし
て、出力過渡遷移中のうちの出力電圧Ｖｏｕｔがスレシ
ョルド電圧Ｖｔｈより高い間にのみバイポーラトランジ
スタＱ２のベースに電流を供給する。つまり、出力過渡
遷移中であることをより正確に検知する。このため、こ
のロウサイド出力バッファ回路ＬＤ１の消費電流を抑え
ることができる。より詳しくは、出力過渡遷移中は、バ
イポーラトランジスタＱ１のベースに電流Ｉｂ１、Ｉｂ
２、Ｉｂ３の和からなる大電流を供給するが、定常時に
はその出力電圧Ｖｏｕｔを保持するのに必要な最小限の
電流Ｉｂ２だけを第１のベース電流供給回路ＢＳ１から
バイポーラトランジスタＱ１のベースに供給するように
した。このため、特にＶＣＣ６から定常的に供給する電
流Ｉｂ２を大きくして出力電圧Ｖｏｕｔを速やかに立ち
下げるロウサイド出力バッファ回路と比べて、いわゆる
スタンバイ電流を大幅に削減することができる。

【００３２】さらに、この第２のベース電流供給回路Ｂ
Ｓ２を基準電流回路と増幅電流回路からなるカレントミ
ラー回路で構成した。これにより、例えば、基準電流回
路側の電源端子ＶＣＣ５からは１ｍＡの電流を供給し、
増幅電流回路側の電源端子ＶＣＣ４からは１０ｍＡの電
流を供給することができる。このため、定常状態におけ
る消費電流を削減しつつも、出力過渡遷移中にはバイポ
ーラトランジスタＱ２のベースに大電流を供給すること
ができる。

【００３３】図３は第２実施形態に係るロウサイド出力
バッファ回路ＬＤ２の回路図の一例を示す図である。こ
の図３に示すロウサイド出力バッファ回路ＬＤ２におい
ては、ｐＭＯＳトランジスタＰＭ２とｎＭＯＳトランジ
スタＮＭ６との間に、定電流回路Ｉ２が設けられてお
り、この点で、図１に示すロウサイド出力バッファ回路
ＬＤ１と相違する。この図３に示すロウサイド出力バッ
ファ回路ＬＤ２は、第２のベース電流供給回路ＢＳ２に
おけるカレント・ミラー回路の基準電流回路に定電流回
路Ｉ２を設けることにより、図２（ｂ）に示す出力電圧
Ｖｏｕｔの立ち下がりの傾きを任意の値に設定可能とす
るものである。

【００３４】より詳しくは、図３からわかるように、ｎ
ＭＯＳトランジスタＮＭ６がオン状態となった場合に、
定電流回路Ｉ２により、このｎＭＯＳトランジスタＮＭ
６のドレインからソースに流れる電流を一定の値にする
ことができるので、ｐＭＯＳトランジスタＰＭ１のゲー
ト電圧を一定の値にすることができる。このｐＭＯＳト
ランジスタＰＭ１のゲート電圧を一定の値にすることに
より、ｐＭＯＳトランジスタＰＭ１のソースからドレイ
ンに流れる電流Ｉｂ３を一定の値にすることができる。
この電流Ｉｂ３を一定の値にすることができることによ
り、バイポーラトランジスタＱ２のコレクタからエミッ
タに流れる電流Ｉｂ１を制御することができ、これによ
り、バイポーラトランジスタＱ１のベースに供給される
電流ＩＢを制御することができる。この電流ＩＢを制御
することにより、このバイポーラトランジスタＱ１のコ
レクタからエミッタへ流れる電流Ｉｂ４を制御すること
ができる。この結果、出力端子ＯＵＴからの出力電圧Ｖ
ｏｕｔの立ち下がり時の傾き、すなわち、ｄｖ／ｄｔを
任意の所望する値に設定することができる。

【００３５】図４は第３実施形態を示す図であり、前述
した図３に示すロウサイド出力バッファ回路ＬＤ２に、
さらにハイサイドダーリントンドライバＨＤを備えて、
プッシュプル構成とした出力バッファ回路ＰＰの一例を
示す図である。この図４に示す出力バッファ回路ＰＰ
は、このハイサイドダーリントンドライバＨＤにより、
出力電圧Ｖｏｕｔの立ち下がりに要する時間と、立ち上
がりに要する時間とが等しくなるようにしたものであ
る。

【００３６】より詳しくは、図４からわかるように、ハ
イサイド出力バッファ回路ＨＤは、ダーリントン接続さ
れたバイポーラトランジスタＱ３、Ｑ４を備えている。
すなわち、電源端子ＶＣＣ７側と出力端子ＯＵＴ側との
間に、ｎｐｎ型のバイポーラトランジスタＱ３が設けら
れており、電源端子ＶＣＣ８側とこのバイポーラトラン
ジスタＱ３のベースとの間にｎｐｎ型のバイポーラトラ
ンジスタＱ４が設けられている。これらバイポーラトラ
ンジスタＱ３、Ｑ４には、第１及び第２実施形態と同様
に、ショットキダイオードＳＤ４、ＳＤ５が接続されて
いる。これらのバイポーラトランジスタＱ３、Ｑ４とシ
ョットキダイオードＳＤ４、ＳＤ５からハイサイド出力
バッファ回路ＨＤが構成されている。

【００３７】図４に示す出力バッファ回路ＰＰによれ
ば、ロウサイド出力バッファ回路ＬＤ２にハイサイド出
力バッファ回路ＨＤを組み合わせたので、出力電圧Ｖｏ
ｕｔの立ち下がりの時間特性と、立ち上がりの時間特性
を等しくすることができる。すなわち、出力電圧Ｖｏｕ
ｔの出力プルアップと出力プルダウンとのドライバビリ
ティを極力等しくすることができる。

【００３８】なお、本発明は上記実施形態に限定されず
種々に変形可能であり、図１に示すベース電流供給回路
ＢＳ１、ＢＳ２の回路構成も上記に限定される趣旨では
ない。例えば、第２のベース電流供給回路ＢＳ２をカレ
ントミラー回路で構成せずに、基準電流回路の電流をそ
のままバイポーラトランジスタＱ２のベースに供給する
ようにしてもよい。また、高負荷容量Ｃｅｘとしては、
例えば、リニアＣＣＤイメージセンサや、２次元のＣＣ
Ｄイメージセンサ等の電荷転送装置を接続して電荷転送
システムとして用いることができる。

【００３９】図５乃至図７は、上述のロウサイド出力バ
ッファ回路ＬＤ１を適用した電荷転送システムを示す図
である。すなわち、高負荷容量Ｃｅｘの一例としてリニ
アＣＣＤイメージセンサ１０を接続したものである。

【００４０】図５はこのリニアＣＣＤイメージセンサシ
ステムの全体構成を示す図であり、図６はリニアＣＣＤ
イメージセンサ１０の内部構造の断面図、図７はこのリ
ニアＣＣＤイメージセンサ１０の転送電極近傍を拡大し
て示す断面図である。

【００４１】特に図５からわかるように、図中左側から
クロック信号ＣＫがロウサイド出力バッファ回路ＬＤ１
（１）、ＬＤ１（２）にそれぞれ入力されている。これ
らロウサイド出力バッファ回路ＬＤ（１）、ＬＤ（２）
のうち、図中上側のロウサイド出力バッファ回路ＬＤ
（１）からの出力電圧Φ１は、リニアＣＣＤイメージセ
ンサ１０に接続されている。また、図中下側のロウサイ
ド出力バッファ回路ＬＤ１（２）からの出力電圧は、反
転されて、出力電圧Φ２として、リニアＣＣＤイメージ
センサ１０に接続されている。すなわち、出力電圧Φ１
と出力電圧Φ２とは、位相が１８０度ずれており、出力
電圧Φ１がハイのとき出力電圧Φ２はロウとなり、出力
電圧Φ１がロウのとき出力電圧Φ２はハイとなる。つま
り、出力電圧Φ１、Φ２で２相駆動パルスを構成する。

【００４２】特に図６からわかるように、出力電圧Φ１
は、リニアＣＣＤイメージセンサ１０の転送電極１２に
接続されており、出力電圧Φ２は、転送電極１４に接続
されている。つまり、出力電圧Φ１と出力電圧Φ２とは
交互に転送電極１２、１４に接続されている。これら転
送電極１２、１４に出力電圧Φ１、Φ２からなる２相駆
動パルスを印加することにより、リニアＣＣＤイメージ
センサ１０の電荷転送を行う。

【００４３】特に図７からわかるように、転送電極１
２、１４の近傍には、容量としてゲート容量Ｃａとオー
バーラップ寄生容量Ｃｂが存在する。すなわち、転送電
極１２、１４の下方にゲート容量Ｃａが存在し、転送電
極１２と転送電極１４の間にオーバーラップ寄生容量Ｃ
ｂが存在する。このため、リニアＣＣＤイメージセンサ
１０全体の全転送電極容量Ｃは、単位あたりの容量であ
るゲート容量Ｃａとオーバーラップ寄生容量Ｃｂとの和
に、画素数を掛け合わせたものになる。このため、全転
送電極容量Ｃは極めて大きくなり、高負荷容量となる。
この全転送電極容量Ｃは、一般的に、３００ＰＦから１
０００ＰＦ程度である。

【００４４】以上のように、本発明に係るロウサイド出
力バッファ回路ＬＤ１を電荷転送システムに用いること
により、高負荷容量であるリニアＣＣＤイメージセンサ
１０の転送電極１２、１４のハイとロウとを速やかに切
り替えることができる。

【００４５】なお、電荷転送システムにロウサイド出力
バッファ回路ＬＤ１を適用した場合を例にとって説明し
たが、上述した図３に示すロウサイド出力バッファ回路
ＬＤ２又は図４に示す出力バッファ回路ＰＰを適用する
こともできる。

【００４６】

【発明の効果】以上説明したように、本発明に係るロウ
サイド出力バッファ回路によれば、その出力端子に高負
荷容量を接続した場合であっても、出力電圧のハイから
ロウへの切り替えを極めて速やかに行うことができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るロウサイド出力バ
ッファ回路の回路の一例を示す図。

【図２】本発明の第１実施形態に係るロウサイド出力バ
ッファ回路の時間特性を、従来のロウサイド出力バッフ
ァ回路の時間特性と対比して示す図。

【図３】本発明の第２実施形態に係るロウサイド出力バ
ッファ回路の回路の一例を示す図。

【図４】本発明の第３実施形態に係るロウサイド出力バ
ッファ回路の回路の一例を示す図。

【図５】本発明を適用したリニアＣＣＤイメージセンサ
システムの全体構成図。

【図６】リニアＣＣＤイメージセンサの内部構造の断面
図。

【図７】リニアＣＣＤイメージセンサの転送電極近傍を
拡大して示す断面図。

【図８】従来のロウサイド出力バッファ回路の回路図。

【符号の説明】

Ｑ１、Ｑ２ バイポーラトランジスタ ＰＭ１、ＰＭ２ ｐＭＯＳトランジスタ ＮＭ５、ＮＭ６、ＮＭ７、ＮＭ８、ＮＭ９ ｎＭＯＳト
ランジスタ ＶＣＣ３ 電源端子 ＶＣＣ４、ＶＣＣ５、ＶＣＣ６ 電源端子（第１の電源
端子） ＧＮＤ１ グランド端子 ＧＮＤ２ グランド端子（第２の電源端子） ＯＵＴ 出力端子 ＢＳ１ 第１のベース電流供給回路 ＢＳ２ 第２のベース電流供給回路 ＯＳ 出力段 ＩＮ 入力端子 バーＩＮ 反転入力端子

Claims (13)

【特許請求の範囲】
1. 【請求項１】入力端子に加える出力切替信号としての入
   力信号の入力にともなって、出力端子からの出力電圧の
   ハイとロウとを切り替えるようにしたロウサイド出力バ
   ッファ回路であって、 前記入力信号の入力にともなって前記出力端子をグラン
   ド端子側に導通させるプルダウン用トランジスタと、こ
   のプルダウン用トランジスタにダーリントン接続された
   制御用トランジスタとを有する、出力段と、 前記入力信号が入力された際に、前記プルダウン用トラ
   ンジスタのベースに定常的に第１のベース電流を与える
   第１のベース電流供給回路と、 前記出力端子における出力電圧がハイからロウに切り替
   わる出力過渡遷移中のうちの前記出力電圧が所定の電圧
   よりも高い間にのみ、前記制御用トランジスタのベース
   に電流を供給して、この制御用トランジスタのコレクタ
   からエミッタへ流れる電流を前記プルダウン用トランジ
   スタのベースに第２のベース電流としてさらに供給する
   ことにより、前記出力電圧を迅速にハイからロウに切り
   替え可能とする第２のベース電流供給回路と、 を備えることを特徴とするロウサイド出力バッファ回
   路。
2. 【請求項２】前記第２のベース電流供給回路は、前記出
   力端子における出力電圧が所定の電圧よりも高いときに
   のみ、前記制御用トランジスタのベースに電流を供給す
   るものとして構成されていることを特徴とする請求項１
   に記載のロウサイド出力バッファ回路。
3. 【請求項３】前記第２のベース電流供給回路はカレント
   ミラー回路を有するものとして構成されており、このカ
   レントミラー回路によって前記制御用トランジスタのベ
   ースに供給される電流が任意の値に設定されることを特
   徴とする請求項１又は請求項２に記載のロウサイド出力
   バッファ回路。
4. 【請求項４】前記第２のベース電流供給回路は、ｎＭＯ
   Ｓトランジスタを有し、このｎＭＯＳトランジスタのゲ
   ートを前記出力端子に接続し、この出力端子の出力電圧
   が前記ｎＭＯＳトランジスタのスレショルド電圧よりも
   高いときのみ、前記制御用トランジスタのベースに電流
   を供給するようにしたことを特徴とする請求項１乃至請
   求項３に記載のロウサイド出力バッファ回路。
5. 【請求項５】第１の電源端子と、 第２の電源端子と、 入力信号として出力切替信号が入力される入力端子と、 前記入力信号によって出力電圧のハイとロウとが切り替
   えられる出力端子と、 前記出力端子と前記第２の電源端子との間に設けられた
   第１のバイポーラトランジスタと、 前記出力端子と前記第１のバイポーラトランジスタのベ
   ースとの間にダーリントン接続されて設けられた第２の
   バイポーラトランジスタと、 前記入力端子に前記出力端子における前記出力電圧をロ
   ウにすべき信号が入力された場合に、定常的に、前記第
   １の電源端子から前記第１のバイポーラトランジスタの
   ベースにこの第１のバイポーラトランジスタをオンする
   第１のベース電流を供給する第１のベース電流供給回路
   と、 前記出力端子における出力電圧がハイからロウに切り替
   わる出力過渡遷移中のうちの前記出力電圧が所定の電圧
   よりも高い間にのみ、前記第１の電源端子から前記第２
   のバイポーラトランジスタのベースに電流を供給し、こ
   の第２のバイポーラトランジスタのコレクタからエミッ
   タへ流れる電流をさらに第２のベース電流として前記第
   １のバイポーラトランジスタのベースに供給する第２の
   ベース電流供給回路と、 を備えたことを特徴とするロウサイド出力バッファ回
   路。
6. 【請求項６】前記第２のベース電流供給回路はｎＭＯＳ
   トランジスタを有し、このｎＭＯＳトランジスタのゲー
   トを前記出力端子に接続し、この出力端子の出力電圧が
   前記ｎＭＯＳトランジスタのスレショルド電圧よりも高
   いときにのみ、前記第２のバイポーラトランジスタのベ
   ースに電流を供給するようにしたことを特徴とする請求
   項５に記載のロウサイド出力バッファ回路。
7. 【請求項７】前記第２のベース電流供給回路は、基準電
   流回路と増幅電流回路とを有するカレントミラー回路を
   備えており、前記基準電流回路で出力電圧がハイからロ
   ウに切り替わる出力過渡遷移中のうちの前記出力電圧が
   所定の電圧よりも高い間であることを検知して、前記増
   幅電流回路の電流を前記第２のバイポーラトランジスタ
   のベースに供給するようにしたことを特徴とする請求項
   ５又は請求項６に記載のロウサイド出力バッファ回路。
8. 【請求項８】前記基準電流回路には、この基準電流回路
   に流れる電流を一定にする定電流回路が設けられている
   ことを特徴とする請求項７に記載のロウサイド出力バッ
   ファ回路。
9. 【請求項９】バイポーラトランジスタにより構成される
   出力段を有するロウサイド出力バッファ回路において、 出力端子における出力電圧がハイからロウに切り替わる
   出力過渡遷移中のうちの前記出力電圧が所定の電圧より
   も高い間にのみ、バイポーラトランジスタのベースに電
   源端子から強制的に電流を供給するようにした、 ことを特徴とするロウサイド出力バッファ回路。
10. 【請求項１０】２つのバイポーラトランジスタをダーリ
    ントン接続して構成される出力段を有するロウサイド出
    力バッファ回路において、 出力電圧をロウにすべき入力信号の入力時には、ダーリ
    ントン接続されたバイポーラトランジスタのうちの後段
    のバイポーラトランジスタのベースに定常的にベース電
    流を供給する第１のベース電流供給回路と、 出力端子における出力電圧がハイからロウに切り替わる
    出力過渡遷移中のうちの前記出力電圧が所定の電圧より
    も高い間にのみ、ダーリントン接続されたバイポーラト
    ランジスタのうちの前段のバイポーラトランジスタのベ
    ースに電源端子から強制的にベース電流を供給するよう
    にして、出力電圧を迅速にハイからロウに切り替え可能
    にした第２のベース電流供給回路と、 を備えることを特徴とするロウサイド出力バッファ回
    路。
11. 【請求項１１】前記請求項１乃至請求項１０に記載のい
    ずれかのロウサイド出力バッファ回路に、ハイサイド出
    力バッファ回路を加えてプッシュプル構成としたことを
    特徴とする出力バッファ回路。
12. 【請求項１２】駆動パルスの入力によって電荷を転送す
    る電荷転送装置と、 この電荷転送装置に対して前記駆動パルスを出力する請
    求項１乃至請求項１０に記載のいずれかのロウサイド出
    力バッファ回路と、 を備えることを特徴とする電荷転送システム。
13. 【請求項１３】駆動パルスの入力によって電荷を転送す
    る電荷転送装置と、 この電荷転送装置に対して前記駆動パルスを出力する請
    求項１１に記載の出力バッファ回路と、 を備えることを特徴とする電荷転送システム。