JPH0544843B2 - - Google Patents
Info
- Publication number
- JPH0544843B2 JPH0544843B2 JP59187242A JP18724284A JPH0544843B2 JP H0544843 B2 JPH0544843 B2 JP H0544843B2 JP 59187242 A JP59187242 A JP 59187242A JP 18724284 A JP18724284 A JP 18724284A JP H0544843 B2 JPH0544843 B2 JP H0544843B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- amplifier
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 24
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
発明の背景技術
アナログ増幅器は、定電圧信号源として負荷を
駆動できるように通常は極めて低い信号出力イン
ピーダンスを有している。１以上の増幅器が共通
の負荷を駆動するために使用されているところで
は、負荷分担という問題が発生する。このような
状況は、複数の信号源が共通のラインを駆動する
ために所定のシーケンスで動作されるというマル
チプレツクスシステムにおいて発生する。複数の
信号増幅器が共通ラインに接続されているところ
では、１つの制御の方法は１つ以外の増幅器の全
ての電流の流れをターンオフすることである。し
かし、これが行なわれた時でさえもいくつかの寄
生動作が依然として存在する。例えば、出力段に
おいて入力段は入力電位をクランプするように作
用する漂遊分流容量を有している。出力が変化す
るにつれてトランジスタのバイアスも変化する。
エミツターベースダイオードが1VBEより上に順
方向バイアスで駆動された時にトランジスタは導
通する。逆バイアス状態では、エミツター−ベー
スダイオードはかなり低いレベルでツエナー降伏
になる。これは典形的には従来の集積回路（IC）
トランジスタ用の約６ボルトを少し越える。この
ように、信号レベルは順方向の導通とオフの増幅
器全部のツエナー降伏との両方を避けるのに十分
に低くなければならない。このような限界は通常
は動作システムには許容できない。通常は、信号
チヤンネルのスイツチングが、共通ラインに所望
のドライバー増幅器を選択に接続するために使用
されている。しかし、これは各増幅器チヤンネル
について各１つで、高導電性スイツチングデバイ
スを必要とする。この種のスイツチングはモノポ
ーラ電界効果トランジスタについて共通に行なわ
れ、それらの領域は必要とする導電性を得るため
に極めて大きく形成されねばならない。増幅器自
体の内側の電流の流れを制御することがもつと望
ましい。
駆動できるように通常は極めて低い信号出力イン
ピーダンスを有している。１以上の増幅器が共通
の負荷を駆動するために使用されているところで
は、負荷分担という問題が発生する。このような
状況は、複数の信号源が共通のラインを駆動する
ために所定のシーケンスで動作されるというマル
チプレツクスシステムにおいて発生する。複数の
信号増幅器が共通ラインに接続されているところ
では、１つの制御の方法は１つ以外の増幅器の全
ての電流の流れをターンオフすることである。し
かし、これが行なわれた時でさえもいくつかの寄
生動作が依然として存在する。例えば、出力段に
おいて入力段は入力電位をクランプするように作
用する漂遊分流容量を有している。出力が変化す
るにつれてトランジスタのバイアスも変化する。
エミツターベースダイオードが1VBEより上に順
方向バイアスで駆動された時にトランジスタは導
通する。逆バイアス状態では、エミツター−ベー
スダイオードはかなり低いレベルでツエナー降伏
になる。これは典形的には従来の集積回路（IC）
トランジスタ用の約６ボルトを少し越える。この
ように、信号レベルは順方向の導通とオフの増幅
器全部のツエナー降伏との両方を避けるのに十分
に低くなければならない。このような限界は通常
は動作システムには許容できない。通常は、信号
チヤンネルのスイツチングが、共通ラインに所望
のドライバー増幅器を選択に接続するために使用
されている。しかし、これは各増幅器チヤンネル
について各１つで、高導電性スイツチングデバイ
スを必要とする。この種のスイツチングはモノポ
ーラ電界効果トランジスタについて共通に行なわ
れ、それらの領域は必要とする導電性を得るため
に極めて大きく形成されねばならない。増幅器自
体の内側の電流の流れを制御することがもつと望
ましい。
本発明の要約
本発明の目的は、出力段のトランジスタが出力
電圧スイングの結果として順方向導通あるいはツ
エナー降伏領域に駆動されることを防止するよう
に作用する制御手段を有する線形増幅器を提供す
ることである。
電圧スイングの結果として順方向導通あるいはツ
エナー降伏領域に駆動されることを防止するよう
に作用する制御手段を有する線形増幅器を提供す
ることである。
本発明の別の目的は、漂遊容量が出力電圧の関
数として放電あるいは充電されかつ出力トランジ
スタがオフにとどまるように、出力段がターンオ
フされた時にターンオンされる高速単位利得バツ
フア増幅器を有する線形増幅器内の出力トランジ
スタを提供することである。
数として放電あるいは充電されかつ出力トランジ
スタがオフにとどまるように、出力段がターンオ
フされた時にターンオンされる高速単位利得バツ
フア増幅器を有する線形増幅器内の出力トランジ
スタを提供することである。
これら及び他の目的は、以下のように構成され
た線形増幅器において得られる。電力出力段はそ
のバイアス電流をゼロに減少することによりター
ンオフされる。同時に、単位利得高速バツフア
は、入力容量が出力電圧に基づいて迅速に充電あ
るいは放電されるようにその段の周囲に接続され
ている。これは出力電圧のスイングが出力トラン
ジスタを順方向導通あるいは逆ツエナー降伏のど
ちらかに駆動することを防止する。このように、
これらは出力電圧信号レベルに無関係にオフにと
どまる。
た線形増幅器において得られる。電力出力段はそ
のバイアス電流をゼロに減少することによりター
ンオフされる。同時に、単位利得高速バツフア
は、入力容量が出力電圧に基づいて迅速に充電あ
るいは放電されるようにその段の周囲に接続され
ている。これは出力電圧のスイングが出力トラン
ジスタを順方向導通あるいは逆ツエナー降伏のど
ちらかに駆動することを防止する。このように、
これらは出力電圧信号レベルに無関係にオフにと
どまる。
本発明の説明
第１図は本発明の回路のブロツク図であり、代
表的な線形増幅器を表わしている。入力端子１０
は駆動利得段１１に接続され、ここで増幅器の電
流あるいは電圧利得の実質的な部分が実現され
る。通常の使用にあつては、利得段１１は、端子
１３に所望の電力出力を与える出力段１２を駆動
する。出力段１２はその入力端における避け難い
漂遊分流容量１４を必然的に伴なう。スイツチ１
５は増幅器をターンオフするように出力段１２へ
の駆動電流を遮断するために制御１６により動作
される。このスイツチ１５と相補的に制御１６に
より駆動されるスイツチ１７は、単位利得バツフ
ア１８の出力端を出力段１２の入力端に接続す
る。
表的な線形増幅器を表わしている。入力端子１０
は駆動利得段１１に接続され、ここで増幅器の電
流あるいは電圧利得の実質的な部分が実現され
る。通常の使用にあつては、利得段１１は、端子
１３に所望の電力出力を与える出力段１２を駆動
する。出力段１２はその入力端における避け難い
漂遊分流容量１４を必然的に伴なう。スイツチ１
５は増幅器をターンオフするように出力段１２へ
の駆動電流を遮断するために制御１６により動作
される。このスイツチ１５と相補的に制御１６に
より駆動されるスイツチ１７は、単位利得バツフ
ア１８の出力端を出力段１２の入力端に接続す
る。
利得段１１が直接に出力段１２を駆動しかつ単
位利得バツフア１８が省略されているという従来
技術においては、スイツチ１５が回路をターンオ
フするために開成されている時は、容量１４が出
力段１２の入力端の電位をクランプするようにま
だ存在している。複数の増幅器が端子１３に接続
されている時には、信号が端子１３に存在し、そ
の電位が変化する。このように、出力トランジス
タのどれかが変動電位の影響を受ける。出力段が
エミツタホロワトランジスタを有している場合に
あつては、出力端子はエミツタを変化させ、容量
がベースをクランプし、そのためエミツターベー
ス電圧が変化する。エミツタベースダイオードが
順バイアス方向に1VBEに向けて駆動された場合
には、トランジスタはオフになるべきであると考
えられる場合でも導通になる。ダイオードが逆方
向に駆動された場合には、これはかなり低い電圧
で導通が発生するツエナー領域へ駆動される。こ
のようにターンオフの場合でさえも、出力トラン
ジスタは他の並列接続の増幅器の１つからの信号
で導通に駆動できる。
位利得バツフア１８が省略されているという従来
技術においては、スイツチ１５が回路をターンオ
フするために開成されている時は、容量１４が出
力段１２の入力端の電位をクランプするようにま
だ存在している。複数の増幅器が端子１３に接続
されている時には、信号が端子１３に存在し、そ
の電位が変化する。このように、出力トランジス
タのどれかが変動電位の影響を受ける。出力段が
エミツタホロワトランジスタを有している場合に
あつては、出力端子はエミツタを変化させ、容量
がベースをクランプし、そのためエミツターベー
ス電圧が変化する。エミツタベースダイオードが
順バイアス方向に1VBEに向けて駆動された場合
には、トランジスタはオフになるべきであると考
えられる場合でも導通になる。ダイオードが逆方
向に駆動された場合には、これはかなり低い電圧
で導通が発生するツエナー領域へ駆動される。こ
のようにターンオフの場合でさえも、出力トラン
ジスタは他の並列接続の増幅器の１つからの信号
で導通に駆動できる。
単位利得バツフア１８が存在しておりスイツチ
１７が閉じている場合には、コンデンサ１４が端
子１３の電位によつて放電及び充電される。単位
利得バツフア１８の速度が十分に大きくされてい
る場合には、コンデンサ１４は十分に速く充電及
び放電でき、そのため出力段１２のトランジスタ
は決して目に見えるほどに導通しない。言い換え
れば、増幅器１８は高速単位利得バツフアとして
特徴づけられる。
１７が閉じている場合には、コンデンサ１４が端
子１３の電位によつて放電及び充電される。単位
利得バツフア１８の速度が十分に大きくされてい
る場合には、コンデンサ１４は十分に速く充電及
び放電でき、そのため出力段１２のトランジスタ
は決して目に見えるほどに導通しない。言い換え
れば、増幅器１８は高速単位利得バツフアとして
特徴づけられる。
このような機能は第２図に示されたように通常
のIC内においては定電流負荷に作用しているエ
ミツタホロワとして接続されたトランジスタによ
つて実現できる。負荷２１はバツフアにスイツチ
機能を与えるために端子２３に接続された制御回
路によつて動作できる。端子２３における制御入
力が電流シンク２１をオフした時に、第１図のス
イツチ１７が開成される。実際には、トランジス
タ２０のベース電流は端子２２を介して供給され
ねばならないので、このバツフアはあたかもバツ
フアの入力端及び出力端の両方にスイツチが存在
しているように機能する。第３図は第２図の相補
型の回路を示している。PNPトランジスタ２５
は好適には縦型の構成のものであり、エミツタ負
荷として電流源２６を用いている。ベース入力端
子２７は信号入力を与えまたDCベース電流バイ
アスを流す。制御端子２８は電流源２６を動作
し、これらの要素がバツフアスイツチ作用を与え
る。
のIC内においては定電流負荷に作用しているエ
ミツタホロワとして接続されたトランジスタによ
つて実現できる。負荷２１はバツフアにスイツチ
機能を与えるために端子２３に接続された制御回
路によつて動作できる。端子２３における制御入
力が電流シンク２１をオフした時に、第１図のス
イツチ１７が開成される。実際には、トランジス
タ２０のベース電流は端子２２を介して供給され
ねばならないので、このバツフアはあたかもバツ
フアの入力端及び出力端の両方にスイツチが存在
しているように機能する。第３図は第２図の相補
型の回路を示している。PNPトランジスタ２５
は好適には縦型の構成のものであり、エミツタ負
荷として電流源２６を用いている。ベース入力端
子２７は信号入力を与えまたDCベース電流バイ
アスを流す。制御端子２８は電流源２６を動作
し、これらの要素がバツフアスイツチ作用を与え
る。
第２図及び第３図の両方の回路において、電圧
利得は１に極めて近い。DCレベルによつて、第
２図は−VBEの入力−出力オフセツトを発生し、
一方第３図＋VBEオフセツトを発生する。両方の
回路が、エミツタホロワの特性である高スルーレ
ートをもつている。
利得は１に極めて近い。DCレベルによつて、第
２図は−VBEの入力−出力オフセツトを発生し、
一方第３図＋VBEオフセツトを発生する。両方の
回路が、エミツタホロワの特性である高スルーレ
ートをもつている。
第４図は本発明を用いた回路の回路図である。
この回路は通常のPN接合分離モノリシツクIC形
式に意図されており、＋tο端子３０及び−tο接地
端子３１に接続されたVCC電源により動作され
る。NPNトランジスタ３２及びPNPトランジス
タ３３は出力段１２を形成するために相補出力対
を形成している。１対の出力トランジスタが含ま
れているので、少なくとも１対の単位利得バツフ
アが以降に説明するように本発明を実現するため
に必要とされる。NPNトランジスタ３４及びダ
イオード３５（これは典形的にはダイオード接続
PNPトランジスタ）はトランジスタ３２のベー
スからトランジスタ３３をバイアス駆動し、その
結果この出力対は所望なようにＢ級あるいはAB
級で動作する。入力トランジスタ３６は、入力端
子１０により出力段１２を駆動するために接続さ
れた大きい電流利得を有するエミツタホロワドラ
イバとして接続されている。
この回路は通常のPN接合分離モノリシツクIC形
式に意図されており、＋tο端子３０及び−tο接地
端子３１に接続されたVCC電源により動作され
る。NPNトランジスタ３２及びPNPトランジス
タ３３は出力段１２を形成するために相補出力対
を形成している。１対の出力トランジスタが含ま
れているので、少なくとも１対の単位利得バツフ
アが以降に説明するように本発明を実現するため
に必要とされる。NPNトランジスタ３４及びダ
イオード３５（これは典形的にはダイオード接続
PNPトランジスタ）はトランジスタ３２のベー
スからトランジスタ３３をバイアス駆動し、その
結果この出力対は所望なようにＢ級あるいはAB
級で動作する。入力トランジスタ３６は、入力端
子１０により出力段１２を駆動するために接続さ
れた大きい電流利得を有するエミツタホロワドラ
イバとして接続されている。
電流シンク３７及び３８は回路動作条件を設定
し、通常はオンにある。制御回路１６はライン４
０を介してシンク３８へ所望のターンオン電圧を
与える。この条件で、ライン４１及び４２はそれ
ぞれ定電流デバイス４４及び４５をオフにバイア
スする。次にこれがそれぞれトランジスタ４７及
び４６をオフにする。この状態で、この回路は通
常は信号増幅器として動作する。
し、通常はオンにある。制御回路１６はライン４
０を介してシンク３８へ所望のターンオン電圧を
与える。この条件で、ライン４１及び４２はそれ
ぞれ定電流デバイス４４及び４５をオフにバイア
スする。次にこれがそれぞれトランジスタ４７及
び４６をオフにする。この状態で、この回路は通
常は信号増幅器として動作する。
増幅器がターンオフにされるべき時はライン４
０は電流シンク３８をターンオフする。これがト
ランジスタ３４及びダイオード３５をオフにす
る。同時にライン４１は電流シンク４４をオンに
し、ライン４２が電流源４５をオンにする。これ
は次にトランジスタ４７及び４６をオンにする。
０は電流シンク３８をターンオフする。これがト
ランジスタ３４及びダイオード３５をオフにす
る。同時にライン４１は電流シンク４４をオンに
し、ライン４２が電流源４５をオンにする。これ
は次にトランジスタ４７及び４６をオンにする。
増幅器のオフ状態では、電流シンク３７は、ト
ランジスタ３６及び４９のエミツタと共にトラン
ジスタ３２のベースをプルダウンするように作用
する。関連の回路によつては、トランジスタ３６
あるいはトランジスタ４９のどちらかが導通する
が両方は導通しない。電流シンク４４がライン４
１を介してオンにされると、トランジスタ４７は
電流を流すように強制される。この導通はトラン
ジスタ３６のベースをそのエミツタより低い
1WBEにする。このように、トランジスタ３６は
トランジスタ４７の形式ではバツフアの動作によ
つてターンオフされる。このことは、トランジス
タ４９が、トランジスタ４９のエミツタを1VBE
だけそのベースより低く引く電流シンク３７によ
つて導通にされることを意味する。これが、トラ
ンジスタ３２をオフに保持するようにトランジス
タ３２のベースをそのエミツタより低くする。更
に、端子１３の信号が、高速単位利得バツフア増
幅器として作用するトランジスタ４９によつてト
ランジスタ３２のベースに現われる。このよう
に、トランジスタ３２のベースが実質的な漂遊容
量を表わすので、トランジスタ３２は出力端子に
追従するように駆動され、そのためNPN出力ト
ランジスタ３２は非導通のまゝである。
ランジスタ３６及び４９のエミツタと共にトラン
ジスタ３２のベースをプルダウンするように作用
する。関連の回路によつては、トランジスタ３６
あるいはトランジスタ４９のどちらかが導通する
が両方は導通しない。電流シンク４４がライン４
１を介してオンにされると、トランジスタ４７は
電流を流すように強制される。この導通はトラン
ジスタ３６のベースをそのエミツタより低い
1WBEにする。このように、トランジスタ３６は
トランジスタ４７の形式ではバツフアの動作によ
つてターンオフされる。このことは、トランジス
タ４９が、トランジスタ４９のエミツタを1VBE
だけそのベースより低く引く電流シンク３７によ
つて導通にされることを意味する。これが、トラ
ンジスタ３２をオフに保持するようにトランジス
タ３２のベースをそのエミツタより低くする。更
に、端子１３の信号が、高速単位利得バツフア増
幅器として作用するトランジスタ４９によつてト
ランジスタ３２のベースに現われる。このよう
に、トランジスタ３２のベースが実質的な漂遊容
量を表わすので、トランジスタ３２は出力端子に
追従するように駆動され、そのためNPN出力ト
ランジスタ３２は非導通のまゝである。
ライン４２が電流源４５をオンにしたのでその
電流はトランジスタ４６に流れ、このトランジス
タ４６がオンになる。言い換えれば、電流源４５
はトランジスタ４６のエミツタをそのベースより
1VBE上に引く。この動作はトランジスタ３３を
オフに保持する。オン状態にあるトランジスタ４
６が単位利得高速バツフアになり、端子１３の信
号によつてトランジスタ３３のベースに漂遊容量
を充電及び放電する。
電流はトランジスタ４６に流れ、このトランジス
タ４６がオンになる。言い換えれば、電流源４５
はトランジスタ４６のエミツタをそのベースより
1VBE上に引く。この動作はトランジスタ３３を
オフに保持する。オン状態にあるトランジスタ４
６が単位利得高速バツフアになり、端子１３の信
号によつてトランジスタ３３のベースに漂遊容量
を充電及び放電する。
制御４６が回路をオフにした時には、単位利得
バツフア増幅器（トランジスタ４７，４６及び４
９）が信号ノード漂遊容量を充電及び放電するよ
うに動作し、その結果信号が増幅器出力端に存在
している場合でも正常動作のトランジスタがオフ
のまゝにあることがわかる。
バツフア増幅器（トランジスタ４７，４６及び４
９）が信号ノード漂遊容量を充電及び放電するよ
うに動作し、その結果信号が増幅器出力端に存在
している場合でも正常動作のトランジスタがオフ
のまゝにあることがわかる。
第１図は本発明の回路のブロツク図、第２図
は、NPNトランジスタを用いた本発明の単位利
得高速バツフアの回路図、第３図はPNPトラン
ジスタを用いた本発明の単位利得高速バツフアの
回路図、第４図は本発明を用いたIC増幅器の回
路図である。 １０：入力端子、１１：駆動利得段、１２：出
力段、１３：出力端子、１４：漂遊分流容量、１
５：スイツチ、１６：オフ・オン制御装置、１
７：スイツチ、１８：単位利得バツフア。
は、NPNトランジスタを用いた本発明の単位利
得高速バツフアの回路図、第３図はPNPトラン
ジスタを用いた本発明の単位利得高速バツフアの
回路図、第４図は本発明を用いたIC増幅器の回
路図である。 １０：入力端子、１１：駆動利得段、１２：出
力段、１３：出力端子、１４：漂遊分流容量、１
５：スイツチ、１６：オフ・オン制御装置、１
７：スイツチ、１８：単位利得バツフア。
Claims (1)
- 【特許請求の範囲】 １ １以上の別の増幅器と共通に負荷要素に結合
するように配置された線形増幅器の出力段回路で
あつて、入力端子及び出力端子と、入力端子にあ
る信号に応答して出力端子に増幅された出力信号
を発生するように接続された出力トランジスタと
を有する出力段回路において、 前記出力トランジスタへ動作バイアス電流を与
える手段、 制御信号に応答して前記動作バイアス電流をオ
ン及びオフにする手段、 前記出力端子に接続された入力端と前記出力段
の入力端子に接続された出力端とを有する単位利
得バツフア増幅器手段、及び 前記動作バイアス電流とは相補的に前記バツフ
ア増幅器手段をオン及びオフする手段、 から成ることを特徴とする線形増幅器出力段回
路。 ２ 特許請求の範囲第１項において、前記単位利
得バツフア増幅器が、そのエミツタ回路に定電流
デバイスを有するエミツタホロワトランジスタか
ら成る線形増幅器出力段回路。 ３ 特許請求の範囲第２項において、前記バツフ
ア増幅器手段をオン及びオフする手段が、前記定
電流デバイスの導通を制御する手段から成る線形
増幅器出力段回路。 ４ 特許請求の範囲第１項において、前記出力段
が出力トランジスタの相補の対から成り、前記単
位利得バツフア増幅器手段が、それぞれが前記出
力端子に接続された入力端と前記出力トランジス
タの前記対の入力端に接続された各出力端とを有
する第１及び第２の相補エミツタホロワから成る
線形増幅器出力段回路。 ５ 特許請求の範囲第４項において、更に、前記
出力トランジスタの対を駆動するように接続され
た出力端、入力端、及び利得段にバイアス電流を
供給する手段を有する利得段を備える線形増幅器
出力段回路。 ６ 特許請求の範囲第５項において、更に、前記
利得段出力に接続された入力端、前記利得段入力
に接続された出力端、及び前記動作バイアス電流
とは相補に第３のエミツタホロワをオン及びオフ
する手段から成る第３のエミツタホロワを備える
線形増幅器出力段回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US529430 | 1983-09-06 | ||
| US06/529,430 US4527128A (en) | 1983-09-06 | 1983-09-06 | Bistate linear amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072405A JPS6072405A (ja) | 1985-04-24 |
| JPH0544843B2 true JPH0544843B2 (ja) | 1993-07-07 |
Family
ID=24109879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59187242A Granted JPS6072405A (ja) | 1983-09-06 | 1984-09-06 | 線形増幅器出力段回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4527128A (ja) |
| JP (1) | JPS6072405A (ja) |
| DE (1) | DE3432031A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1227247A (en) * | 1985-02-05 | 1987-09-22 | Thomas M. Dauphinee | Liquid conductivity measuring circuit |
| DE3535882A1 (de) * | 1985-10-08 | 1987-04-16 | Licentia Gmbh | Schaltungsanordnung zur signalverstaerkung |
| US4814721A (en) * | 1986-10-06 | 1989-03-21 | Westinghouse Electric Corp. | Signal converter |
| US8179345B2 (en) * | 2003-12-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| JP2006345459A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 増幅回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562804A (en) * | 1979-06-19 | 1981-01-13 | Nitto Electric Ind Co Ltd | Preparation of selectively permeable membrane |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2082601A5 (ja) * | 1970-03-20 | 1971-12-10 | Schlumberger Cie N |
-
1983
- 1983-09-06 US US06/529,430 patent/US4527128A/en not_active Expired - Lifetime
-
1984
- 1984-08-31 DE DE19843432031 patent/DE3432031A1/de active Granted
- 1984-09-06 JP JP59187242A patent/JPS6072405A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562804A (en) * | 1979-06-19 | 1981-01-13 | Nitto Electric Ind Co Ltd | Preparation of selectively permeable membrane |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6072405A (ja) | 1985-04-24 |
| US4527128A (en) | 1985-07-02 |
| DE3432031C2 (ja) | 1993-07-29 |
| DE3432031A1 (de) | 1985-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5281862A (en) | Power MOSFET driver with cross-conduction current reduction | |
| US4570128A (en) | Class AB output circuit with large swing | |
| US4500802A (en) | Three terminal bidirectional source to source FET circuit | |
| US5296765A (en) | Driver circuit for sinking current to two supply voltages | |
| JPH01815A (ja) | Ｂｉｆｅｔ論理回路 | |
| US4833424A (en) | Linear amplifier with transient current boost | |
| US4491807A (en) | FET Negative resistance circuits | |
| US4004244A (en) | Dynamic current supply | |
| JPH04130823A (ja) | エミッタ結合論理回路及び組合せｐチャネル接合電界効果トランジスタ／ｎｐｎトランジスタ装置 | |
| US5247207A (en) | Signal bus line driver circuit | |
| US4482868A (en) | Output stage for a driver circuit having low quiescent output current | |
| EP0320582B1 (en) | Bicmos driver circuit including submicron on-chip voltage source | |
| US3050688A (en) | Transistor amplifier | |
| JPH0544843B2 (ja) | ||
| EP0522786A1 (en) | Dynamic biasing for class A amplifier | |
| JPH06276079A (ja) | フォトカプラ装置 | |
| EP0199381B1 (en) | Amplifier arrangement | |
| JP3620089B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換器 | |
| US5066871A (en) | Maximum swing cascode circuit for a bipolar charge pump | |
| US4602209A (en) | Switch-off circuits for transistors and gate turn-off thyristors | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| EP0427084B1 (en) | Maximum swing cascode circuit for a bipolar charge pump | |
| US5546040A (en) | Power efficient transistor and method therefor | |
| US5023478A (en) | Complementary emitter follower drivers | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |