JPS6072405A - 線形増幅器出力段回路 - Google Patents
線形増幅器出力段回路Info
- Publication number
- JPS6072405A JPS6072405A JP59187242A JP18724284A JPS6072405A JP S6072405 A JPS6072405 A JP S6072405A JP 59187242 A JP59187242 A JP 59187242A JP 18724284 A JP18724284 A JP 18724284A JP S6072405 A JPS6072405 A JP S6072405A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- amplifier
- output stage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景技術
アナログ増幅器は、定電圧信号源として負荷を駆動でき
るように通常は極めて低い信号出力インピーダンスを有
している。１以上の増幅器が□共通の負荷を駆動するた
めに使用されている午こ、ろでは、負荷分担という問題
が発生する。こ９ような状況は、複数の信号源が共通の
ラインを駆動するために所定のシーケンスで動作される
というマルチプレックスシステムにおいて発生する。１
ｉ数の信号増幅器が共通ラインに接続されてい暮と□こ
ろでは、１つの制御の方法は１つ以外の増幅器の全ての
電流の流れをターンオンすることである。しかし、これ
が行なわれた時でさえもいくつかの寄生動作が依然とし
て存在する。例えば、出力段において入力段は入力電位
をクランプするように作用する漂遊分流容量を有してい
る。出力が変化するにつれてトランジスタの エミッターベースダイオードが１■ より上に順方向バ
イアスで駆動された時にトランジスタは導通する。逆バ
イアス休憩では、エミッタ−イース、ダイオードゝはか
なりイヘいレゴルでツェナー降伏←なる。これは典形的
には従−〇集積回路（■ｃ）ｈ：’５７’）７□４６ム
６．５１オ終ツえお。。。
るように通常は極めて低い信号出力インピーダンスを有
している。１以上の増幅器が□共通の負荷を駆動するた
めに使用されている午こ、ろでは、負荷分担という問題
が発生する。こ９ような状況は、複数の信号源が共通の
ラインを駆動するために所定のシーケンスで動作される
というマルチプレックスシステムにおいて発生する。１
ｉ数の信号増幅器が共通ラインに接続されてい暮と□こ
ろでは、１つの制御の方法は１つ以外の増幅器の全ての
電流の流れをターンオンすることである。しかし、これ
が行なわれた時でさえもいくつかの寄生動作が依然とし
て存在する。例えば、出力段において入力段は入力電位
をクランプするように作用する漂遊分流容量を有してい
る。出力が変化するにつれてトランジスタの エミッターベースダイオードが１■ より上に順方向バ
イアスで駆動された時にトランジスタは導通する。逆バ
イアス休憩では、エミッタ−イース、ダイオードゝはか
なりイヘいレゴルでツェナー降伏←なる。これは典形的
には従−〇集積回路（■ｃ）ｈ：’５７’）７□４６ム
６．５１オ終ツえお。。。
ように、信号し咬ルは１社方向の：導通とオフの増幅−
全部のツェナー降伏哩の両昂を避けるのに十分に低くな
ければならない。このような限界は通常竺動作システム
悴は許容できない。通常は、信号ｔヤンネルのスイッチ
ングが、共通ラインに所望のニドライバー増幅器を誠択
的に接続、するために使扇されている。： ′ ル□について各１′？で、高導電性スイッチングデバイ
スを必要とする。この種のスイッチングはモノポーラ電
界効果トランジスタについて共通に行なわれ、それらの
領域は必要とする導電性を得るために極めて太きく形成
されねばならない。増幅器自体の内側の電流の流れを制
御することがもつと望ましい。
全部のツェナー降伏哩の両昂を避けるのに十分に低くな
ければならない。このような限界は通常竺動作システム
悴は許容できない。通常は、信号ｔヤンネルのスイッチ
ングが、共通ラインに所望のニドライバー増幅器を誠択
的に接続、するために使扇されている。： ′ ル□について各１′？で、高導電性スイッチングデバイ
スを必要とする。この種のスイッチングはモノポーラ電
界効果トランジスタについて共通に行なわれ、それらの
領域は必要とする導電性を得るために極めて太きく形成
されねばならない。増幅器自体の内側の電流の流れを制
御することがもつと望ましい。
本発明の要約
本発明の目的は、出力段のトランジスタが出力電圧スイ
ングの結果として順方向導通あるいはツェナー降伏領域
に駆動されることを防止するように作用する制御手段を
有する線形増幅器・を提供することである。
ングの結果として順方向導通あるいはツェナー降伏領域
に駆動されることを防止するように作用する制御手段を
有する線形増幅器・を提供することである。
本発明の別の目的は、漂遊容量が出力電圧の関数として
放電あるいは充電されかつ出力トランジスタがオフにと
どまるように・、出力段がターンオフされた時にターン
オンされる高速単位、利得ノくソファ増幅器を有する線
形増１−器内の出力トランジスタを提供することである
。
放電あるいは充電されかつ出力トランジスタがオフにと
どまるように・、出力段がターンオフされた時にターン
オンされる高速単位、利得ノくソファ増幅器を有する線
形増１−器内の出力トランジスタを提供することである
。
これら及び他の目的は、以下のように構成された線形増
幅器において得られる。電力出力段はそ゛のバイアス電
流をゼロに減少することによシターンオンされる。同時
に、単位利得高速バッファは、入力容量が出力電圧に基
づいて迅速に充電あるいｉ放電されるよ□うにその段の
周囲に接続されていネ。これは出力電圧のスイングが出
カドランジス；を順方向導通□あるいり逆ノ千す一降伏
のとちら今に駆動するこ□とを防止する。このように、
これ叫は出力電圧信二しベ省に無関係にオフにとどまる
。 ・ １本発明の説明１ ：第１図は本発１明の回路のブロック図であり、代−的
な線形項−器を表、わしでいる。入力端子ＩＯは一動利
得段１１に接続され、ここで増幅器の電流あ千いは電圧
利得１の実質、的な部盆が実現される。辿烹の使用にあ
つ：ては、１利得段１県は、端子１３に所望！電力出力
を与１える出：力段１２４−ｍ動する。出力段１２はそ
の入力端：におけ・る避は難い漂遊分流容量１４が必然
的に伴な１う。ス：イツチ門増幅器をターン肇フするよ
うに：出力段ｊ１２へのｉ動電流を遮断する冬めに制御
１６に眠り動、作される。このスイッチ１５ぶ相補的に
制御□１６によ１．！２駆動されるスイッチ１７は、単
位利得バッファ１８の出力端を出力段１２０入力端に接
続する。
幅器において得られる。電力出力段はそ゛のバイアス電
流をゼロに減少することによシターンオンされる。同時
に、単位利得高速バッファは、入力容量が出力電圧に基
づいて迅速に充電あるいｉ放電されるよ□うにその段の
周囲に接続されていネ。これは出力電圧のスイングが出
カドランジス；を順方向導通□あるいり逆ノ千す一降伏
のとちら今に駆動するこ□とを防止する。このように、
これ叫は出力電圧信二しベ省に無関係にオフにとどまる
。 ・ １本発明の説明１ ：第１図は本発１明の回路のブロック図であり、代−的
な線形項−器を表、わしでいる。入力端子ＩＯは一動利
得段１１に接続され、ここで増幅器の電流あ千いは電圧
利得１の実質、的な部盆が実現される。辿烹の使用にあ
つ：ては、１利得段１県は、端子１３に所望！電力出力
を与１える出：力段１２４−ｍ動する。出力段１２はそ
の入力端：におけ・る避は難い漂遊分流容量１４が必然
的に伴な１う。ス：イツチ門増幅器をターン肇フするよ
うに：出力段ｊ１２へのｉ動電流を遮断する冬めに制御
１６に眠り動、作される。このスイッチ１５ぶ相補的に
制御□１６によ１．！２駆動されるスイッチ１７は、単
位利得バッファ１８の出力端を出力段１２０入力端に接
続する。
利得段１１が直接に出力段１２を駆動しかつ単位利得バ
ッファ１８が省略されているという従来技術においては
、スイッチ１５が回路をターンオフするだめに開成され
ている時は、容量１４が出力段１２の入力端の電位をク
ランプするように丑だ存在している。複数の増幅器が端
子１３に接続されている時には、信号が端子１３に存在
し、その電位が変化する。
ッファ１８が省略されているという従来技術においては
、スイッチ１５が回路をターンオフするだめに開成され
ている時は、容量１４が出力段１２の入力端の電位をク
ランプするように丑だ存在している。複数の増幅器が端
子１３に接続されている時には、信号が端子１３に存在
し、その電位が変化する。
このように、出力トランジスタのどれかが変動電位の影
響を受ける。出力段がエミッタホロワトランジスタを而
している場合にあっては、出力端子はエミッタを変化さ
せ、容量がベースをクランプし、そのためエミッタ＝Ｒ
−ス電圧が変化する。
響を受ける。出力段がエミッタホロワトランジスタを而
している場合にあっては、出力端子はエミッタを変化さ
せ、容量がベースをクランプし、そのためエミッタ＝Ｒ
−ス電圧が変化する。
エミッタベースダイオード９が順バイアス方向に１■１
３□。に向けて駆動された場合には、トランジスタはオ
フになるへきであると考えられる場合でも導通になる。
３□。に向けて駆動された場合には、トランジスタはオ
フになるへきであると考えられる場合でも導通になる。
グイオート゛が逆方向に駆動された場合には、これはか
なり低い電圧で導通が発生するツェナー領域へ駆動され
る。このようにターンオフの場合でさえも、出力トラン
ジスタは他の並列接続の増幅器の１つからの信号で導通
に駆動できる。
なり低い電圧で導通が発生するツェナー領域へ駆動され
る。このようにターンオフの場合でさえも、出力トラン
ジスタは他の並列接続の増幅器の１つからの信号で導通
に駆動できる。
単位利得バッファ１８が存在しておりスイッチ］７が閉
じている場合には、コンデンサ１４がＡ１，１子１３の
電位によって放電及び充電される。単位オリ待・バッフ
ァ１８の速度が十分に大きくされている場合には、コン
デンサ１４は十分に速く充電及び放電てき、そのだめ出
力段１２のトランジスタは決して１」に見えるほどには
導通しない。言い換えれば、増幅器１８は高速単位利得
バッファとして特徴つけられる。
じている場合には、コンデンサ１４がＡ１，１子１３の
電位によって放電及び充電される。単位オリ待・バッフ
ァ１８の速度が十分に大きくされている場合には、コン
デンサ１４は十分に速く充電及び放電てき、そのだめ出
力段１２のトランジスタは決して１」に見えるほどには
導通しない。言い換えれば、増幅器１８は高速単位利得
バッファとして特徴つけられる。
このような機能は第２図に示されたように通常の工Ｃ内
において定電流負荷に作用しているエミッタホロワとし
て接続されたトランジスタによってＮｉｌできる。負荷
２１はバッファにスイッチ機能を与えるために端子２３
に接続された制御回路によって動作できる。端子２３に
おける制御入力が電流シ／り２１をオフにした時に、第
１図のスイッチ１７が開成される。実際には、トランジ
スタ２０のベース電流は端子２２を介して供給されねば
ならないので、このバッファはあたかもバッファの入力
端及び出力端の両方にスイッチが存在しているように機
能する。第６図は第２図の相補型の回路を示している。
において定電流負荷に作用しているエミッタホロワとし
て接続されたトランジスタによってＮｉｌできる。負荷
２１はバッファにスイッチ機能を与えるために端子２３
に接続された制御回路によって動作できる。端子２３に
おける制御入力が電流シ／り２１をオフにした時に、第
１図のスイッチ１７が開成される。実際には、トランジ
スタ２０のベース電流は端子２２を介して供給されねば
ならないので、このバッファはあたかもバッファの入力
端及び出力端の両方にスイッチが存在しているように機
能する。第６図は第２図の相補型の回路を示している。
ＰＮＰ ｌ・ランジスク２５は好適には縦型の構成のも
のであり、エミッタ負荷として電流？＃、２６を用いて
いる。ベース入力端子２７は信号入力を与え寸だＤＣベ
ース電流バイアスを流す。制御端子２８は電流源２６を
動作し、これらの要素がノミソファスイッチ作用を与え
る。
のであり、エミッタ負荷として電流？＃、２６を用いて
いる。ベース入力端子２７は信号入力を与え寸だＤＣベ
ース電流バイアスを流す。制御端子２８は電流源２６を
動作し、これらの要素がノミソファスイッチ作用を与え
る。
第２図及び第６図の両方の回路において、電圧利得は１
に極めて近い。ＤＣレベルによって、第２図は一■ＢＥ
の入カー出力オフセソトを発生し、一方第６図十ＶＢ□
オフセットを発生する。両方の回路が、エミッタホロワ
の特性である高スルーレート 第４図は本発明を用いた回路の回路図である。
に極めて近い。ＤＣレベルによって、第２図は一■ＢＥ
の入カー出力オフセソトを発生し、一方第６図十ＶＢ□
オフセットを発生する。両方の回路が、エミッタホロワ
の特性である高スルーレート 第４図は本発明を用いた回路の回路図である。
この回路は通常のＰＮ接合分離モノリンツクエＣ形式に
意図されており、−１− ｔｏ端子３０及びー七〇接地
端子３１に接続されプこ■。０電源により動作される。
意図されており、−１− ｔｏ端子３０及びー七〇接地
端子３１に接続されプこ■。０電源により動作される。
ＮＰＮ ｌ・ランジスタ３２及びＰＮＰ トランジスタ
３３ている。１対の出力トランジスタが含１れて（・）
るので、少なくとも１対の単位利得７′−ノノアが以降
に説明するように本発明を実現するだめに８彎とされる
。ＮＰＮ トランジスタ３４及びダイオード３５（これ
は典形的にはダイオード゛接続ＰＮＰ ｌ・う／ジスタ
）はトランジスタ３２０ベースかラトランン・スタ３３
をバイアスし駆動し、その結果この出力λ・１は所望な
ようにＢ級あるいはＡＢ級で動作する。
３３ている。１対の出力トランジスタが含１れて（・）
るので、少なくとも１対の単位利得７′−ノノアが以降
に説明するように本発明を実現するだめに８彎とされる
。ＮＰＮ トランジスタ３４及びダイオード３５（これ
は典形的にはダイオード゛接続ＰＮＰ ｌ・う／ジスタ
）はトランジスタ３２０ベースかラトランン・スタ３３
をバイアスし駆動し、その結果この出力λ・１は所望な
ようにＢ級あるいはＡＢ級で動作する。
入力トランジスタ３６は、入力端仔−１０により出力段
１２を駆動するために接続された大きい電流第１ｊイ支
）を有スるエミノタホロワビライノミとして接続さ１１
ている。
１２を駆動するために接続された大きい電流第１ｊイ支
）を有スるエミノタホロワビライノミとして接続さ１１
ている。
電流シンク３７及び３８は回路動作条件を設定し、通常
はオフにある。制御回路１６はライン４０を介してシン
ク３８へ所望のターンオフ電圧を与える。この条件で、
ライン４１及び４２はそれぞれ定電流フ０・ミイス４４
及び４５をオフにバイアスする。次にこ才し力・それぞ
れトランジスタ４７及び４Ｇをメー７＋ｌ（する。この
状態で、この回路は通常はイコ号増幅器として動イノ’
ｒニーＦス− 増幅器がターンオフにされるべき時はライン４０は電流
シンク３８をターンオフする。これがトランジスタ３４
及びダイオード３５をオフにする。同時にライン４１は
電流シンク４４をオンにし、ライン４２が電流源４５を
オンにする。これは次にトランジスタ４７及び４６をオ
ンにする。
はオフにある。制御回路１６はライン４０を介してシン
ク３８へ所望のターンオフ電圧を与える。この条件で、
ライン４１及び４２はそれぞれ定電流フ０・ミイス４４
及び４５をオフにバイアスする。次にこ才し力・それぞ
れトランジスタ４７及び４Ｇをメー７＋ｌ（する。この
状態で、この回路は通常はイコ号増幅器として動イノ’
ｒニーＦス− 増幅器がターンオフにされるべき時はライン４０は電流
シンク３８をターンオフする。これがトランジスタ３４
及びダイオード３５をオフにする。同時にライン４１は
電流シンク４４をオンにし、ライン４２が電流源４５を
オンにする。これは次にトランジスタ４７及び４６をオ
ンにする。
増幅器のオフ状態では、電流シンク３７は、トランジス
タ３６及び４９のエミッタと共にトランジスタ３２０ベ
ースをプルダウンするように作用する。関連の回路によ
って、トランジスタ３６あるいはトランジスタ４９のど
ちらかが導通するが両方は導通しない。電流シンク４４
がライン４１を介してオンにされると、トランジスタ４
７は電流を流すように強制される。この導通はトランジ
スタ３６のベースをそのエミッタより低い１Ｗゆにする
。このように、トランジスタ３６はトランジスタ４７の
形式でのバッファの動作によってター７オフされる。こ
のことは、トランジスタ４９が、トランジスタ４９のエ
ミッタを１■ＢＦ、たけそのベースより低く引く電流シ
ンク３７によって導通にされることを意味する。これカ
、トランジスタ３２をオフに保持するようにトランジス
タ３２のベースをそのエミッタより低くする。
タ３６及び４９のエミッタと共にトランジスタ３２０ベ
ースをプルダウンするように作用する。関連の回路によ
って、トランジスタ３６あるいはトランジスタ４９のど
ちらかが導通するが両方は導通しない。電流シンク４４
がライン４１を介してオンにされると、トランジスタ４
７は電流を流すように強制される。この導通はトランジ
スタ３６のベースをそのエミッタより低い１Ｗゆにする
。このように、トランジスタ３６はトランジスタ４７の
形式でのバッファの動作によってター７オフされる。こ
のことは、トランジスタ４９が、トランジスタ４９のエ
ミッタを１■ＢＦ、たけそのベースより低く引く電流シ
ンク３７によって導通にされることを意味する。これカ
、トランジスタ３２をオフに保持するようにトランジス
タ３２のベースをそのエミッタより低くする。
更に、端子１３の信号が、高速単位利イ！Ｉバノノア増
幅器として作用するトランジスタ４９によってトランジ
スタ３２０ベース°に現われる。このように、ｌ・ラン
ジスタ３２のベースが実質的な漂遊芥１ｊ１を表わすの
で、トランジスタ３２は出カ島゛４子′ｌＩ（追従する
ように駆動され、そのｋめＮＰＮ出カトランジスタ３２
は非導通のま＼である。
幅器として作用するトランジスタ４９によってトランジ
スタ３２０ベース°に現われる。このように、ｌ・ラン
ジスタ３２のベースが実質的な漂遊芥１ｊ１を表わすの
で、トランジスタ３２は出カ島゛４子′ｌＩ（追従する
ように駆動され、そのｋめＮＰＮ出カトランジスタ３２
は非導通のま＼である。
ライン４２が電流源４５をオンにしだのでその′電流は
トランジスタ４６に流れ、このトランジスタ４Ｇがオン
になる。言い換えれば、電流源４５はｊ・シンンスタ４
６のエミッタをそのベースよシ１ｖＢ１゜」二に引く。
トランジスタ４６に流れ、このトランジスタ４Ｇがオン
になる。言い換えれば、電流源４５はｊ・シンンスタ４
６のエミッタをそのベースよシ１ｖＢ１゜」二に引く。
この動作はトランジスタ３３をオンに保持する。
オン状態にあるトランジスタ４６が単位制（１１Ｒ］
速バッファになシ、端子１．３の信号によってトランジ
スタ３３のベースに漂遊容量を充電及び放電する。
速バッファになシ、端子１．３の信号によってトランジ
スタ３３のベースに漂遊容量を充電及び放電する。
制御４６が回路をオフにした時には、単位利得バッファ
増幅器（トランジスタ４７．４６及び４９）か信号ノー
ド漂遊容量を充電及び放電するように動作し、その結果
信号が増幅器出力端に存在している場合でも正常動作の
トランジスタがオフ９ま＼にあることがわかる。
増幅器（トランジスタ４７．４６及び４９）か信号ノー
ド漂遊容量を充電及び放電するように動作し、その結果
信号が増幅器出力端に存在している場合でも正常動作の
トランジスタがオフ９ま＼にあることがわかる。
第１図は本発明の回路のブロック図、竿２図は、ＮＰＮ
トランジスタを用いた本発明の単位利得高速バッファの
回路図、第６図はＰＮＰ ）ランジスタを用いた本発明
の単位利得高速バッファの回路図、第４図は本発明を用
いたＩＣ増幅器の回路図□ である。 １０：入力端子 １１：駆動利得段 １２：出力段 １３：出力端子 １４：原遊分流容量 １５：スイッチ １６二オフ・オン制御装置 １７：スィッチ１８二単位
利得バッファ （外５名） ・ご」
トランジスタを用いた本発明の単位利得高速バッファの
回路図、第６図はＰＮＰ ）ランジスタを用いた本発明
の単位利得高速バッファの回路図、第４図は本発明を用
いたＩＣ増幅器の回路図□ である。 １０：入力端子 １１：駆動利得段 １２：出力段 １３：出力端子 １４：原遊分流容量 １５：スイッチ １６二オフ・オン制御装置 １７：スィッチ１８二単位
利得バッファ （外５名） ・ご」
Claims (1)
- 【特許請求の範囲】 （１）１以上の別の増幅器と共通に負荷要素に結合する
よう配置された線形増幅器の出力段回路であって、入力
端子及び出力端子と、入力端子にある信号に応答して出
力端子に増幅された出力信号を発生するように接続され
た出力トランジスタとを有する出力段回路において、 前記出力トランジスタへ動作バイアス電流を与える手段
、 制御信号に応答して前記動作バイアス電流をオン及びオ
フにする手段、 前記出力端子に接続された入力端と前記出力段の入力端
子に接続された出力端とを有する単位利得バッファ増幅
器手段、及び 前記動作バイアス電流とは相補的に前記バラノア増幅器
手段をオン及びオフする手段、から成ることを特徴とす
る線形増幅器出力段回路。 （２、特許請求の範囲第１項において、＾１１記単泣利
得バッファ増幅器が、そのエミッタ回路に定電流デバイ
スを有するエミッタホロワトランジスタから成る線形増
幅器出力段回路。 （３）特許請求の範囲第２項において、前記バラノア増
幅器手段をオン及びオフする手段が、前記定電流デバイ
スの導通を制御する手段から成る線形増幅器出力段回路
。 （４）特許請求の範囲第１項において、前記出力段が出
力トランジスタの相補の対から成り、前記単位利得バラ
ノア増幅器手段が、それぞれが０１ｆ記出力端子に接続
された入力端と前記出力）・ランジスタの前記対の入力
端に接続さｉｔた各出力端とを有する第１及び第２の相
補エミッタホロワから成る線形増幅器出力段回路。 （５）特許請求の範囲第４項において、史に、前記出力
トランジスタの対を駆動するように接続された出力端、
入力端、及び利得段にバイアス１Ｌ流を供給する手段を
有する利得段を備える線形増幅器出力段回路。 （６）特許請求の範囲第５項において、更に、前記利得
段出力に接続された入力端、前記利得段入力に接続され
た出力端、及び前記動作バイアス。 電流とは相補に第６のエミッタホロワをオン及びオフす
る手段から成る第３のエミッタホロワを備える線形増幅
器出力段回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US529430 | 1983-09-06 | ||
| US06/529,430 US4527128A (en) | 1983-09-06 | 1983-09-06 | Bistate linear amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072405A true JPS6072405A (ja) | 1985-04-24 |
| JPH0544843B2 JPH0544843B2 (ja) | 1993-07-07 |
Family
ID=24109879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59187242A Granted JPS6072405A (ja) | 1983-09-06 | 1984-09-06 | 線形増幅器出力段回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4527128A (ja) |
| JP (1) | JPS6072405A (ja) |
| DE (1) | DE3432031A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345459A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 増幅回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1227247A (en) * | 1985-02-05 | 1987-09-22 | Thomas M. Dauphinee | Liquid conductivity measuring circuit |
| DE3535882A1 (de) * | 1985-10-08 | 1987-04-16 | Licentia Gmbh | Schaltungsanordnung zur signalverstaerkung |
| US4814721A (en) * | 1986-10-06 | 1989-03-21 | Westinghouse Electric Corp. | Signal converter |
| US8179345B2 (en) * | 2003-12-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562804A (en) * | 1979-06-19 | 1981-01-13 | Nitto Electric Ind Co Ltd | Preparation of selectively permeable membrane |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2082601A5 (ja) * | 1970-03-20 | 1971-12-10 | Schlumberger Cie N |
-
1983
- 1983-09-06 US US06/529,430 patent/US4527128A/en not_active Expired - Lifetime
-
1984
- 1984-08-31 DE DE19843432031 patent/DE3432031A1/de active Granted
- 1984-09-06 JP JP59187242A patent/JPS6072405A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562804A (en) * | 1979-06-19 | 1981-01-13 | Nitto Electric Ind Co Ltd | Preparation of selectively permeable membrane |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345459A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3432031A1 (de) | 1985-03-21 |
| US4527128A (en) | 1985-07-02 |
| JPH0544843B2 (ja) | 1993-07-07 |
| DE3432031C2 (ja) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02268512A (ja) | 誘導負荷を有する電力用ｍｏｓトランジスタを制御する回路 | |
| US4482868A (en) | Output stage for a driver circuit having low quiescent output current | |
| WO1982002128A1 (en) | Driver circuit having reduced cross-over distortion | |
| EP0320582B1 (en) | Bicmos driver circuit including submicron on-chip voltage source | |
| EP0522786A1 (en) | Dynamic biasing for class A amplifier | |
| US3050688A (en) | Transistor amplifier | |
| JPS6072405A (ja) | 線形増幅器出力段回路 | |
| JP3949443B2 (ja) | ディセーブルオプションを有する変換スイッチ回路 | |
| US4572970A (en) | Miller capacitance effect eliminator for use with a push-pull amplifier output stage | |
| US3895238A (en) | Driver circuit for high speed gating of a field effect transistor | |
| US4492929A (en) | Operational amplifier having enhanced gain through current feedback | |
| JP3273813B2 (ja) | 増幅器 | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| US4803442A (en) | Low power buffer amplifier | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| US5146181A (en) | BiCMOS output stage with improved output voltage signal | |
| US5055711A (en) | Impedance control circuit for an integrated circuit node | |
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| US4521737A (en) | Bipolar-MOS current amplifier having active turn-off circuitry | |
| JPH07263982A (ja) | インターフェイス回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
| US4538117A (en) | Transistor amplifier | |
| US6650183B2 (en) | Amplifier apparatus for an output stage of a laser driver circuit | |
| JP3113062B2 (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |