JPH06276079A - フォトカプラ装置 - Google Patents
フォトカプラ装置Info
- Publication number
- JPH06276079A JPH06276079A JP5998593A JP5998593A JPH06276079A JP H06276079 A JPH06276079 A JP H06276079A JP 5998593 A JP5998593 A JP 5998593A JP 5998593 A JP5998593 A JP 5998593A JP H06276079 A JPH06276079 A JP H06276079A
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode array
- output
- electrode
- photovoltaic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 58
- 230000003287 optical effect Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 13
- 238000007599 discharging Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【目的】 出力用ＭＯＳＦＥＴの通電電極を流れる電流
を一定値以下に制限する電流制限回路を駆動するための
電源として、発光素子からの光信号を受光して光起電力
を発生する光起電力ダイオードアレイを備えることによ
り、製品としてのオン抵抗を低減して高い電流容量を実
現し得るフォトカプラ装置を提供することを目的とす
る。 【構成】 発光素子１と、発光素子１の光信号を受光し
て光起電力を発生する第１の光起電力ダイオードアレイ
２a と、第１の光起電力ダイオードアレイ２a の発生す
る光起電力によって駆動される出力用ＭＯＳＦＥＴ５
と、出力用ＭＯＳＦＥＴ５の動作状態を制御して通電電
極に流れる電流を一定値以下に制限する電流制限回路３
と、発光素子１の光信号を受光して発生した光起電力に
よって電流制限回路３を駆動する第２の光起電力ダイオ
ードアレイ２b とを有して構成する。
を一定値以下に制限する電流制限回路を駆動するための
電源として、発光素子からの光信号を受光して光起電力
を発生する光起電力ダイオードアレイを備えることによ
り、製品としてのオン抵抗を低減して高い電流容量を実
現し得るフォトカプラ装置を提供することを目的とす
る。 【構成】 発光素子１と、発光素子１の光信号を受光し
て光起電力を発生する第１の光起電力ダイオードアレイ
２a と、第１の光起電力ダイオードアレイ２a の発生す
る光起電力によって駆動される出力用ＭＯＳＦＥＴ５
と、出力用ＭＯＳＦＥＴ５の動作状態を制御して通電電
極に流れる電流を一定値以下に制限する電流制限回路３
と、発光素子１の光信号を受光して発生した光起電力に
よって電流制限回路３を駆動する第２の光起電力ダイオ
ードアレイ２b とを有して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、二次側に出力用ＭＯＳ
ＦＥＴを備え、出力用ＭＯＳＦＥＴの通電電極を流れる
電流を一定値以下に制限して使用するフォトカプラ装置
に関し、特に、電流制限回路を駆動する電源として、一
次側の発光素子からの光信号を受光して光起電力を発生
する光起電力ダイオードアレイを備えることにより、製
品としてのオン抵抗を低減して高い電流容量を実現し得
るフォトカプラ装置に関する。
ＦＥＴを備え、出力用ＭＯＳＦＥＴの通電電極を流れる
電流を一定値以下に制限して使用するフォトカプラ装置
に関し、特に、電流制限回路を駆動する電源として、一
次側の発光素子からの光信号を受光して光起電力を発生
する光起電力ダイオードアレイを備えることにより、製
品としてのオン抵抗を低減して高い電流容量を実現し得
るフォトカプラ装置に関する。
【０００２】
【従来の技術】図７に、従来のフォトカプラ装置の回路
構成図を示す。（出典："Optically Coupled Power MOS
FET Technology : A Monolithic Replacement For Ele
ctromechanical Relays, Electro 83, Session Record
7/3, IEEE 1983. ）本従来例のフォトカプラ装置は、一
次側を端子６及び６’からの入力信号により発光する発
光ダイオード１で構成し、二次側を発光ダイオード１か
らの光信号を受光して光起電力を発生する光起電力ダイ
オードアレイ２a と、放電用ＭＯＳＦＥＴ１０b と、発
光ダイオード１からの光信号を受光して放電用ＭＯＳＦ
ＥＴ１０b を駆動する光起電力ダイオードアレイ１０a
と、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’と、
寄生ダイオード５a 及び５a ’と、電流検出用抵抗４及
び４’と、電流制限回路として作用するバイポーラトラ
ンジスタ３a 及び３a’とから構成している。
構成図を示す。（出典："Optically Coupled Power MOS
FET Technology : A Monolithic Replacement For Ele
ctromechanical Relays, Electro 83, Session Record
7/3, IEEE 1983. ）本従来例のフォトカプラ装置は、一
次側を端子６及び６’からの入力信号により発光する発
光ダイオード１で構成し、二次側を発光ダイオード１か
らの光信号を受光して光起電力を発生する光起電力ダイ
オードアレイ２a と、放電用ＭＯＳＦＥＴ１０b と、発
光ダイオード１からの光信号を受光して放電用ＭＯＳＦ
ＥＴ１０b を駆動する光起電力ダイオードアレイ１０a
と、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’と、
寄生ダイオード５a 及び５a ’と、電流検出用抵抗４及
び４’と、電流制限回路として作用するバイポーラトラ
ンジスタ３a 及び３a’とから構成している。
【０００３】本従来例では、第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’の通電電極に対して電流検出用抵抗
４及び４’が直列に接続され、電流検出用抵抗４及び
４’の両端に発生する電位差で直接バイポーラトランジ
スタ３a 及び３a ’のベース−エミッタ接合をバイアス
し、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲ
ート−ソース間電圧を制御して電流制限を行なってい
る。
ＳＦＥＴ５及び５’の通電電極に対して電流検出用抵抗
４及び４’が直列に接続され、電流検出用抵抗４及び
４’の両端に発生する電位差で直接バイポーラトランジ
スタ３a 及び３a ’のベース−エミッタ接合をバイアス
し、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲ
ート−ソース間電圧を制御して電流制限を行なってい
る。
【０００４】従って、制限される電流値は、電流検出用
抵抗４及び４’の値とバイポーラトランジスタ３a 及び
３a ’のＶBE（ベース−エミッタ接合のＶF ）で決定さ
れる。ここでバイポーラトランジスタ（Ｓｉ）３a 及び
３a ’のＶBEは約０．５［Ｖ］程度であるから、電流制
限が働くためには、電流検出用抵抗４及び４’の両端に
０．５［Ｖ］の電圧が発生しなければならない。
抵抗４及び４’の値とバイポーラトランジスタ３a 及び
３a ’のＶBE（ベース−エミッタ接合のＶF ）で決定さ
れる。ここでバイポーラトランジスタ（Ｓｉ）３a 及び
３a ’のＶBEは約０．５［Ｖ］程度であるから、電流制
限が働くためには、電流検出用抵抗４及び４’の両端に
０．５［Ｖ］の電圧が発生しなければならない。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
フォトカプラ装置では、電流検出用抵抗の値は制限する
電流値によってある一定値以下に下げることができない
ため、製品としてのオン抵抗ＲON（出力用ＭＯＳＦＥＴ
のオン抵抗＋電流検出用抵抗値）が高くなり、熱損失が
増加し、製品に流すことのできる電流容量が低下すると
いう問題があった。
フォトカプラ装置では、電流検出用抵抗の値は制限する
電流値によってある一定値以下に下げることができない
ため、製品としてのオン抵抗ＲON（出力用ＭＯＳＦＥＴ
のオン抵抗＋電流検出用抵抗値）が高くなり、熱損失が
増加し、製品に流すことのできる電流容量が低下すると
いう問題があった。
【０００６】本発明は、上記問題点を解決するもので、
その目的は、電流制限回路を駆動する電源として、一次
側の発光素子からの光信号を受光して光起電力を発生す
る第２の光起電力ダイオードアレイを備えることによ
り、電流検出用抵抗の値を低減し製品としてのオン抵抗
を低減して高い電流容量を実現できるフォトカプラ装置
を提供することである。
その目的は、電流制限回路を駆動する電源として、一次
側の発光素子からの光信号を受光して光起電力を発生す
る第２の光起電力ダイオードアレイを備えることによ
り、電流検出用抵抗の値を低減し製品としてのオン抵抗
を低減して高い電流容量を実現できるフォトカプラ装置
を提供することである。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、入力信号
により発光する発光素子１と、前記発光素子１からの光
信号を受光して光起電力を発生する第１の光起電力ダイ
オードアレイ２a と、前記第１の光起電力ダイオードア
レイ２a の発生する光起電力によって駆動される出力用
ＭＯＳＦＥＴ５と、前記出力用ＭＯＳＦＥＴ５の動作状
態を制御して通電電極に流れる電流を一定値以下に制限
する電流制限回路３と、前記発光素子１からの光信号を
受光して発生した光起電力によって前記電流制限回路３
を駆動する第２の光起電力ダイオードアレイ２b とを具
備することである。
に、本発明の第１の特徴は、図１に示す如く、入力信号
により発光する発光素子１と、前記発光素子１からの光
信号を受光して光起電力を発生する第１の光起電力ダイ
オードアレイ２a と、前記第１の光起電力ダイオードア
レイ２a の発生する光起電力によって駆動される出力用
ＭＯＳＦＥＴ５と、前記出力用ＭＯＳＦＥＴ５の動作状
態を制御して通電電極に流れる電流を一定値以下に制限
する電流制限回路３と、前記発光素子１からの光信号を
受光して発生した光起電力によって前記電流制限回路３
を駆動する第２の光起電力ダイオードアレイ２b とを具
備することである。
【０００８】また、本発明の第２の特徴は、請求項１に
記載のフォトカプラ装置において、前記フォトカプラ装
置は、前記出力用ＭＯＳＦＥＴ５のソース電極にその一
端を接続する電流検出用抵抗４を具備し、前記電流制限
回路３は、前記出力用ＭＯＳＦＥＴ５のゲート電極にコ
レクタ電極を、前記電流検出用抵抗４の他端にエミッタ
電極を、前記出力用ＭＯＳＦＥＴ５のソース電極と前記
電流検出用抵抗４との接続点に前記第２の光起電力ダイ
オードアレイ２b を介してベース電極を、それぞれ接続
するバイポーラトランジスタ３であることである。
記載のフォトカプラ装置において、前記フォトカプラ装
置は、前記出力用ＭＯＳＦＥＴ５のソース電極にその一
端を接続する電流検出用抵抗４を具備し、前記電流制限
回路３は、前記出力用ＭＯＳＦＥＴ５のゲート電極にコ
レクタ電極を、前記電流検出用抵抗４の他端にエミッタ
電極を、前記出力用ＭＯＳＦＥＴ５のソース電極と前記
電流検出用抵抗４との接続点に前記第２の光起電力ダイ
オードアレイ２b を介してベース電極を、それぞれ接続
するバイポーラトランジスタ３であることである。
【０００９】本発明の第３の特徴は、図２に示す如く、
入力信号により発光する発光素子１と、前記発光素子１
からの光信号を受光して光起電力を発生する第１の光起
電力ダイオードアレイ２a と、前記第１の光起電力ダイ
オードアレイ２a の発生する光起電力によって駆動さ
れ、相互のゲート電極を短絡接続する第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’と、前記第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’の動作状態をそれぞれ制御
して通電電極に流れる電流を一定値以下に制限する第１
及び第２の電流制限回路３及び３’と、前記発光素子１
からの光信号を受光して発生した光起電力によって前記
第１及び第２の電流制限回路３及び３’をそれぞれ駆動
する第２及び第３の光起電力ダイオードアレイ２b 及び
２b ’とを具備することである。
入力信号により発光する発光素子１と、前記発光素子１
からの光信号を受光して光起電力を発生する第１の光起
電力ダイオードアレイ２a と、前記第１の光起電力ダイ
オードアレイ２a の発生する光起電力によって駆動さ
れ、相互のゲート電極を短絡接続する第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’と、前記第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’の動作状態をそれぞれ制御
して通電電極に流れる電流を一定値以下に制限する第１
及び第２の電流制限回路３及び３’と、前記発光素子１
からの光信号を受光して発生した光起電力によって前記
第１及び第２の電流制限回路３及び３’をそれぞれ駆動
する第２及び第３の光起電力ダイオードアレイ２b 及び
２b ’とを具備することである。
【００１０】また、本発明の第４の特徴は、請求項３に
記載のフォトカプラ装置において、図３に示す如く、前
記フォトカプラ装置は、前記第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’のソース電極にそれぞれその一端を
接続し、それぞれの他端を短絡接続する第１及び第２の
電流検出用抵抗４及び４’を具備し、前記第１の電流制
限回路３は、前記第１の出力用ＭＯＳＦＥＴ５のゲート
電極にコレクタ電極を、前記第１及び第２の電流検出用
抵抗４及び４’の他端同士の接続点にエミッタ電極を、
前記第１の出力用ＭＯＳＦＥＴ５のソース電極と前記第
１の電流検出用抵抗４との接続点に前記第２の光起電力
ダイオードアレイ２b を介してベース電極を、それぞれ
接続する第１のバイポーラトランジスタ３a であり、前
記第２の電流制限回路３’は、前記第２の出力用ＭＯＳ
ＦＥＴ５’のゲート電極にコレクタ電極を、前記第１及
び第２の電流検出用抵抗４及び４’の他端同士の接続点
にエミッタ電極を、前記第２の出力用ＭＯＳＦＥＴ５’
のソース電極と前記第２の電流検出用抵抗４’との接続
点に前記第３の光起電力ダイオードアレイ２b ’を介し
てベース電極を、それぞれ接続する第２のバイポーラト
ランジスタ３a ’であることである。
記載のフォトカプラ装置において、図３に示す如く、前
記フォトカプラ装置は、前記第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’のソース電極にそれぞれその一端を
接続し、それぞれの他端を短絡接続する第１及び第２の
電流検出用抵抗４及び４’を具備し、前記第１の電流制
限回路３は、前記第１の出力用ＭＯＳＦＥＴ５のゲート
電極にコレクタ電極を、前記第１及び第２の電流検出用
抵抗４及び４’の他端同士の接続点にエミッタ電極を、
前記第１の出力用ＭＯＳＦＥＴ５のソース電極と前記第
１の電流検出用抵抗４との接続点に前記第２の光起電力
ダイオードアレイ２b を介してベース電極を、それぞれ
接続する第１のバイポーラトランジスタ３a であり、前
記第２の電流制限回路３’は、前記第２の出力用ＭＯＳ
ＦＥＴ５’のゲート電極にコレクタ電極を、前記第１及
び第２の電流検出用抵抗４及び４’の他端同士の接続点
にエミッタ電極を、前記第２の出力用ＭＯＳＦＥＴ５’
のソース電極と前記第２の電流検出用抵抗４’との接続
点に前記第３の光起電力ダイオードアレイ２b ’を介し
てベース電極を、それぞれ接続する第２のバイポーラト
ランジスタ３a ’であることである。
【００１１】本発明の第５の特徴は、請求項３に記載の
フォトカプラ装置において、前記第１及び第２の電流制
限回路３及び３’は、同一の第２の光起電力ダイオード
アレイ２b により駆動されることである。
フォトカプラ装置において、前記第１及び第２の電流制
限回路３及び３’は、同一の第２の光起電力ダイオード
アレイ２b により駆動されることである。
【００１２】また、本発明の第６の特徴は、請求項５に
記載のフォトカプラ装置において、図４に示す如く、前
記フォトカプラ装置は、前記第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’のソース電極にそれぞれその一端を
接続し、それぞれの他端を短絡接続する第１及び第２の
電流検出用抵抗４及び４’を具備し、前記第１の電流制
限回路３は、前記第１の出力用ＭＯＳＦＥＴ５のゲート
電極にコレクタ電極を、前記第１の出力用ＭＯＳＦＥＴ
５のソース電極と前記第１の電流検出用抵抗４との接続
点にエミッタ電極を、前記第１及び第２の電流検出用抵
抗４及び４’の他端同士の接続点に前記第２の光起電力
ダイオードアレイ２b を介してベース電極を、それぞれ
接続する第１のバイポーラトランジスタ３a であり、前
記第２の電流制限回路３’は、前記第２の出力用ＭＯＳ
ＦＥＴ５’のゲート電極にコレクタ電極を、前記第２の
出力用ＭＯＳＦＥＴ５’のソース電極と前記第２の電流
検出用抵抗４’との接続点にエミッタ電極を、前記第１
及び第２の電流検出用抵抗４及び４’の他端同士の接続
点に前記第２の光起電力ダイオードアレイ２b を介して
ベース電極を、それぞれ接続する第２のバイポーラトラ
ンジスタ３a ’であることである。
記載のフォトカプラ装置において、図４に示す如く、前
記フォトカプラ装置は、前記第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’のソース電極にそれぞれその一端を
接続し、それぞれの他端を短絡接続する第１及び第２の
電流検出用抵抗４及び４’を具備し、前記第１の電流制
限回路３は、前記第１の出力用ＭＯＳＦＥＴ５のゲート
電極にコレクタ電極を、前記第１の出力用ＭＯＳＦＥＴ
５のソース電極と前記第１の電流検出用抵抗４との接続
点にエミッタ電極を、前記第１及び第２の電流検出用抵
抗４及び４’の他端同士の接続点に前記第２の光起電力
ダイオードアレイ２b を介してベース電極を、それぞれ
接続する第１のバイポーラトランジスタ３a であり、前
記第２の電流制限回路３’は、前記第２の出力用ＭＯＳ
ＦＥＴ５’のゲート電極にコレクタ電極を、前記第２の
出力用ＭＯＳＦＥＴ５’のソース電極と前記第２の電流
検出用抵抗４’との接続点にエミッタ電極を、前記第１
及び第２の電流検出用抵抗４及び４’の他端同士の接続
点に前記第２の光起電力ダイオードアレイ２b を介して
ベース電極を、それぞれ接続する第２のバイポーラトラ
ンジスタ３a ’であることである。
【００１３】また、本発明の第７の特徴は、請求項６に
記載のフォトカプラ装置において、図５に示す如く、前
記フォトカプラ装置は、前記第１及び第２のバイポーラ
トランジスタ３a 及び３a ’のベース−コレクタ電極間
に接続される抵抗８と、前記第２の光起電力ダイオード
アレイ２b と前記第１及び第２の電流検出用抵抗４及び
４’の他端同士の接続点との間に、前記第２の光起電力
ダイオードアレイ２bと逆直列に接続される整流用ダイ
オード９とを具備することである。
記載のフォトカプラ装置において、図５に示す如く、前
記フォトカプラ装置は、前記第１及び第２のバイポーラ
トランジスタ３a 及び３a ’のベース−コレクタ電極間
に接続される抵抗８と、前記第２の光起電力ダイオード
アレイ２b と前記第１及び第２の電流検出用抵抗４及び
４’の他端同士の接続点との間に、前記第２の光起電力
ダイオードアレイ２bと逆直列に接続される整流用ダイ
オード９とを具備することである。
【００１４】更に、本発明の第８の特徴は、請求項３ま
たは４に記載のフォトカプラ装置において、図６に示す
如く、前記フォトカプラ装置は、前記第１及び第２の電
流検出用抵抗４及び４’の両端に発生する電位差を検知
して前記第１及び第２の電流制限回路３及び３’に供給
する差動増幅器Ａｍｐと、前記発光素子１からの光信号
を受光して発生した光起電力によって前記差動増幅器Ａ
ｍｐを駆動する第４の光起電力ダイオードアレイ２b ”
とを具備することである。
たは４に記載のフォトカプラ装置において、図６に示す
如く、前記フォトカプラ装置は、前記第１及び第２の電
流検出用抵抗４及び４’の両端に発生する電位差を検知
して前記第１及び第２の電流制限回路３及び３’に供給
する差動増幅器Ａｍｐと、前記発光素子１からの光信号
を受光して発生した光起電力によって前記差動増幅器Ａ
ｍｐを駆動する第４の光起電力ダイオードアレイ２b ”
とを具備することである。
【００１５】
【作用】本発明の第１及び第２の特徴のフォトカプラ装
置では、出力用ＭＯＳＦＥＴ５の通電電極に流れる電流
を一定値以下に制限するため、通電電極と直列に電流検
出用抵抗４を挿入し、電流検出用抵抗４の両端に発生し
た電位差を第２の光起電力ダイオードアレイ２b で昇圧
して、電流制限回路であるバイポーラトランジスタ３の
ベース電極に印加する。バイポーラトランジスタ３を駆
動するには、ベース−エミッタ電極間に少なくとも０．
５［Ｖ］程度の電圧を印加しなければならないため、電
流検出用抵抗４及び４’の両端で発生した電位差のみで
駆動しようとした場合、制限したい電流値で０．５
［Ｖ］の電位差が発生するように電流検出用抵抗４の値
を設定しなければならない。つまり本発明では、ベース
電極に印加する電圧を第２の光起電力ダイオードアレイ
２b で昇圧すれば、検出電圧を大幅に引き下げることが
できる。例えば、バイポーラトランジスタ３のＶBE（ベ
ース−エミッタ接合のＶF ）を０．５［Ｖ］、第２の光
起電力ダイオードアレイ２b の発生電圧を０．４［Ｖ］
とすると、検出電圧は０．１［Ｖ］であり、第２の光起
電力ダイオードアレイ２b の無い場合の０．５［Ｖ］と
比較して、電流検出用抵抗の値を大幅に引き下げること
ができる。
置では、出力用ＭＯＳＦＥＴ５の通電電極に流れる電流
を一定値以下に制限するため、通電電極と直列に電流検
出用抵抗４を挿入し、電流検出用抵抗４の両端に発生し
た電位差を第２の光起電力ダイオードアレイ２b で昇圧
して、電流制限回路であるバイポーラトランジスタ３の
ベース電極に印加する。バイポーラトランジスタ３を駆
動するには、ベース−エミッタ電極間に少なくとも０．
５［Ｖ］程度の電圧を印加しなければならないため、電
流検出用抵抗４及び４’の両端で発生した電位差のみで
駆動しようとした場合、制限したい電流値で０．５
［Ｖ］の電位差が発生するように電流検出用抵抗４の値
を設定しなければならない。つまり本発明では、ベース
電極に印加する電圧を第２の光起電力ダイオードアレイ
２b で昇圧すれば、検出電圧を大幅に引き下げることが
できる。例えば、バイポーラトランジスタ３のＶBE（ベ
ース−エミッタ接合のＶF ）を０．５［Ｖ］、第２の光
起電力ダイオードアレイ２b の発生電圧を０．４［Ｖ］
とすると、検出電圧は０．１［Ｖ］であり、第２の光起
電力ダイオードアレイ２b の無い場合の０．５［Ｖ］と
比較して、電流検出用抵抗の値を大幅に引き下げること
ができる。
【００１６】また、このような目的で必要とされる電源
は、基本的にアイソレーションされていることが必要で
あり、場合によっては相互にアイソレーションされた複
数個の電源が必要となることから、外部から電源を取る
ことは現実的に非常に困難であるが、本発明の第２の光
起電力ダイオードアレイ２b はフローティングされた電
源であるので何の問題もなく実現できる。
は、基本的にアイソレーションされていることが必要で
あり、場合によっては相互にアイソレーションされた複
数個の電源が必要となることから、外部から電源を取る
ことは現実的に非常に困難であるが、本発明の第２の光
起電力ダイオードアレイ２b はフローティングされた電
源であるので何の問題もなく実現できる。
【００１７】本発明の第３、第４、第５、及び第６の特
徴のフォトカプラ装置では、第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’の通電電極に流れる電流を一定値以
下に制限するため、通電電極と直列に電流検出用抵抗４
及び４’を挿入し、電流検出用抵抗４及び４’の両端に
発生した電位差を第２の光起電力ダイオードアレイ２b
で昇圧して、電流制限回路であるバイポーラトランジス
タ３a 及び３a ’のベース電極に印加する。つまり、ベ
ース電極に印加する電圧を第２の光起電力ダイオードア
レイ２b で昇圧することにより、検出電圧を大幅に引き
下げることができ、結果として電流検出用抵抗の値を大
幅に引き下げることができる。
徴のフォトカプラ装置では、第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’の通電電極に流れる電流を一定値以
下に制限するため、通電電極と直列に電流検出用抵抗４
及び４’を挿入し、電流検出用抵抗４及び４’の両端に
発生した電位差を第２の光起電力ダイオードアレイ２b
で昇圧して、電流制限回路であるバイポーラトランジス
タ３a 及び３a ’のベース電極に印加する。つまり、ベ
ース電極に印加する電圧を第２の光起電力ダイオードア
レイ２b で昇圧することにより、検出電圧を大幅に引き
下げることができ、結果として電流検出用抵抗の値を大
幅に引き下げることができる。
【００１８】尚、第１及び第２の特徴のフォトカプラ装
置は直流負荷に、第３、第４、第５、及び第６の特徴の
フォトカプラ装置は交流負荷にそれぞれ適用される。更
に、第５及び第６の特徴のフォトカプラ装置では、共通
の第２の光起電力ダイオードアレイ２b により第１及び
第２の電流制限回路３及び３’を駆動するので、より少
ない面積で実現できる。
置は直流負荷に、第３、第４、第５、及び第６の特徴の
フォトカプラ装置は交流負荷にそれぞれ適用される。更
に、第５及び第６の特徴のフォトカプラ装置では、共通
の第２の光起電力ダイオードアレイ２b により第１及び
第２の電流制限回路３及び３’を駆動するので、より少
ない面積で実現できる。
【００１９】また、本発明の第７の特徴のフォトカプラ
装置では、第６の特徴のフォトカプラ装置と同様の効果
を持つ他、ターンオフ時に第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’のゲート−ソース電極間を短絡、ター
ンオフスピードを加速する機能を持つ。つまり従来例の
ように、ターンオフ時間短縮のための第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’のゲート−ソース電極間電
荷の放電回路として、光起電力ダイオードアレイ１０a
及び放電用ＦＥＴ１０b を設けることなく、ターンオフ
時間の短縮ができる。
装置では、第６の特徴のフォトカプラ装置と同様の効果
を持つ他、ターンオフ時に第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’のゲート−ソース電極間を短絡、ター
ンオフスピードを加速する機能を持つ。つまり従来例の
ように、ターンオフ時間短縮のための第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’のゲート−ソース電極間電
荷の放電回路として、光起電力ダイオードアレイ１０a
及び放電用ＦＥＴ１０b を設けることなく、ターンオフ
時間の短縮ができる。
【００２０】更に、本発明の第８の特徴のフォトカプラ
装置では、第１及び第２の電流検出用抵抗４及び４’の
両端に発生する電位差を検知する差動増幅器Ａｍｐを備
えており、検出電圧を差動増幅器Ａｍｐの感度で決定す
ることができ、従って検出感度を回路定数の変更で簡単
に調整できるので、電流検出用抵抗４及び４’の抵抗値
を大幅に引き下げることができる。また、差動増幅器Ａ
ｍｐの電源として第４の光起電力ダイオードアレイ２b
”を具備しているので新たに外部電源を用意する必要
がない。
装置では、第１及び第２の電流検出用抵抗４及び４’の
両端に発生する電位差を検知する差動増幅器Ａｍｐを備
えており、検出電圧を差動増幅器Ａｍｐの感度で決定す
ることができ、従って検出感度を回路定数の変更で簡単
に調整できるので、電流検出用抵抗４及び４’の抵抗値
を大幅に引き下げることができる。また、差動増幅器Ａ
ｍｐの電源として第４の光起電力ダイオードアレイ２b
”を具備しているので新たに外部電源を用意する必要
がない。
【００２１】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【００２２】図１に本発明の第１の実施例に係るフォト
カプラ装置の回路構成図を示す。同図において、図７
（従来例）と重複する部分には同一の符号を附してい
る。
カプラ装置の回路構成図を示す。同図において、図７
（従来例）と重複する部分には同一の符号を附してい
る。
【００２３】本実施例のフォトカプラ装置は、入力信号
により発光する発光ダイオード１と、発光ダイオード１
からの光信号を受光して光起電力を発生する第１の光起
電力ダイオードアレイ２a と、第１の光起電力ダイオー
ドアレイ２a の発生する光起電力によって駆動される出
力用ＭＯＳＦＥＴ５と、出力用ＭＯＳＦＥＴ５の動作状
態を制御して通電電極に流れる電流を一定値以下に制限
する電流制限回路３と、出力用ＭＯＳＦＥＴ５のソース
電極にその一端を接続する電流検出用抵抗４と、発光ダ
イオード１からの光信号を受光して発生した光起電力に
よって電流制限回路３を駆動する第２の光起電力ダイオ
ードアレイ２b から構成されている。
により発光する発光ダイオード１と、発光ダイオード１
からの光信号を受光して光起電力を発生する第１の光起
電力ダイオードアレイ２a と、第１の光起電力ダイオー
ドアレイ２a の発生する光起電力によって駆動される出
力用ＭＯＳＦＥＴ５と、出力用ＭＯＳＦＥＴ５の動作状
態を制御して通電電極に流れる電流を一定値以下に制限
する電流制限回路３と、出力用ＭＯＳＦＥＴ５のソース
電極にその一端を接続する電流検出用抵抗４と、発光ダ
イオード１からの光信号を受光して発生した光起電力に
よって電流制限回路３を駆動する第２の光起電力ダイオ
ードアレイ２b から構成されている。
【００２４】また、電流制限回路３はバイポーラトラン
ジスタ３で実現されており、出力用ＭＯＳＦＥＴ５のゲ
ート電極にコレクタ電極が、電流検出用抵抗４の他端に
エミッタ電極が、出力用ＭＯＳＦＥＴ５のソース電極と
電流検出用抵抗４との接続点に第２の光起電力ダイオー
ドアレイ２b を介してベース電極が、それぞれ接続され
ている。
ジスタ３で実現されており、出力用ＭＯＳＦＥＴ５のゲ
ート電極にコレクタ電極が、電流検出用抵抗４の他端に
エミッタ電極が、出力用ＭＯＳＦＥＴ５のソース電極と
電流検出用抵抗４との接続点に第２の光起電力ダイオー
ドアレイ２b を介してベース電極が、それぞれ接続され
ている。
【００２５】本実施例では、発光ダイオード１からの光
により、第１の光起電力ダイオードアレイ２a が光起電
力を発生し、出力用ＭＯＳＦＥＴ５を駆動する。出力用
ＭＯＳＦＥＴ５がオン状態の時、出力端子７−７’間に
規定値以上の電流が流れると、電流検出用抵抗４の両端
に発生した電位差で電流制限回路（バイポーラトランジ
スタ）３が働き、出力用ＭＯＳＦＥＴ５のゲート−ソー
ス電極間電圧を制御し、出力端子７−７’間に流れる電
流を一定値以下に制限する。
により、第１の光起電力ダイオードアレイ２a が光起電
力を発生し、出力用ＭＯＳＦＥＴ５を駆動する。出力用
ＭＯＳＦＥＴ５がオン状態の時、出力端子７−７’間に
規定値以上の電流が流れると、電流検出用抵抗４の両端
に発生した電位差で電流制限回路（バイポーラトランジ
スタ）３が働き、出力用ＭＯＳＦＥＴ５のゲート−ソー
ス電極間電圧を制御し、出力端子７−７’間に流れる電
流を一定値以下に制限する。
【００２６】例えば、１５０［ｍＡ］以下に電流制限す
るとして、バイポーラトランジスタ３のＶBEを０．５
［Ｖ］、第２の光起電力ダイオードアレイ２b の発生電
圧を０．４［Ｖ］とすると、検出電圧は、第２の光起電
力ダイオードアレイ２b の無い場合（従来例：図７）の
０．５［Ｖ］に対して、本実施例では０．１［Ｖ］とな
る。従って、電流検出用抵抗４の抵抗値は、本実施例で
は０．１［Ｖ］／１５０［ｍＡ］≒０．６７［Ω］とな
り、従来例の０．５［Ｖ］／１５０［ｍＡ］≒３．３３
［Ω］に対して大幅に抵抗値を低減することができる。
るとして、バイポーラトランジスタ３のＶBEを０．５
［Ｖ］、第２の光起電力ダイオードアレイ２b の発生電
圧を０．４［Ｖ］とすると、検出電圧は、第２の光起電
力ダイオードアレイ２b の無い場合（従来例：図７）の
０．５［Ｖ］に対して、本実施例では０．１［Ｖ］とな
る。従って、電流検出用抵抗４の抵抗値は、本実施例で
は０．１［Ｖ］／１５０［ｍＡ］≒０．６７［Ω］とな
り、従来例の０．５［Ｖ］／１５０［ｍＡ］≒３．３３
［Ω］に対して大幅に抵抗値を低減することができる。
【００２７】更に、電流制限回路（バイポーラトランジ
スタ）３の検出感度（電流検出用抵抗４の両端の電位差
を検出する感度）を向上させるための電源として、第２
の光起電力ダイオードアレイ２b を使用している。この
ような目的で必要とされる電源は、基本的にアイソレー
ションされていることが必要であり、場合によっては相
互にアイソレーションされた複数個の電源が必要となる
ことから、外部から電源を取ることは現実的に非常に困
難であるが、本実施例の第２の光起電力ダイオードアレ
イ２b はフローティングされた電源であるので何の問題
もなく実現できる。
スタ）３の検出感度（電流検出用抵抗４の両端の電位差
を検出する感度）を向上させるための電源として、第２
の光起電力ダイオードアレイ２b を使用している。この
ような目的で必要とされる電源は、基本的にアイソレー
ションされていることが必要であり、場合によっては相
互にアイソレーションされた複数個の電源が必要となる
ことから、外部から電源を取ることは現実的に非常に困
難であるが、本実施例の第２の光起電力ダイオードアレ
イ２b はフローティングされた電源であるので何の問題
もなく実現できる。
【００２８】次に、図３に本発明の第２の実施例に係る
フォトカプラ装置の回路構成図を示す。同図において、
図７（従来例）と重複する部分には同一の符号を附して
いる。
フォトカプラ装置の回路構成図を示す。同図において、
図７（従来例）と重複する部分には同一の符号を附して
いる。
【００２９】本実施例のフォトカプラ装置は、入力信号
により発光する発光ダイオード１と、発光ダイオード１
からの光信号を受光して光起電力を発生する第１の光起
電力ダイオードアレイ２a と、第１の光起電力ダイオー
ドアレイ２a の発生する光起電力によって駆動され、相
互のゲート電極を短絡接続する第１及び第２の出力用Ｍ
ＯＳＦＥＴ５及び５’と、第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’の動作状態をそれぞれ制御して通電電
極に流れる電流を一定値以下に制限する第１及び第２の
電流制限回路３及び３’と、第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’のソース電極にそれぞれその一端を
接続し、それぞれの他端を短絡接続する第１及び第２の
電流検出用抵抗４及び４’と、発光ダイオード１からの
光信号を受光して発生した光起電力によって第１及び第
２の電流制限回路３及び３’をそれぞれ駆動する第２及
び第３の光起電力ダイオードアレイ２b 及び２b ’とか
ら構成されている。尚、出力用ＭＯＳＦＥＴ、電流制限
回路、電流検出用抵抗、及び電流制限回路の電源として
の光起電力ダイオードアレイがそれぞれ２個使用されて
いるのは、本実施例が交流負荷に適用されるためであ
る。
により発光する発光ダイオード１と、発光ダイオード１
からの光信号を受光して光起電力を発生する第１の光起
電力ダイオードアレイ２a と、第１の光起電力ダイオー
ドアレイ２a の発生する光起電力によって駆動され、相
互のゲート電極を短絡接続する第１及び第２の出力用Ｍ
ＯＳＦＥＴ５及び５’と、第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’の動作状態をそれぞれ制御して通電電
極に流れる電流を一定値以下に制限する第１及び第２の
電流制限回路３及び３’と、第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’のソース電極にそれぞれその一端を
接続し、それぞれの他端を短絡接続する第１及び第２の
電流検出用抵抗４及び４’と、発光ダイオード１からの
光信号を受光して発生した光起電力によって第１及び第
２の電流制限回路３及び３’をそれぞれ駆動する第２及
び第３の光起電力ダイオードアレイ２b 及び２b ’とか
ら構成されている。尚、出力用ＭＯＳＦＥＴ、電流制限
回路、電流検出用抵抗、及び電流制限回路の電源として
の光起電力ダイオードアレイがそれぞれ２個使用されて
いるのは、本実施例が交流負荷に適用されるためであ
る。
【００３０】第１の電流制限回路３は第１のバイポーラ
トランジスタ３a で実現され、第１の出力用ＭＯＳＦＥ
Ｔ５のゲート電極にコレクタ電極が、第１及び第２の電
流検出用抵抗４及び４’の他端同士の接続点にエミッタ
電極が、第１の出力用ＭＯＳＦＥＴ５のソース電極と第
１の電流検出用抵抗４との接続点に第２の光起電力ダイ
オードアレイ２b を介してベース電極が、それぞれ接続
されている。また、第２の電流制限回路３’は第２のバ
イポーラトランジスタ３a ’で実現されており、第２の
出力用ＭＯＳＦＥＴ５’のゲート電極にコレクタ電極
が、第１及び第２の電流検出用抵抗４及び４’の他端同
士の接続点にエミッタ電極が、第２の出力用ＭＯＳＦＥ
Ｔ５’のソース電極と第２の電流検出用抵抗４’との接
続点に第３の光起電力ダイオードアレイ２b ’を介して
ベース電極が、それぞれ接続されている。
トランジスタ３a で実現され、第１の出力用ＭＯＳＦＥ
Ｔ５のゲート電極にコレクタ電極が、第１及び第２の電
流検出用抵抗４及び４’の他端同士の接続点にエミッタ
電極が、第１の出力用ＭＯＳＦＥＴ５のソース電極と第
１の電流検出用抵抗４との接続点に第２の光起電力ダイ
オードアレイ２b を介してベース電極が、それぞれ接続
されている。また、第２の電流制限回路３’は第２のバ
イポーラトランジスタ３a ’で実現されており、第２の
出力用ＭＯＳＦＥＴ５’のゲート電極にコレクタ電極
が、第１及び第２の電流検出用抵抗４及び４’の他端同
士の接続点にエミッタ電極が、第２の出力用ＭＯＳＦＥ
Ｔ５’のソース電極と第２の電流検出用抵抗４’との接
続点に第３の光起電力ダイオードアレイ２b ’を介して
ベース電極が、それぞれ接続されている。
【００３１】本実施例では、発光ダイオード１からの光
により、第１の光起電力ダイオードアレイ２a が光起電
力を発生し、第１及び第２の出力用ＭＯＳＦＥＴ５及び
５’を駆動する。ここでは、第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’がオン状態となり、電流が出力端子
７から出力端子７’方向に流れる場合について、以下に
説明する。
により、第１の光起電力ダイオードアレイ２a が光起電
力を発生し、第１及び第２の出力用ＭＯＳＦＥＴ５及び
５’を駆動する。ここでは、第１及び第２の出力用ＭＯ
ＳＦＥＴ５及び５’がオン状態となり、電流が出力端子
７から出力端子７’方向に流れる場合について、以下に
説明する。
【００３２】出力端子７−７’間に規定値以上の電流が
流れようとすると、電流検出用抵抗４の両端に電位差が
発生する。発生した電位差は第２の光起電力ダイオード
アレイ２b で昇圧され、バイポーラトランジスタ３a の
ベース−エミッタ間電極をバイアスし、バイポーラトラ
ンジスタ３a がオン状態となって、第１の光起電力ダイ
オードアレイ２a で発生した電流がバイパスされる。従
って、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’の
ゲート電極電位が低下し、第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’のオン抵抗ＲONが制御されて出力電流
が制限される。また、電流が出力端子７’から出力端子
７方向に流れる場合についても同様である。
流れようとすると、電流検出用抵抗４の両端に電位差が
発生する。発生した電位差は第２の光起電力ダイオード
アレイ２b で昇圧され、バイポーラトランジスタ３a の
ベース−エミッタ間電極をバイアスし、バイポーラトラ
ンジスタ３a がオン状態となって、第１の光起電力ダイ
オードアレイ２a で発生した電流がバイパスされる。従
って、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’の
ゲート電極電位が低下し、第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’のオン抵抗ＲONが制御されて出力電流
が制限される。また、電流が出力端子７’から出力端子
７方向に流れる場合についても同様である。
【００３３】このように、本実施例においても第１及び
第２の電流制限回路３及び３’（バイポーラトランジス
タ３a 及び３a ’）の検出感度を向上させるための電源
として、第２及び第３の光起電力ダイオードアレイ２b
及び２b ’を使用しているので、電流検出用抵抗４及び
４’の抵抗値を大幅に低減することができる。
第２の電流制限回路３及び３’（バイポーラトランジス
タ３a 及び３a ’）の検出感度を向上させるための電源
として、第２及び第３の光起電力ダイオードアレイ２b
及び２b ’を使用しているので、電流検出用抵抗４及び
４’の抵抗値を大幅に低減することができる。
【００３４】次に、図４に本発明の第３の実施例に係る
フォトカプラ装置の回路構成図を示す。
フォトカプラ装置の回路構成図を示す。
【００３５】本実施例のフォトカプラ装置は、第２の実
施例において、第１及び第２の電流制限回路３及び３’
用の電源として、同一の第２の光起電力ダイオードアレ
イ２b を使用している。
施例において、第１及び第２の電流制限回路３及び３’
用の電源として、同一の第２の光起電力ダイオードアレ
イ２b を使用している。
【００３６】尚、第１の電流制限回路３（第１のバイポ
ーラトランジスタ３a ）は、第１の出力用ＭＯＳＦＥＴ
５のゲート電極にコレクタ電極が、第１の出力用ＭＯＳ
ＦＥＴ５のソース電極と第１の電流検出用抵抗４との接
続点にエミッタ電極が、第１及び第２の電流検出用抵抗
４及び４’の他端同士の接続点に第２の光起電力ダイオ
ードアレイ２b を介してベース電極が、それぞれ接続さ
れて構成され、第２の電流制限回路３’（第２のバイポ
ーラトランジスタ３a ’）は、第２の出力用ＭＯＳＦＥ
Ｔ５’のゲート電極にコレクタ電極が、第２の出力用Ｍ
ＯＳＦＥＴ５’のソース電極と第２の電流検出用抵抗
４’との接続点にエミッタ電極が、第１及び第２の電流
検出用抵抗４及び４’の他端同士の接続点に第２の光起
電力ダイオードアレイ２b を介してベース電極が、それ
ぞれ接続されて構成されている。
ーラトランジスタ３a ）は、第１の出力用ＭＯＳＦＥＴ
５のゲート電極にコレクタ電極が、第１の出力用ＭＯＳ
ＦＥＴ５のソース電極と第１の電流検出用抵抗４との接
続点にエミッタ電極が、第１及び第２の電流検出用抵抗
４及び４’の他端同士の接続点に第２の光起電力ダイオ
ードアレイ２b を介してベース電極が、それぞれ接続さ
れて構成され、第２の電流制限回路３’（第２のバイポ
ーラトランジスタ３a ’）は、第２の出力用ＭＯＳＦＥ
Ｔ５’のゲート電極にコレクタ電極が、第２の出力用Ｍ
ＯＳＦＥＴ５’のソース電極と第２の電流検出用抵抗
４’との接続点にエミッタ電極が、第１及び第２の電流
検出用抵抗４及び４’の他端同士の接続点に第２の光起
電力ダイオードアレイ２b を介してベース電極が、それ
ぞれ接続されて構成されている。
【００３７】本実施例においても、電流が出力端子７か
ら出力端子７’方向に流れる場合の電流制限メカニズム
について説明する。
ら出力端子７’方向に流れる場合の電流制限メカニズム
について説明する。
【００３８】出力端子７−７’間に規定値以上の電流が
流れようとすると、電流検出用抵抗４’の両端に電位差
が発生する。発生した電位差は第２の光起電力ダイオー
ドアレイ２b で昇圧され、バイポーラトランジスタ３a
’のベース−エミッタ間電極をバイアスし、バイポー
ラトランジスタ３a ’がオン状態となって、第１の光起
電力ダイオードアレイ２a で発生した電流がバイパスさ
れる。従って、第１及び第２の出力用ＭＯＳＦＥＴ５及
び５’のゲート電極電位が低下し、第１及び第２の出力
用ＭＯＳＦＥＴ５及び５’のオン抵抗ＲONが制御されて
出力電流が制限される。また、電流が出力端子７’から
出力端子７方向に流れる場合についても同様である。
流れようとすると、電流検出用抵抗４’の両端に電位差
が発生する。発生した電位差は第２の光起電力ダイオー
ドアレイ２b で昇圧され、バイポーラトランジスタ３a
’のベース−エミッタ間電極をバイアスし、バイポー
ラトランジスタ３a ’がオン状態となって、第１の光起
電力ダイオードアレイ２a で発生した電流がバイパスさ
れる。従って、第１及び第２の出力用ＭＯＳＦＥＴ５及
び５’のゲート電極電位が低下し、第１及び第２の出力
用ＭＯＳＦＥＴ５及び５’のオン抵抗ＲONが制御されて
出力電流が制限される。また、電流が出力端子７’から
出力端子７方向に流れる場合についても同様である。
【００３９】このように、本実施例においても第１及び
第２の電流制限回路３及び３’（バイポーラトランジス
タ３a 及び３a ’）の検出感度を向上させるための電源
として、第２の光起電力ダイオードアレイ２b を使用し
ているので、電流検出用抵抗４及び４’の抵抗値を大幅
に低減することができ、また、共通の第２の光起電力ダ
イオードアレイ２b により第１及び第２の電流制限回路
３及び３’（バイポーラトランジスタ３a 及び３a ’）
を駆動するので、より少ない面積で実現できる。
第２の電流制限回路３及び３’（バイポーラトランジス
タ３a 及び３a ’）の検出感度を向上させるための電源
として、第２の光起電力ダイオードアレイ２b を使用し
ているので、電流検出用抵抗４及び４’の抵抗値を大幅
に低減することができ、また、共通の第２の光起電力ダ
イオードアレイ２b により第１及び第２の電流制限回路
３及び３’（バイポーラトランジスタ３a 及び３a ’）
を駆動するので、より少ない面積で実現できる。
【００４０】次に、図５に本発明の第４の実施例に係る
フォトカプラ装置の回路構成図を示す。
フォトカプラ装置の回路構成図を示す。
【００４１】本実施例のフォトカプラ装置は、第３の実
施例のフォトカプラ装置において、第１及び第２のバイ
ポーラトランジスタ３a 及び３a ’のベース−コレクタ
電極間に接続される抵抗８と、第２の光起電力ダイオー
ドアレイ２b と第１及び第２の電流検出用抵抗４及び
４’の他端同士の接続点との間に、第２の光起電力ダイ
オードアレイ２b と逆直列に接続される整流用ダイオー
ド９とを付加した構成となっている。
施例のフォトカプラ装置において、第１及び第２のバイ
ポーラトランジスタ３a 及び３a ’のベース−コレクタ
電極間に接続される抵抗８と、第２の光起電力ダイオー
ドアレイ２b と第１及び第２の電流検出用抵抗４及び
４’の他端同士の接続点との間に、第２の光起電力ダイ
オードアレイ２b と逆直列に接続される整流用ダイオー
ド９とを付加した構成となっている。
【００４２】本実施例は、電流制限回路としての第１及
び第２のバイポーラトランジスタ３a 及び３a ’を、出
力ターンオフ時の第１及び第２の出力用ＭＯＳＦＥＴ５
及び５’のゲート−ソース電極間の電荷を放電するため
の放電回路としても機能するように構成したものであ
る。
び第２のバイポーラトランジスタ３a 及び３a ’を、出
力ターンオフ時の第１及び第２の出力用ＭＯＳＦＥＴ５
及び５’のゲート−ソース電極間の電荷を放電するため
の放電回路としても機能するように構成したものであ
る。
【００４３】本実施例においても、電流が出力端子７か
ら出力端子７’方向に流れる場合の電流制限メカニズム
について説明する。
ら出力端子７’方向に流れる場合の電流制限メカニズム
について説明する。
【００４４】出力端子７−７’間に規定値以上の電流が
流れようとすると、電流検出用抵抗４’の両端に電位差
が発生する。発生した電位差は整流用ダイオード９によ
りＶF 分低下するが、第２の光起電力ダイオードアレイ
２b で昇圧され、バイポーラトランジスタ３a ’のベー
ス−エミッタ間電極をバイアスし、バイポーラトランジ
スタ３a ’がオン状態となって、第１の光起電力ダイオ
ードアレイ２a で発生した電流がバイパスされる。ここ
で、抵抗８によってもバイパスされるが、この抵抗８は
充分に値の大きなものを使用するので、その効果は無視
できる。従って、第１及び第２の出力用ＭＯＳＦＥＴ５
及び５’のゲート電極電位が低下し、第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’のオン抵抗ＲONが制御され
て出力電流が制限される。また、電流が出力端子７’か
ら出力端子７方向に流れる場合についても同様である。
流れようとすると、電流検出用抵抗４’の両端に電位差
が発生する。発生した電位差は整流用ダイオード９によ
りＶF 分低下するが、第２の光起電力ダイオードアレイ
２b で昇圧され、バイポーラトランジスタ３a ’のベー
ス−エミッタ間電極をバイアスし、バイポーラトランジ
スタ３a ’がオン状態となって、第１の光起電力ダイオ
ードアレイ２a で発生した電流がバイパスされる。ここ
で、抵抗８によってもバイパスされるが、この抵抗８は
充分に値の大きなものを使用するので、その効果は無視
できる。従って、第１及び第２の出力用ＭＯＳＦＥＴ５
及び５’のゲート電極電位が低下し、第１及び第２の出
力用ＭＯＳＦＥＴ５及び５’のオン抵抗ＲONが制御され
て出力電流が制限される。また、電流が出力端子７’か
ら出力端子７方向に流れる場合についても同様である。
【００４５】次に、本実施例の出力ターンオフ時におけ
る第１及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲー
ト−ソース電極間の電荷の放電について説明する。
る第１及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲー
ト−ソース電極間の電荷の放電について説明する。
【００４６】第１の光起電力ダイオードアレイ２a が光
起電力の発生を止めると、第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’のゲート電極の正電荷の一部は、抵抗
８を通ってバイポーラトランジスタ３a 及び３a ’のベ
ース電極に流れ込む。この時、バイポーラトランジスタ
３a 及び３a ’のベース電極が第１及び第２の出力用Ｍ
ＯＳＦＥＴ５及び５’のソース電極の負電荷で負にバイ
アスされないように、整流用ダイオード９によって、バ
イポーラトランジスタ３a 及び３a ’のベース電極と第
１及び第２の出力用ＭＯＳＦＥＴ５及び５’のソース電
極とが電気的に切り離される。従って、バイポーラトラ
ンジスタ３a 及び３a ’のベース電極に流れ込んだ第１
及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲート電極
の正電荷の一部は、バイポーラトランジスタ３a 及び３
a ’をオン状態にして、第１及び第２の出力用ＭＯＳＦ
ＥＴ５及び５’のゲート−ソース電極間に蓄積された電
荷が速やかに放電され、出力端子７−７’間はオフ状態
となる。
起電力の発生を止めると、第１及び第２の出力用ＭＯＳ
ＦＥＴ５及び５’のゲート電極の正電荷の一部は、抵抗
８を通ってバイポーラトランジスタ３a 及び３a ’のベ
ース電極に流れ込む。この時、バイポーラトランジスタ
３a 及び３a ’のベース電極が第１及び第２の出力用Ｍ
ＯＳＦＥＴ５及び５’のソース電極の負電荷で負にバイ
アスされないように、整流用ダイオード９によって、バ
イポーラトランジスタ３a 及び３a ’のベース電極と第
１及び第２の出力用ＭＯＳＦＥＴ５及び５’のソース電
極とが電気的に切り離される。従って、バイポーラトラ
ンジスタ３a 及び３a ’のベース電極に流れ込んだ第１
及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲート電極
の正電荷の一部は、バイポーラトランジスタ３a 及び３
a ’をオン状態にして、第１及び第２の出力用ＭＯＳＦ
ＥＴ５及び５’のゲート−ソース電極間に蓄積された電
荷が速やかに放電され、出力端子７−７’間はオフ状態
となる。
【００４７】つまり本実施例によれば、ターンオフ時の
第１及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲート
−ソース電極間に蓄積された電荷の一部がバイポーラト
ランジスタ３a 及び３a ’のベース電極に流れ込むこと
により、バイポーラトランジスタ３a 及び３a ’のコレ
クタ−エミッタ電極間に電流増幅率ｈFE倍の放電電流が
流れ、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’の
ゲート−ソース電極間の電荷が速やかに放電されて、短
時間（高速）の出力ターンオフが実現される。
第１及び第２の出力用ＭＯＳＦＥＴ５及び５’のゲート
−ソース電極間に蓄積された電荷の一部がバイポーラト
ランジスタ３a 及び３a ’のベース電極に流れ込むこと
により、バイポーラトランジスタ３a 及び３a ’のコレ
クタ−エミッタ電極間に電流増幅率ｈFE倍の放電電流が
流れ、第１及び第２の出力用ＭＯＳＦＥＴ５及び５’の
ゲート−ソース電極間の電荷が速やかに放電されて、短
時間（高速）の出力ターンオフが実現される。
【００４８】以上のように、本実施例においても第１及
び第２の電流制限回路３及び３’（バイポーラトランジ
スタ３a 及び３a ’）の検出感度を向上させるための電
源として、第２の光起電力ダイオードアレイ２b を使用
しているので、電流検出用抵抗４及び４’の抵抗値を大
幅に低減することができ、また従来例のように、ターン
オフ時間短縮のための第１及び第２の出力用ＭＯＳＦＥ
Ｔ５及び５’のゲート−ソース電極間電荷の放電回路と
して、光起電力ダイオードアレイ１０a 及び放電用ＦＥ
Ｔ１０b を設けることなく、ターンオフ時間の短縮がで
きる。
び第２の電流制限回路３及び３’（バイポーラトランジ
スタ３a 及び３a ’）の検出感度を向上させるための電
源として、第２の光起電力ダイオードアレイ２b を使用
しているので、電流検出用抵抗４及び４’の抵抗値を大
幅に低減することができ、また従来例のように、ターン
オフ時間短縮のための第１及び第２の出力用ＭＯＳＦＥ
Ｔ５及び５’のゲート−ソース電極間電荷の放電回路と
して、光起電力ダイオードアレイ１０a 及び放電用ＦＥ
Ｔ１０b を設けることなく、ターンオフ時間の短縮がで
きる。
【００４９】次に、図６に本発明の第５の実施例に係る
フォトカプラ装置の回路構成図を示す。
フォトカプラ装置の回路構成図を示す。
【００５０】本実施例のフォトカプラ装置は、第２の実
施例のフォトカプラ装置に対して、第１及び第２の電流
検出用抵抗４及び４’の両端に発生する電位差を検知し
て第１及び第２の電流制限回路３及び３’に供給する差
動増幅器Ａｍｐと、発光ダイオード１からの光信号を受
光して発生した光起電力によって差動増幅器Ａｍｐを駆
動する第４の光起電力ダイオードアレイ２b ”とを付加
した構成である。
施例のフォトカプラ装置に対して、第１及び第２の電流
検出用抵抗４及び４’の両端に発生する電位差を検知し
て第１及び第２の電流制限回路３及び３’に供給する差
動増幅器Ａｍｐと、発光ダイオード１からの光信号を受
光して発生した光起電力によって差動増幅器Ａｍｐを駆
動する第４の光起電力ダイオードアレイ２b ”とを付加
した構成である。
【００５１】差動増幅器Ａｍｐは、抵抗３c ，３c ’，
３d ，及び３d ’、バイポーラトランジスタ３b 及び３
b ’、並びに低電流化用抵抗３e で構成されている。
３d ，及び３d ’、バイポーラトランジスタ３b 及び３
b ’、並びに低電流化用抵抗３e で構成されている。
【００５２】本実施例では、差動増幅器Ａｍｐによって
第１及び第２の電流検出用抵抗４及び４’の両端に発生
する電位差を検知するので、検出電圧を差動増幅器Ａｍ
ｐの感度で決定することができ、検出感度を回路定数の
変更で簡単に調整できるため、検出感度を向上させるこ
とにより、電流検出用抵抗４及び４’の抵抗値を大幅に
引き下げることができる。
第１及び第２の電流検出用抵抗４及び４’の両端に発生
する電位差を検知するので、検出電圧を差動増幅器Ａｍ
ｐの感度で決定することができ、検出感度を回路定数の
変更で簡単に調整できるため、検出感度を向上させるこ
とにより、電流検出用抵抗４及び４’の抵抗値を大幅に
引き下げることができる。
【００５３】本実施例においても、電流が出力端子７か
ら出力端子７’方向に流れる場合の電流制限メカニズム
について説明する。
ら出力端子７’方向に流れる場合の電流制限メカニズム
について説明する。
【００５４】出力端子７−７’間に規定値以上の電流が
流れようとすると、電流検出用抵抗４’の両端に電位差
が発生し、第１及び第２の出力用ＭＯＳＦＥＴ５及び
５’のソース電極間に電位差が発生する。この電位差は
保存されたまま第２及び第３の光起電力ダイオードアレ
イ２b 及び２b ’で昇圧され、差動増幅器Ａｍｐの入力
部、即ちバイポーラトランジスタ３b 及び３b ’のベー
ス電極をバイアスする。
流れようとすると、電流検出用抵抗４’の両端に電位差
が発生し、第１及び第２の出力用ＭＯＳＦＥＴ５及び
５’のソース電極間に電位差が発生する。この電位差は
保存されたまま第２及び第３の光起電力ダイオードアレ
イ２b 及び２b ’で昇圧され、差動増幅器Ａｍｐの入力
部、即ちバイポーラトランジスタ３b 及び３b ’のベー
ス電極をバイアスする。
【００５５】バイポーラトランジスタ３b のベース電極
の電位がバイポーラトランジスタ３b ’のベース電極の
電位よりも高電位にバイアスされるため、バイポーラト
ランジスタ３b 及び３b ’の動作状態に差が生じて、バ
イポーラトランジスタ３b ’のコレクタ電極の電位が上
昇し、バイポーラトランジスタ３a ’のベース電極をバ
イアスする。バイポーラトランジスタ３a ’はオン状態
となり、第１の光起電力ダイオードアレイ２a で発生し
た電流がバイパスされ、第１及び第２の出力用ＭＯＳＦ
ＥＴ５及び５’のゲート電極電位が低下し、第１及び第
２の出力用ＭＯＳＦＥＴ５及び５’のオン抵抗ＲONが制
御されて出力電流が制限される。また、電流が出力端子
７’から出力端子７方向に流れる場合についても同様で
ある。
の電位がバイポーラトランジスタ３b ’のベース電極の
電位よりも高電位にバイアスされるため、バイポーラト
ランジスタ３b 及び３b ’の動作状態に差が生じて、バ
イポーラトランジスタ３b ’のコレクタ電極の電位が上
昇し、バイポーラトランジスタ３a ’のベース電極をバ
イアスする。バイポーラトランジスタ３a ’はオン状態
となり、第１の光起電力ダイオードアレイ２a で発生し
た電流がバイパスされ、第１及び第２の出力用ＭＯＳＦ
ＥＴ５及び５’のゲート電極電位が低下し、第１及び第
２の出力用ＭＯＳＦＥＴ５及び５’のオン抵抗ＲONが制
御されて出力電流が制限される。また、電流が出力端子
７’から出力端子７方向に流れる場合についても同様で
ある。
【００５６】このように、本実施例では、差動増幅器Ａ
ｍｐによって電圧検出の感度を向上させ、電流検出用抵
抗４及び４’の抵抗値を実用的な最も低い値にすること
ができる。また、差動増幅器Ａｍｐの電源として第４の
光起電力ダイオードアレイ２b ”を具備しているので新
たに外部電源を用意する必要がない。
ｍｐによって電圧検出の感度を向上させ、電流検出用抵
抗４及び４’の抵抗値を実用的な最も低い値にすること
ができる。また、差動増幅器Ａｍｐの電源として第４の
光起電力ダイオードアレイ２b ”を具備しているので新
たに外部電源を用意する必要がない。
【００５７】
【発明の効果】以上のように本発明によれば、出力用Ｍ
ＯＳＦＥＴの通電電極に流れる電流を一定値以下に制限
するため、通電電極と直列に電流検出用抵抗を挿入し、
電流検出用抵抗の両端に発生した電位差を第２の光起電
力ダイオードアレイで昇圧して、例えば電流制限回路で
あるバイポーラトランジスタのベース電極に印加するこ
ととしたので、出力用ＭＯＳＦＥＴの通電電極を流れる
電流を一定値以下に制限するための電流検出用抵抗の値
を大幅に引き下げることができ、製品としてのオン抵抗
を低減して高い電流容量を実現し得るフォトカプラ装置
を提供することができる。
ＯＳＦＥＴの通電電極に流れる電流を一定値以下に制限
するため、通電電極と直列に電流検出用抵抗を挿入し、
電流検出用抵抗の両端に発生した電位差を第２の光起電
力ダイオードアレイで昇圧して、例えば電流制限回路で
あるバイポーラトランジスタのベース電極に印加するこ
ととしたので、出力用ＭＯＳＦＥＴの通電電極を流れる
電流を一定値以下に制限するための電流検出用抵抗の値
を大幅に引き下げることができ、製品としてのオン抵抗
を低減して高い電流容量を実現し得るフォトカプラ装置
を提供することができる。
【００５８】また、電流制限回路用の電源として使用さ
れる第２の光起電力ダイオードアレイはフローティング
された電源であるのでアイソレーション等の問題もなく
実現できる。
れる第２の光起電力ダイオードアレイはフローティング
された電源であるのでアイソレーション等の問題もなく
実現できる。
【００５９】本発明によれば、第１及び第２の出力用Ｍ
ＯＳＦＥＴの通電電極に流れる電流を一定値以下に制限
するため、通電電極と直列に第１及び第２の電流検出用
抵抗を挿入し、第１及び第２の電流検出用抵抗の両端に
発生した電位差をそれぞれ第２及び第３の光起電力ダイ
オードアレイで昇圧して、例えば第１及び第２の電流制
限回路である第１及び第２のバイポーラトランジスタの
ベース電極に印加することとしたので、第１及び第２の
出力用ＭＯＳＦＥＴの通電電極を流れる電流を一定値以
下に制限するための第１及び第２の電流検出用抵抗の値
を大幅に引き下げることができ、製品としてのオン抵抗
を低減して高い電流容量を実現し得るフォトカプラ装置
を提供することができる。
ＯＳＦＥＴの通電電極に流れる電流を一定値以下に制限
するため、通電電極と直列に第１及び第２の電流検出用
抵抗を挿入し、第１及び第２の電流検出用抵抗の両端に
発生した電位差をそれぞれ第２及び第３の光起電力ダイ
オードアレイで昇圧して、例えば第１及び第２の電流制
限回路である第１及び第２のバイポーラトランジスタの
ベース電極に印加することとしたので、第１及び第２の
出力用ＭＯＳＦＥＴの通電電極を流れる電流を一定値以
下に制限するための第１及び第２の電流検出用抵抗の値
を大幅に引き下げることができ、製品としてのオン抵抗
を低減して高い電流容量を実現し得るフォトカプラ装置
を提供することができる。
【００６０】また、本発明の第５及び第６の特徴のフォ
トカプラ装置によれば、共通の第２の光起電力ダイオー
ドアレイにより第１及び第２の電流制限回路を駆動する
ように構成することにより、より少ない面積で実現でき
る。
トカプラ装置によれば、共通の第２の光起電力ダイオー
ドアレイにより第１及び第２の電流制限回路を駆動する
ように構成することにより、より少ない面積で実現でき
る。
【００６１】また、本発明の第７の特徴のフォトカプラ
装置によれば、電流制限回路としての第１及び第２のバ
イポーラトランジスタを、出力ターンオフ時の第１及び
第２の出力用ＭＯＳＦＥＴのゲート−ソース電極間の電
荷を放電するための放電回路としても機能するように構
成することとしたので、短時間（高速）の出力ターンオ
フを実現し得るフォトカプラ装置を提供することができ
る。
装置によれば、電流制限回路としての第１及び第２のバ
イポーラトランジスタを、出力ターンオフ時の第１及び
第２の出力用ＭＯＳＦＥＴのゲート−ソース電極間の電
荷を放電するための放電回路としても機能するように構
成することとしたので、短時間（高速）の出力ターンオ
フを実現し得るフォトカプラ装置を提供することができ
る。
【００６２】更に、本発明の第８の特徴のフォトカプラ
装置によれば、第１及び第２の電流検出用抵抗の両端に
発生する電位差を検知する差動増幅器を備えて、検出電
圧を差動増幅器の感度で決定することとしたので、回路
定数の変更調整で検出感度を向上させることにより電流
検出用抵抗の抵抗値を実用的な最も低い値にすることが
でき、また、差動増幅器の電源として第４の光起電力ダ
イオードアレイを備えているので新たに外部電源を用意
することなく実現できる。
装置によれば、第１及び第２の電流検出用抵抗の両端に
発生する電位差を検知する差動増幅器を備えて、検出電
圧を差動増幅器の感度で決定することとしたので、回路
定数の変更調整で検出感度を向上させることにより電流
検出用抵抗の抵抗値を実用的な最も低い値にすることが
でき、また、差動増幅器の電源として第４の光起電力ダ
イオードアレイを備えているので新たに外部電源を用意
することなく実現できる。
【図１】本発明の第１の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図２】本発明の原理説明図である。
【図３】本発明の第２の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図４】本発明の第３の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図５】本発明の第４の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図６】本発明の第５の実施例に係るフォトカプラ装置
の回路構成図である。
の回路構成図である。
【図７】従来のフォトカプラ装置の回路構成図である。
１ 発光ダイオード（発光素子） ２a 第１の光起電力ダイオードアレイ ２b 第２の光起電力ダイオードアレイ ２b ’ 第３の光起電力ダイオードアレイ ２b ” 第４の光起電力ダイオードアレイ ３ （第１の）電流制限回路（バイポーラトランジス
タ） ３a 第１のバイポーラトランジスタ ３’ 第２の電流制限回路 ３a ’ 第２のバイポーラトランジスタ ３c ，３c ’，３d ，３d ’ 抵抗 ３b ，３b ’ バイポーラトランジスタ ３e 低電流化用抵抗 ４ （第１の）電流検出用抵抗 ４’ 第２の電流検出用抵抗 ５ （第１の）出力用ＭＯＳＦＥＴ ５’ 第２の出力用ＭＯＳＦＥＴ ６，６’ 入力端子 ７，７’ 出力端子 ８ 抵抗 ９ 整流用ダイオード Ａｍｐ 差動増幅器 ５a ，５a ’ 寄生ダイオード １０a 光起電力ダイオードアレイ １０b 放電用ＭＯＳＦＥＴ
タ） ３a 第１のバイポーラトランジスタ ３’ 第２の電流制限回路 ３a ’ 第２のバイポーラトランジスタ ３c ，３c ’，３d ，３d ’ 抵抗 ３b ，３b ’ バイポーラトランジスタ ３e 低電流化用抵抗 ４ （第１の）電流検出用抵抗 ４’ 第２の電流検出用抵抗 ５ （第１の）出力用ＭＯＳＦＥＴ ５’ 第２の出力用ＭＯＳＦＥＴ ６，６’ 入力端子 ７，７’ 出力端子 ８ 抵抗 ９ 整流用ダイオード Ａｍｐ 差動増幅器 ５a ，５a ’ 寄生ダイオード １０a 光起電力ダイオードアレイ １０b 放電用ＭＯＳＦＥＴ
Claims (8)
- 【請求項１】 入力信号により発光する発光素子と、 前記発光素子からの光信号を受光して光起電力を発生す
る第１の光起電力ダイオードアレイと、 前記第１の光起電力ダイオードアレイの発生する光起電
力によって駆動される出力用ＭＯＳＦＥＴと、 前記出力用ＭＯＳＦＥＴの動作状態を制御して通電電極
に流れる電流を一定値以下に制限する電流制限回路と、 前記発光素子からの光信号を受光して発生した光起電力
によって前記電流制限回路を駆動する第２の光起電力ダ
イオードアレイとを有することを特徴とするフォトカプ
ラ装置。 - 【請求項２】 前記フォトカプラ装置は、前記出力用Ｍ
ＯＳＦＥＴのソース電極にその一端を接続する電流検出
用抵抗を有し、 前記電流制限回路は、前記出力用ＭＯＳＦＥＴのゲート
電極にコレクタ電極を、前記電流検出用抵抗の他端にエ
ミッタ電極を、前記出力用ＭＯＳＦＥＴのソース電極と
前記電流検出用抵抗との接続点に前記第２の光起電力ダ
イオードアレイを介してベース電極を、それぞれ接続す
るバイポーラトランジスタであることを特徴とする請求
項１に記載のフォトカプラ装置。 - 【請求項３】 入力信号により発光する発光素子と、 前記発光素子からの光信号を受光して光起電力を発生す
る第１の光起電力ダイオードアレイと、 前記第１の光起電力ダイオードアレイの発生する光起電
力によって駆動され、相互のゲート電極を短絡接続する
第１及び第２の出力用ＭＯＳＦＥＴと、 前記第１及び第２の出力用ＭＯＳＦＥＴの動作状態をそ
れぞれ制御して通電電極に流れる電流を一定値以下に制
限する第１及び第２の電流制限回路と、 前記発光素子からの光信号を受光して発生した光起電力
によって前記第１及び第２の電流制限回路をそれぞれ駆
動する第２及び第３の光起電力ダイオードアレイとを有
することを特徴とするフォトカプラ装置。 - 【請求項４】 前記フォトカプラ装置は、前記第１及び
第２の出力用ＭＯＳＦＥＴのソース電極にそれぞれその
一端を接続し、それぞれの他端を短絡接続する第１及び
第２の電流検出用抵抗を有し、 前記第１の電流制限回路は、前記第１の出力用ＭＯＳＦ
ＥＴのゲート電極にコレクタ電極を、前記第１及び第２
の電流検出用抵抗の他端同士の接続点にエミッタ電極
を、前記第１の出力用ＭＯＳＦＥＴのソース電極と前記
第１の電流検出用抵抗との接続点に前記第２の光起電力
ダイオードアレイを介してベース電極を、それぞれ接続
する第１のバイポーラトランジスタであり、 前記第２の電流制限回路は、前記第２の出力用ＭＯＳＦ
ＥＴのゲート電極にコレクタ電極を、前記第１及び第２
の電流検出用抵抗の他端同士の接続点にエミッタ電極
を、前記第２の出力用ＭＯＳＦＥＴのソース電極と前記
第２の電流検出用抵抗との接続点に前記第３の光起電力
ダイオードアレイを介してベース電極を、それぞれ接続
する第２のバイポーラトランジスタであることを特徴と
する請求項３に記載のフォトカプラ装置。 - 【請求項５】 前記第１及び第２の電流制限回路は、同
一の第２の光起電力ダイオードアレイにより駆動される
ことを特徴とする請求項３に記載のフォトカプラ装置。 - 【請求項６】 前記フォトカプラ装置は、前記第１及び
第２の出力用ＭＯＳＦＥＴのソース電極にそれぞれその
一端を接続し、それぞれの他端を短絡接続する第１及び
第２の電流検出用抵抗を有し、 前記第１の電流制限回路は、前記第１の出力用ＭＯＳＦ
ＥＴのゲート電極にコレクタ電極を、前記第１の出力用
ＭＯＳＦＥＴのソース電極と前記第１の電流検出用抵抗
との接続点にエミッタ電極を、前記第１及び第２の電流
検出用抵抗の他端同士の接続点に前記第２の光起電力ダ
イオードアレイを介してベース電極を、それぞれ接続す
る第１のバイポーラトランジスタであり、 前記第２の電流制限回路は、前記第２の出力用ＭＯＳＦ
ＥＴのゲート電極にコレクタ電極を、前記第２の出力用
ＭＯＳＦＥＴのソース電極と前記第２の電流検出用抵抗
との接続点にエミッタ電極を、前記第１及び第２の電流
検出用抵抗の他端同士の接続点に前記第２の光起電力ダ
イオードアレイを介してベース電極を、それぞれ接続す
る第２のバイポーラトランジスタであることを特徴とす
る請求項５に記載のフォトカプラ装置。 - 【請求項７】 前記フォトカプラ装置は、 前記第１及び第２のバイポーラトランジスタのベース−
コレクタ電極間に接続される抵抗と、 前記第２の光起電力ダイオードアレイと前記第１及び第
２の電流検出用抵抗の他端同士の接続点との間に、前記
第２の光起電力ダイオードアレイと逆直列に接続される
整流用ダイオードとを有することを特徴とする請求項６
に記載のフォトカプラ装置。 - 【請求項８】 前記フォトカプラ装置は、 前記第１及び第２の電流検出用抵抗の両端に発生する電
位差を検知して前記第１及び第２の電流制限回路に供給
する差動増幅器と、 前記発光素子からの光信号を受光して発生した光起電力
によって前記差動増幅器を駆動する第４の光起電力ダイ
オードアレイとを有することを特徴とする請求項３また
は４に記載のフォトカプラ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5998593A JP2807388B2 (ja) | 1993-03-19 | 1993-03-19 | フォトカプラ装置 |
| KR1019940005412A KR0164638B1 (ko) | 1993-03-19 | 1994-03-18 | 광 결합기 장치 |
| US08/214,694 US5418381A (en) | 1993-03-19 | 1994-03-18 | Photocoupled circuit with photodiode arrays driving a MOSFET switch and current limiting circuit |
| DE69403368T DE69403368T2 (de) | 1993-03-19 | 1994-03-18 | Photokopplerapparat |
| EP94104312A EP0616375B1 (en) | 1993-03-19 | 1994-03-18 | Photocoupler apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5998593A JP2807388B2 (ja) | 1993-03-19 | 1993-03-19 | フォトカプラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06276079A true JPH06276079A (ja) | 1994-09-30 |
| JP2807388B2 JP2807388B2 (ja) | 1998-10-08 |
Family
ID=13128979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5998593A Expired - Fee Related JP2807388B2 (ja) | 1993-03-19 | 1993-03-19 | フォトカプラ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5418381A (ja) |
| EP (1) | EP0616375B1 (ja) |
| JP (1) | JP2807388B2 (ja) |
| KR (1) | KR0164638B1 (ja) |
| DE (1) | DE69403368T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0879041A (ja) * | 1994-08-31 | 1996-03-22 | Oki Electric Ind Co Ltd | 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置 |
| JP2986698B2 (ja) * | 1994-12-28 | 1999-12-06 | シャープ株式会社 | 光結合素子 |
| US5623284A (en) * | 1995-04-18 | 1997-04-22 | Elan Microelectronics Corporation | Input device controller |
| US5847593A (en) * | 1997-03-25 | 1998-12-08 | Siemens Microelectronics, Inc | Voltage discharge circuit for a photovoltaic power source |
| US6555935B1 (en) * | 2000-05-18 | 2003-04-29 | Rockwell Automation Technologies, Inc. | Apparatus and method for fast FET switching in a digital output device |
| JP3680036B2 (ja) * | 2002-04-05 | 2005-08-10 | 株式会社東芝 | 半導体回路、及び、フォトカップラー |
| JP5027680B2 (ja) * | 2008-01-18 | 2012-09-19 | パナソニック株式会社 | 半導体リレーモジュール |
| EP2365738B1 (en) * | 2010-03-11 | 2016-07-13 | Nouveaux établissements Charles MARTIN S.A: | High voltage circuit for electrical stimulation |
| EP2826145A4 (en) * | 2012-03-14 | 2015-10-28 | Advanced Environmental Technologies Ltd | BILATERAL SWITCH |
| JP5781108B2 (ja) * | 2013-02-28 | 2015-09-16 | 株式会社東芝 | 光結合装置 |
| JP7374948B2 (ja) * | 2021-03-23 | 2023-11-07 | 株式会社東芝 | 半導体リレー装置 |
| US20230319447A1 (en) * | 2022-04-05 | 2023-10-05 | University Of Southern California | Remotely biasing, controlling, and monitoring a network routing node based on remotely provided optical signals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4390790A (en) * | 1979-08-09 | 1983-06-28 | Theta-J Corporation | Solid state optically coupled electrical power switch |
| US4647794A (en) * | 1985-05-22 | 1987-03-03 | Teledyne Industries, Inc. | Solid state relay having non overlapping switch closures |
| JPH0758804B2 (ja) * | 1989-05-17 | 1995-06-21 | 株式会社東芝 | ホトカプラ装置 |
| US5006949A (en) * | 1990-04-30 | 1991-04-09 | Teledyne Industries, Inc. | Temperature compensated overload trip level solid state relay |
| US5146100A (en) * | 1991-05-21 | 1992-09-08 | Keithley Instruments, Inc. | High voltage solid-state switch with current limit |
-
1993
- 1993-03-19 JP JP5998593A patent/JP2807388B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-18 KR KR1019940005412A patent/KR0164638B1/ko not_active IP Right Cessation
- 1994-03-18 EP EP94104312A patent/EP0616375B1/en not_active Expired - Lifetime
- 1994-03-18 US US08/214,694 patent/US5418381A/en not_active Expired - Lifetime
- 1994-03-18 DE DE69403368T patent/DE69403368T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0616375A2 (en) | 1994-09-21 |
| DE69403368D1 (de) | 1997-07-03 |
| KR0164638B1 (ko) | 1999-01-15 |
| JP2807388B2 (ja) | 1998-10-08 |
| US5418381A (en) | 1995-05-23 |
| EP0616375B1 (en) | 1997-05-28 |
| DE69403368T2 (de) | 1998-01-08 |
| KR940022929A (ko) | 1994-10-22 |
| EP0616375A3 (en) | 1995-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581542A (en) | Driver circuits for emitter switch gate turn-off SCR devices | |
| KR100696719B1 (ko) | 동적 백게이트 바이어싱을 갖는 부트스트랩 다이오드이뮬레이터 | |
| US5138200A (en) | Device for generating a reference voltage for a switching circuit including a capacitive bootstrap circuit | |
| JPH0161264B2 (ja) | ||
| JPH0412631B2 (ja) | ||
| JPH06276079A (ja) | フォトカプラ装置 | |
| JP3121338B2 (ja) | 固体継電器 | |
| US4403157A (en) | Control circuit for light emitting diode | |
| JP2839206B2 (ja) | ３端子非反転形トランジスタスイッチ | |
| US4859927A (en) | Power supply with improved switching regulator | |
| EP0177148A2 (en) | Power supplies using mosfet devices | |
| JPH06216738A (ja) | フォトカプラ装置 | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JP3319797B2 (ja) | 静電誘導サイリスタの駆動回路 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JPH0544843B2 (ja) | ||
| JPH07162279A (ja) | トランジスタ出力回路，シーケンサ，スイッチング電源，インバータ | |
| US7859306B2 (en) | Load driving circuit | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JP3564235B2 (ja) | 半導体リレー回路 | |
| JP2758477B2 (ja) | 携帯形情報機器 | |
| JP2932782B2 (ja) | 半導体リレー回路 | |
| JPH0779229B2 (ja) | Ｍｏｓ型ｆｅｔのゲ−トドライブ回路 | |
| JPH06177736A (ja) | 固体リレー | |
| JP2605447Y2 (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |