JPH0412631B2 - - Google Patents

Description

請求の範囲 １ 光入力がない時には、出力端子間において高
インピーダンスを示し、光入力がある時には低イ
ンピーダンスを示すオプトエレクトロニク半導体
デバイスにおいて、 夫々直列接続の光起電ダイオードストリングか
ら成り、光入力に応答してそれぞれ第１の光起電
圧及び第２の光起電圧を発生させる第１及び第２
の光起電力手段と、 オプトエレクトロニク半導体デバイスの出力端
子間に結合された第１及び第２の電力端子と、第
１の光起電力手段に結合されかつ第１の光起電圧
に応答する制御端子とを具備するエンハンスメン
ト型電界効果デバイスと、 前記エンハンスメント型電界効果デバイスの前
記制御端子と基準端子との間に結合された出力端
子と、第２の光起電力手段に結合されかつ第２の
光起電圧に応答する制御端子とを具備するデプレ
シヨン型電界効果デバイス、とから構成され、 光入力に応答して第１の光起電力手段によつて
発生される第１の光起電圧は、前記デプレシヨン
型電界効果デバイスがオフの場合には、前記エン
ハンスメント型電界効果デバイスの電力端子間の
インピーダンスを減少させ、しかも、光入力に応
答して第２の光起電力手段によつて発生された第
２の光起電圧は前記デプレシヨン型電界効果デバ
イスの出力端子間のインピーダンスを増加させて
前記エンハンスメント型電界効果デバイスがター
ンオンすることを許容することを特徴とするオプ
トエレクトロニク半導体デバイス。

２ 第１及び第２の光起電力手段は、 第１の光起電力手段を光駆動する時は第２の光
起電力手段を光駆動せず、第２の光起電力手段を
光駆動する時は第１の光起電力手段を光駆動しな
いように実質的に構成されていることを特徴とす
る前記請求の範囲第１項記載のオプトエレクトロ
ニク半導体デバイス。

３ インピーダンス可変用の独立のターンオン及
びターンオフ制御を具備するオプトエレクトロニ
ク半導体デバイスであつて、 第１のターンオン光信号に応答して第１の光起
電圧を発生させる第１の光起電力手段と、 第２のターンオン光信号に応答して第２の光起
電圧を発生させる第２の光起電力手段と、 第１の光起電力手段に結合されかつ第１の光起
電圧に応答する制御端子を具備し、かつその間の
インピーダンスが変化される基準端子と出力端子
とを具備するエンハンスメント型電界効果デバイ
スと、 制御端子、出力端子及び基準端子を具備し、前
記制御端子は第２の光起電力手段に結合されかつ
第２の光電圧に応答し、前記出力端子及び前記基
準端子はエンハンスメト型電界効果デバイスの制
御端子及び基準端子間に接続されている、デプレ
シヨン型電界効果デバイス、とから構成され、 前記エンハンスメント型電界効果デバイスは、
第１及び第２のターンオン光信号が両方ともに存
在する時にはターンオンし、第２のターンオン光
信号が除去された時にはターンオフすることを特
徴とするオプトエレクトロニク半導体デバイス。

発明の背景 発明の分野 本発明は、可動部品（moving parts）を具備
しない改良された固体リレー（relay）又はレギ
ユレータに関するものであり、更に具体的に云う
と、入力電流と出力電流導通パスとの間を電気的
には絶縁分離しているが光学的には結合してお
り、出力パスのインピーダンスが入力電流に応答
して変化する改良された回路およびオプトエレク
トロニク半導体デバイスに関する。

先行技術の説明 機械的には結合されているが電気的には絶縁
（isolated）された制御電流に応答してパワー回
路における電流の流れを調整（レギユレート）し
又は切換える（スイツチする）電気機械式リレー
（electro−mechanical relay）およびレギユレー
タを置換できる可動部品を具備しない固体デバイ
スに対する必要性は益々増大しつつある。ここで
用いられているリレー（relay）という用語は、
連続的に変化するインピーダンスを有するデバイ
スとしての例えば、レギユレータとともに、限ら
れた数のインピーダンス状態、例えばオフ又はオ
ンのいずれか、高（high）又は低（low）のいず
れかなどの状態を有するデバイスを含むものとす
る。電気光学的（electro−optical）デバイスは、
光感応ダイオード（photosensitive diode）又は
トランジスタと結合されると、固体リレー又はレ
ギユレータとしてこの機能を実行することができ
る。この場合には、入力および出力回路は機械的
に結合されるよりもむしろ光学的に結合されてお
り、しかも可動部品は存在しない。このようなデ
バイスは米国特許第4227098号明細書に記載され
ており、そこでは発光ダイオード（LED）が直
列ストリング（鎖）状の光起電性（光起電力、
photovoltaic）、ダイオードによつてMOS電界効
果トランジスタ（MOSFET）に結合されてい
る。LEDを付勢（活性化）すると、MOSFETの
ソース−ドレイン端子間のインピーダンスは機械
的にリレーと同様に広い範囲にわたつて変化し、
ターンオン又はオフを行う。

別の実施例が米国特許第4166224号明細書に記
載されており、そこではLEDと光起電力ダイオ
ードストリング（string、鎖）の組合せがサイリ
スタを付勢（活性化）するために用いられてお
り、従つて、サイリスタはオン状態にスイツチさ
れることができる。

先行技術のデバイスの重大な欠点は、そのスイ
ツチング速度が半導体デバイスから通常得られる
スイツチング速度に比べて比較的遅いことであ
る。例えば、米国特許第4227098号明細書中に記
載されたデバイスは約１ｍsecのターンオンおよ
びターンオフ時間（タイム）を有するものとされ
ている。

従つて、本発明の目的の１つは、スイツチング
時間、特にターンオフ時間が短縮されている改良
された光結合固体リレー用のオプトエレクトロニ
ク半導体デバイスを提供することである。

本発明の更に別の目的の１つは、LEDを出力
トランジスタに結合させる光起動力ダイオードス
トリング（string）の出力電圧に悪影響を与える
ことなく、スイツチング時間、特にターンオフ時
間が短縮されている改良された光結合固体リレー
用のオプトエレクトロニク半導体デバイスが提供
することである。

本発明の更に別の目的の１つは、変化する値の
放電抵抗、即ち光が吸収されつつある時には高抵
抗値を有し、光が吸収されていない時には低抵抗
値を有する放電抵抗を有するオプトエレクトロニ
ク半導体デバイスを提供することである。

本発明の更に別の目的の１つは、LEDなどの
１個又はそれ以上の入力光源に光結合された第２
の光起電力ダイオードストリング（string）によ
つて駆動されるアクテイブプルダウンデバイス
（active pull−down device）の形式の可変放電
抵抗を有するオプトエレクトロニク半導体デバイ
スを提供することである。

本発明の更に別の目的の１つは、２つの入力回
路が存在し、そのうちの１つは付勢（活性化）さ
れると動作してリレーをターンオンさせ、第２の
入力回路は付勢（活性化）されると第１の回路の
影響をオーバーライド（over−ride）するように
動作し、固体リレーをターンオフさせるか又はそ
のリレーを中間インピーダンス状態におく固体リ
レー用のオプトエレクトロニク半導体デバイスを
提供することである。

発明の要約 これらの、およびその他の目的および利点は本
発明に従つて達成されるものであり、本発明の第
１の局面によると、光入力に応答して第１の制御
電圧を発生させる第１の光起電力
（photovoltaic）手段が具えられ、この第１の制
御電圧はパワー電界効果トランジスタの制御端子
に印加されてパワー電界効果トランジスタの出力
（ソース−ドレイン）端子間のインピーダンスの
状態に変化を与え、またその制御端子が第２の光
起電力手段に結合されたデプレシヨン形又はそれ
と等価な形の第２の放電用電界効果トランジスタ
を具え光に応答して第２の制御電圧を発生させ、
その出力（ソース−ドレイン）端子はパワー電界
効果トランジスタの制御端子と基準端子に接続さ
れてパワー電界効果トランジスタの制御端子およ
び基準端子の両端に可変インピーダンスを与え、
このインピーダンスは光が第２の光起電力手段に
照射されている時には高（high）になり、光が取
り除かれた時には低（low）になるというもので
ある。

本発明の更に別の局面によると、それぞれパワ
ー電界効果トランジスタおよび放電用電界トラン
ジスタに対する第１および第２の制御電圧を発生
させるための第１および第２の光起電力手段が光
起電力ダイオードの直列接続ストリング
（string）によつて与えられている。

本発明の更にまた別の局面によると、パワー電
界効果トランジスタおよび放電用電界効果トラン
ジスタにそれぞれ制御電圧を供給する光起電力ダ
イオードストリングは、それぞれのトランジスタ
へ供給される制御電圧が反対の極性になるように
配置されている。

上述の、およびその他の目的、特徴および利点
は添付の図面ならびに下記の詳細な説明から更に
一層よく理解される。

【図面の簡単な説明】

第１図Ａは先行技術による固体リレー用のオプ
トエレクトロニク半導体デバイスの１実施例の模
式図である。

第１図Ｂは先行技術による固体リレー用のオプ
トエレクトロニク半導体デバイスの別の実施例の
模式図である。

第２図Ａは本発明による固体リレー用のオプト
エレクトロニク半導体デバイスの１実施例の模式
図である。

第２図Ｂは本発明による固体リレー用のオプト
エレクトロニク半導体デバイスの別の実施例の模
式図である。

発明の概要 低減化されたターンオフ時間、アナログ或いは
デジタル入力及びアナログ或いはデジタル出力を
有する改善された固体リレー及びレギユレータ
が、LED入力に対して光学的に結合されている
が電気的には絶縁分離されている第１のセツト
（set）の光起電力セルによつて充電される、電力
用（パワー）MOSFETスイツチングデバイスの
ゲート（gate）に対する可変抵抗放電パス（経
路）としてのデプレツシヨン型JFETを用いるこ
とによつて得られている。同じもしくは別の
LED入力に応答する第２のセツト（set）の光起
電力セルは、MOSFETゲート（gate）が活性化
されている間、JFETをoff状態に保持する。可変
出力及びAND論理が得られている。

実施例 第１図Ａを参照すると、先行技術としての固体
リレー１０は、カソード１２およびアノード１３
を有し１対の端子１９および２０の間に直列援助
（series−aiding）関係で接続された光起電力ダ
イオード（photovaltaic diode）１８のストリン
グ又はアレー１７に光学的に結合した発光ダイオ
ード１１を含み、端子１９は直列ストリングの一
端にある光起動力ダイオードのアノードに接続さ
れ、端子２０は直列ストリングのもう一方の端に
ある光起電力ダイオードのカソードに接続されて
いる。パワーMOSFET２５は電流導通（current
−carrying）端子２６（ドレイン）及び２７（ソ
ース）、基板に結合された基準電極（reference
electrode）２９、及び制御（ゲート）端子２８
を有する。制御電流入力端子１４及び１６は発光
ダイオード（LED）１１に結合するために具え
られている。LED１１のアノード１３は電流制
限抵抗１５を介して端子１６に接続されている。
LED１１のカソード１２は端子１４に接続され
ている。光起電力ダイオードアレー１７はLED
１１により放射される光をインタセプト
（intercept）するように配置されている。ダイオ
ードストリング１７の端子１９はトランジスタ２
５のゲート２８に接続されている。フオトダイオ
ードストリング１７の端子２０はトランジスタ２
５の基準端子２９に接続され、また電流導通端子
２７（ソース）に接続されている。出力端子３１
及び３２はそれぞれ電流導通端子２６及び２７に
接続されている。固定分路（シヤント）（fixed
shunt）放電抵抗２１がMOSFET２５の制御
（ゲート）電極２８と基準電極２９との間に具え
られており、MOSFET２５の内部ゲート容量３
８を放電させる。第１図Ａの回路構成は、固体リ
レーが端子３１及び３２間に実質的に直流電流を
導通している場合に用いるのに適している。

第１図Ｂは、先行技術に従う第１図Ａの別の実
施例であり、そこではトランジスタ２５の基準端
子２９はダイオード３５及び３６によつて電流導
通端子２６及び２７に接続され、それらのダイオ
ードの間の共通点（common point）は外部回路
に対する接地としての役目をしている。この構成
は端子３１及び３２の間に実質的に交流電流が導
通される場合に用いるのに適している。

下記は先行技術としての回路の動作の簡単な説
明である。端子１４及び１６に印加された制御信
号電流はLED１１が光２２を発光するようにさ
せて、この光２２が光起動力ダイオードストリン
グ１７上に照射されると、このストリング１７は
電圧を発生させ、その電圧が端子１９−２０間に
現われる。この電圧はまた抵抗２１の両端及びゲ
ート入力容量３８を有するMOSFET２５のゲー
ト（gete）２８においても現われる。この電圧が
MOSFET２５のしきい値電圧を超えると、この
MOSFET２５がエンハンスメント形のものであ
ると仮定するとリレー出力端子３１−３２間のイ
ンピーダンスは高値（high value）から低値
（low value）に変化する。

先行技術の回路のターンオン時間は、大部分は
光超電力ダイオードストリング１７がMOSFET
２５のゲート基板容量３８を充電しうる速度
（rate）によつて制限される。このターンオン時
間は主として容量３８のRC時定数及び固定分路
（shunt）放電抵抗２１によつて決定される。先行
技術のデバイスにおいては、固定分路（shunt）
抵抗２１は典型的な場合には15MΩのオーダーで
あり、この抵抗値はパワーMOSFETのゲート端
子の比較的大きなキヤパシタンスと組み合わされ
て１ｍsecのオーダーの減衰時間定数を生じさせ
る。それより低い固定分路放電抵抗２１の値を用
いることは先行技術の回路においては実用的では
ない。その理由は、より低い抵抗値を用いること
は、光起動力ダイオードストリング１７の出力電
圧を低下させ、MOSFET２５への駆動（drive）
能力を低下させ、ターンオン特性の悪影響を与え
望ましくないからである。従つて、比較的遅いス
イツチング時間、特にターンオフ時間が遅いとい
う問題点が依然として残る。

第２図Ａにおいて、本発明による固体リレー２
４は、先行技術の場合と同様にLED１１と、第
１の光起電力ダイオードストリング１７と及び
MOSFET２５とを含む。（第１図Ａ−Ｂにおけ
る回路素子と同様の第２図Ａ−Ｂにおける回路素
子は同一の参照番号によつて表示されている。）
固体リレー２４は、ドレイン４１と、ソース４２
と及び制御（ゲート）端子４３とを有する接合形
電界効果トランジスタ（JFET）４０と、及び
個々のダイオード６１からなる光起電力ダイオー
ドストリング６０とからなる可変分路（shunt）
放電抵抗３９を更に含んでいる。JFET４０のド
レイン端子４１は電界効果トランジスタ２５の制
御端子２８に接続されており、トランジスタ４０
の基準（ソース）端子４２は基準端子２９に接続
されている。光起動力ダイオードストリング６０
の一端はトランジスタ４０の制御ゲート
（control gate）４３に接続されており、もう一
方の端はトランジスタ２５の共通線結合基板端子
２９と、光起動力ダイオードストリング１７と及
びトランジスタ４０の基準（ソース）端子４２に
接続されている。光起動力ダイオードストリング
１７及び６０はLED１１の近くに配置されてい
るので、LED１１によつて放射される光２２は
光起動力ダイオードストリング１７及び６０をイ
ンタセプト（intercept）する。MOSFET２５は
内部制御端子（ゲート）容量３８を有し、JFET
４０は内部制御端子（ゲート）容量４８を有す
る。

第２図Ａの回路はトランジスタ２５がＮチヤネ
ル形MOSFETでありトランジスタ４０がＮチヤ
ネルデプレシヨン形JFETである場合を図示して
いる。トランジスタ２５及び４０を図示したよう
に選択すると、光起動力ダイオードストリング１
７及び６０は第２図Ａに示す極性を有することに
なり、光起動力ダイオードストリング１７の端子
１９は正となり、光起電力ダイオードストリング
１７の端子２０は負となり、光起動力ダイオード
ストリング６０の端子４６は負となり、そして光
起電力ダイオードストリング６０の端子４７は正
となる。端子１９はトランジスタ２５の制御端子
（ゲート）２８及びトランジスタ４０の端子４１
に接続されている。端子４６はトランジスタ４０
の端子（ゲート）４３に接続されている。端子２
０及び４７は一緒に結合されてトランジスタ２５
の基準端子２９及びトランジスタ４０の共通端子
（ソース）４２に結びつけられている。光起電力
ダイオードストリング１７及び６０が一定の照度
（constant illumination）の下にあると、発生さ
れたトランジスタ２５および４０制御端子に印加
される電圧は反対の極性にある点が注目される。
この極性の組み合わせは、（トランジスタ２５の
端子２８に電圧を維持したいと思う場合には）
LED１１からの照度があるとオランジスタ４０
は高インピーダンス状態になり、デバイス２５の
端子２８からの電圧を取り除きたいと思う場合に
は、LED１１からの光の放射がないとトランジ
スタ４０は低インピーダンス状態になることを保
証するものである。

トランジスタ２５はＮチヤネルのものでも或い
はＰチヤネルのものでもよく、エンハンスメント
形のものでも或いはデプレシヨン形のものでもよ
く、MOSFET形でも或いはJFET形のデバイス
でもよいことが当業者によつて理解されるであろ
う。これに対応して、トランジスタ４０も同様に
Ｎチヤネル形のものでも或いはＰチヤネル形のも
のでもよい。トランジスタ４０もまたMOSFET
形デバイスでも或いはJFET形デバイスでもよい
が、必ずデプレシヨン形又はそれと同等のもでな
ければならない。

トランジスタ２５及び４０のチヤネル形は独自
に選択することができる。当業者によつて理解さ
れるように、光起動力ダイオードストリング１７
の極性はトランジスタ２５の選択に対応するよう
に選択しなければならない。同様な方法で、光起
電力ダイオードストリング６０の極性及び端子４
７の接続点はトランジスタ４０を選択によつて決
定されるであろう。その選択がどのようなもので
あつても、その接続はダイオードストリング１７
及び６０に光が照射されていない場合にはトラン
ジスタ４０は低インピーダンス状態になり、ダイ
オードストリング１７及び６０に光が照射されて
いる場合には高インピーダンス状態になるように
配置構成されなければならない。

第２図Ｂは本発明の別の実施例の模式図であ
り、また可変分路（shunt）放電抵抗としてＰチ
ヤネルJFETを使用した場合を図示している。固
体リレー３４はLED１１ａ−ｂと、電流制御抵
抗１５ａ−ｂと及び入力端子１４ａ−ｂ及び１６
ａ−ｂとからなる個別（separate）入力回路３３
ａ−ｂを有する。光感応デバイス部分３７は光起
電力ダイオード１８からなる光起電力ダイオード
ストリング１７と、光起電力ダイオード７１から
なる光起電力ダイオードストリング７０と、Ｐチ
ヤネルデプレシヨン形JFET５０と及び
MOSFET２５とを有する。可変分路（shunt）
放電抵抗４９は光起電力ダイオードストリング７
０とJFET５０とからなる。ダイオードストリン
グ１７のアノード１９はトランジスタ２５の制御
（ゲート）電極２８に接続されている。フオトダ
イオードストリング１７のカソード端子２０はト
ランジスタ２５の基準端子（基板）２９に接続さ
れている。光起電力ダイオードストリング７０の
アノード７３はJFET５０の制御（ゲート）端子
５３に接続されている。JFET５０の制御（ゲー
ト）端子５３は内部容量５４を有する。光起電力
ダイオードストリング７０のカソード端子７２は
トランジスタ２５の制御（ゲート）端子２８及び
光起電力ダイオードストリング１７のアノード１
９に接続されている。JFET５０のソース端子５
１も同様に制御端子２８及びアノード１９に接続
されている。ＰチヤネルJFET５０のドレイン５
２は基準電極２９及び光起電力ダイオードストリ
ング１７のカソード２０に接続されている。トラ
ンジスタ２５の電流導通端子２６及び２７は第２
図Ａの場合と同様にそれぞれ出力端子３１及び３
２に接続されている。基準電極２９は第１図Ｂの
場合と同様にダイオード３５及び３６の共通点に
接続されている。この接続は固体リレー３４によ
つて変調されることが望まれる外部信号が交流形
（ac type）のものである場合に用いるに適して
いる。LED及びフオトダイオードストリングは、
LED１１ａによつて発光される光２２ａが光起
電力ダイオードストリング１７上に照射され、
LED１１ｂによつて照射される光が光起電力ダ
イオードストリング７０に照射されるように配置
されている。第２図Ｂは、可変抵抗放電デバイス
としてｐチヤネル形JFETを用いるために第２図
Ａの回路の接続構成における必要な変形を示して
いる。第２図ＡのＮチヤネルJET４０に比較した
場合のＰチヤネルJFET５０の極性の必要条件を
満たすために光起電力ダイオードストリング７０
の接続及び共通点の極性が第２図Ａに比べて変形
されている点が注目されるであろう。デバイス２
５としてＰチヤネル形MOSFETを用いることが
できるようにするための光起電力ダイオードスト
リング１７及び７０の極性の変形は当業者によつ
て容易に理解されるであろう。

下記は第２図Ａの回路の動作の説明である。
LED１１（又は別の光源）からの光がない場合
には、Ｎチヤネルデプレシヨン形JFET４０はそ
の低インピーダンス状態にあるので、制御ゲート
２８は基準電極２９の電位で実質的にクランプさ
れる。デバイス２５がＮチヤネルエンハンスメン
ト形MOSFETである場合には、デバイス２５は
高インピーダンス又は“オフ（OFF）”状態にお
かれる。制御電流が端子１４，１６および抵抗１
５を通過してLED１１が光を発光すると、第１
の光起電圧（photo voltage）が光起電力ダイオ
ードストリング１７の両端に生じ、アノード１９
は正となり、カソード２０は負となる。同時に、
LED１１かの光２２はまた光起電力ダイオード
ストリング６０上に照射され第２の光起電圧が生
じるのでカソード４６は負となり、アノード４７
は正となる。これら第１及び第２の光起電圧はト
ランジスタ２５及び４０の制御ゲート２８及び４
３にそれぞれ印加される。制御ゲート４３に印加
さたダイオードストリング６０からの電圧はデバ
イス４０をその高インピーダンス又は“オフ
（off）”状態に駆動させるのに十分である。JFET
４０が高インピーダンス状態になると、ダイオー
ドストリング１７によつて発生された光起電圧は
トランジスタ２５の制御端子２８の容量３８を充
電することができ、導通するために必要なしきい
値以上に制御端子２８の電位を上昇させ、エンハ
ンスメント形デバイスを用いたと仮定するとトラ
ンジスタ２５をその低インピーダンス或いは“オ
ン（ON）”状態におく。従つて、制御電流を電
極１４及び１６に供給すると、出力端子３１及び
３２の間のインピーダンスを非常に高い値（例え
ば数MΩ）から非常に低い値（例えば1Ωの数10
分の１）にまで低下させる。従つて、固体リレー
及びレギユレータ２４は、可動部品を用いずに機
械的リレーと同じ機能を実行する。端子３１−３
２間に現われるオン状態の抵抗はデバイス２５の
面積を増加することによつていかなる任意の小さ
な値にまでも減らすことができる。オフ状態にお
いてはJFET４０の高いインピーダンスを通過す
る漏れ電流は無視できる程度のものであるため、
第２図Ａの回路は先行技術の回路よりも効率的で
ある（効率がよい）。

LED１１を通過する制御電流が除去さた場合、
或いは光入力が他の方法で遮断された
（interrupt）場合には、光起電力ダイオードスト
リング１７及び６０はもはや制御端子２８及び４
３へ駆動電圧を提供することはない。しかしなが
ら、コンデンサ３８及び４８がそれぞれ放電され
てしまうまでは、トランジスタ２５及び４０はオ
ン状態に留まるであろう。典型的には、トランジ
スタ２５はトランジスタ４０の少くとも1000倍の
電流導通容量を有することが望ましく、従つて、
コンデンサ３８の値はほぼ同じ倍率だけコンデン
サ４８の値より大きくすることができる。コンデ
ンサ４８の値は小さいので、このコンデンサ４８
はダイオードストリング６０の寄生抵抗及びトラ
ンジスタ４０のゲート−ソース接合を介して急速
に放電することができる。1μsecまたはそれ以下
のオーダーの放電時間が典型な値である。コンデ
ンサ４８の値を放電させると、制御ゲート４３上
の電圧は零にまで低下し、JFETデプレシヨンモ
ードトランジスタ４０をその低インピーダンス状
態にもどし、この状態は、急速にコンデンサ３８
を放電し、トランジスタ２５の制御端子２８から
電圧を取り除き、トランジスタ２５をその高イン
ピーダンス又は“オフ（off）”状態にもどす。従
つて、トランジスタ４０は光起電力ダイオードス
トリング６０のスタツクとともに可変抵抗放電経
路（path）を与え、この経路は光が照射される
と高インピーダンスを示し、光が照射されていな
い場合には低インピーダンスに速やかに切り換わ
る。即ち、LED又は外部照射光を駆動する制御
信号が除去されると、先行技術に比較して、固体
リレー２４のターンオンを早める結果となる。先
行技術の約１ｍsecのターンオフ時間から、約
1μsecのターンオフ時間への改良が本発明によつ
て達成される。

第２図Ｂの回路の動作を下記に説明する。第２
図Ｂにおいては、端子１４ａ，１６ａ及び１４
ｂ，１６ｂを有する２つの独立した入力制御回路
が具えられており、これらの回路はそれぞれ独自
に光２２ａ及び光起電力ダイオードストリング１
７及び７０に結合させている。この配置構成によ
つて、光起電力ダイオードストリング１７の状態
には関係なく放電トランジスタ５０をターンオ及
びターンオフさせることができ、これによつて回
路の付加的な柔軟性（flexibility）が高められて
いる。例えば、LED１１ａを付勢すると、光起
電力ダイオードストリング１７に光が照射され、
結果としてアノード１９に電圧を発生させること
ができる。

もしもLED１１ｂも同時に付勢されて光起電
力ダイオードストリング７０が光が照射される
と、回路の動作はほぼ第２図Ａに関して記載され
たように実質的に進行する。即ち、トランジスタ
５０は高インピーダンス状態になり、トランジス
タ２５は制御端子２８の電極に現われるダイオー
ドストリング１７からの電圧によつてターンオン
されるであろう。しかしながらもしもLED１１
ｂが同時に付勢されない場合には、トランジスタ
５０はその低インピーダンス状態に留まり、光起
電力ダイオードストリング１７を実効的に短絡
し、制御端子２８の電極上に何らかの有意の電圧
が蓄積（buildup）するのを防止するであろう。
従つて、これらの状況の下では、エンハンスメン
トモードトランジスタ２５はオフ（高インピーダ
ンス）状態に留まるであろう。このようなダイオ
ードストリング内部インピーダンスは典型的に電
流の流れを非破壊的な値（装置を破壊しない程度
の値）に制限するのに十分高い値であるため、ダ
イオードストリング１７の短絡による損傷（ダメ
ージ）は結果的に起きない。JFET５０のターン
オン及びターンオフ応答時間はいずれも比較的早
いため、LED１１ｂはパルスモード（pulsed
mode）で動作させることができ、従つてJFET
５０はその高インピーダンス状態及び低インピー
ダンス状態の間を交互に（alternatively）切り換
えられる。LED１１ｂの反復速度（repetition
rate）及びオン／オフ時間を変化させる一方で、
継続的にLED１１ａを付勢してダイオードスト
リング１７に定常的に光照射を与えることによつ
て、トランジスタ２５の制御端子２８を電極上に
現われる電圧が、ほぼ零の値から光起電力ダイオ
ードストリング１７のスタツクの最高出力電圧の
値までの間の実質的な値を有するように制御する
ことができる。逆に、LED１１ｂを、低いレベ
ルで付勢することが好ましいが、継続的に付勢
し、LED１１ａをパルス的に変化させることも
できる。このようにすると、端子３１及び３２の
間に現れるインピーダンスを連続的に広い範囲に
わたつて変化させることができる。従つて、アナ
ログ可変インピーダンス出力はパルス状或いはデ
ジタル信号入力から制御回路１４ａ，１６ａ或い
は１４ｂ，１６ｂのいずれか及び定常入力から他
方の制御回路へ直接的に誘導することができる。
従つて、第２図Ｂの固体リレー３４は固有のＤ−
Ａ変換の特徴を提供している。第２図Ｂの回路は
可変形アナログ出力に加えて、端子３１−３２間
に低インピーダンス出力を得るためには、両方の
入力回路が付勢されなければならないという
AND論理機能を提供することができる点に注意
されるべきである。

従つて、改善されたスイツチング特性、特に低
減化されたターンオフ時間を有し、別個の光起電
力ダイオードストリングに結合されたデプレシヨ
ン形電界効果デバイスの形式における能動放電抵
抗を有し、もしも所望するならば、連続的に変化
する出力インピーダンスを有し、固有のＤ−Ａ変
換能力を有し、アンド形論理動作を実行する能力
を有する、改良された固体リレー又はレギユレー
タが提供されたことが明らかである。更に、（光
源は集積化の例外となる可能性はあるが）容易に
単一の半導体基板或いはチツプ内に集積化するこ
とができ、更に、高度の柔軟性を有していてノー
マリオン（デプレシヨン）形及びノーマリオフ
（エンハンスメント）形動作（behavior）の両方
が出力端子３１−３２において得られる光感応デ
バイスが提供されている。可変インピーダンス出
力回路用としてJFET或いはMOSFETのＮチヤ
ネル他はＰチヤネルエンハンスメント又はデプレ
シヨン形デバイスを、内部可変放電抵抗用として
JFET又はMOSFET形のＮチヤネル又はＰチヤ
ネルデプレシヨン形デバイスを含む様々な形のデ
バイスを用いることができる。

本発明の特定の実施例を示し説明したが、当業
者には明らかな多くの変形を本発明について行う
ことができるので、本発明は説明した実施例に限
定されるものではないことが理解されるであろ
う。例えば、LED以外の様々な光源からの光を
回路の活性化に用いるとができ、或いは回路は光
入力に対して直接的に応答することもできる。電
気的な信号の調整機能、或いは論理機能を入力回
路に対して加えることもできる。従つて、本発明
の精神及び展望の範囲内に入るそのようなすべて
の変更を含むことが意図されている。