JP2006049766A - 半導体リレー装置 - Google Patents

半導体リレー装置 Download PDF

Info

Publication number
JP2006049766A
JP2006049766A JP2004232222A JP2004232222A JP2006049766A JP 2006049766 A JP2006049766 A JP 2006049766A JP 2004232222 A JP2004232222 A JP 2004232222A JP 2004232222 A JP2004232222 A JP 2004232222A JP 2006049766 A JP2006049766 A JP 2006049766A
Authority
JP
Japan
Prior art keywords
semiconductor relay
relay device
ground plate
light
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004232222A
Other languages
English (en)
Inventor
Hiroshi Matsuyama
宏 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004232222A priority Critical patent/JP2006049766A/ja
Priority to US11/191,268 priority patent/US7235803B2/en
Publication of JP2006049766A publication Critical patent/JP2006049766A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electronic Switches (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】 本発明は半導体リレー装置において、特性インピーダンスを改善することにより、その高周波特性を向上させることを目的とする。
【解決手段】 発光素子１１と、発光素子からの光を受光する受光素子１２と、受光によって生成された信号を受けて外部回路を動作させるスイッチ回路であるＭＯＳ素子１３と、ＭＯＳ素子１３と外部回路とを接続する信号配線１７ａ及び１８ａを有する半導体リレー装置１０において、信号配線１７ａ及び１８ａの特性インピーダンスを制御するグランド板を２０信号配線１７ａ及び１８ａに近接して、前記信号配線１７ａ及び１８ａと直接接続することなく配置する。
【選択図】 図１

Description

本発明は、光結合を用いた半導体リレー装置に関する。
半導体リレー装置は、様々な機器に使用されている。中でも、最近、ＩＣテスターのメカニカルリレーの置き換えとして使用されることが多くなってきた。測定されるＩＣと測定系とを電気的に絶縁できること、無接点であることにより長寿命であることが主に使われる理由である。他の要求仕様として、高周波特性の向上が望まれている。
ＩＣ電子部品の動作速度が上がるにつれ、ＩＣテスターで使用する信号の伝送速度も数百ＭＨｚあるいはＧＨｚオーダレベルのものが要求されるようになった。これに対応して、半導体リレー装置に関しても、より高周波で伝送する必要がある。
半導体リレー装置は発光素子、受光素子及びスイッチング回路が主要な構成部品である。また、それらの内部部品及び内部部品と外部回路を接続する配線、端子等を有している。
上述の高速化の要求に対し、例えば、スイッチング素子に接続された入力信号配線及び出力信号配線と端子との間の曲げ回数を減少させる等の方法が示されている。（例えば、特許文献１参照。）。
しかし、従来の半導体リレー装置の入力信号配線及び出力信号配線の特性インピーダンスは数百Ω以上になっている。このとき、実装基板の配線は一般的に５０Ω程度の特性インピーダンスを有するため、特性インピーダンスの不連続部分で多重反射が発生する。高速動作になるほど、このような反射の影響によって、高周波特性としての波形の品質は劣化するという問題があった。
特開２００３−８０５０号公報（第５ページ、第１図）
本発明は半導体リレー装置において、特性インピーダンスを改善することにより、その高周波特性を向上させる。
本発明の第１の態様は、半導体リレー装置として、発光素子と、前記発光素子からの光を受光する受光素子と、前記受光によって生成された信号を受けて外部回路を動作させるスイッチ回路と、スイッチ回路と前記外部回路とを接続する信号配線と、前記信号配線に近接して配置され、前記信号配線の特性インピーダンスを前記信号配線と直接接続することなく制御するグランド板とを有することを特徴とする。
また、本発明の第２の態様は、半導体リレー装置として、発光素子と、前記発光素子からの光を受光する受光素子と、前記受光によって生成された信号を受けて外部回路を動作させるスイッチ回路と、スイッチ回路と前記外部回路とを接続する信号配線と、前記信号配線に近接して配置され、前記信号配線の特性インピーダンスを前記信号配線と直接接続することなく制御するグランド板とを有する半導体リレーを複数個内蔵していることを特徴とする。
本発明によれば、グランド板を設けることにより、信号配線のインピーダンス特性を制御し、優れた高周波特性を有する半導体リレー装置を得ることができる。
以下、図面を参照して本発明の実施例を説明する。
先ず、本実施例の構造について説明する。図１は、本発明による半導体リレー装置の第１の実施例における外形を示す（ａ）外観図及び内部の部品配置を示す（ｂ）斜視図である。
図１（ａ）に示すように本実施例の半導体リレー装置１０は樹脂モールド１０ａによって内部の部品が覆われ、外部の回路等と接続する発光素子用リード端子１５乃至１６及び信号端子１７乃至１８が露出している。樹脂モールド１０ａは内部の各部品の固定、チップ等を外部環境から保護するために、耐湿性、耐熱性の良い材料で構成している。なお、発光素子用リード端子１５乃至１６及び信号端子１７乃至１８については後述する。
次に樹脂モールド１０ａの内部に配置された各部品について図１（ｂ）を用いて説明する。半導体リレー装置１０としての主要な部品は発光素子１１、受光素子の集積体である受光素子アレイ１２及びスイッチ回路である２個のＭＯＳ素子１３である。発光素子１１と受光素子アレイ１２との間の光学的な伝送路には、例えば、エポキシ等の透明樹脂１９が埋め込まれている。
また、これらを電気的に接続する信号配線１７ａ乃至１８ａ等の配線、これらの配線の先端にあり、外部回路等と接続する端子として、発光素子用リード端子１５乃至１６及び信号端子１７乃至１８が配置されている。
更に、本実施例のポイントとなるグランド板２０は信号配線１７ａ乃至１８ａと近接するように、底面に配置されている。グランド板２０は、例えば中央近傍に貼り合わせ接続或いはパンチング等で外部へ向けて凸部が形成されており、この部分の表面が外部に対して露出され、露出部２０ａとなっている。
図１（ａ）に示した本実施例の半導体リレー装置１０をＹ−Ｙ方向に向けて切断し、内部の各部品をＸ方向から眺めた場合の断面模式図を図２（ａ）に示す。発光素子１１と受光素子アレイ１２は透明樹脂１９を介して対向するように配置され、ＭＯＳ素子１３は信号配線１７ａと接続している。グランド板２０は信号配線１７ａに対して近接して配置され、その特性インピーダンスを制御するように距離等が定められる。また、グランド板２０は、露出部によって外部に接地される。
図２（ｂ）に本実施例の等価回路図を示す。先ず、発光素子１１がある一次側と受光素子アレイ１２及びそれと接続する電気回路が配置されている二次側は電気的に絶縁されている。一次側はアノード１１ａとカソード１１ｂを有する発光素子１１からなり、アノード１１ａ、カソード１１ｂは各々、リード端子１５乃至１６を介して外部と接続する。他方、二次側は、直列に多段接続した受光素子１２ａとＭＯＳＦＥＴのゲート放電回路１４を有した受光素子アレイ１２及び２個のＭＯＳ素子１３からなる。ここで、受光素子を多段に接続するのは、１個の受光素子１２ａが発生可能な電圧は比較的小さく、ＭＯＳＦＥＴの動作に必要なゲートに対するバイアス電圧まで大きくするためには、複数の受光素子が必要となるからである。
受光素子アレイ１２は２個のＭＯＳ素子１３のゲート１３ａと接続しており、また、ＭＯＳ素子のソース１３ｂは共にＭＯＳＦＥＴのゲート放電回路１４に、ドレイン１７はそれぞれ、信号配線１７ａ乃至１８ａを介して信号端子１７乃至１８に接続している。
信号配線１７ａ乃至１８ａは外部配線３２を介して外部出力電源３４及び負荷３３と接続し、外部回路へ信号を供給する。一般的に、外部配線３２の特性インピーダンスは、例えば５０Ωに設定されている。従って、高周波動作を安定して行うためには、信号配線１７ａ乃至１８ａの特性インピーダンスを同様の値（この場合は例えば５０Ω）に設定することが有効である。グランド板（図示せず）は、上記の各部品と直接の接続はないが、信号配線１７ａ乃至１８ａに近接して配置される。また、グランド板のパラメータは、信号配線１７ａ乃至１８ａの特性インピーダンスが、例えば５０Ωになるように調整される。
次に、本実施例に示した半導体リレー装置の動作について説明する。
先ず、リード端子１５乃至１６の間に電流を流さない場合、発光素子１１は発光しないので、受光素子アレイ１２の電圧発生もない。その結果、２個のＭＯＳ素子１３のゲート１３ａはバイアスされず、ＭＯＳ素子１３のソース１３ｂとドレイン１３ｃの間はオープン状態である。即ち、信号端子１７に電圧信号を印加しても、信号端子１８から電圧信号は出力されない。
一方、リード端子１５に電圧を印加し、アノード１１ａから発光素子１１へ電流を流した場合、発光素子１１が発光し、受光素子アレイ１２へ向けて光を放出する。この光を受けた受光素子アレイ１２では電圧が発生する。その結果、ＭＯＳ素子１３のソース１３ｂとドレイン１３ｃの間が導通状態になり、信号端子１７に入力した電圧信号は、ＭＯＳ素子１３を経由して信号端子１８から出力される。
次に、信号波形の品質について議論する。先に述べたように、外部配線３２の特性インピーダンスが５０Ωの場合、信号配線１７ａ乃至１８ａの特性インピーダンスを同様にして５０Ωに設定することが波形の劣化は少なく、有効である。本実施例では、グランド板２０により、信号配線１７ａ乃至１８ａの特性インピーダンスを約５０Ωに設定することがポイントである。
図３は、本実施例における信号配線の特性インピーダンスを説明する、（ａ）断面の模式図及び（ｂ）特性インピーダンスデータである。図３（ａ）は、本実施例における入力の信号線１７ａとグランド板２０との配置関係を示す断面図である。信号信配線１７の幅（Ｗ）、厚さ（ｔ）及びグランド板との距離（ｈ）、樹脂モールド１０の比誘電率により、特性インピーダンスが決定される。図３（ｂ）は、Ｗが０．４ｍｍ、ｔが０．１５ｍｍ、樹脂モールド１０の比誘電率が４〜５程度で、ｈを０．１〜５．０ｍｍまで変化させたときの特性インピーダンスの変化を表したものである。
従来の半導体リレー装置は、グランド板２０がなく、即ち、グランド板２０との距離が5mmより大きい場合に相当する。従って、特性インピーダンスは少なくとも１５０Ω以上である。
本実施例では、信号配線１７ａ乃至１８ａとグランド板２０との距離を０．２５ｍｍ程度に設定して特性インピーダンスをほぼ５０Ωに設計した。
以上のようにして、特性インピーダンス５０Ωの外部配線３２と信号配線１７ａ乃至１８ａの特性インピーダンスをマッチングさせることにより、その間の反射は従来に比べて大きく減少する。
図４は、従来の半導体リレー装置（グランド板なし）と本実施例の半導体リレー装置（グランド板有り）とを比較した電圧波形である。従来の半導体リレー装置の電圧波形と比較し、本実施例の半導体リレー装置の立ち上り時間が著しく短くなっており、半導体リレー装置の高周波特性が大きく改善されていることが明らかである。
また、従来の半導体リレー装置では、例えば、実装する基板に設けたグランドとの距離が装置によって異なる。これに対し、本発明ではグランド板２０を設けることで特性インピーダンスが殆ど変化せず、安定した特性が得られるようになる。また、グランドを設けたことにより、ノイズの影響も受け難くなる。
以上のように、グランド板を設けることにより、半導体リレー装置の高周波特性を向上させ、また、ノイズ耐力も大きく、更に、放熱も改善できる。
本発明による半導体リレー装置の第２の実施例について、第１の実施例と異なる部分を中心に説明する。
本実施例の基本構造は第１の実施例と同様である。本実施例が第１の実施例と異なる点は以下である。第１の実施例のグランド板は全面に渡って均一な板である。一方、本実施例では、グランド板をメッシュ状に形成している。
本実施例の構造について説明する。本実施例の外形（図示せず）は図１（ａ）に示した第１の実施例の外観図と同様であり、樹脂モールドによって内部の部品を覆い、外部の回路等と接続する発光素子用リード端子及び信号端子が露出している。樹脂モールドは内部の各部品の固定、チップ等を外部環境から保護するために耐湿性、耐熱性の良い材料で構成している。なお、発光素子用リード端子及び信号端子については後述する。
次に樹脂モールドの内部に配置された各部品について図５を用いて説明する。図５は、本発明による半導体リレー装置の第２の実施例における内部の部品配置を示す斜視図である。
半導体リレー装置１０としての主要な部品は発光素子１１、受光素子の集積体である受光素子アレイ１２及びスイッチ回路である２個のＭＯＳ素子１３である。発光素子１１と受光素子アレイ１２との間の光学的な伝送路には例えば、エポキシ等の透明樹脂１９が埋め込まれている。
また、これらを電気的に接続する信号配線１７ａ乃至１８ａ等の配線、これらの配線の先端にあり、外部回路等と接続する端子として、発光素子用リード端子１５乃至１６及び信号端子１７乃至１８が配置されている。
更に、本実施例のポイントとなるグランド板２０は信号配線１７ａ乃至１８ａと近接するように、底面に配置されている。グランド板２０は、例えば中央近傍に貼り合わせ接続或いはパンチング等で外部へ向けて凸部が形成されており、この部分の表面が外部に対して露出され、露出部２０ａとなっている。更に、グランド板２０には、規則的にメッシュ２２が貫通して開口されている。
これにより、信号配線１７ａ乃至１８ａの特定インピーダンスを制御する効果の他に、樹脂モールドとグランド板２０との接続強度が大きくなり、例えば第１の実施例に比べ、温度変化或いは外部からの応力に対する影響が小さく、信頼性の高い半導体リレー装置が実現できる。
上述の効果は、開口部のパターンがメッシュ状に限ったものではなく、スリット或いは不規則な穴が形成されているものでも同様に得られる。従って、グランド板２０とモールド樹脂との接続強度が向上するような形状であれば良い。
本発明による半導体リレー装置の第３の実施例について、第１の実施例と異なる部分を中心に説明する。
第３の実施例の基本構造は第１の実施例と同様である。本実施例が第１の実施例と異なる点は以下である。第１の実施例のグランド板は、例えば中央近傍にパンチング等で外部へ向けて凸部が形成されており、この部分の表面が外部に対して露出され、露出部となっている。一方、本実施例では、グランド板はリード端子２３によって外部に接地されている。
本実施例の構造について説明する。本実施例の外形（図示せず）は図１（ａ）に示した第１の実施例の外観図と同様であり、樹脂モールドによって内部の部品を覆い、外部の回路等と接続する発光素子用リード端子及び信号端子が露出している。樹脂モールドは内部の各部品の固定、チップ等を外部環境から保護するために、耐湿性、耐熱性の良い材料で構成している。なお、発光素子用リード端子及び信号端子については後述する。
次に樹脂モールドの内部に配置された各部品について図６を用いて説明する。図６は、本発明による半導体リレー装置の第３の実施例における内部の部品配置を示す斜視図である。半導体リレー装置１０としての主要な部品は発光素子１１、受光素子の集積体である受光素子アレイ１２及びスイッチ回路である２個のＭＯＳ素子１３である。発光素子１１と受光素子アレイ１２との間の光学的な伝送路は、例えば、エポキシ等の透明樹脂１９が埋め込まれている。
また、これらを電気的に接続する信号配線１７ａ乃至１８ａ等の配線、これらの配線の先端にあり、外部回路等と接続する端子として、発光素子用リード端子１５乃至１６及び信号端子１７乃至１８が配置されている。
更に、本実施例のポイントとなるグランド板２０は信号配線１７ａ乃至１８ａと近接するように、底面に配置されている。グランド板２０にはリード端子２３が接続されており、それにより外部に接地される。
これにより、信号配線１７ａ乃至１８ａの特定インピーダンスを制御する効果の他に次のような効果がある。
グランド板のグランド電位を、グランド板に接続したリード端子をパッケージ端子として設けているため、従来の半導体リレー装置と同様のパッケージ形状のまま、高周波特性を向上した半導体リレーを実現できる。
本発明による半導体リレー装置の第４の実施例について、第３の実施例と異なる部分を中心に説明する。
本実施例の基本構成は第３の実施例と同様である。本実施例が第３の実施例と異なる点は以下である。即ち、本実施例の半導体リレー装置では、発光素子がパッケージ底面側、受光素子がパッケージ上部へ配置した構造をとっている。２次側に設けるグランド板はグランド板に接続するリード端子を介して、外部グランド電位と接続する。
本実施例の構造について説明する。本実施例の外形（図示せず）は図１（ａ）に示した第１の実施例の外観図と同様であり、樹脂モールドによって内部の部品を覆い、外部の回路等と接続する発光素子用リード端子及び信号端子が露出している。樹脂モールドは内部の各部品の固定、チップ等を外部環境から保護するための材料から構成されている。なお、発光素子用リード端子及び信号端子については後述する。
次に樹脂モールドの内部に配置された各部品について図７を用いて説明する。図７は、本発明による半導体リレー装置の第４の実施例における内部の部品配置を示す斜視図である。
半導体リレー装置１０としての主要な部品は発光素子１１、受光素子の集積体である受光素子アレイ１２及びスイッチ回路である２個のＭＯＳ素子１３である。発光素子１１と受光素子アレイ１２との間の光学的な伝送路は、例えば、エポキシ等の透明樹脂１９が埋め込まれている。
第３の実施例と異なり、本実施例では、発光素子１１が受光素子アレイ１２の下部にある。また、これらを電気的に接続する信号配線１７ａ乃至１８ａ等の配線、これらの配線の先端にあり、外部回路等と接続する端子として、発光素子用リード端子１５乃至１６及び信号端子１７乃至１８が配置されている。
更に、本実施例のポイントとなるグランド板２０は信号配線１７ａ乃至１８ａと近接するように、上面に配置されている。グランド板２０にはリード端子２３が接続されており、それにより外部に接地される。
これにより、信号配線１７ａ乃至１８ａの特定インピーダンスを制御する効果の他に次のような効果がある。
グランド板のグランド電位を、グランド板に接続したリード端子をパッケージ端子として設けているため、従来の半導体リレー装置と同様のパッケージ形状のまま、高周波特性を向上した半導体リレーを実現できる。
更に、この構造の場合、グランド電位がシールド効果を持ち、外部からのノイズの影響を受けにくい半導体リレー装置を実現できる。
本実施例では、単一の半導体リレーを複数個集積した半導体リレー装置について説明する。
図８（ａ）は半導体リレーを２個、図８（ｂ）は４個それぞれ集積した半導体リレー装置の外形を示す外観図である。
半導体リレーとしては、例えば、図１に示したものと同様なものを用いる。従って、半導体リレー４０についての説明は省く。
以上のように、グランド板を設けた半導体リレーにより、高周波特性を向上させ、また、ノイズ耐力も大きく、更に、放熱も改善できる。
半導体リレー装置４０ａは半導体リレー４０を２個集積し、２チャンネルの切り替えに利用される。一方、半導体リレー装置５０ａは半導体リレー４０を４個集積し、更に多機能化され、４チャンネルの切り替えに利用される。
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
グランド板の形状および寸法は図１に示した信号配線の近くにあれば良く、パッケージから露出する場所、形状、数を限定するものではない。例えば、グランド板を信号配線の近傍だけに配してグランド板の露出部分を多数配置しても大きな効果が得られることは言うまでも無い。
更に、グランド板の材料は銅、コバール、タングステン、種々の合金等、導電性の材料からなるものであればその他の材料でも良いことは言うまでもない。
また、信号配線の特性インピーダンスを５０Ωと設定したが、これは外部配線となる、例えば、実装基板の配線の特性インピーダンスが一般的に５０Ωであるため、それに合わせて設計したものである。例えば、実装基板の配線の特性インピーダンスが他の値であれば、それに合わせた特性インピーダンスを有する信号配線となるように設計すれば良いことは勿論である。
また、ＩＣテスター装置の実装基板上に多数の半導体リレーを搭載した場合、グランド板により放熱性が向上し、使用温度のマージンを広げられる。
また、本発明は、以下の付記に記載されるような構成が考えられる。
付記１として、前記グランド板がメッシュ状の穴を有することを特徴とする請求項１に記載の半導体リレー装置。
付記２として、半導体リレーを２個或いは４個有することを特徴とする請求項５に記載の半導体リレー装置。
付記３として、前記グランド板が上面側に設置されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体リレー装置。
本発明による半導体リレー装置の第１の実施例における外形を示す（ａ）外観図及び内部の部品配置を示す（ｂ）斜視図。 本発明による半導体リレー装置の第１の実施例における内部構造を示す（ａ）断面の模式図及び部品間の電気的接続を示す（ｂ）等価回路図。 本発明による半導体リレー装置の第１の実施例における信号配線の特性インピーダンスを説明する（ａ）断面の模式図及び（ｂ）データ。 本発明による半導体リレー装置の第１の実施例におけるグランド板の効果を示す電圧特性データ。 本発明による半導体リレー装置の第２の実施例における内部の部品配置を示す斜視図。 本発明による半導体リレー装置の第３の実施例における内部の部品配置を示す斜視図。 本発明による半導体リレー装置の第４の実施例における内部の部品配置を示す斜視図。 本発明による半導体リレー装置の第５の実施例における半導体リレーが複数個集積した外形を示す外観図。
符号の説明
１０、４０、５０ 半導体リレー装置
１０ａ 樹脂モールド
１１ 発光素子
１１ａ アノード
１１ｂ カソード
１２ 受光素子アレイ
１３ ＭＯＳ素子
１３ａ ゲート
１３ｂ ソース
１３ｃ ドレイン
１４ ＭＯＳゲート放電回路
１５、１６ 発光素子用リード端子
１７、１８ 信号端子
１７ａ、１８ａ 信号配線
１９ 透明樹脂
２０ グランド板
２０ａ 露出部
２２ メッシュ
２３ リード端子
３２ 外部配線
３３ 負荷
３４ 外部回路
４０ａ 半導体リレー

Claims (5)

  1. 発光素子と、
    前記発光素子からの光を受光する受光素子と、
    前記受光によって生成された信号を受けて外部回路を動作させるスイッチ回路と、
    前記スイッチ回路と前記外部回路とを接続する信号配線と、
    前記信号配線に近接して配置され、前記信号配線の特性インピーダンスを前記信号配線と直接接続することなく制御するグランド板と
    を有することを特徴とする半導体リレー装置。
  2. 前記グランド板の一部が外部に露出して接地されていることを特徴とする請求項１に記載の半導体リレー装置。
  3. 前記グランド板がリード端子を介して外部と接地していることを特徴とする請求項１に記載の半導体リレー装置。
  4. 前記グランド板と前記信号配線とを間隙を介して積層してなり、前記信号配線の特性インピーダンスは前記グランド板と前記信号配線との間隙量によって制御されてなることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体リレー装置。
  5. 発光素子と、
    前記発光素子からの光を受光する受光素子と、
    前記受光によって生成された信号を受けて外部回路を動作させるスイッチ回路と、
    スイッチ回路と前記外部回路とを接続する信号配線と、
    前記信号配線に近接して配置され、前記信号配線の特性インピーダンスを前記信号配線と直接接続することなく制御するグランド板と
    を有する半導体リレーを複数個内蔵していることを特徴とする半導体リレー装置。
JP2004232222A 2004-08-09 2004-08-09 半導体リレー装置 Pending JP2006049766A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004232222A JP2006049766A (ja) 2004-08-09 2004-08-09 半導体リレー装置
US11/191,268 US7235803B2 (en) 2004-08-09 2005-07-28 Semiconductor relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004232222A JP2006049766A (ja) 2004-08-09 2004-08-09 半導体リレー装置

Publications (1)

Publication Number Publication Date
JP2006049766A true JP2006049766A (ja) 2006-02-16

Family

ID=35756518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004232222A Pending JP2006049766A (ja) 2004-08-09 2004-08-09 半導体リレー装置

Country Status (2)

Country Link
US (1) US7235803B2 (ja)
JP (1) JP2006049766A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009091000A1 (ja) * 2008-01-18 2009-07-23 Panasonic Electric Works Co., Ltd. 半導体リレー

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123314A (ja) * 2005-10-25 2007-05-17 Yazaki Corp リレーモジュール及び電装ユニット
JP2007165621A (ja) * 2005-12-14 2007-06-28 Toshiba Corp 光結合装置
CN102656803B (zh) * 2009-10-09 2015-04-01 松下电器产业株式会社 半导体继电器
TWI551045B (zh) * 2015-12-16 2016-09-21 拓緯實業有限公司 光繼電器
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
TWI624152B (zh) * 2016-11-11 2018-05-11 Excel Cell Electronic Co Ltd Photoelectric relay
CN107316276B (zh) * 2017-06-30 2020-12-11 京东方科技集团股份有限公司 用于对图像进行拉伸的方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296331A (en) * 1979-08-09 1981-10-20 Theta-Corporation Optically coupled electric power relay
US4419586A (en) * 1981-08-27 1983-12-06 Motorola, Inc. Solid-state relay and regulator
US4564770A (en) * 1983-03-29 1986-01-14 Rca Corporation Solid state relay with fast turnoff
JP2002261319A (ja) 2001-02-28 2002-09-13 Toshiba Corp 光半導体結合素子
JP2003008050A (ja) 2001-06-26 2003-01-10 Matsushita Electric Works Ltd 半導体リレー
US6927909B2 (en) * 2002-05-09 2005-08-09 Matsushita Electric Industrial Co., Ltd. Integrated magneto-optical modulator with optical isolator, method of manufacturing the same and optical communication system using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009091000A1 (ja) * 2008-01-18 2009-07-23 Panasonic Electric Works Co., Ltd. 半導体リレー
JP2009171468A (ja) * 2008-01-18 2009-07-30 Panasonic Electric Works Co Ltd 半導体リレーモジュール
US8729740B2 (en) 2008-01-18 2014-05-20 Panasonic Corporation Semiconductor relay

Also Published As

Publication number Publication date
US20060027735A1 (en) 2006-02-09
US7235803B2 (en) 2007-06-26

Similar Documents

Publication Publication Date Title
US9099979B2 (en) High-frequency circuit module
JP2007165621A (ja) 光結合装置
US20080191956A1 (en) High-frequency module
JP2007129176A (ja) 電磁波シールドを有するパッケージデバイス
KR100663265B1 (ko) 다층 기판 및 그 제조 방법
EP0449435B1 (en) Construction for cooling of a RF power transistor
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US7235803B2 (en) Semiconductor relay device
US4901203A (en) Hybrid integrated circuit module assembly
JP3443408B2 (ja) 配線基板及びそれを用いた半導体装置
JP6790902B2 (ja) 電子装置
KR100338655B1 (ko) 이중 접지를 지닌 알에프 전력 패키지
KR20160120496A (ko) 실장 기판 모듈
US20210104977A1 (en) Semiconductor amplifier
KR20070037332A (ko) 커패시터 및 이의 전자 기기
US7301097B2 (en) Printed-circuit board and electronic device
US6798061B2 (en) Multiple semiconductor chip (multi-chip) module for use in power applications
US7015588B2 (en) Semiconductor device
US6989590B2 (en) Power semiconductor device with a control circuit board that includes filled through holes
WO2009091000A1 (ja) 半導体リレー
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
US7709745B2 (en) Circuit board with plating bar
WO2023189918A1 (ja) 半導体リレー及びそれを備えた半導体リレーモジュール
KR20080071447A (ko) 연성인쇄회로기판
CN114980510A (zh) 用于蓝牙模组电路板的系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202