JPH0758804B2 - ホトカプラ装置 - Google Patents
ホトカプラ装置Info
- Publication number
- JPH0758804B2 JPH0758804B2 JP12361189A JP12361189A JPH0758804B2 JP H0758804 B2 JPH0758804 B2 JP H0758804B2 JP 12361189 A JP12361189 A JP 12361189A JP 12361189 A JP12361189 A JP 12361189A JP H0758804 B2 JPH0758804 B2 JP H0758804B2
- Authority
- JP
- Japan
- Prior art keywords
- photovoltaic
- gate
- photocoupler
- driving transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はホトカプラ装置に関するもので、特に出力接
点の開閉時間を短縮したホトカプラ装置に関する。
点の開閉時間を短縮したホトカプラ装置に関する。
（従来の技術） 従来より、入力信号で駆動される発光ダイオードの光信
号を、光結合によって光起電力ダイオードアレイで電気
信号に変換し、この電気信号によって金属酸化膜半導体
電解効果トランジスタ（以下、MOSFETと記す）を駆動さ
せて接点信号を得るようにしたホトカプラ装置が使用さ
れている。そして、従来のホトカプラ装置は、例えば次
のように構成されている。
号を、光結合によって光起電力ダイオードアレイで電気
信号に変換し、この電気信号によって金属酸化膜半導体
電解効果トランジスタ（以下、MOSFETと記す）を駆動さ
せて接点信号を得るようにしたホトカプラ装置が使用さ
れている。そして、従来のホトカプラ装置は、例えば次
のように構成されている。
第５図は米国特許出願第4,227,098号のホトカプラを示
したものであり、入力端子11a及び11b間に接続された発
光ダイオード12と光起電力ダイオードアレイとしてのフ
ォトダイオードアレイ13との間で光結合がなされる。そ
して、このフォトダイオードアレイ13の両端は、ゲート
絶縁型の出力用MOSFET14のゲートと、基板及びソースに
接続されている。また、出力端子15a及び15bは、MOSFET
14のドレインと、基板及びソースに接続されている。更
に、フォトダイオードアレイ13には、抵抗性インピーダ
ンスを有する抵抗器16が並列に接続された構成となって
いる。
したものであり、入力端子11a及び11b間に接続された発
光ダイオード12と光起電力ダイオードアレイとしてのフ
ォトダイオードアレイ13との間で光結合がなされる。そ
して、このフォトダイオードアレイ13の両端は、ゲート
絶縁型の出力用MOSFET14のゲートと、基板及びソースに
接続されている。また、出力端子15a及び15bは、MOSFET
14のドレインと、基板及びソースに接続されている。更
に、フォトダイオードアレイ13には、抵抗性インピーダ
ンスを有する抵抗器16が並列に接続された構成となって
いる。
このような構成のホトカプラに於いては、ホトカプラの
オン時にフォトダイオードアレイ13によって出力用MOSF
ET14のゲートと基板間の静電容量に蓄積された電荷を、
オフ時に放電させる動作を、抵抗器16が行っている。こ
の抵抗器16が存在しないと、出力用MOSFET14のゲートと
基板間の静電容量に蓄積された電荷は、フォトダイオー
ドアレイ13を通って放電される。このため、その放電ス
ピードが非常に遅くなり、発光ダイオード12を流れる入
力電流を切ってから、出力用MOSFET14がオフ状態に復帰
するまでの時間Toffが、非常に長くなるものであった。
オン時にフォトダイオードアレイ13によって出力用MOSF
ET14のゲートと基板間の静電容量に蓄積された電荷を、
オフ時に放電させる動作を、抵抗器16が行っている。こ
の抵抗器16が存在しないと、出力用MOSFET14のゲートと
基板間の静電容量に蓄積された電荷は、フォトダイオー
ドアレイ13を通って放電される。このため、その放電ス
ピードが非常に遅くなり、発光ダイオード12を流れる入
力電流を切ってから、出力用MOSFET14がオフ状態に復帰
するまでの時間Toffが、非常に長くなるものであった。
しかしながら、発光ダイオード12に電流を流し、出力用
MOSFET14をオン状態に使用とするときには、この抵抗器
（抵抗性インピーダンス）16の存在は、フォトダイオー
ドアレイ13が発生した電流をバイパスするという点から
好ましいものではない。入力端子11a及び11bから発光ダ
イオード12へ入力電流を流してから、出力用MOSFET14が
オン状態に変化するまでの時間Tonを短縮すると共に、
出力用MOSFET14をオン状態に変化させるために必要な最
低の入力電流、すなわち感動電流Ionを小さくするため
に、抵抗器16の値を大きくする必要がある。
MOSFET14をオン状態に使用とするときには、この抵抗器
（抵抗性インピーダンス）16の存在は、フォトダイオー
ドアレイ13が発生した電流をバイパスするという点から
好ましいものではない。入力端子11a及び11bから発光ダ
イオード12へ入力電流を流してから、出力用MOSFET14が
オン状態に変化するまでの時間Tonを短縮すると共に、
出力用MOSFET14をオン状態に変化させるために必要な最
低の入力電流、すなわち感動電流Ionを小さくするため
に、抵抗器16の値を大きくする必要がある。
一方、前記Toffを短縮するためには、抵抗器（抵抗性イ
ンピーダンス）16の値を小さく設定する必要があり、前
述した出力用MOSFET14のTon（Ion）とToffとは、トレー
ドオフの関係となっている。したがって、TonとToffと
の両方の特性を向上させ、且つ出力用MOSFET14の接点開
閉時間の短縮、すなわち高速動作を実現することができ
ないという問題があった。
ンピーダンス）16の値を小さく設定する必要があり、前
述した出力用MOSFET14のTon（Ion）とToffとは、トレー
ドオフの関係となっている。したがって、TonとToffと
の両方の特性を向上させ、且つ出力用MOSFET14の接点開
閉時間の短縮、すなわち高速動作を実現することができ
ないという問題があった。
そこで、この出力用MOSFET14の接点開閉時間の短縮を実
現させるために、米国特許出願第4,390,790号、特開昭5
7−107633号公報、ヨーロッパ特許明細書第0048146号に
記載されたもので、第６図に示されるホトカプラが使用
されている。
現させるために、米国特許出願第4,390,790号、特開昭5
7−107633号公報、ヨーロッパ特許明細書第0048146号に
記載されたもので、第６図に示されるホトカプラが使用
されている。
すなわち、入力端子11a及び11b間に接続された発光ダイ
オード12と第１のフォトダイオードアレイ17との間で光
結合がなされる。この第１のフォトダイオードアレイ17
の両端は、ゲート絶縁型の出力用MOSFET14のゲートと、
基板及びソースに接続されている。そして、出力端子15
a及び15bは、出力用MOSFET14のドレインと、基板及びソ
ースに接続されている。また、この第１のフォトダイオ
ードアレイ17の両端には、ノーマリオン型の駆動用トラ
ンジスタ（FET）18のドレイン及びソースが接続されて
おり、更にこの駆動用トランジスタ18のゲートとソース
間には、発光ダイオード12と光結合する図示極性の第２
のフォトダイオードアレイ19が接続された構成となって
いる。
オード12と第１のフォトダイオードアレイ17との間で光
結合がなされる。この第１のフォトダイオードアレイ17
の両端は、ゲート絶縁型の出力用MOSFET14のゲートと、
基板及びソースに接続されている。そして、出力端子15
a及び15bは、出力用MOSFET14のドレインと、基板及びソ
ースに接続されている。また、この第１のフォトダイオ
ードアレイ17の両端には、ノーマリオン型の駆動用トラ
ンジスタ（FET）18のドレイン及びソースが接続されて
おり、更にこの駆動用トランジスタ18のゲートとソース
間には、発光ダイオード12と光結合する図示極性の第２
のフォトダイオードアレイ19が接続された構成となって
いる。
このような構成のホトカプラに於いて、駆動用トランジ
スタ18のゲートと基板間容量は、出力用MOSFET14のゲー
トと基板間容量と比較して小さいものである。したがっ
て、第２のフォトダイオードアレイ19に要する光電流
は、第１のフォトダイオードアレイ17より少なくてよ
い。このため、第２のフォトダイオードアレイ19では、
ダイオード１個当たりの面積を縮小することができ、そ
れ故、第１のフォトダイオードアレイ17のダイオード面
積を拡大することができ、効率を最適化することができ
る。
スタ18のゲートと基板間容量は、出力用MOSFET14のゲー
トと基板間容量と比較して小さいものである。したがっ
て、第２のフォトダイオードアレイ19に要する光電流
は、第１のフォトダイオードアレイ17より少なくてよ
い。このため、第２のフォトダイオードアレイ19では、
ダイオード１個当たりの面積を縮小することができ、そ
れ故、第１のフォトダイオードアレイ17のダイオード面
積を拡大することができ、効率を最適化することができ
る。
しかしながら、第２のフォトダイオードアレイ19は、駆
動用トランジスタ18の駆動用としてのみ必要とされる。
しかも、これによってフォトダイオードアレイの数が増
えるため、回路のコストアップにつながるという問題が
生じるものであった。
動用トランジスタ18の駆動用としてのみ必要とされる。
しかも、これによってフォトダイオードアレイの数が増
えるため、回路のコストアップにつながるという問題が
生じるものであった。
このような問題を解決するべく特開昭63−99616号公報
に記載されたホトカプラが、更に開発されている。すな
わち、第７図に示すように、入力端子11a及び11b間に接
続された発光ダイオード12とフォトダイオードアレイ13
との間で光結合がなされる。このフォトダイオードアレ
イ13の一端はゲート絶縁型の出力用MOSFET14のゲート
と、他端は抵抗性インピーダンスを有する抵抗器20を介
して出力用MOSFET14の基板及びソースに接続されてい
る。そして、出力端子15a及び15bは、出力用MOSFET14の
ドレインと、基板及びソースに接続されている。また、
この出力用MOSFET14のゲートと、基板及びソース間に
は、ノーマリオン型の駆動用トランジスタ（FET）18の
ドレインとソースが接続されており、この駆動用トラン
ジスタ18のゲートはフォトダイオードアレイ13と抵抗器
20の間に接続された構成となっている。
に記載されたホトカプラが、更に開発されている。すな
わち、第７図に示すように、入力端子11a及び11b間に接
続された発光ダイオード12とフォトダイオードアレイ13
との間で光結合がなされる。このフォトダイオードアレ
イ13の一端はゲート絶縁型の出力用MOSFET14のゲート
と、他端は抵抗性インピーダンスを有する抵抗器20を介
して出力用MOSFET14の基板及びソースに接続されてい
る。そして、出力端子15a及び15bは、出力用MOSFET14の
ドレインと、基板及びソースに接続されている。また、
この出力用MOSFET14のゲートと、基板及びソース間に
は、ノーマリオン型の駆動用トランジスタ（FET）18の
ドレインとソースが接続されており、この駆動用トラン
ジスタ18のゲートはフォトダイオードアレイ13と抵抗器
20の間に接続された構成となっている。
これによれば、フォトダイオードアレイ13と直列的に接
続された抵抗器（インピーダンス素子）20を、電流が流
れることによって生じる抵抗器20の両端の電位差によっ
て、駆動用トランジスタ18を駆動することにより、前述
の問題点を解決しようとしている。すなわち、この回路
に於いて、出力用MOSFET14のゲートと基板間に印加され
る電圧は、フォトダイオードアレイ13両端の電圧から、
抵抗器20の両端に生じるもので駆動用トランジスタ18を
駆動するために最低限必要な電圧を引いた値となる。し
たがって、駆動用トランジスタ18を駆動するためにのみ
第２のフォトダイオードアレイを使用している第６図の
回路と比較すると、次のようになる。
続された抵抗器（インピーダンス素子）20を、電流が流
れることによって生じる抵抗器20の両端の電位差によっ
て、駆動用トランジスタ18を駆動することにより、前述
の問題点を解決しようとしている。すなわち、この回路
に於いて、出力用MOSFET14のゲートと基板間に印加され
る電圧は、フォトダイオードアレイ13両端の電圧から、
抵抗器20の両端に生じるもので駆動用トランジスタ18を
駆動するために最低限必要な電圧を引いた値となる。し
たがって、駆動用トランジスタ18を駆動するためにのみ
第２のフォトダイオードアレイを使用している第６図の
回路と比較すると、次のようになる。
第７図の従来例の回路のフォトダイオードアレイのダイ
オードの総数が、第６図の従来例の回路のフォトダイオ
ードアレイのダイオードの総数（第１のフォトダイオー
ドアレイ17のダイオード数と、第２のフォトダイオード
アレイ19のダイオード数の和）と、同じであった場合、
第７図の回路の方が出力用MOSFET14のゲートと基板間の
印加電圧が高くなる。このため、駆動するのに必要なゲ
ート基板間電圧である高いVthを有したMOSFETも駆動可
能である。そして、前述したように、駆動用トランジス
タ18のゲートと基板間容量は、出力用MOSFET14のゲート
と基板間容量と比較して小さいものである。
オードの総数が、第６図の従来例の回路のフォトダイオ
ードアレイのダイオードの総数（第１のフォトダイオー
ドアレイ17のダイオード数と、第２のフォトダイオード
アレイ19のダイオード数の和）と、同じであった場合、
第７図の回路の方が出力用MOSFET14のゲートと基板間の
印加電圧が高くなる。このため、駆動するのに必要なゲ
ート基板間電圧である高いVthを有したMOSFETも駆動可
能である。そして、前述したように、駆動用トランジス
タ18のゲートと基板間容量は、出力用MOSFET14のゲート
と基板間容量と比較して小さいものである。
（発明が解決しようとする課題） しかしながら、このような構成のホトカプラでは、１つ
のフォトダイオードアレイが駆動用トランジスタ18及び
出力用MOSFET14の各ゲートと基板間の容量への補充を行
うため、フォトダイオードアレイ13を構成するそれぞれ
全てのダイオードが大きな光電流を供給できなければな
らない。すなわち、出力用MOSFET14と駆動用トランジス
タ18を駆動するフォトダイオードアレイ13が別れていな
いため、本来、大電流を必要としない駆動用トランジス
タ18を駆動するためのフォトダイオードアレイを小さく
作成することができない。よって、フォトダイオードア
レイ13の面積は大きくしなければならなくなり、故にス
ペースが大きくなるという問題が生じてくる。
のフォトダイオードアレイが駆動用トランジスタ18及び
出力用MOSFET14の各ゲートと基板間の容量への補充を行
うため、フォトダイオードアレイ13を構成するそれぞれ
全てのダイオードが大きな光電流を供給できなければな
らない。すなわち、出力用MOSFET14と駆動用トランジス
タ18を駆動するフォトダイオードアレイ13が別れていな
いため、本来、大電流を必要としない駆動用トランジス
タ18を駆動するためのフォトダイオードアレイを小さく
作成することができない。よって、フォトダイオードア
レイ13の面積は大きくしなければならなくなり、故にス
ペースが大きくなるという問題が生じてくる。
加えて、インピーダンス素子として抵抗器（抵抗性イン
ピーダンス）20を使用したことにより、出力用MOSFET14
のゲートと基板間への充電電流が大きいときに抵抗性イ
ンピーダンスによって十分電流が制限される。これによ
って、前述したTonの短縮化が制限されてしまう。
ピーダンス）20を使用したことにより、出力用MOSFET14
のゲートと基板間への充電電流が大きいときに抵抗性イ
ンピーダンスによって十分電流が制限される。これによ
って、前述したTonの短縮化が制限されてしまう。
これを防止するため、インピーダンス素子として、第７
図の抵抗器20に代えて、例えば第８図に示すような抵抗
器21とフォトダイオードではないダイオードアレイ22と
の並列回路を接続したものが考えられる。この場合、オ
ンオフに関する大きな電流は、ダイオードアレイ22をバ
イパス手段として使用することが考えられる。しかしな
がら、駆動用トランジスタ18を駆動するためには、少な
くともダイオード３〜６個分の電圧降下による電圧を要
する。したがって、バイパス用のダイオードアレイ22の
面積を必要とするうえ、スペース効率及び特性は更に悪
化し、延いては回路のコストアップにつながるという問
題が生じるものであった。
図の抵抗器20に代えて、例えば第８図に示すような抵抗
器21とフォトダイオードではないダイオードアレイ22と
の並列回路を接続したものが考えられる。この場合、オ
ンオフに関する大きな電流は、ダイオードアレイ22をバ
イパス手段として使用することが考えられる。しかしな
がら、駆動用トランジスタ18を駆動するためには、少な
くともダイオード３〜６個分の電圧降下による電圧を要
する。したがって、バイパス用のダイオードアレイ22の
面積を必要とするうえ、スペース効率及び特性は更に悪
化し、延いては回路のコストアップにつながるという問
題が生じるものであった。
この発明は前記のような点に鑑みてなされたもので、出
力用MOSFETのオン／オフ状態の特性を改善し、コストア
ップすること無く出力接点の時間を短縮化することので
きるホトカプラ装置を提供することを目的とする。
力用MOSFETのオン／オフ状態の特性を改善し、コストア
ップすること無く出力接点の時間を短縮化することので
きるホトカプラ装置を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） すなわちこの発明は、入力信号により発光する発光素子
と、この発光素子からの光信号を受光して光起電力を発
生する第１の光起電力ダイオードアレイと、一端がこの
第１の光起電力ダイオードアレイの一端に直列に接続さ
れた整流素子と、ゲートが前記整流素子の他端に、基板
が前記第１の光起電力ダイオードアレイの他端にそれぞ
れ接続された出力用MOSFETと、前記整流素子の両端間に
接続されたもので、前記発光素子からの光信号を受光し
て光起電力を発生する第２の光起電力ダイオードアレイ
とインピーダンス素子から成る直列回路と、制御電極が
前記第２の光起電力アレイと前記インピーダンス素子の
接続点に、通電電極の一端と他端が前記出力用MOSFETの
ゲートと基板に接続されたノーマリオン型の駆動用トラ
ンジスタとを具備することを特徴とする。
と、この発光素子からの光信号を受光して光起電力を発
生する第１の光起電力ダイオードアレイと、一端がこの
第１の光起電力ダイオードアレイの一端に直列に接続さ
れた整流素子と、ゲートが前記整流素子の他端に、基板
が前記第１の光起電力ダイオードアレイの他端にそれぞ
れ接続された出力用MOSFETと、前記整流素子の両端間に
接続されたもので、前記発光素子からの光信号を受光し
て光起電力を発生する第２の光起電力ダイオードアレイ
とインピーダンス素子から成る直列回路と、制御電極が
前記第２の光起電力アレイと前記インピーダンス素子の
接続点に、通電電極の一端と他端が前記出力用MOSFETの
ゲートと基板に接続されたノーマリオン型の駆動用トラ
ンジスタとを具備することを特徴とする。
（作 用） この発明のホトカプラ装置にあっては、第１の光起電力
ダイオードアレイと整流素子から成る直列回路の両端が
出力用MOSFETのゲートと基板に接続されており、第２の
光起電力ダイオードアレイとインピーダンス素子から成
る直列回路の両端が前記整流素子の両端間に接続される
と共に、制御電極が前記第２の光起電力ダイオードアレ
イと前記インピーダンス素子の接続点に、且つ通電電極
の一端と他端が前記出力用MOSFETのゲートと基板に接続
されたノーマリオン型の駆動用トランジスタを備えた構
成となっている。前記整流素子は、前記第１の光起電力
ダイオードアレイによって発生する光電流の向きに対し
て順方向となるように接続されている。
ダイオードアレイと整流素子から成る直列回路の両端が
出力用MOSFETのゲートと基板に接続されており、第２の
光起電力ダイオードアレイとインピーダンス素子から成
る直列回路の両端が前記整流素子の両端間に接続される
と共に、制御電極が前記第２の光起電力ダイオードアレ
イと前記インピーダンス素子の接続点に、且つ通電電極
の一端と他端が前記出力用MOSFETのゲートと基板に接続
されたノーマリオン型の駆動用トランジスタを備えた構
成となっている。前記整流素子は、前記第１の光起電力
ダイオードアレイによって発生する光電流の向きに対し
て順方向となるように接続されている。
これによれば、出力用MOSFETのゲート基板間容量への充
電電流が大きい場合は、前記整流素子が順バイアスさ
れ、前記光電流の大部分は整流素子を通って前記出力用
MOSFETのゲート基板間容量へ流入するため、インピーダ
ンス素子による電流制限を受けることはない。
電電流が大きい場合は、前記整流素子が順バイアスさ
れ、前記光電流の大部分は整流素子を通って前記出力用
MOSFETのゲート基板間容量へ流入するため、インピーダ
ンス素子による電流制限を受けることはない。
出力用MOSFETのゲート基板間容量への充電が進んで充電
電流が減少すると、整流素子は逆バイアスされ、第１及
び第２の光起電力ダイオードアレイは直列接続された１
つの光起電力ダイオードアレイとして働き、出力用MOSF
ETのゲート基板間電圧は、第１及び第２の光起電力ダイ
オードアレイの発生電圧の和から、インピーダンス素子
の両端間に生じるもので駆動用トランジスタの駆動に要
する最低電圧を減じた電圧となって、前記第１の光起電
力ダイオードアレイ両端間の発生電圧よりも高い電圧を
出力用MOSFETのゲート基板間に印加することができる。
加えて、駆動用トランジスタは、インピーダンス素子の
両端間に生じる電圧によって駆動され、オンとオフの中
間状態に保持されるため、出力用MOSFETのゲート基板間
に充電された電荷の放電は起こらない。
電流が減少すると、整流素子は逆バイアスされ、第１及
び第２の光起電力ダイオードアレイは直列接続された１
つの光起電力ダイオードアレイとして働き、出力用MOSF
ETのゲート基板間電圧は、第１及び第２の光起電力ダイ
オードアレイの発生電圧の和から、インピーダンス素子
の両端間に生じるもので駆動用トランジスタの駆動に要
する最低電圧を減じた電圧となって、前記第１の光起電
力ダイオードアレイ両端間の発生電圧よりも高い電圧を
出力用MOSFETのゲート基板間に印加することができる。
加えて、駆動用トランジスタは、インピーダンス素子の
両端間に生じる電圧によって駆動され、オンとオフの中
間状態に保持されるため、出力用MOSFETのゲート基板間
に充電された電荷の放電は起こらない。
更に、第１及び第２の光起電力ダイオードアレイが光起
電力の発生を停止すると、出力用MOSFETのゲート基板間
に充電された電荷は、インピーダンス素子を通って放電
し、ソース・ドレイン間はオン状態に移行し、出力用MO
SFETのゲート基板間容量に充電されていた電荷が速やか
に放電される。
電力の発生を停止すると、出力用MOSFETのゲート基板間
に充電された電荷は、インピーダンス素子を通って放電
し、ソース・ドレイン間はオン状態に移行し、出力用MO
SFETのゲート基板間容量に充電されていた電荷が速やか
に放電される。
（実施例） 以下、図面を参照してこの発明の実施例を説明する。
尚、この実施例に於いて、前述の従来例と同じ部分には
同一の参照番号を付して、その説明を省略する。
尚、この実施例に於いて、前述の従来例と同じ部分には
同一の参照番号を付して、その説明を省略する。
第１図はこの発明の一実施例に従ったホトカプラ装置の
回路構成図を示すもので、発生回路として入力端子11a
及び11b間に発光ダイオード12が接続されている。そし
て、この発光ダイオード12と光結合するべく受光回路側
に於いて、第１の光起電力ダイオードアレイとしてのフ
ォトダイオードアレイ23の一端が、図示極性のダイオー
ド24を介してゲート絶縁型の出力用MOSFET14のゲート
と、また第１のフォトダイオードアレイ23の他端が前記
出力用MOSFET14の基板及びソースに接続されている。
尚、前記ダイオード24は、フォトダイオードではなく、
通常整流用として使用するダイオードである。出力用MO
SFET14のドレインと、基板及びソースには、出力端子15
a及び15bが接続されている。
回路構成図を示すもので、発生回路として入力端子11a
及び11b間に発光ダイオード12が接続されている。そし
て、この発光ダイオード12と光結合するべく受光回路側
に於いて、第１の光起電力ダイオードアレイとしてのフ
ォトダイオードアレイ23の一端が、図示極性のダイオー
ド24を介してゲート絶縁型の出力用MOSFET14のゲート
と、また第１のフォトダイオードアレイ23の他端が前記
出力用MOSFET14の基板及びソースに接続されている。
尚、前記ダイオード24は、フォトダイオードではなく、
通常整流用として使用するダイオードである。出力用MO
SFET14のドレインと、基板及びソースには、出力端子15
a及び15bが接続されている。
更に、この出力用MOSFET14のゲートと、基板及びソース
間（以下、ゲート・ソース間と記す）には、ノーマリオ
ン型の駆動用トランジスタ（FET）18のソースとドレイ
ンが接続されている。この駆動用トランジスタ18のゲー
トは、前記発光ダイオード12と光結合するべく第２の光
起電力ダイオードアレイとしてのフォトダイオードアレ
イ25を介して、第１のフォトダイオードアレイ23の一端
に接続されている。すなわち、第１のフォトダイオード
アレイ23と第２のフォトダイオードアレイ25は、直列に
接続されている。また、駆動用トランジスタ18のゲート
とソース間には、インピーダンス素子としての抵抗器26
が接続されている。
間（以下、ゲート・ソース間と記す）には、ノーマリオ
ン型の駆動用トランジスタ（FET）18のソースとドレイ
ンが接続されている。この駆動用トランジスタ18のゲー
トは、前記発光ダイオード12と光結合するべく第２の光
起電力ダイオードアレイとしてのフォトダイオードアレ
イ25を介して、第１のフォトダイオードアレイ23の一端
に接続されている。すなわち、第１のフォトダイオード
アレイ23と第２のフォトダイオードアレイ25は、直列に
接続されている。また、駆動用トランジスタ18のゲート
とソース間には、インピーダンス素子としての抵抗器26
が接続されている。
ここで、ダイオード24は、第１のフォトダイオードアレ
イ23によって発生する光電流の向きに対して順方向とな
り、第２のフォトダイオードアレイ25によって発生する
光電流の向きに対しては逆方向となるように接続されて
いる。したがって、出力用MOSFET14のゲート・ソース間
への充電電流が大きい場合は、順バイアス状態となる。
よって、第１のフォトダイオードアレイ23が発生する光
電流の大部分は、ダイオード24を通って出力用MOSFET14
のゲート・ソース間容量へ流入し、第２のフォトダイオ
ードアレイ25及び抵抗器26による電流制限を受けない。
イ23によって発生する光電流の向きに対して順方向とな
り、第２のフォトダイオードアレイ25によって発生する
光電流の向きに対しては逆方向となるように接続されて
いる。したがって、出力用MOSFET14のゲート・ソース間
への充電電流が大きい場合は、順バイアス状態となる。
よって、第１のフォトダイオードアレイ23が発生する光
電流の大部分は、ダイオード24を通って出力用MOSFET14
のゲート・ソース間容量へ流入し、第２のフォトダイオ
ードアレイ25及び抵抗器26による電流制限を受けない。
また、出力用MOSFET14のゲート・ソース間への充電が進
み、充電電流が減少すると、ダイオード24は逆バイアス
状態となり、第１のフォトダイオードアレイ23と第２の
フォトダイオードアレイ25は、直列接続された１つのフ
ォトダイオードアレイとして動作し、出力用MOSFET14の
ゲート・ソース間に印加される電圧を上昇させるように
なっている。
み、充電電流が減少すると、ダイオード24は逆バイアス
状態となり、第１のフォトダイオードアレイ23と第２の
フォトダイオードアレイ25は、直列接続された１つのフ
ォトダイオードアレイとして動作し、出力用MOSFET14の
ゲート・ソース間に印加される電圧を上昇させるように
なっている。
次に、第２図（ａ）〜（ｅ）のタイミングチャートを参
照して、同実施例の動作を説明する。ここで、第２図
（ａ）は発光ダイオード12の電流、同図（ｂ）は第１図
に示される電流I1、I2及びI3、同図（ｃ）は出力用MOSF
ET14のゲート・ソース間に蓄積した電荷と駆動用トラン
ジスタ18のゲートとソース間（以下、ゲート・ソース間
と記す）に蓄積した電荷、同図（ｄ）は駆動用トランジ
スタ18のスイッチング状態、同図（ｅ）は出力用MOSFET
14のスイッチング状態の経時変化を、それぞれ表したタ
イミングチャートである。
照して、同実施例の動作を説明する。ここで、第２図
（ａ）は発光ダイオード12の電流、同図（ｂ）は第１図
に示される電流I1、I2及びI3、同図（ｃ）は出力用MOSF
ET14のゲート・ソース間に蓄積した電荷と駆動用トラン
ジスタ18のゲートとソース間（以下、ゲート・ソース間
と記す）に蓄積した電荷、同図（ｄ）は駆動用トランジ
スタ18のスイッチング状態、同図（ｅ）は出力用MOSFET
14のスイッチング状態の経時変化を、それぞれ表したタ
イミングチャートである。
先ず、時刻t1に於いて、入力端子11a、11b間に、図示さ
れない入力回路から電流を流すことによって、発光ダイ
オード12が発生する（第２図（ａ）参照）。すると、こ
の発光ダイオード12から発せられた光は、発光ダイオー
ド12と光結合される第１のフォトダイオードアレイ23及
び第２のフォトダイオードアレイ25に入射される。これ
によって、第１及び第２のフォトダイオードアレイ23及
び25が、光起電力を発生する。
れない入力回路から電流を流すことによって、発光ダイ
オード12が発生する（第２図（ａ）参照）。すると、こ
の発光ダイオード12から発せられた光は、発光ダイオー
ド12と光結合される第１のフォトダイオードアレイ23及
び第２のフォトダイオードアレイ25に入射される。これ
によって、第１及び第２のフォトダイオードアレイ23及
び25が、光起電力を発生する。
このとき、直列に接続された第１及び第２のフォトダイ
オードアレイ23及び25の両端から供給される電流I1は、
最初、抵抗器26を通って出力用MOSFET14のゲート・ソー
ス間の容量への充電電流I2と、オン状態にあるノーマリ
オン型の駆動用トランジスタ18のソース・ドレイン間を
流れる電流I3となる。初め（時刻t1）、電流I1の値は非
常に大きいため（第２図（ｂ）参照）、抵抗器26の両端
には大きな電位差が生じ、駆動用トランジスタ18のゲー
ト・ソース間がバイアスされ、この駆動用トランジスタ
18は第２図（ｄ）に示されるようにオフ状態になる。こ
の状態では、第１及び第２のフォトダイオードアレイ23
及び25が供給する電流I1、すなわちI3は、出力用MOSFET
14のゲート・ソース間の容量への充電電流のみとなる。
オードアレイ23及び25の両端から供給される電流I1は、
最初、抵抗器26を通って出力用MOSFET14のゲート・ソー
ス間の容量への充電電流I2と、オン状態にあるノーマリ
オン型の駆動用トランジスタ18のソース・ドレイン間を
流れる電流I3となる。初め（時刻t1）、電流I1の値は非
常に大きいため（第２図（ｂ）参照）、抵抗器26の両端
には大きな電位差が生じ、駆動用トランジスタ18のゲー
ト・ソース間がバイアスされ、この駆動用トランジスタ
18は第２図（ｄ）に示されるようにオフ状態になる。こ
の状態では、第１及び第２のフォトダイオードアレイ23
及び25が供給する電流I1、すなわちI3は、出力用MOSFET
14のゲート・ソース間の容量への充電電流のみとなる。
また、このとき、ダイオード24は、順方向にバイアスさ
れる。したがって、第１のフォトダイオードアレイ23の
供給する電流の少なくとも一部は、第２のフォトダイオ
ードアレイ25から抵抗器26を通ることなく、ダイオード
24をバイパスとして通る。これは、全体の電流量が大き
いほどバイパスされる電流量の比率も大きくなり、出力
用MOSFET14のゲート・ソース間の容量への充電電流のほ
とんどが抵抗器26を通らなくなるため、抵抗器26の電流
制限を受けずに極めて高率良く充電が行なわれる。した
がって、第２図（ｅ）に示されるように、出力用MOSFET
14のドレイン・ソース間が、オン状態に移行する。
れる。したがって、第１のフォトダイオードアレイ23の
供給する電流の少なくとも一部は、第２のフォトダイオ
ードアレイ25から抵抗器26を通ることなく、ダイオード
24をバイパスとして通る。これは、全体の電流量が大き
いほどバイパスされる電流量の比率も大きくなり、出力
用MOSFET14のゲート・ソース間の容量への充電電流のほ
とんどが抵抗器26を通らなくなるため、抵抗器26の電流
制限を受けずに極めて高率良く充電が行なわれる。した
がって、第２図（ｅ）に示されるように、出力用MOSFET
14のドレイン・ソース間が、オン状態に移行する。
更に、第２図（ｃ）に示されるように、出力用MOSFET14
のゲート・ソース間容量への充電が充分進むと（時刻
t2）、電流I1は減少してゆき、抵抗器26の両端の電位差
も減少してゆく。したがって、駆動用トランジスタ18の
ゲート・ソース間のバイアス電圧が減少する。このと
き、ダイオード24は逆方向にバイアスされるので、第１
のフォトダイオードアレイ23が供給する電流は、ダイオ
ード24を全く通らない。すなわち、第１のフォトダイオ
ードアレイ23から供給される電流は、全て第２のフォト
ダイオードアレイ25、抵抗器26を介して流れる（時刻t1
〜t2の領域Ｉ）。
のゲート・ソース間容量への充電が充分進むと（時刻
t2）、電流I1は減少してゆき、抵抗器26の両端の電位差
も減少してゆく。したがって、駆動用トランジスタ18の
ゲート・ソース間のバイアス電圧が減少する。このと
き、ダイオード24は逆方向にバイアスされるので、第１
のフォトダイオードアレイ23が供給する電流は、ダイオ
ード24を全く通らない。すなわち、第１のフォトダイオ
ードアレイ23から供給される電流は、全て第２のフォト
ダイオードアレイ25、抵抗器26を介して流れる（時刻t1
〜t2の領域Ｉ）。
時刻t2以降、駆動用トランジスタ18がオン状態に移行す
るに伴い、再びこの駆動用トランジスタ18のソース・ド
レイン間に電流が流れ始め、電流I1が増加する（時刻
t3）。この間、電流I1は、全て第１のフォトダイオード
アレイ23から第２のフォトダイオードアレイ25、抵抗器
26を介して流れるので、この抵抗器26の両端の電圧差、
すなわち駆動用トランジスタ18のゲート・ソース間バイ
アス電圧は、ある値以下には下がらない。したがって、
駆動用トランジスタ18のソース・ドレイン電流I3を制限
する。つまり、駆動用トランジスタ18のソース・ドレイ
ン電流I3の増加（時刻t2〜）は、ソース・ドレイン間を
オフさせる方向に働く。このため、前記ソース・ドレイ
ン電流I3は、自己制限的となり、駆動用トランジスタ18
のソース・ドレイン間は、完全なオン状態となることは
ない（第２図（ｄ）参照）。したがって、発光ダイオー
ド12からの光によって第１及び第２のフォトダイオード
アレイ23及び25が光起電力を発生している限り（すなわ
ち、入力端子11a、11b間に電流を供給している限り）、
駆動用トランジスタ18のソース・ドレイン間を流れる電
流は、第１及び第２のフォトダイオードアレイ23及び25
から供給される電流のみである。このため、出力用MOSF
ET14のドレイン・ソース間に蓄積された電荷の放電はな
されず、出力用MOSFET14のドレイン・ソース間のオン状
態は保持される（時刻t3〜t4〜t5）。この時刻t2〜t5間
は、領域IIとされる。
るに伴い、再びこの駆動用トランジスタ18のソース・ド
レイン間に電流が流れ始め、電流I1が増加する（時刻
t3）。この間、電流I1は、全て第１のフォトダイオード
アレイ23から第２のフォトダイオードアレイ25、抵抗器
26を介して流れるので、この抵抗器26の両端の電圧差、
すなわち駆動用トランジスタ18のゲート・ソース間バイ
アス電圧は、ある値以下には下がらない。したがって、
駆動用トランジスタ18のソース・ドレイン電流I3を制限
する。つまり、駆動用トランジスタ18のソース・ドレイ
ン電流I3の増加（時刻t2〜）は、ソース・ドレイン間を
オフさせる方向に働く。このため、前記ソース・ドレイ
ン電流I3は、自己制限的となり、駆動用トランジスタ18
のソース・ドレイン間は、完全なオン状態となることは
ない（第２図（ｄ）参照）。したがって、発光ダイオー
ド12からの光によって第１及び第２のフォトダイオード
アレイ23及び25が光起電力を発生している限り（すなわ
ち、入力端子11a、11b間に電流を供給している限り）、
駆動用トランジスタ18のソース・ドレイン間を流れる電
流は、第１及び第２のフォトダイオードアレイ23及び25
から供給される電流のみである。このため、出力用MOSF
ET14のドレイン・ソース間に蓄積された電荷の放電はな
されず、出力用MOSFET14のドレイン・ソース間のオン状
態は保持される（時刻t3〜t4〜t5）。この時刻t2〜t5間
は、領域IIとされる。
次に、時刻t5に於いて、入力端子11a、11bへの電流の供
給を停止すると、発光ダイオード12が発光を停止する。
このため、第１及び第２のフォトダイオードアレイ23及
び25は、光起電力の発生を停止する。したがって、第２
図（ｃ）に示されるように、電流I1が消失し、駆動用ト
ランジスタ18のゲート・ソース間はバイアス電圧が０に
なる（同図（ｄ）参照）。よって、この駆動用トランジ
スタ18のゲート・ソース間に蓄積された電荷は、抵抗器
26を通って放電され、駆動用トランジスタ18は、完全な
オン状態に移行する（同図（ｄ）参照）。
給を停止すると、発光ダイオード12が発光を停止する。
このため、第１及び第２のフォトダイオードアレイ23及
び25は、光起電力の発生を停止する。したがって、第２
図（ｃ）に示されるように、電流I1が消失し、駆動用ト
ランジスタ18のゲート・ソース間はバイアス電圧が０に
なる（同図（ｄ）参照）。よって、この駆動用トランジ
スタ18のゲート・ソース間に蓄積された電荷は、抵抗器
26を通って放電され、駆動用トランジスタ18は、完全な
オン状態に移行する（同図（ｄ）参照）。
そして、駆動用トランジスタ18が完全なオン状態になる
と、出力用MOSFET14のゲート・ソース間は短絡された状
態となるため、蓄積された電荷は速やかに放電される。
したがって、出力用MOSFET14のドレイン・ソース間は、
同図（ｅ）に示されるように、オフ状態になる（時刻t5
以降の領域III）。
と、出力用MOSFET14のゲート・ソース間は短絡された状
態となるため、蓄積された電荷は速やかに放電される。
したがって、出力用MOSFET14のドレイン・ソース間は、
同図（ｅ）に示されるように、オフ状態になる（時刻t5
以降の領域III）。
このような構成のホトカプラ装置によれば、出力用MOSF
ET14のゲート・ソース間容量への充電電流が大きい場
合、第１のフォトダイオードアレイ23で発生された光電
流のほとんどが、ダイオード24を通って出力用MOSFET14
のゲート・ソース間容量へ流れ込むため、第１のフォト
ダイオードアレイ25及びインピーダンス素子としての抵
抗器26は、出力用MOSFET14のゲート・ソース間への充電
電流にほとんど影響を与えることはない。
ET14のゲート・ソース間容量への充電電流が大きい場
合、第１のフォトダイオードアレイ23で発生された光電
流のほとんどが、ダイオード24を通って出力用MOSFET14
のゲート・ソース間容量へ流れ込むため、第１のフォト
ダイオードアレイ25及びインピーダンス素子としての抵
抗器26は、出力用MOSFET14のゲート・ソース間への充電
電流にほとんど影響を与えることはない。
また、第１のフォトダイオードアレイ23で発生した光電
流の残りは、第２のフォトダイオードアレイ25によって
電圧が上昇された後、一部は駆動用トランジスタ18のゲ
ートに流れ込んでこれを駆動し、残りは抵抗器26を介し
て出力用MOSFET14のゲート・ソース間への充電電流の一
部になる。前記第２のフォトダイオードアレイ25は、小
電流で作動する駆動用トランジスタ18の駆動が主目的で
あるため、大電流の供給は必要としない。
流の残りは、第２のフォトダイオードアレイ25によって
電圧が上昇された後、一部は駆動用トランジスタ18のゲ
ートに流れ込んでこれを駆動し、残りは抵抗器26を介し
て出力用MOSFET14のゲート・ソース間への充電電流の一
部になる。前記第２のフォトダイオードアレイ25は、小
電流で作動する駆動用トランジスタ18の駆動が主目的で
あるため、大電流の供給は必要としない。
更に、出力用MOSFET14のゲート・ソース間への充電が完
了に近づき充電電流が少なくなった場合は、ダイオード
24が逆バイアスされ、第１及び第２のフォトダイオード
アレイ23及び25が１つの直列接続されたフォトダイオー
ドアレイとして働き、出力用MOSFET14のゲート・ソース
間へ印加電圧を増加させる。この場合、充電電流は減少
しているので、１つにされたフォトダイオードアレイは
少ない電流を供給すればよい。
了に近づき充電電流が少なくなった場合は、ダイオード
24が逆バイアスされ、第１及び第２のフォトダイオード
アレイ23及び25が１つの直列接続されたフォトダイオー
ドアレイとして働き、出力用MOSFET14のゲート・ソース
間へ印加電圧を増加させる。この場合、充電電流は減少
しているので、１つにされたフォトダイオードアレイは
少ない電流を供給すればよい。
故に、第２のフォトダイオードアレイ25、大電流を必要
としないため、その面積を小さくすることができ、且つ
第１のフォトダイオードアレイ23と直列接続されて出力
用MOSFET14のゲート・ソース間に印加される電圧を上昇
させることもできる。したがって、回路構成上に無駄の
ないものとなり、各構成素子の最適化をも行うことがで
きるため、そのスペース効率、特性の改善を図ることが
できる。
としないため、その面積を小さくすることができ、且つ
第１のフォトダイオードアレイ23と直列接続されて出力
用MOSFET14のゲート・ソース間に印加される電圧を上昇
させることもできる。したがって、回路構成上に無駄の
ないものとなり、各構成素子の最適化をも行うことがで
きるため、そのスペース効率、特性の改善を図ることが
できる。
第３図は、この発明の第２の実施例を示すもので、説明
の重複を避けるため、前述の従来例及び第１の実施例と
異なる構成及び動作についてのみ説明する。
の重複を避けるため、前述の従来例及び第１の実施例と
異なる構成及び動作についてのみ説明する。
すなわち、発光ダイオード12と光結合するべく受光回路
側に於いて、第１の光起電力ダイオードアレイとしての
フォトダイオードアレイ23′の一端が、ゲート絶縁型の
出力用MOSFET14のゲートと、また第１のフォトダイオー
ドアレイ23′の他端が図示極性のダイオード27を介して
出力用MOSFET14の基板及びソースと接続している。尚、
前記ダイオード27は、フォトダイオードではなく、通常
整流用として使用するダイオードである。
側に於いて、第１の光起電力ダイオードアレイとしての
フォトダイオードアレイ23′の一端が、ゲート絶縁型の
出力用MOSFET14のゲートと、また第１のフォトダイオー
ドアレイ23′の他端が図示極性のダイオード27を介して
出力用MOSFET14の基板及びソースと接続している。尚、
前記ダイオード27は、フォトダイオードではなく、通常
整流用として使用するダイオードである。
また、出力用MOSFET14のゲート・ソース間に、そのドレ
インとソースが接続されているノーマリオン型の駆動用
トランジスタ（FET）18′ゲートは、前記発光ダイオー
ド12と光結合するべく第２の光起電力ダイオードアレイ
としてのフォトダイオードアレイ25′を介して、第１の
フォトダイオードアレイ23′の他端に接続されている。
すなわち、第１のフォトダイオードアレイ23′と第２の
フォトダイオードアレイ25′は、直列に接続されてい
る。また、駆動用トランジスタ18′のゲートとソース間
には、インピーダンス素子としての抵抗器28が接続され
ている。
インとソースが接続されているノーマリオン型の駆動用
トランジスタ（FET）18′ゲートは、前記発光ダイオー
ド12と光結合するべく第２の光起電力ダイオードアレイ
としてのフォトダイオードアレイ25′を介して、第１の
フォトダイオードアレイ23′の他端に接続されている。
すなわち、第１のフォトダイオードアレイ23′と第２の
フォトダイオードアレイ25′は、直列に接続されてい
る。また、駆動用トランジスタ18′のゲートとソース間
には、インピーダンス素子としての抵抗器28が接続され
ている。
この第２の実施例は、前述した第１の実施例が駆動用ト
ランジスタ18が正のゲートバイアスで駆動するのに対
し、負のゲートバイアスで駆動する駆動用トランジスタ
18′を使用している。このため、第１図に対して、第３
図では、第２のフォトダイオードアレイ25′が第１のフ
ォトダイオードアレイ23′の負側に接続されている。こ
れに伴って、ダイオード27も負側に接続されている。す
なわち、第２の実施例では、これらの点が第１の実施例
と異なっているが、その他の回路構成、及び動作原理、
動作状態は前述の第１の実施例の場合と全く同じである
ため、その説明を省略する。
ランジスタ18が正のゲートバイアスで駆動するのに対
し、負のゲートバイアスで駆動する駆動用トランジスタ
18′を使用している。このため、第１図に対して、第３
図では、第２のフォトダイオードアレイ25′が第１のフ
ォトダイオードアレイ23′の負側に接続されている。こ
れに伴って、ダイオード27も負側に接続されている。す
なわち、第２の実施例では、これらの点が第１の実施例
と異なっているが、その他の回路構成、及び動作原理、
動作状態は前述の第１の実施例の場合と全く同じである
ため、その説明を省略する。
更に、第４図は、この発明の第３の実施例を示した回路
構成図である。同実施例は、前述の第１及び第２の実施
例とは回路構成が異なるのみで、動作原理、動作状態に
ついては前述の第１及び第２の実施例と同様である。し
たがって、説明の重複を避けるため、第１及び第２の実
施例と回路構成の異なる部分のみ説明する。
構成図である。同実施例は、前述の第１及び第２の実施
例とは回路構成が異なるのみで、動作原理、動作状態に
ついては前述の第１及び第２の実施例と同様である。し
たがって、説明の重複を避けるため、第１及び第２の実
施例と回路構成の異なる部分のみ説明する。
すなわち、この第３の実施例は、前述の第１の実施例の
出力用MOSFET14を２つ並列接続し、出力端子を３つ設け
たものである。第１の光起電力ダイオードアレイとして
のフォトダイオードアレイ23の一端が、図示極性のダイ
オード24を介してゲート絶縁型の第１及び第２の出力用
MOSFET29及び30のゲートと、また第１のフォトダイオー
ドアレイ23の他端が第１及び第２の出力用MOSFET29及び
30の基板及びソースに接続されている。そして、これら
の出力用MOSFET29及び30のドレインと、基板及びソース
には、それぞれ出力端子15c、15d及び15eが接続されて
いる。
出力用MOSFET14を２つ並列接続し、出力端子を３つ設け
たものである。第１の光起電力ダイオードアレイとして
のフォトダイオードアレイ23の一端が、図示極性のダイ
オード24を介してゲート絶縁型の第１及び第２の出力用
MOSFET29及び30のゲートと、また第１のフォトダイオー
ドアレイ23の他端が第１及び第２の出力用MOSFET29及び
30の基板及びソースに接続されている。そして、これら
の出力用MOSFET29及び30のドレインと、基板及びソース
には、それぞれ出力端子15c、15d及び15eが接続されて
いる。
このような構成のホトカプラ装置に於いても、回路構成
上で無駄なく、各構成素子の最適化をも行うことができ
るため、そのスペース効率、特性の改善を図ることがで
きる。
上で無駄なく、各構成素子の最適化をも行うことができ
るため、そのスペース効率、特性の改善を図ることがで
きる。
尚、この発明は、前述の実施例に限定されるものではな
く、その要旨を逸脱しない範囲に於いて種々の変形実施
が可能なことは勿論である。
く、その要旨を逸脱しない範囲に於いて種々の変形実施
が可能なことは勿論である。
［発明の効果］ 以上のようにこの発明によれば、第２の光起電力ダイオ
ードアレイは常時大電流を必要としなくてよいため、そ
の面積を小さくして作成することができ、第１の光起電
力ダイオードアレイと直列接続されて出力用MOSFETのゲ
ートとソース及び基板間に印加する電圧を上昇させるこ
とができるので、出力用MOSFETのオン／オフ状態の特性
を改善し、コストアップすること無く出力接点の時間を
短縮化することができる。
ードアレイは常時大電流を必要としなくてよいため、そ
の面積を小さくして作成することができ、第１の光起電
力ダイオードアレイと直列接続されて出力用MOSFETのゲ
ートとソース及び基板間に印加する電圧を上昇させるこ
とができるので、出力用MOSFETのオン／オフ状態の特性
を改善し、コストアップすること無く出力接点の時間を
短縮化することができる。
第１図はこの発明に従ったホトカプラ装置の第１の実施
例の回路構成図、第２図はこの発明の第１の実施例の動
作を説明するタイミングチャート、第３図はこの発明の
第２の実施例の回路構成図、第４図はこの発明の第３の
実施例の回路構成図、第５図乃至第８図は何れも従来の
ホトカプラ装置の構成例を示す回路構成図である。 12……発光ダイオード、14……出力用MOSFET、18……駆
動用トランジスタ、23……第１のフォトダイオードアレ
イ、24……ダイオード、25……第２のフォトダイオード
アレイ、26……抵抗器（インピーダンス素子）。
例の回路構成図、第２図はこの発明の第１の実施例の動
作を説明するタイミングチャート、第３図はこの発明の
第２の実施例の回路構成図、第４図はこの発明の第３の
実施例の回路構成図、第５図乃至第８図は何れも従来の
ホトカプラ装置の構成例を示す回路構成図である。 12……発光ダイオード、14……出力用MOSFET、18……駆
動用トランジスタ、23……第１のフォトダイオードアレ
イ、24……ダイオード、25……第２のフォトダイオード
アレイ、26……抵抗器（インピーダンス素子）。
Claims (20)
- 【請求項１】入力信号により発光する発光素子と、 この発光素子からの光信号を受光して光起電力を発生す
る第１の光起電力ダイオードアレイと、 一端がこの第１の光起電力ダイオードアレイの一端に直
列に接続された整流素子と、 ゲートが前記整流素子の他端に、基板が前記第１の光起
電力ダイオードアレイの他端にそれぞれ接続された出力
用MOSFETと、 前記整流素子の両端間に接続されたもので、前記発光素
子からの光信号を受光して光起電力を発生する第２の光
起電力ダイオードアレイとインピーダンス素子から成る
直列回路と、 制御電極が前記第２の光起電力アレイと前記インピーダ
ンス素子の接続点に、通電電極の一端と他端が前記出力
用MOSFETのゲートと基板に接続されたノーマリオン型の
駆動用トランジスタと を具備することを特徴とするホトカプラ装置。 - 【請求項２】前記第１の光起電力ダイオードアレイは前
記一端を正側、他端を負側とし、前記整流素子はその一
端をアノード、他端をカソードとする請求項１に記載の
ホトカプラ装置。 - 【請求項３】前記出力用MOSFETの基板はソースを含む請
求項２に記載のホトカプラ装置。 - 【請求項４】前記ノーマリオン型の駆動用トランジスタ
は静電誘導型トランジスタである請求項３に記載のホト
カプラ装置。 - 【請求項５】前記駆動用トランジスタはディプレッショ
ンモードの電解効果型トランジスタである請求項３に記
載のホトカプラ装置。 - 【請求項６】前記インピーダンス素子は抵抗器である請
求項３、４または５に記載のホトカプラ装置。 - 【請求項７】前記インピーダンス素子は、能動素子と抵
抗器との直列回路である請求項３、４、５または６に記
載のホトカプラ装置。 - 【請求項８】前記インピーダンス素子は、能動素子と抵
抗器との並列回路である請求項３、４、５または６に記
載のホトカプラ装置。 - 【請求項９】前記能動素子はダイオードを有する請求項
７に記載のホトカプラ装置。 - 【請求項１０】前記能動素子はダイオードを有する請求
項８に記載のホトカプラ装置。 - 【請求項１１】入力信号により発光する発光素子と、 この発光素子からの光信号を受光して光起電力を発生す
る第１の光起電力ダイオードアレイと、 一端がこの第１の光起電力ダイオードアレイの一端に直
列に接続された整流素子と、 ゲートが前記第１の光起電力ダイオードアレイの他端
に、基板が前記整流素子の他端にそれぞれ接続された出
力用MOSFETと、 前記整流素子両端間に接続されたもので、前記発光素子
からの光信号を受光して光起電力を発生する第２の光起
電力ダイオードアレイとインピーダンス素子から成る直
列回路と、 制御電極が前記第２の光起電力アレイと前記インピーダ
ンス素子の接続点に、通電電極の一端と他端が前記出力
用MOSFETのゲートと基板に接続されなノーマリオン型の
駆動用トランジスタと を具備することを特徴とするホトカプラ装置。 - 【請求項１２】前記第１の光起電力ダイオードアレイは
前記一端を負側、他端を正側とし、前記整流素子はその
一端をカソード、他端をアノードとする請求項11に記載
のホトカプラ装置。 - 【請求項１３】前記出力用MOSFETの基板はソースを含む
請求項12に記載のホトカプラ装置。 - 【請求項１４】前記ノーマリオン型の駆動用トランジス
タは静電誘導型トランジスタである請求項13に記載のホ
トカプラ装置。 - 【請求項１５】前記駆動用トランジスタはディプレッシ
ョンモードの電解効果型トランジスタである請求項13に
記載のホトカプラ装置。 - 【請求項１６】前記インピーダンス素子は抵抗器である
請求項13、14または15に記載のホトカプラ装置。 - 【請求項１７】前記インピーダンス素子は、能動素子と
抵抗器との直列回路である請求項13、14、15または16に
記載のホトカプラ装置。 - 【請求項１８】前記インピーダンス素子は、能動素子と
抵抗器との並列回路である請求項13、14、15または16に
記載のホトカプラ装置。 - 【請求項１９】前記能動素子はダイオードを有する請求
項17に記載のホトカプラ装置。 - 【請求項２０】前記能動素子はダイオードを有する請求
項18に記載のホトカプラ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12361189A JPH0758804B2 (ja) | 1989-05-17 | 1989-05-17 | ホトカプラ装置 |
| DE69025491T DE69025491T2 (de) | 1989-05-17 | 1990-05-15 | Photokopplerapparat zur Verkürzung der Schaltzeiten der Ausgangskontakte |
| EP90109124A EP0398246B1 (en) | 1989-05-17 | 1990-05-15 | Photocoupler apparatus capable of shortening switching time of output contact |
| US07/523,877 US5013926A (en) | 1989-05-17 | 1990-05-16 | Photocoupler apparatus capable of shortening switching time of output contact |
| KR1019900007076A KR940009252B1 (ko) | 1989-05-17 | 1990-05-17 | 포토커플러장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12361189A JPH0758804B2 (ja) | 1989-05-17 | 1989-05-17 | ホトカプラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303074A JPH02303074A (ja) | 1990-12-17 |
| JPH0758804B2 true JPH0758804B2 (ja) | 1995-06-21 |
Family
ID=14864889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12361189A Expired - Lifetime JPH0758804B2 (ja) | 1989-05-17 | 1989-05-17 | ホトカプラ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5013926A (ja) |
| EP (1) | EP0398246B1 (ja) |
| JP (1) | JPH0758804B2 (ja) |
| KR (1) | KR940009252B1 (ja) |
| DE (1) | DE69025491T2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151602A (en) * | 1990-02-15 | 1992-09-29 | Matsushita Electric Works, Ltd. | Semiconductor relay circuit using photovoltaic diodes |
| US5278422A (en) * | 1991-09-02 | 1994-01-11 | Matsushita Electric Works, Ltd. | Normally open solid state relay with minimized response time of relay action upon being turned off |
| US5650608A (en) * | 1991-12-05 | 1997-07-22 | Tv Interactive Data Corporation | Method and apparatus for generating ratiometric control signals |
| US5847694A (en) * | 1991-12-05 | 1998-12-08 | Tv Interactive Data Corporation | Apparatus for generating a signal indicative of the position of a movable element in the apparatus |
| US5221847A (en) * | 1992-06-26 | 1993-06-22 | At&T Bell Laboratories | Break-before-make control for form C solid-state relays with current limiter bypass |
| JPH06177418A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | ホトカプラ装置 |
| US5298817A (en) * | 1993-02-09 | 1994-03-29 | At&T Bell Laboratories | High-frequency solid-state relay |
| JP2807388B2 (ja) * | 1993-03-19 | 1998-10-08 | 株式会社東芝 | フォトカプラ装置 |
| JP3068985B2 (ja) * | 1993-07-29 | 2000-07-24 | 株式会社東芝 | 半導体リレー |
| US5360979A (en) * | 1993-08-05 | 1994-11-01 | At&T Bell Laboratories | Fast turn-off circuit for solid-state relays or the like |
| US5391997A (en) * | 1993-10-28 | 1995-02-21 | Motorola, Inc. | Optically isolated N-channel MOSFET driver |
| US5594256A (en) * | 1995-01-13 | 1997-01-14 | Clark-Mxr, Inc. | High voltage switch for pockels cells |
| US5818037A (en) * | 1996-04-09 | 1998-10-06 | Tv Interactive Data Corporation | Controller using a flexible element to vary light transferred to a photosensitive element |
| US6249028B1 (en) * | 1998-10-20 | 2001-06-19 | International Business Machines Corporation | Operable floating gate contact for SOI with high Vt well |
| JP2000349328A (ja) * | 1999-06-07 | 2000-12-15 | Oki Electric Ind Co Ltd | 光結合型半導体スイッチ回路 |
| DE10164561B4 (de) * | 2001-12-14 | 2004-03-04 | Siemens Ag | Schaltungsanordnung zum Betreiben eines LED-Signals |
| JP3837372B2 (ja) * | 2002-09-19 | 2006-10-25 | 株式会社東芝 | 半導体リレー |
| JP3967713B2 (ja) * | 2003-12-09 | 2007-08-29 | 株式会社東芝 | リレー回路およびスイッチング素子 |
| JP4682007B2 (ja) * | 2004-11-10 | 2011-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| JP4528321B2 (ja) * | 2007-09-26 | 2010-08-18 | シャープ株式会社 | スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路 |
| JP5027680B2 (ja) * | 2008-01-18 | 2012-09-19 | パナソニック株式会社 | 半導体リレーモジュール |
| JP5723303B2 (ja) * | 2012-01-27 | 2015-05-27 | 株式会社東芝 | 受光回路 |
| US8947155B2 (en) * | 2012-04-06 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Solid-state relay |
| JP5781108B2 (ja) * | 2013-02-28 | 2015-09-16 | 株式会社東芝 | 光結合装置 |
| CN104823378B (zh) * | 2013-07-31 | 2018-12-04 | 松下知识产权经营株式会社 | 高频接收电路及绝缘型信号传送装置 |
| EP3487074A1 (en) * | 2017-11-20 | 2019-05-22 | ABB Schweiz AG | A photovoltaic circuit driver for a solid state switch |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3693060A (en) * | 1971-04-13 | 1972-09-19 | Philips Corp | Solid-state relay using light-emitting diodes |
| CA1123064A (en) * | 1978-03-23 | 1982-05-04 | William C. King | Optically coupled field effect transistor switch |
| US4227098A (en) * | 1979-02-21 | 1980-10-07 | General Electric Company | Solid state relay |
| US4390790A (en) * | 1979-08-09 | 1983-06-28 | Theta-J Corporation | Solid state optically coupled electrical power switch |
| US4307298A (en) * | 1980-02-07 | 1981-12-22 | Bell Telephone Laboratories, Incorporated | Optically toggled bilateral switch having low leakage current |
| US4419586A (en) * | 1981-08-27 | 1983-12-06 | Motorola, Inc. | Solid-state relay and regulator |
| US4564770A (en) * | 1983-03-29 | 1986-01-14 | Rca Corporation | Solid state relay with fast turnoff |
| US4665316A (en) * | 1984-11-21 | 1987-05-12 | Telmos Incorporated | Photovoltaic relay switch |
| US4655316A (en) * | 1985-03-13 | 1987-04-07 | Jbl Incorporated | Acoustic diaphragm |
| CA1285033C (en) * | 1985-12-04 | 1991-06-18 | Shigeki Kobayashi | Solid state relay having a thyristor discharge circuit |
| US4804866A (en) * | 1986-03-24 | 1989-02-14 | Matsushita Electric Works, Ltd. | Solid state relay |
| US4801822A (en) * | 1986-08-11 | 1989-01-31 | Matsushita Electric Works, Ltd. | Semiconductor switching circuit |
| US4931656A (en) * | 1988-03-07 | 1990-06-05 | Dionics Inc. | Means to dynamically discharge a capacitively charged electrical device |
| US4939375A (en) * | 1988-06-17 | 1990-07-03 | Hewlett-Packard Company | Solid state relay with shield means |
-
1989
- 1989-05-17 JP JP12361189A patent/JPH0758804B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-15 EP EP90109124A patent/EP0398246B1/en not_active Expired - Lifetime
- 1990-05-15 DE DE69025491T patent/DE69025491T2/de not_active Expired - Fee Related
- 1990-05-16 US US07/523,877 patent/US5013926A/en not_active Expired - Lifetime
- 1990-05-17 KR KR1019900007076A patent/KR940009252B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69025491T2 (de) | 1996-08-14 |
| EP0398246B1 (en) | 1996-02-28 |
| KR940009252B1 (ko) | 1994-10-01 |
| KR900019378A (ko) | 1990-12-24 |
| JPH02303074A (ja) | 1990-12-17 |
| DE69025491D1 (de) | 1996-04-04 |
| EP0398246A2 (en) | 1990-11-22 |
| EP0398246A3 (en) | 1993-07-21 |
| US5013926A (en) | 1991-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0758804B2 (ja) | ホトカプラ装置 | |
| US4419586A (en) | Solid-state relay and regulator | |
| JPH02150076A (ja) | 半導体装置 | |
| US5514996A (en) | Photo-coupler apparatus | |
| JPS63153916A (ja) | 半導体スイツチ回路 | |
| JPS5860828A (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JP4012646B2 (ja) | スイッチング回路 | |
| JPH02100417A (ja) | 光ｍｏｓリレー | |
| JP2003115751A (ja) | 半導体スイッチ素子の駆動回路及びそれを備えた半導体リレー | |
| JP2743874B2 (ja) | ソリッドステートリレー | |
| JPH04193068A (ja) | インバータの駆動回路 | |
| JP2740406B2 (ja) | 半導体リレー | |
| JPH0290720A (ja) | 半導体リレー回路 | |
| JPH1117215A (ja) | 半導体リレー | |
| JPH0388419A (ja) | 半導体リレー回路 | |
| JPH05191247A (ja) | 固体リレー | |
| JP2805974B2 (ja) | 光結合型リレー回路 | |
| JPH04324712A (ja) | 光結合型リレー回路 | |
| JP2003249676A (ja) | 光結合型半導体リレー装置 | |
| JP2003115755A (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JP2001015796A (ja) | 半導体リレー | |
| JPH06232722A (ja) | 半導体リレー | |
| JPH08242157A (ja) | スイッチング装置 | |
| JPS62242415A (ja) | 光スイツチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |