JPH0879041A - 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置 - Google Patents

光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置

Info

Publication number
JPH0879041A
JPH0879041A JP20654994A JP20654994A JPH0879041A JP H0879041 A JPH0879041 A JP H0879041A JP 20654994 A JP20654994 A JP 20654994A JP 20654994 A JP20654994 A JP 20654994A JP H0879041 A JPH0879041 A JP H0879041A
Authority
JP
Japan
Prior art keywords
electrode
light
switch means
optical semiconductor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20654994A
Other languages
English (en)
Inventor
Hiroyasu Torasawa
裕康 虎澤
Hiroaki Ogawa
弘昭 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP20654994A priority Critical patent/JPH0879041A/ja
Priority to DE1995617638 priority patent/DE69517638T2/de
Priority to EP19950111874 priority patent/EP0700101B1/en
Priority to AT95111874T priority patent/ATE194251T1/de
Publication of JPH0879041A publication Critical patent/JPH0879041A/ja
Priority to US08/845,207 priority patent/US5757020A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Relay Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】 【目的】 負荷電流の電流制限機能を付加する。 【構成】 発光ダイオード１が発光すると、フォトダイ
オードアレイ２に起電力が発生して、このフォトダイオ
ードアレイ２に電流が流れる。制御回路３では、ＭＯＳ
ＦＥＴ４−１及び４−２のゲートとソースとの間を高イ
ンピーダンスして、ＭＯＳＦＥＴ４−１及び４−２をそ
れぞれオン状態にする。出力端子５−１及び５−２にそ
れぞれ接続される負荷回路により、負荷電流が流れ始
め、２４０ｍＡに達したとする。電流制限回路１１で
は、この電流制限値に達したことを検出し、ＭＯＳＦＥ
Ｔ４−１及び４−２のゲートとソースとを接続し、ゲー
トに蓄積されていた電荷がソースに放電させ、ゲートと
ソースとの間をショートさせる。ＭＯＳＦＥＴ４−１及
び４−２はゲートとソースとがショートするためオフ状
態になり、負荷電流が電流制限値またはそれ以下の電流
に減少する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、負荷電流に対して電流
制限機能を有する光半導体リレーとこれを用いたコント
ローラ、電力供給装置及び端末装置切換装置に関するも
のである。
【０００２】
【従来の技術】図２は、従来の光半導体リレーの回路図
である。この光半導体リレーでは、発光ダイオード１
と、この発光ダイオード１によって発光された光を受光
して電流及び電圧を発生するフォトダイオードアレイ２
とを有している。フォトダイオードアレイ２の出力側に
は制御回路３が接続されている。制御回路３の２つの出
力端子のうち一方の出力端子には、ｎチャネル型ＭＯＳ
ＦＥＴ４−１及び４−２のゲートが接続され、他方の出
力端子には、それらのＭＯＳＦＥＴ４−１及び４−２の
ソースが接続されている。ＭＯＳＦＥＴ４−１及び４−
２のドレインには、出力端子５−１，５−２がそれぞれ
接続され、さらにそれらの出力端子５−１，５−２に
は、負荷回路が接続されている。次に、図２の光半導体
リレーの動作の説明をする。発光ダイオード１に電流が
流れて光が出力されると、その光がフォトダイオードア
レイ２によって受光され、その受光した光に相当する起
電力が制御回路３に出力される。制御回路３では、ＭＯ
ＳＦＥＴ４−１及び４−２のゲートとソース間のインピ
ーダンスを高くし、それらのＭＯＳＦＥＴ４−１及び４
−２をオン状態にする。すると、出力端子５−１と５−
２の間に、負荷回路による負荷電流が流れる。一方、発
光ダイオード１に電流が流れなくなると光が出力され
ず、フォトダイオードアレイ２がオフし、制御回路３に
より、ＭＯＳＦＥＴ４−１，４−２にオン状態の時に蓄
積されていた電荷が放電される。これにより、ＭＯＳＦ
ＥＴ４−１，４−２の各ソースとゲートがショートし、
それらのＭＯＳＦＥＴ４−１及び４−２がオフ状態とな
る。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
光半導体リレーにおいては、次のような課題があった。
光半導体リレーが、一旦オン状態となると、出力端子５
−１，５−２間を接続する抵抗体として作用する。この
ため、落雷によるサージなどの影響により電流が必要以
上に流れ、その過電流のためにこの光半導体リレーと接
続する負荷回路が誤動作するといった悪影響を及ぼす。
また、過電流はＭＯＳＦＥＴ４−１，４−２の消費電流
の増加による発熱という観点からも望ましくなかった。
【０００４】
【課題を解決するための手段】第１の発明では、前記課
題を解決するために、光を発光する発光部と前記発光部
により発光した光を受光して電気信号に変換する受光部
と制御電極によって第１と第２の電極間の導通を制御す
るスイッチ手段と前記受光部により光を受光している時
は前記制御電極と前記第１の電極との間をハイインピー
ダンスにし、光を受光しなくなった時に前記制御電極と
前記第１の電極との間をショートする制御回路と前記第
２の電極に接続された出力端子とを備えた光半導体リレ
ーにおいて、以下の回路を設けている。すなわち、前記
スイッチ手段を流れる負荷電流が制限値を越えた時、前
記スイッチ手段の制御電極と第１の電極との間をショー
トさせる電流制限回路を設けている。第２の発明では、
第１の発明の電流制限回路が、２つの端子を有し、その
一方の端子が前記スイッチ手段の第１の電極に接続され
た抵抗と前記抵抗の他方の端子に接続された第３の電
極、前記スイッチ手段の第１の電極に接続された第４の
電極、及び前記スイッチ手段の制御電極に接続された第
５の電極を有し、それらの第３と第４の電極間の電圧に
よって導通が制御される第２のスイッチ手段とにより構
成されている。
【０００５】第３の発明では、光を発光する発光部と、
前記発光部により発光した光を受光して電気信号に変換
する受光部と、第１の制御電極によって第１と第２の電
極間の導通を制御する第１のスイッチ手段と、第２の制
御電極によって第３と第４の電極間の導通を制御する第
２のスイッチ手段と、前記受光部により光を受光してい
る時に前記第１及び第２の制御電極と前記第１及び第３
の電極との間をそれぞれハイインピーダンスにし、光を
受光しなくなった時に前記第１及び第２の制御電極と前
記第１及び第３の電極との間をそれぞれショートする制
御回路と、前記第２及び第４の電極にそれぞれ接続され
た出力端子とを、備えた光半導体リレーにおいて、以下
の手段を設けている。すなわち、前記第１と第３の電極
間に直列に接続された第１及び第２の抵抗と、前記第１
と第２の抵抗の接続点に接続された第５の電極、前記第
１のスイッチ手段の第１の電極に接続された第６の電
極、及び前記第１のスイッチ手段の第１の制御電極に接
続された第７の電極を有し、それらの第５と第６の電極
間の電圧が所定値以上になると導通する第１のトランジ
スタと、前記第１と第２の抵抗の接続点に接続された第
８の電極、前記第２のスイッチ手段の第３の電極に接続
された第９の電極、及び前記第２のスイッチ手段の第２
の制御電極に接続された第１０の電極を有し、それらの
第８と第９の電極間の電圧が所定値以上になると導通す
る第２のトランジスタとを、設けている。
【０００６】第４の発明では、第３の発明と同様の光半
導体リレーにおいて、以下の手段を設けている。すなわ
ち、第３の発明と同様の第１と第３の電極との間に接続
された抵抗と、前記第１のスイッチ手段の第１の電極に
接続された第５の電極、前記第２のスイッチ手段の第３
の電極に接続された第６の電極、及び前記第１のスイッ
チ手段の第１の制御電極に接続された第７の電極を有
し、それらの第５と第６の電極間の電圧が所定値以上に
なると導通する第１のトランジスタと、前記第２のスイ
ッチ手段の第３の電極に接続された第８の電極、前記第
１のスイッチ手段の第１の電極に接続された第９の電
極、前記第２のスイッチ手段の第２の制御電極に接続さ
れた第１０の電極とを有し、それらの第８と第９の電極
間の電圧が所定値以上になると導通する第２のトランジ
スタとを、設けている。第５の発明では、光を発光する
発光部を有する発光チップと、制御電極によって第１と
第２の電極間の導通を制御するスイッチ手段、及びその
第２の電極に接続された出力端子を有する出力チップ
と、前記発光チップと対向して配設された受光チップと
を備えている。そして、前記受光チップは、前記発光チ
ップにより発光した光を受光する受光部と、前記発光部
が発光している時に前記スイッチ手段の制御電極と第１
の電極との間をハイインピーダンスにし、前記発光部が
発光しなくなった時に前記スイッチ手段の制御電極と第
１の電極との間をショートする制御回路と、前記スイッ
チ手段を流れる負荷電流の制限値を検出するための抵抗
と、前記抵抗の近傍部に前記スイッチ手段の第１の電極
を接続するパットとを、有している。第６の発明では、
第５の発明の抵抗を受光チップのセンタライン上で、か
つ受光部の周囲に設けている。第７の発明では、第６の
発明の受光チップの四隅にスイッチ手段の制御電極と接
続するパットを設けている。
【０００７】
【作用】第１の発明によれば、以上のように光半導体リ
レーを構成したので、電流制限回路は、負荷電流が制限
値を越えると、スイッチ手段の制御電極と第１の電極と
をショートして、スイッチ手段を非導通状態に移行す
る。スイッチ手段が非導通状態に移行すると、負荷電流
が小さくなり、再び制御回路によって制御電極と第１の
電極との間がハイインピーダンスになり、スイッチ手段
が導通状態に移行する。このように負荷電流が制限値を
越えると、スイッチ手段を一時的に非導通状態にして負
荷電流を減らし、再びスイッチ手段を導通状態にするこ
とにより電流の制限を行う。第２の発明によれば、負荷
電流が制限値を越えると、抵抗間の電圧が所定の値にな
り、第２のスイッチ手段が導通する。第２のスイッチ手
段が導通すると、制御電極に蓄積されていた電荷が放電
して、スイッチ手段の制御電極と第１の電極がショート
し、スイッチ手段が非導通状態に移行して、負荷電流が
減少する。第３の発明によれば、第１のスイッチ手段か
ら第２のスイッチ手段に負荷電流が流れていたとする
と、この負荷電流が制限値を越えると、第１の抵抗間に
は所定の電圧が発生する。そのため、第１のトランジス
タの第５の電極と第６の電極間にこの電圧が印加され、
第１及び第２スイッチ手段の第１及び第２の制御電極に
蓄積されたいた電荷が放電して、これらのスィッチ手段
の第１及び第２の制御電極と第１及び第３の電極がそれ
ぞれショートし、これらのスイッチ手段が非導通状態に
移行して、負荷電流が減少する。また、第２のスイッチ
手段から第１のスイッチ手段へ電流が流れていた時に
は、第２の抵抗と第２のトランジスタが第１の抵抗と第
１のトランジスタと同様の役割を果たす。
【０００８】第４の発明によれば、第１のスイッチ手段
から第２のスイッチ手段に負荷電流が流れていたとする
と、この負荷電流が制限値を越えると、抵抗の両端子間
には、所定の電圧が発生する。そのため、第２のトラン
ジスタの第８の電極と第９の電極間にこの電圧が印加さ
れ、第１及び第２のスイッチ手段の制御電極に蓄積され
たいた電荷が放電して、それらのスィッチ手段の第１及
び第２の制御電極と第１及び第３の電極がショートし、
これらのスイッチ手段が非導通状態に移行して、負荷電
流が減少する。また、第２のスイッチ手段から第１のス
イッチ手段へ電流が流れていた時には、第１のトランジ
スタが第２のトランジスタと同様の役割を果たす。第５
の発明によれば、受光チップの抵抗には負荷電流が継続
して流れることになるが、その抵抗と出力チップのスイ
ッチ手段の第１の電極を接続するパットを抵抗の近傍に
設けたので、負荷電流が流れる受光チップの配線領域が
少なくなり、マイグレーションの発生を抑制する働きが
ある。第６の発明によれば、受光チップのセンタライン
上にかつ受光部の周辺に抵抗を設けたので、スイッチ受
光部の受光面積を減少させるようなことがない。第７の
発明によれば、出力チップのスイッチ手段の第１の電極
を接続するパットを受光チップの四隅に設けたので、ボ
ンディングに好都合となる。第８〜第１０の発明によれ
ば、光半導体リレーには電流制限機能を有するので、過
電流が流れることがない。従って、前記課題を解決でき
るのである。
【０００９】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す光半導体リレーの
回路図であり、従来の図２中の要素と共通の要素には共
通の符号が付されている。本第１の実施例の光半導体リ
レーが従来の光半導体リレーと異なる点は、電流制限回
路１１を設けたことである。この光半導体リレーは、光
を発光する発光部としての発光ダイオード１と、この発
光ダイオード１により発光した光を受光する受光部とし
てのフォトダイオードアレイ２とを有している。フォト
ダイオードアレイ２には制御回路３が接続されている。
さらに、この制御回路３の一方の出力端子には、第１の
スイッチ手段としてのＭＯＳＦＥＴ４−１及び第２のス
イッチ手段としてのＭＯＳＦＥＴ４−２の制御電極とし
てのゲートがそれぞれ接続されている。制御回路３の他
方の出力端子のフォトダイオードアレイ２のカソード側
には、電流制限回路１１が接続されている。ＭＯＳＦＥ
Ｔ４−１と４−２のゲート及び第１と第３の電極として
のソースには、電流制限回路１１がそれぞれ接続されて
いる。ＭＯＳＦＥＴ４−１と４−２の第２と第４の電極
としてのドレインには、それぞれ出力端子５−１及び５
−２がそれぞれ接続されている。
【００１０】次に、図１の光半導体リレーの動作の説明
をする。発光ダイオード１が発光すると、フォトダイオ
ードアレイ２に起電力が発生して、このフォトダイオー
ドアレイ２に電流が流れる。制御回路３では、ＭＯＳＦ
ＥＴ４−１及び４−２のゲートとソースとの間を高イン
ピーダンスして、ＭＯＳＦＥＴ４−１及び４−２をそれ
ぞれオン状態にする。出力端子５−１及び５−２にそれ
ぞれ接続される負荷回路により、負荷電流（例えば、出
力端子５−１から５−２の方向）が流れ始める。負荷電
流が流れ始め、例えば、落雷などによって２４０ｍＡに
達したとする。電流制限回路１１では、この電流制限値
（２４０ｍＡ）に達したことを検出しＭＯＳＦＥＴ４−
１及び４−２のゲートとソースとの間をそれぞれ接続
し、ゲートに蓄積されていた電荷をソースに放電させ、
ゲートとソースとの間をそれぞれショートさせる。ＭＯ
ＳＦＥＴ４−１及び４−２のゲートとソースとがそれぞ
れショートするため、ＭＯＳＦＥＴ４−１及び４−２が
オフ状態になり、負荷電流が電流制限値（２４０ｍＡ）
以下の電流に減少する。そして、電流制限回路１１で
は、負荷電流が電流制限値以下になると、ＭＯＳＦＥＴ
４−１及び４−２のゲートとソースとの間をそれぞれハ
イインピーダンスにする。このため、ＭＯＳＦＥＴ４−
１及び４−２は制御回路３によってオン状態に戻る。
【００１１】このように、電流制限回路１１では、負荷
電流が制限値を越えるとＭＯＳＦＥＴ４−１及び４−２
のゲートとソースとの間をショートしてＭＯＳＦＥＴ４
−１及び４−２をオフ状態にして負荷電流を減少させ
る。電流制限値以下になると、再びＭＯＦＥＴ４−１及
び４−２をハイインピーダンスにしてオン状態に戻す。
このような処理を繰り返すことにより、負荷電流を制限
する。以上説明したように、本第１の実施例では、電流
制限回路１１によって、負荷電流が制限値に達すると、
ＭＯＳＦＥＴ４−１及び４−２のゲートとソースとの間
をショートし、オフ状態にして電流値を制限値以下に下
げた後、再びＭＯＳＦＥＴ４−１及び４−２をオン状態
にするように制御するので、過電流が流れることを防止
することができ、過電流により他の負荷回路が誤動作す
るようなことを防止することができるという利点があ
る。
【００１２】第２の実施例 図３は、本発明の第２の実施例を示す光半導体リレーの
回路図である。この光半導体リレーでは、制御回路３０
が、ダイオード３１とＰＮＰトランジスタ３２とＮＰＮ
トランジスタ３３とフォトダイオード３４とによって構
成されている。ダイオード３１のアノード側とＰＮＰト
ランジスタ３２のベースとＮＰＮトランジスタ３３のコ
レクタとが接続されている。ダイオード３１のカソード
側とＰＮＰトランジスタ３２のエミッタとＭＯＳＦＥＴ
４−１及び４−２のゲートとが接続されている。ＰＮＰ
トランジスタ３２のコレクタとＮＰＮトランジスタ３３
のベースとフォトダイオード３４のカソード側とが接続
されている。ＮＰＮトランジスタ３３のエミッタとフォ
トダイオード３４のアノード側とが、電流制限回路４０
に接続されている。電流制限回路４０は、第１の抵抗４
１−１と第２の抵抗４１−２と第１のトランジスタとし
ての第１のＮＰＮトランジスタ４２−１と第２のトラン
ジスタとしての第２のＮＰＮトランジスタ４２−２とに
より構成されている。第１の抵抗４１−１の一方の端子
には、ＭＯＳＦＥＴ４−１のソース及び第１のＮＰＮト
ランジスタ４２−１の第６の電極としてのベースとが接
続され、他方の端子には第２の抵抗４１−２の一方の端
子及び第１のＮＰＮトランジスタ４２−１の第５の電極
としてのエミッタ及び、第２のＮＰＮトランジスタ４２
−２の第８の電極としてのエミッタとが接続されてい
る。第２の抵抗４１−２の他方の端子にはＭＯＳＦＥＴ
４−２のソース及び第２のＮＰＮトランジスタ４２−２
の第９の電極としてのベースとが接続されている。ＭＯ
ＳＦＥＴ４−１及び４−２のゲートには、第１のＮＰＮ
トランジスタ４２−１及び第２のＮＰＮトランジスタ４
２−２の第７及び１０の電極としてのコレクタが接続さ
れている。第１の抵抗４１−１及び第２の抵抗４１−２
は拡散抵抗によって形成され、その抵抗値は、例えば、
抵抗値２．２Ωである。Ａ及びＢは第１の抵抗４２−１
と第２の抵抗４２−２との接続点、ＣはＭＯＳＦＥＴ４
−１のソースと第１の抵抗４２−１との接続点、ＤはＭ
ＯＳＦＥＴ４−２のソースと第２の抵抗４２−２との接
続点である。
【００１３】次に、図３の光半導体リレーの動作の説明
をする。発光ダイオード１が発光すると、フォトダイオ
ードアレイ２に起電力が発生して、このフォトダイオー
ドアレイ２に電流が流れる。制御回路３０では、フォト
ダイオード３４をオンすることにより、ＮＰＮトランジ
スタ３３のベースとエミッタ間に逆バイアスをかけてＮ
ＰＮトランジスタ３３をオフ状態にしてＭＯＳＦＥＴ４
−１及び４−２のゲートとソースとの間を高インピーダ
ンスする。そして、ＭＯＳＦＥＴ４−１及び４−２をそ
れぞれオン状態にする。出力端子５−１及び５−２にそ
れぞれ接続される負荷回路により、負荷電流が接続点Ｃ
から接続点Ｄの方向、または接続点Ｄから接続点Ｃの方
向に流れる。ここでは、負荷電流が接続点Ｃから接続点
Ｄへ流れる場合について説明する。負荷電流が接続点Ｃ
からＤへ流れ始め、例えば、落雷などによって２４０ｍ
Ａに達するとする。第１の抵抗４１−１の抵抗値を例え
ば２．２Ωであるとすると、負荷電流による電圧降下が
約０．５Ｖ発生し、第１のＮＰＮトランジスタ４２−１
が順バイアスされてオン状態となり、コレクタとエミッ
タ間が導通状態となる。この結果、ＭＯＳＦＥＴ４−１
及び４−２に蓄積された電荷がソースに放電されて、Ｍ
ＯＳＦＥＴ４−１及び４−２のゲートとソースとの間が
ショートし、ＭＯＳＦＥＴ４−１及び４−２はオフ状態
に移行する。
【００１４】このため、ＭＯＳＦＥＴ４−１及び４−２
を流れる負荷電流が減少し、第１の抵抗４１−１の電圧
降下が低下することになり、第１のＮＰＮトランジスタ
４２−１がオフ状態に移行し、ＭＯＳＦＥＴ４−１及び
４−２のゲートとソースとの間がそれぞれハイインピー
ダンスとなりオン状態となり、以後、負荷電流が制限値
を越えると第１のＮＰＮトランジスタ４２−１がオン状
態に移行し、ＭＯＳＦＥＴ４−１及び４−２をオフ状態
に移行する。第１のＮＰＮトランジスタ４２−１がオフ
状態になり、ＭＯＳＦＥＴ４−１及び４−２がオン状態
に移行するまで負荷電流を減少させるという動作を繰り
返す。これにより負荷電流を一定の値に制限する。ま
た、接続点ＤからＣへの方向の負荷電流に対しては、第
２の抵抗４１−２と第２のＮＰＮトランジスタ４２−２
が同様に動作して電流制限を行う。一方、発光ダイオー
ド１から発光しなくなると、ＰＮＰトランジスタ３２及
びＮＰＮトランジスタ３３が導通してＭＯＳＦＥＴ４−
１及び４−２のゲートに蓄積されていた電荷が放電し
て、ＭＯＳＦＥＴ４−１及び４−２のソースとゲートが
ショートしてオフ状態に移行する。
【００１５】図４は、図３の光半導体リレーの電気特性
を示す図であり、図３中の第１の抵抗４１−１及び第２
の抵抗４１−２の抵抗値をそれぞれ２．２Ω、ＭＯＳＦ
ＥＴ４−１及び４−２のオン抵抗をそれぞれ０．７５Ω
としたものである。図５は、図２の光半導体リレーの電
気特性を示す図であり、図２中のＭＯＳＦＥＴ４−１及
び４−２のオン抵抗をそれぞれ０．７５Ωとしたもので
ある。これらの図中、横軸は出力端子５−１と５−２と
の間電圧を示し、縦軸は出力端子５−１と５−２との間
を流れる負荷電流を示す。図４に示すように、図３の光
半導体リレーでは、電流制限値２４０ｍＡを越えず一定
の電流値２４０ｍＡに制限される。図５に示すように、
一方、図２の従来の光半導体リレーでは、負荷電流は出
力端子５−１と５−２との間の電圧に比例して増大す
る。以上説明したように、本第２の実施例の光半導体リ
レーでは、負荷電流が制限値を越えたとき、第１の抵抗
４１−１または第２の抵抗４１−２が電圧降下して、第
１のＮＰＮトランジスタ４２−１及び第２のＮＰＮトラ
ンジスタ４２−２をオン状態にする。そして、ＭＯＳＦ
ＥＴ４−１及び４−２のソースとゲートとの間をショー
トし、ＭＯＳＦＥＴ４−１及び４−２をオフ状態に移行
して負荷電流を減少させるので、第１の実施例と同様の
利点がある。
【００１６】第３の実施例 図６は、本発明の第３の実施例を示す光半導体リレーの
回路図であり、図３中の要素と共通の要素には共通の符
号が付されている。この光半導体リレーでは、制御回路
３０の出力側に、電流制限回路５０が接続されている。
電流制限回路５０は、抵抗５１と第１のＮＰＮトランジ
スタ５２−１と第２のＮＰＮトランジスタ５２−２とに
よって構成されている。抵抗５１の一方の端子には、第
１のＮＰＮトランジスタ５２−１の第５の電極としての
エミッタと第２のＮＰＮトランジスタ５２−２の第９の
電極としてのベースと第１のスイッチ手段としてのＭＯ
ＳＦＥＴ４−１の第１の電極としてのソースが接続され
ている。抵抗５１の他方の端子には、第１のＮＰＮトラ
ンジスタ５２−１の第６の電極としてのベースと第２の
ＮＰＮトランジスタ５２−２の第８の電極としてのエミ
ッタと第２のスイッチ手段としてのＭＯＳＦＥＴ４−２
の第１の電極としてのソースとが接続されている。抵抗
５１の中点には、制御回路３０の出力端子が接続されて
いる。抵抗５１は拡散抵抗によって形成され、その抵抗
値は、例えば、２．２Ωである。図中、Ｆは抵抗５１と
制御回路３０との接続点、Ｇは抵抗５１と第１のＮＰＮ
トランジスタ５１−１のエミッタと第２のＮＰＮトラン
ジスタ５１−２のベースとの接続点、Ｈは抵抗５１と第
２のＮＰＮトランジスタ５１−２のエミッタと第１のＮ
ＰＮトランジスタ５１−１のベースとの接続点である。
Ｉは第１と第２のＮＰＮトランジスタ５１−１と５１−
２との接続点である。
【００１７】以下、図６の光半導体リレーの動作の説明
をする。発光ダイオード１が発光し、第１の実施例と同
様に接続点Ｇから接続点Ｈへ流れる負荷電流が２４０ｍ
Ａに達すると、負荷電流による直列抵抗５１による電圧
降下が約０．５Ｖとなる。負荷電流が接続点Ｇから接続
点Ｈの方向に流れている場合、第２のＮＰＮトランジス
タ５２−２が順バイアスされてオン状態となり、コレク
タとエミッタ間が導通状態となる。この結果、ＭＯＳＦ
ＥＴ４−１及び４−２に蓄積された電荷がソースに放電
されて、ＭＯＳＦＥＴ４−１及び４−２のゲートとソー
スとの間がそれぞれショートする。ＭＯＳＦＥＴ４−１
及び４−２はオフ状態へ移行する。このため、ＭＯＳＦ
ＥＴ４−１及び４−２を流れる負荷電流が減少し、抵抗
５１による電圧降下が低下することになり、第２のＮＰ
Ｎトランジスタ５２−２がオフ状態に移行する。そし
て、ＭＯＳＦＥＴ４−１及び４−２のゲートとソースと
の間がそれぞれハイインピーダンスとなり、ＭＯＳＦＥ
Ｔ４−１及び４−２がオン状態に移行する。以後、第２
の実施例と同様にこの動作を繰り返すことにより電流制
限を行う。また、接続点Ｈから接続点Ｇへの方向の負荷
電流に対しては、第１のＮＰＮトランジスタ５２−１が
第２のＮＰＮトランジスタ５２−２と同様に動作して電
流制限を行う。
【００１８】図７は、図６の光半導体リレーの電気特性
を示す図であり、抵抗５１の抵抗値を２．２Ω、ＭＯＳ
ＦＥＴ４−１及び４−２のオン抵抗をそれぞれ０．７５
Ωとしたものである。この図中、横軸は出力端子５−１
と５−２との間の電圧を示し、縦軸は出力端子５−１と
５−２との間を流れる負荷電流を示す。図７に示すよう
に、図６の光半導体リレーでは、電流制限値２４０ｍＡ
を越えず一定の電流値２４０ｍＡに制限される。しか
も、抵抗５１の抵抗値（２．２Ω）が第２の実施例の第
１の抵抗４１−１と第２の抵抗４１−２の抵抗値の和
（４．４Ω）よりも小さいので、第３の実施例の光半導
体リレーのオン抵抗（３．７Ω）が第２の実施例の光半
導体リレーのオン抵抗（５．９Ω）よりも小さくなり、
電圧の変化に対する負荷電流の傾きが第１の実施例より
も大きくなる。一般に、光半導体リレーでは発熱等の観
点からオン抵抗が小さいのが望ましいので、この第３の
実施例は第２の実施例よりもオン抵抗が小さいので光半
導体リレーとして望ましい特性を持つ。以上説明したよ
うに、本第３の実施例の光半導体リレーでは、第２の実
施例と同様の利点がある上に、オン抵抗が第２の実施例
よりも小さいので発熱などの観点から望ましい特性を持
つ。
【００１９】第４の実施例 図８は、本発明の第４の実施例を示す光半導体リレーチ
ップの断面図である。図９は、図８の光半導体リレーチ
ップのワイヤーボンディングを示すレイアウト図であ
る。図１０（ａ）〜（ｂ）は、図９中の受光チップのレ
イアウト図であり、同図（ａ）は平面図、及び同図
（ｂ）は同図（ａ）のＸ−Ｘ線断面図である。図８に示
すように、光半導体リレーは、発光部を有する発光チッ
プ１００に対向して、透明樹脂１０１を介して受光チッ
プ１１０が配設されている。発光チップ１００、透明樹
脂１０１、及び受光チップ１１０の周りにはモールド樹
脂１０２で封止されている。図９に示すように、受光チ
ップ１１０を中心としてその両脇にＶＤＭＯＳ（Vertic
al Diffusion MOS) で構成される２つの出力チップ１２
０及び１３０が配設されている。出力チップ１２０のソ
ース接続パット１２１には受光チップ１１０のソース接
続パット１１１−１が、出力チップ１２０のゲート接続
パット１２２には受光チップ１１０のゲート接続パッド
１１２−１が、それぞれボンディングワイヤーによって
接続されている。出力チップ１３０のソース接続パット
１３１には受光チップ１１０のソース接続パット１１１
−２が、出力チップ１３０のゲート接続パット１３２に
は受光チップ１１０のゲート接続パッド１１２−２が、
ボンディングワイヤーによって接続されている。出力チ
ップ１２０及び１３０には出力端子用のリードフレーム
１４０が接続されている。
【００２０】図１０（ａ）に示すように、受光チップ１
１０には、その４角にゲート接続パット１１２−１〜１
１２−４が設けられている。受光チップ１１０のセンタ
ラインＬの上で、かつ上方に第１の抵抗１１３−１と第
２の抵抗１１３−２を接続するアルミニウムとシリコン
の合金からなる電極１１４が配設されている。この電極
１１４を中心として両脇に拡散抵抗で構成される第１の
抵抗１１３−１と第２の抵抗１１３−２が設けられてい
る。第１の抵抗１１３−１と第２の抵抗１１３−２の直
近にそれぞれソース接続パッド１１１−１及び１１１−
２が設けられている。また、受光チップ１１０には、図
示しないが受光部としてのフォトダイオードが中心に設
けられ、その周辺部に図３または図６中の制御回路３
０、及び図３中の電流制限回路４０または図６中の電流
制限回路５０がそれぞれ設けられている。図３中の接続
点Ａ及びＢまたは図６中の接続点Ｆは、電極１１４が対
応する。図３中の第１の抵抗４１−１と第２の抵抗４１
−２は、第１の抵抗１１３−１と第２の抵抗１１３−２
がそれぞれ対応する。図６中の抵抗５１は、抵抗１１３
−１，と１１３−２が対応する。
【００２１】次に、受光チップ１１０内にソース接続パ
ッド１１１−１，１１１−２、ゲート接続パッド１１２
−１〜１１２−４、及び抵抗１１３−１，１１３−２を
それぞれ図１３に示すように配置にした理由を述べる。
受光部チップ１１０内に第１の抵抗１１３−１と第２の
抵抗１１３−２を設けたので、数百ｍＡの負荷電流が受
光チップ１１０内を継続して流れることとなり、マイグ
レーション等が懸念される。そこで、第１の抵抗１１３
−１及び第２の抵抗１１３−２の直近にソース接続パッ
ト１１１−１及び１１１−２をそれぞれ設ける。また、
図９中の出力チップ１２０及び１３０のソース接続パッ
ト１２１及び１３１と受光部チップ１１０のソース接続
パット１１１−１及び１１１−２を直接接続する必要が
あるが、ボンディングワイヤーが受光チップ１１０の受
光部上を横切ることは発光チップからの光の受光を妨げ
ることとなり光半導体リレーの感度に悪影響が生じる。
そこで、ソース接続パット１１１−１及び１１１−２を
周辺に配置するようにしている。また、光半導体リレー
の製品には同一チップ内に多くの光半導体リレーを設け
る多接点化（以下、２ｃｈ化と呼ぶ）というものがあ
る。これは、１つの光半導体チップの中に２つの光半導
体リレーを設けるものである。
【００２２】図１１は従来の１ｃｈ光半導体リレーチッ
プのワイヤボンデングを示すレイアウトであり、図１２
は従来の２ｃｈ光半導体リレーチップのワイヤボンディ
ングを示すレイアウトである。図１１中の２１０は受光
チップ、２２０，２３０は出力チップ、２１１，２２
１，２３１はソース接続パット、２１２−１〜２１２−
３，２２２，２３２はゲート接続パッドである。図１２
中の２１０ａ，２１０ｂは受光チップ、２２０ａ，２２
０ｂ，２３０ａ，２３０ｂは出力チップ、２１１ａ，２
１１ｂ，２２１ａ，２３１ｂ，２３１ａ，２２１ｂはソ
ース接続パット、２１２ａ−１〜２１２ａ−３，２１２
ｂ−１〜２１２ｂ−３，２２２ａ，２２２ｂ，２３２
ａ，２３２ｂはゲート接続パットである。図１１及び図
１２に示すように、１ｃｈ光半導体リレーと２ｃｈ光半
導体リレーでは、１ｃｈ光半導体リレーの受光チップ２
１０と出力チップ２２０，２３０は、２ｃｈ光半導体リ
レーの受光チップ２１０ａ，２１０ｂと出力チップ２２
０ａ，２２０ｂ，２３０ａ，２３０ｂとはそれぞれ同じ
チップを使用する。ところが、２ｃｈ光半導体リレーは
より少ない面積で１つのチップ内に２つの光半導体リレ
ーを組み込むために、１ｃｈ光半導体リレーとはボンデ
ィング方向及びチップのボンディング方向等が非常に異
なる。
【００２３】これらの点を考慮して図１０に示すような
受光部チップを以下（１）〜（３）のようにレイアウト
した。 （１）マイグレーション防止対策として、受光チップ１
１０内の負荷電流が流れる配線領域を少なくするため
に、第１の抵抗１１３−１と第２の抵抗１１３−２の直
近にソース接続パット１１１−１及び１１１−２を設け
ている。また、電流密度を小さくするために、第１の抵
抗１１３−１とソース接続パット１１１−１とを接続す
る配線及び第２の抵抗１１３−２とソース接続パット１
１１−２とを接続する配線の幅を広くしている。 （２）第１の抵抗１１１−１と第２の抵抗１１１−２が
ワイヤボンディングの際に等距離になるように、電極１
１４をセンターライン上に、かつ受光部の受光感度の妨
げにならないように受光チップの周囲に配置している。 （３）ワイヤボンディングに都合がよいように、ゲート
接続パット１１２−１〜１１２−４を受光チップの四隅
に配設している。 以上説明したように、従来の１ｃｈ光半導体リレーで
は、受光チップと出力チップをワイヤボンディングする
ためには、５本のワイヤーが必要であったが、本第４の
実施例の光半導体リレーでは、４本のワイヤに減少する
ことができるという利点がある。また、第１の抵抗１１
−１、第２の抵抗１１１−２、及び電流制限回路を受光
チップ１１０内に設けたので、これまでのプロセスを用
いて光半導体リレーを製造することができるという利点
がある。
【００２４】第５の実施例 図１３は、本発明の第５の実施例を示す２ｃｈ光半導体
リレーチップのワイヤボンディングを示すチップレイア
ウトである。図中の１１０ａ，１１０ｂは受光チップ、
１２０ａ，１２０ｂ，１３０ａ，１３０ｂは出力チッ
プ、１１１ａ−１，１１１ａ−２，１１１ｂ−１，１１
１ｂ−２，１２１ａ，１２１ｂ，１３１ａ，１３１ｂは
ソース接続パット、１１２ａ−１〜１１２ａ−４，１１
２ｂ−１〜１１２ｂ−４，１２２ａ，１２２ｂ，１３２
ａ，１３２ｂはゲート接続パットである。ソース接続パ
ット１１１ａ−１と１２１ａと、ソース接続パット１１
１ａ−２と１３１ａとが、それぞれボンディングワイヤ
ーによって接続されている。ゲート接続パット１１２ａ
−１と１２２ａ、ゲート接続パット１１２ａ−２と１３
２ａとが、それぞれ接続されている。ソース接続パット
１１１ｂ−１と１２１ｂ、ソース接続パット１１１ｂ−
２と１３１ｂとが、それぞれボンディングワイヤーによ
って接続されている。ゲート接続パット１１２ｂ−１と
１２２ｂと、ゲート接続パット１１２ｂ−２と１３２ｂ
とが、それぞれボンディングワイヤーによって接続され
ている。以上説明したように、図１２に示す従来の２ｃ
ｈ光半導体リレーでは、１ｃｈ当たり５本のワイヤーを
必要としていたが、本第５の実施例では、１ｃｈ当たり
４本となりワイヤーの本数を減らすことができるという
利点がある。また、第４の実施例と同様に、従来のプロ
セスを変更することなく２ｃｈ光半導体リレーを製造で
きるという利点がある。
【００２５】第６の実施例 図１４は、本発明の第６の実施例を示すコントローラの
構成図である。このコントローラでは、第１、第２、ま
たは第３の実施例で示した電流制限機能を有する光半導
体リレー３０１〜３０４が用いられている。制御部３０
０の出力側には、光半導体リレー３０１〜３０４の発光
部のマイナス側の入力端子が接続されている。光半導体
リレー３０１〜３０４のプラス側の入力端子には５Ｖの
電源電位が接続されている。光半導体リレー３０１の一
方の出力端子にはＡＣモータ３０５が接続され、他方の
出力端子には交流電源が接続されている。光半導体リレ
ー３０２の出力端子にはＤＣモータ３０６が接続され、
その出力端子に接続されたＭＯＳＦＥＴのソースには直
流電源が接続されている。光半導体リレー３０３の一方
の出力端子には表示ＬＥＤ３０７が接続され、その出力
端子に接続されたＭＯＳＦＥＴのソースには直流電源が
接続されている。光半導体リレー３０３の２つの出力端
子には共通に大電流負荷３０８が接続され、ＭＯＳＦＥ
Ｔのソースには直流電源が接続されている。次に、図１
４のコントローラの動作の説明をする。制御部３００か
ら光半導体リレー３０１〜３０４の発光部に制御信号が
出力されて光半導体リレー３０１〜３０４のいずれかが
オン状態となる。そして、このオン状態となった光半導
体リレーに接続されたＡＣモータ３０５等の負荷が駆動
される。この時、落雷等が発生しても、光半導体リレー
３０１〜３０４は電流制限機能を有するので、過電流が
流れることはなく誤動作などが防止できる。以上説明し
たように、本第６の実施例のコントローラでは、光半導
体リレーが電流制限機能を有するので、過電流が流れる
ことがなく、ＡＣモータ等の負荷回路に誤動作などの悪
影響を及ぼすことがない。
【００２６】第７の実施例 図１５は、本発明の第７の実施例を示す電力供給装置の
構成図である。この電力供給装置では、第１、第２、ま
たは第３の実施例で示した電流制限機能を有する光半導
体リレー３１１〜３１４を使用している。電力を供給す
る電力供給部３１０のプラス側には、光半導体リレー３
１１及び３１３のそれぞれ一方の出力端子が接続され、
電力供給部３１０のマイナス側には、光半導体リレー３
１２及び３１４のそれぞれ一方の出力端子が接続されて
いる。電力を出力する出力部３１６の一方の出力端子３
１６−１には、光半導体リレー３１１及び３１４の他方
の出力端子が接続され、出力部３１６の他方の出力端子
３１６−２には、光半導体リレー３１２及び３１３の他
方の出力端子が接続されている。光半導体リレー３１１
と３１２の発光部の入力端子が互いに接続されている。
光半導体リレー３１３の３１４の発光部の入力端子が互
いに接続されている。光半導体リレー３１１の発光部の
入力端子には発光を制御する切換信号Ｓ１が入力され、
光半導体リレー３１２の発光部の入力端子には５Ｖの電
源電位が接続されている。光半導体リレー３１３の発光
部の入力端子には発光を制御し、切換信号Ｓ１の反転信
号である切換信号Ｓ２が入力され、光半導体リレー３１
４の発光部の入力端子には５Ｖの電源電位が接続されて
いる。３１５は電力供給部３１０を制御する制御部であ
る。
【００２７】次に、図１５の電力供給装置の動作の説明
をする。切換信号Ｓ１，Ｓ２によって光半導体リレー３
１１と３１２または光半導体リレー３１３と３１４のい
ずれか２つの光半導体リレーがオン状態になり、電力供
給部３１０のプラス側、マイナス側と出力部３１６の出
力端子３１６−１、３１６−２間で負荷電流が流れて、
出力端子３１６−１及び３１６−２の極性が決まる。光
半導体リレー３１１〜３１４が電流制限機能を有するの
で、出力部３１６及び電力供給部３１０に過電流が流れ
ることがない。以上説明したように、本第７の実施例の
電力供給装置では、過電流が流れることがないので、出
力部３１６及び電力供給部３１０が誤動作するなどの悪
影響を及ぼすことがない。
【００２８】第８の実施例 図１６は、本発明の第８の実施例を示す端末切換装置の
構成図である。この端末切換装置では、第１、第２、ま
たは第３の実施例で示した電流制限機能を有する光半導
体リレー３２２〜３２５を使用している。端末装置とし
ての電話機３２０には、光半導体リレー３２２と３２３
の一方の出力端子が接続されている。端末装置としての
ファクシミリ装置（ＦＡＸ）３２１には、光半導体リレ
レー３２４と３２５の一方の出力端子が接続されてい
る。光半導体リレー３２２と３２４の他方の出力端子に
は、メタリック回線Ｌ１が接続されている。光半導体リ
レー３２３と３２５の他方の出力端子には、メタリック
回線Ｌ２が接続されている。光半導体リレー３２２と３
２３の発光部の一方の入力端子は互いに接続されてい
る。光半導体リレー３２４と３２５の発光部の一方の入
力端子は互いに接続されている。光半導体リレー３２２
の他方の入力端子には切換信号Ｓ３が入力され、光半導
体リレー３２３の発光部の他方の入力端子には５Ｖ電源
電位が接続されている。光半導体リレー３２４の他方の
入力端子には切換信号Ｓ４が入力され、光半導体リレー
３２５の発光部の他方の入力端子には５Ｖ電源電位が接
続されている。
【００２９】次に、図１６の動作の説明をする。切換信
号Ｓ３またはＳ４によって光半導体リレー３２２と３２
３または光半導体リレー３２４と３２４のいずれか２つ
の光半導体リレーがオン状態となり、電話機３２０また
はＦＡＸ３２１がメタリック回線Ｌ１，Ｌ２と接続され
て、通信が開始される。この時、落雷が発生しても、光
半導体リレー３２２〜３２５が電流制限機能を有するの
で、メタリック回線Ｌ１，Ｌ２に過電流が流れないの
で、通信に支障を来すようなことがない。以上説明した
ように、本第８の実施例では、電話機３２０とＦＡＸ３
２１の端末装置の切換えに電流制限機能を有する光半導
体リレーを用いたので、過電流が流れることがなく、通
信に支障を来すようなことがないという利点がある。な
お、本発明は、上記実施例に限定されず種々の変形が可
能である。その変形例としては、例えば次のようなもの
がある。 （ａ） ＭＯＳＦＥＴ４−１，４−２の代わりに、バイ
ポーラトランジスタなどであってもよい。 （ｂ） 電流制限回路３０は、ＰＮＰトランジスタ３２
の代わりに、他のトランジスタや抵抗などであってもよ
い。 （ｃ） 負荷電流値を感知し、それによりＭＯＳＦＥＴ
４−１及び４−２のゲートとソース間をそれぞれショー
トすることを目的としたスイッチング素子であれば、Ｎ
ＰＮトランジスタ４２−１，４２−２，５２−１，５２
−２に限るものではない。
【００３０】
【発明の効果】以上詳細に説明したように、第１〜第
４、及び第８〜第１０の発明によれば、光半導体リレー
が電流制限機能を有するので、過電流が流れることを防
止することができ、負荷回路の誤動作などが起こること
がない。第５〜第７の発明によれば、光半導体リレーが
電流制限機能を有する上に、抵抗と出力チップのスイッ
チ手段の第１の電極を接続するパットを抵抗の近傍に設
けたので、マイグレーシンョンの発生を抑制することが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す光半導体リレーの
回路図である。
【図２】従来の光半導体リレーの回路図である。
【図３】本発明の第２の実施例を示す光半導体リレーの
回路図である。
【図４】図３の電気特性を示す図である。
【図５】図２の電気特性を示す図である。
【図６】本発明の第３の実施例を示す光半導体リレーの
回路図である。
【図７】図６の電気特性を示す図である。
【図８】本発明の第４の実施例を示す光半導体リレーチ
ップの断面図である。
【図９】図８の光半導体リレーチップのレイアウトを示
す図である。
【図１０】図９中の受光チップのレイアウトを示す図で
ある。
【図１１】従来の１ｃｈ光半導体リレーチップのレイア
ウトを示す図である。
【図１２】従来の２ｃｈ光半導体リレーチップのレイア
ウトを示す図である。
【図１３】本発明の第５の実施例を示す２ｃｈ光半導体
リレーチップのレイアウト図である。
【図１４】本発明の第６の実施例を示すコントローラの
構成図である。
【図１５】本発明の第７の実施例を示す電力供給装置の
構成図である。
【図１６】本発明の第８の実施例を示す端末切換装置の
構成図である。
【符号の説明】
１ 発光ダイオ
ード ２ フォトダイ
オードアレイ ３，３０ 制御回路 ４−１，４−２ ＭＯＳＦＥ
Ｔ ５−１，５−２ 出力端子 １１，４０，５０ 電流制限回
路 ４１−１，４１−２，５１ 抵抗 ４２−１，４２−２，５２−１，５２−２ ＮＰＮトラ
ンジスタ １００ 発光チップ １１０，１１０ａ，１１０ｂ 受光チップ １２０，１３０，１２０ａ，１２０ｂ，１３０ａ，１３
０ｂ 出力チップ １１１−１，１１１−２，１２１，１３１，１１１ａ−
１，１１１ａ−２，１２１ａ，１３１ａ，１１１ｂ−
１，１１１ｂ−２，１２１ｂ，１３１ｂ ソース接続パ
ット １１２−１〜１１２−４、１２２，１３２，１１２ａ−
１〜１１２ａ−４，１２２ａ，１３２ａ，１１２ｂ−１
〜１１２ｂ−４、１２２ｂ，１３２ｂ ゲート接続パッ
ト １１３−１，１１３−２ 抵抗 ３００ 制御部 ３０１〜３０４，３１１〜３１４，３１１〜３２５ 光
半導体リレー ３１０ 電力供給部 ３１６ 出力部 ３２０ 電話機 ３２１ ＦＡＸ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 光を発光する発光部と、 前記発光部により発光した光を受光して電気信号に変換
    する受光部と、 制御電極によって第１と第２の電極間の導通を制御する
    スイッチ手段と、 前記受光部により光を受光している時は前記制御電極と
    前記第１の電極との間をハイインピーダンスにし、光を
    受光しなくなった時に前記制御電極と前記第１の電極と
    の間をショートする制御回路と、 前記第２の電極に接続された出力端子とを、 備えた光半導体リレーにおいて、 前記スイッチ手段を流れる負荷電流が制限値を越えた
    時、そのスイッチ手段の制御電極と第１の電極との間を
    ショートさせる電流制限回路を、 設けたことを特徴とする光半導体リレー。
  2. 【請求項２】 前記電流制限回路は、 ２つの端子を有し、その一方の端子が前記スイッチ手段
    の第１の電極に接続された抵抗と、 前記抵抗の他方の端子に接続された第３の電極、前記ス
    イッチ手段の第１の電極に接続された第４の電極、及び
    前記スイッチ手段の制御電極に接続された第５の電極を
    有し、それらの第３と第４の電極間の電圧によって導通
    が制御される第２のスイッチ手段とにより、 構成したことを特徴とする請求項１記載の光半導体リレ
    ー。
  3. 【請求項３】 光を発光する発光部と、 前記発光部により発光した光を受光して電気信号に変換
    する受光部と、 第１の制御電極によって第１と第２の電極間の導通を制
    御する第１のスイッチ手段と、 第２の制御電極によって第３と第４の電極間の導通を制
    御する第２のスイッチ手段と、 前記受光部により光を受光している時に前記第１及び第
    ２の制御電極と前記第１及び第３の電極との間をそれぞ
    れハイインピーダンスにし、光を受光しなくなった時に
    前記第１及び第２の制御電極と前記第１及び第３の電極
    との間をそれぞれショートする制御回路と、 前記第２及び第４の電極にそれぞれ接続された出力端子
    とを、 備えた光半導体リレーにおいて、 前記第１と第３の電極間に直列に接続された第１及び第
    ２の抵抗と、 前記第１と第２の抵抗の接続点に接続された第５の電
    極、前記第１のスイッチ手段の第１の電極に接続された
    第６の電極、及び前記第１のスイッチ手段の第１の制御
    電極に接続された第７の電極を有し、それらの第５と第
    ６の電極間の電圧が所定値以上になると導通する第１の
    トランジスタと、 前記第１と第２の抵抗の接続点に接続された第８の電
    極、前記第２のスイッチ手段の第３の電極に接続された
    第９の電極、及び前記第２のスイッチ手段の第２の制御
    電極に接続された第１０の電極を有し、それらの第８と
    第９の電極間の電圧が所定値以上になると導通する第２
    のトランジスタとを、 設けたことを特徴とする光半導体リレー。
  4. 【請求項４】 光を発光する発光部と、 前記発光部により発光した光を受光して電気信号に変換
    する受光部と、 第１の制御電極によって第１と第２の電極間の導通を制
    御する第１のスイッチ手段と、 第２の制御電極によって第３と第４の電極間の導通を制
    御する第２のスイッチ手段と、 前記受光部により光を受光している時に前記第１及び第
    ２の制御電極と前記第１及び第３の電極との間をそれぞ
    れハイインピーダンスにし、光を受光しなくなった時に
    前記第１及び第２の制御電極と前記第１及び第３の電極
    との間をそれぞれショートする制御回路と、 前記第２及び第４の電極にそれぞれ接続された出力端子
    とを、 備えた光半導体リレーにおいて、 前記第１と第３の電極との間に接続された抵抗と、 前記第１のスイッチ手段の第１の電極に接続された第５
    の電極、前記第２のスイッチ手段の第３の電極に接続さ
    れた第６の電極、及び前記第１のスイッチ手段の第１の
    制御電極に接続された第７の電極を有し、それらの第５
    と第６の電極間の電圧が所定値以上になると導通する第
    １のトランジスタと、 前記第２のスイッチ手段の第３の電極に接続された第８
    の電極、前記第１のスイッチ手段の第１の電極に接続さ
    れた第９の電極、前記第２のスイッチ手段の第２の制御
    電極に接続された第１０の電極とを有し、それらの第８
    と第９の電極間の電圧が所定値以上になると導通する第
    ２のトランジスタとを、 設けたことを特徴とする光半導体リレー。
  5. 【請求項５】 光を発光する発光部を有する発光チップ
    と、 制御電極によって第１と第２の電極間の導通を制御する
    スイッチ手段、及びその第２の電極に接続された出力端
    子を有する出力チップと、 前記発光チップと対向して配設された受光チップとを備
    え、 前記受光チップは、 前記発光チップにより発光した光を受光する受光部と、 前記発光部が発光している時に前記スイッチ手段の制御
    電極と第１の電極との間をハイインピーダンスにし、前
    記発光部が発光しなくなった時に前記スイッチ手段の制
    御電極と第１の電極との間をショートする制御回路と、 前記スイッチ手段を流れる負荷電流の制限値を検出する
    ための抵抗と、 前記抵抗の近傍部に前記スイッチ手段の第１の電極を接
    続するパットとを、 有することを特徴とする光半導体リレー。
  6. 【請求項６】 前記抵抗を、前記受光チップのセンタラ
    イン上で、かつ前記受光部の周囲に設けたことを特徴と
    する請求項５記載の光半導体リレー。
  7. 【請求項７】 前記受光チップの四隅に、前記スイッチ
    手段の制御電極と接続するパットを設けたことを特徴と
    する請求項６記載の光半導体リレー。
  8. 【請求項８】 コントローラ全体の制御をする制御信号
    を出力する制御部と、 前記制御信号に基づいて出力端子に接続されたドライバ
    回路のスイッチ動作を行う１個または複数個の請求項
    １、２、３、または４記載の光半導体リレーとを、 備えたことを特徴とするコントローラ。
  9. 【請求項９】 正または負の極性の電力を出力する電力
    供給部と、 前記正または負の極性の電力を受けて信号を出力する出
    力部と、 前記出力部に供給される電力の極性を切換えるスイッチ
    として動作する請求項３または４記載の複数個の光半導
    体リレーとを、 備えたことを特徴とする電力供給装置。
  10. 【請求項１０】 通信回線に接続された複数個の端末装
    置のうちいずれか一つを選択する切換スイッチとして動
    作する請求項３または４記載の複数個の光半導体リレー
    を備えたことを特徴とする端末装置切換装置。
JP20654994A 1994-08-31 1994-08-31 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置 Pending JPH0879041A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP20654994A JPH0879041A (ja) 1994-08-31 1994-08-31 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置
DE1995617638 DE69517638T2 (de) 1994-08-31 1995-07-27 Relaisfotohalbleiter, Relaisfotohalbleitervorrichtung, Steuergerät mit Relaisfotohalbleitervorrichtung, Leistungsversorgungsvorrichtung mit Fotohalbleitervorrichtung und Schaltgerät mit Relaisfotohalbleitervorrichtung
EP19950111874 EP0700101B1 (en) 1994-08-31 1995-07-27 Photosemiconductor relay, photosemiconductor relay device, controller using photosemiconductor relay, power supply apparatus using photosemiconductor relay and terminal switching apparatus using photosemiconductor relay
AT95111874T ATE194251T1 (de) 1994-08-31 1995-07-27 Relaisfotohalbleiter, relaisfotohalbleitervorrichtung, steuergerät mit relaisfotohalbleitervorrichtung, leistungsversorgungsvorrichtung mit fotohalbleitervorrichtung und schaltgerät mit relaisfotohalbleitervorrichtung
US08/845,207 US5757020A (en) 1994-08-31 1997-04-21 Photosemiconductor relay, photosemiconductor relay device, controller using photosemiconductor relay, power supply apparatus using photosemiconductor relay and terminal switching apparatus using photosemiconductor relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20654994A JPH0879041A (ja) 1994-08-31 1994-08-31 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置

Publications (1)

Publication Number Publication Date
JPH0879041A true JPH0879041A (ja) 1996-03-22

Family

ID=16525232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20654994A Pending JPH0879041A (ja) 1994-08-31 1994-08-31 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置

Country Status (5)

Country Link
US (1) US5757020A (ja)
EP (1) EP0700101B1 (ja)
JP (1) JPH0879041A (ja)
AT (1) ATE194251T1 (ja)
DE (1) DE69517638T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018128103A1 (ja) 2017-01-05 2018-07-12 パナソニック株式会社 半導体リレー
US11342428B2 (en) 2017-07-07 2022-05-24 Panasonic Holdings Corporation Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195973A (ja) * 1998-01-07 1999-07-21 Oki Electric Ind Co Ltd 半導体装置及びそれを用いた双方向光ｍｏｓリレー
JP2001036394A (ja) * 1999-07-23 2001-02-09 Oki Electric Ind Co Ltd フォトカプラ
JP5027680B2 (ja) * 2008-01-18 2012-09-19 パナソニック株式会社 半導体リレーモジュール
US9331214B2 (en) * 2011-10-11 2016-05-03 Joe Lin Diode cell modules
US9214935B2 (en) 2012-05-17 2015-12-15 Rockwell Automation Technologies, Inc. Output module for industrial control with sink and source capability and low heat dissipation
EP3118994A1 (de) * 2015-07-13 2017-01-18 Siemens Aktiengesellschaft Schaltmittel zum schalten einer last und ausgabebaugruppe für die industrielle automatisierung
RU168190U1 (ru) * 2016-07-25 2017-01-23 Акционерное общество "Протон" (АО "Протон") Оптоэлектронный коммутатор на моп-транзисторах

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665316A (en) * 1984-11-21 1987-05-12 Telmos Incorporated Photovoltaic relay switch
US4804866A (en) * 1986-03-24 1989-02-14 Matsushita Electric Works, Ltd. Solid state relay
JPS6490614A (en) * 1987-09-30 1989-04-07 Toshiba Corp Switch controller
JPH01208015A (ja) 1988-02-15 1989-08-22 Oki Electric Ind Co Ltd 光結合形電界効果トランジスタスイッチ
JPH01215072A (ja) * 1988-02-24 1989-08-29 Fuji Electric Co Ltd 高速光半導体リレー
US5151602A (en) * 1990-02-15 1992-09-29 Matsushita Electric Works, Ltd. Semiconductor relay circuit using photovoltaic diodes
JP2698723B2 (ja) * 1991-12-12 1998-01-19 松下電工株式会社 半導体リレー回路
JP2801825B2 (ja) 1993-01-14 1998-09-21 株式会社東芝 フォトカプラ装置
US5298817A (en) * 1993-02-09 1994-03-29 At&T Bell Laboratories High-frequency solid-state relay
JP2807388B2 (ja) * 1993-03-19 1998-10-08 株式会社東芝 フォトカプラ装置
JP3380308B2 (ja) * 1993-09-28 2003-02-24 沖電気工業株式会社 光半導体リレー装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018128103A1 (ja) 2017-01-05 2018-07-12 パナソニック株式会社 半導体リレー
US10818815B2 (en) 2017-01-05 2020-10-27 Panasonic Corporation Semiconductor relay
US11342428B2 (en) 2017-07-07 2022-05-24 Panasonic Holdings Corporation Semiconductor device

Also Published As

Publication number Publication date
EP0700101A1 (en) 1996-03-06
DE69517638D1 (de) 2000-08-03
ATE194251T1 (de) 2000-07-15
US5757020A (en) 1998-05-26
DE69517638T2 (de) 2001-03-01
EP0700101B1 (en) 2000-06-28

Similar Documents

Publication Publication Date Title
US5091664A (en) Insulated gate bipolar transistor circuit with overcurrent protection
EP0599605A2 (en) Semiconductor device with current-sensing function
US6897492B2 (en) Power device with bi-directional level shift circuit
US6545515B2 (en) Semiconductor switch having a voltage detection function
US5675169A (en) Motor driving circuit with surge detection/protection and its structure in a semiconductor device
US6759692B1 (en) Gate driver with level shift circuit
JPH0879041A (ja) 光半導体リレーとこれを用いたコントローラ、電力供給装置及び端末装置切換装置
US6638808B1 (en) Method of manufacturing gate driver with level shift circuit
US8013475B2 (en) Reverse voltage protected integrated circuit arrangement for multiple supply lines
US6445068B1 (en) Semiconductor module
JP2807388B2 (ja) フォトカプラ装置
US6466060B2 (en) Switching device with separated driving signal input and driving circuit of the same
JP4040229B2 (ja) 交流用スイッチングデバイス
JP4023276B2 (ja) 駆動回路
KR20120012407A (ko) 전력반도체 모듈 및 서브모듈
JPH0787247B2 (ja) 半導体装置
US6522514B1 (en) Photocoupler and connecting system using the same
JPH08316472A (ja) 電流供給回路
EP0278086A2 (en) Current limited semiconductor circuit
JPH09130217A (ja) 半導体装置
US7102869B2 (en) Optical semiconductor relay
JP3233539B2 (ja) 半導体装置及び半導体回路
US6424201B2 (en) Diode element circuit and switch circuit using the same
CN220043223U (zh) 智能功率模块
WO2023145144A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030624