KR20230008581A

KR20230008581A - 전원 스위치 회로 및 그 동작 방법

Info

Publication number: KR20230008581A
Application number: KR1020210126533A
Authority: KR
Inventors: 장영웅; 김정훈; 이이; 하종옥; 이혜진
Original assignee: 삼성전기주식회사
Priority date: 2021-07-07
Filing date: 2021-09-24
Publication date: 2023-01-16

Abstract

전원 스위치 회로 및 그 동작 방법이 개시될 수 있다. 전원 스위치 회로는, 제1 전원 전압을 전력 증폭기의 전원 단자로 공급하는 것을 스위칭하는 제1 트랜지스터, 상기 제1 트랜지스터를 제어하며 제2 전원 전압이 인가되는 스위치 제어기, 그리고 상기 제1 전원 전압과 상기 제2 전원 전압 중 높은 전압을 선택하는 전압 선택기를 포함할 수 있다. 여기서, 상기 선택된 높은 전압은 상기 제1 트랜지스터의 바디 단자 또는 상기 제1 트랜지스터의 게이트 단자에 인가될 수 있다.

Description

전원 스위치 회로 및 그 동작 방법{POWER SUPPLY SWITCH CIRCUIT AND OPERATING METHOD THEREOF}

본 기재는 전원 스위치 회로 및 그 동작 방법에 관한 것이다.

무선 통신 규격이 진화함에 따라, 2G, 와이파이(WiFi), 블루투스(Bluetooth), 3G, 4G, 5G 등의 복수의 통신 규격이 하나의 디바이스(예를 들면, 스마트폰)에서 사용되고 있다. 복수의 통신 규격이 하나의 디바이스에 사용됨에 따라, 송신 신호를 출력하는 전력 증폭기(Power Amplifier)도 각 통신 규격마다 사용된다. 즉, 복수의 통신 규격에 맞는 신호를 출력하기 위해, 복수의 통신 규격에 대응하는 복수의 전력 증폭기가 필요할 수 있다.

전력 증폭기는 외부로부터 전원을 공급을 받아 동작하는데, 일반적으로 하나의 전력 증폭기로 전원을 공급하는 별도의 전원(Power Supply) IC(Integrated Circuit)가 사용되었다. 예를 들어, 4개의 전력 증폭기를 동작시키 위해서는 4개의 전원 IC가 사용되고 있다. 복수의 통신 규격 중에서 하나의 통신 규격이 사용될 때 다른 통신 규격이 동시에 사용되지 않을 수 있다. 예를 들어, 4G 통신 규격이 사용되는 시점에는 3G 통신 규격이 사용되지 않을 수 있다. 이에 따라 사용되지 않은 통신 규격에 대응하는 전원 IC가 다른 통신 규격을 위해 효과적으로 사용될 필요가 있다.

실시예들 중 적어도 하나의 실시예에 따르면, 적어도 2개의 전원 전압을 스위칭하여 전력 증폭기에 공급하는 전원 스위치 회로 및 그 동작 방법을 제공하는 것이다.

실시예들 중 적어도 하나의 실시예에 따르면, 전력 증폭기에 안정적으로 전원 전압을 공급하는 전원 스위치 회로 및 그 동작 방법을 제공하는 것이다.

한 측면에 따르면, 전원 스위치 회로가 제공될 수 있다. 상기 전원 스위치 회로는, 제1 전원 전압을 전력 증폭기의 전원 단자로 공급하는 것을 스위칭하는 제1 트랜지스터, 상기 제1 트랜지스터를 제어하며 제2 전원 전압이 인가되는 스위치 제어기, 그리고 상기 제1 전원 전압과 상기 제2 전원 전압 중 높은 전압을 선택하는 전압 선택기를 포함할 수 있으며, 상기 선택된 높은 전압은 상기 제1 트랜지스터의 바디 단자 또는 상기 제1 트랜지스터의 게이트 단자에 인가될 수 있다.

상기 전원 스위치 회로는 제3 전원 전압을 상기 전원 단자로 공급하는 것을 스위칭하는 제2 트랜지스터를 더 포함할 수 있으며, 상기 전압 선택기는 상기 제1 전원 전압, 상기 제2 전원 전압, 그리고 상기 제3 전원 전압 중 가장 높은 전압을 상기 선택된 높은 전압으로서 선택할 수 있다.

상기 제1 트랜지스터가 p타입 트랜지스터인 경우, 상기 선택된 높은 전압은 상기 제1 트랜지스터의 바디 단자와 게이트 단자로 인가될 수 있다.

상기 제1 트랜지스터가 n타입 트랜지스터인 경우, 상기 제1 트랜지스터의 게이트 단자에 인가될 수 있다.

상기 스위치 제어기는 상기 선택된 높은 전압을 입력 받으며 상기 선택된 높은 전압을 가지는 스위칭 제어 신호를 생성하는 버퍼 회로를 포함할 수 있으며, 상기 스위칭 제어 신호는 상기 제1 트랜지스터의 게이트 단자에 인가될 수 있다.

상기 전원 스위치 회로는, 상기 제1 트랜지스터와 병렬로 연결되며 상기 제1 트랜지스터와 함께 상기 제1 전원 전압을 상기 전원 단자로 공급하는 것을 스위칭하는 제2 트랜지스터를 더 포함할 수 있으며, 상기 제1 트랜지스터는 p타입 트랜지스터이고 상기 제2 트랜지스터는 n타입 트랜지스터일 수 있으며, 상기 선택된 높은 전압은 상기 제2 트랜지스터의 게이트 단자에 인가될 수 있다.

상기 p타입 트랜지스터와 상기 n타입 트랜지스터는 동시에 턴온되고 동시에 턴오프될 수 있다.

상기 제1 전원 전압은 상기 전력 증폭기로 입력되는 RF(Radio Frequency) 신호의 포락선(envelope)에 따라 변동될 수 있다.

상기 전압 선택기는, 상기 제1 전원 전압과 상기 제2 전원 전압을 비교하는 비교기, 상기 비교기의 출력에 대응하여, 상기 제1 전원 전압을 상기 선택된 높은 전압으로서 스위칭하는 제1 스위치, 그리고 상기 비교기의 출력에 대응하여, 상기 제2 전원 전압을 상기 선택된 높은 전압으로서 스위칭하는 제2 스위치를 포함할 수 있다.

상기 전압 선택기는, 상기 제1 전원 전압, 상기 제2 전원 전압, 그리고 상기 제3 전원 전압 중 두 개의 전원 전압을 비교하여 높은 전압인 제1 전압을 출력하는 제1 선택회로, 그리고 상기 두개의 전원 전압을 제외한 나머지 전원 전압과 상기 제1 전압을 비교하여, 상기 선택된 높은 전압을 출력하는 제2 선택회로를 포함할 수 있다.

상기 스위치 제어기는, 상기 제1 트랜지스터를 턴오프하고 상기 제2 트랜지스터를 턴온하는 경우, 제1 기간 동안 상기 제1 및 제2 트랜지스터를 동시에 온 상태로 설정하는 것을 제어할 수 있다.

상기 스위치 제어기는, 상기 제1 기간 동안 상기 제1 트랜지스터의 턴오프를 지연하여, 상기 제1 트랜지스터의 턴온을 유지할 수 있다.

상기 스위치 제어기는, 상기 제1 트랜지스터를 제어하는 제1 로직 신호와 상기 제2 트랜지스터를 제어하는 제2 로직 신호를 지연하는 딜레이 회로를 포함할 수 있다.

상기 딜레이 회로는, 상기 제1 로직 신호를 지연하는 제1 딜레이 소자, 그리고 상기 제1 로직 신호와 상기 제1 딜레이 소자에 의해 지연된 신호를 입력 받는 제1 NAND 게이트를 포함하는 제1 딜레이 회로, 그리고 상기 제2 로직 신호를 지연하는 제2 딜레이 소자, 그리고 상기 제2 로직 신호와 상기 제2 딜레이 소자에 의해 지연된 신호를 입력 받는 제2 NAND 게이트를 포함하는 제2 딜레이 회로를 포함할 수 있다.

상기 제1 및 제2 딜레이 소자는 각각 저항과 커패시터를 포함할 수 있으며, 상기 제1 및 제2 로직 신호는 상기 저항과 상기 커패시터에 의해 결정되는 시정수 값에 대응하여 지연될 수 있다.

상기 제2 전원 전압은 상기 스위치 제어기를 동작시키기 위해 사용되는 구동 전원 전압일 수 있다.

다른 측면에 따르면, 전원 스위치 회로가 제공될 수 있다. 상기 전원 스위치 회로는, 제1 전압을 출력하는 제1 전원 회로와 전력 증폭기의 전원 단자 사이에 연결되는 제1 트랜지스터, 제2 전압을 출력하는 제2 전원 회로와 상기 전원 단자 사이에 연결되는 제2 트랜지스터, 상기 제1 및 제2 트랜지스터를 제어하며 제3 전압이 인가되는 스위치 제어기, 그리고 상기 제1 전압과 상기 제2 전압 중 적어도 하나의 전압과 상기 제3 전압 중 높은 전압을 선택하는 전압 선택기를 포함할 수 있으며, 상기 선택된 높은 전압은 상기 제1 및 제2 트랜지스터 중 적어도 하나의 트랜지스터의 바디 단자 또는 게이트 단자에 인가될 수 있다.

상기 전압 선택기는 상기 제1 내지 제3 전압 중 가장 높은 전압을 상기 선택된 높은 전압으로서 선택할 수 있다.

상기 적어도 하나의 트랜지스터가 p타입 트랜지스터인 경우, 상기 선택된 높은 전압은 상기 적어도 하나의 트랜지스터의 바디 단자와 게이트 단자로 인가될 수 있다.

상기 스위치 제어기는 상기 선택된 높은 전압을 공급받으며 상기 선택된 높은 전압을 가지는 스위칭 제어 신호를 생성하는 버퍼 회로를 포함할 수 있으며, 상기 스위칭 제어 신호는 상기 적어도 하나의 트랜지스터의 게이트 단자에 인가될 수 있다.

상기 전원 스위치 회로는, 상기 적어도 하나의 트랜지스터와 병렬로 연결되며 상기 적어도 하나의 트랜지스터와 함께 스위칭되는 제3 트랜지스터를 더 포함할 수 있으며, 상기 적어도 하나의 트랜지스터는 p타입 트랜지스터일 수 있고 상기 제3 트랜지스터는 n타입 트랜지스터일 수 있으며, 상기 선택된 높은 전압은 상기 제3 트랜지스터의 게이트 단자에 인가될 수 있다.

상기 제1 및 제2 전압은 상기 전력 증폭기로 입력되는 RF(Radio Frequency) 신호의 포락선(envelope)에 따라 변동될 수 있다.

상기 제3 전압은 상기 스위치 제어기를 동작시키기 위해 사용되는 구동 전원 전압일 수 있다.

또 다른 측면에 따르면, 제1 전원 전압과 제2 전원 전압 중 적어도 하나를 스위칭하여 전력 증폭기의 전원 단자로 공급하는 스위치 회로, 그리고 상기 스위치 회로를 제어하는 스위치 제어기를 포함하는 전원 스위치 회로가 동작하는 방법이 제공될 수 있다. 상기 방법은, 상기 제1 전원 전압과 상기 제2 전원 전압 중 적어도 하나의 전원 전압과 상기 스위치 제어기에 인가되는 제3 전원 전압 중 높은 전압을 선택하는 단계, 그리고 상기 선택된 높은 전압을 상기 스위치 회로에 포함된 트랜지스터의 바디 단자 또는 게이트 단자에 인가하는 단계를 포함할 수 있다.

상기 선택하는 단계는, 상기 제1 전원 전압, 상기 제2 전원 전압, 상기 제3 전원 전압 중 가장 높은 전압을 상기 선택된 높은 전압으로서 선택하는 단계를 포함할 수 있다.

상기 인가하는 단계는, 상기 트랜지스터가 p타입 트랜지스터인 경우, 상기 선택된 높은 전압을 상기 트랜지스터의 바디 단자와 게이트 단자로 인가하는 단계를 포함할 수 있다.

상기 방법은, 제1 기간에서, 상기 제1 전원 전압을 스위칭하는 제1 스위치를 턴온하고 상기 제2 전원 전압을 스위칭하는 제2 스위치를 턴오프하여, 상기 제1 전원 전압을 상기 전원 단자로 공급하는 공급하는 단계, 제2 기간에서, 상기 제1 스위치의 턴온 상태를 유지하고 상기 제2 스위치를 턴온하여, 상기 제1 전원 전압과 상기 제2 전원 전압을 동시에 상기 전원 단자로 공급하는 단계, 그리고 상기 제2 기간 후에, 상기 제1 스위치를 턴오프하고 상기 제2 스위치의 턴온 상태를 유지하여, 상기 제2 전원 전압을 상기 전원 단자로 공급하는 단계를 더 포함할 수 있다.

상기 제2 기간에서, 상기 제1 스위치의 턴오프를 제어하는 로직 신호는 상기 제2 기간 동안 지연될 수 있다.

상기 제2 기간에서, 상기 제1 전원 전압과 상기 제2 전원 전압 사이의 전압이 상기 전원 단자로 공급될 수 있다.

상기 제3 전원 전압은 상기 스위치 제어기를 동작시키기 위해 사용되는 구동 전원 전압일 수 있다.

실시예들 중 적어도 하나의 실시예에 따르면, 전원 스위치 회로를 통해 전력 증폭기에 전원 전압을 선택적으로 제공함으로써, 전원 회로의 개수를 줄일 수 있다.

실시예들 중 적어도 하나의 실시예에 따르면, 사용되는 전원 전압들 중에서 높은 전압을 선택하여 트랜지스터의 바디 단자에 인가함으로써, 누설 전류를 막을 수 있다.

실시예들 중 적어도 하나의 실시예에 따르면, 사용되는 전원 전압들 중에서 높은 전압을 선택하여 트랜지스터의 게이트 단자에 인가함으로써, 트랜지스터를 효과적으로 턴온 또는 턴오프할 수 있다.

실시예들 중 적어도 하나의 실시예에 따르면, 전원 스위치 회로의 스위치를 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터로 구성함으로써, 넓은 입력 전압 범위에도 턴온 저항을 낮게 유지할 수 있다.

실시예들 중 적어도 하나의 실시예에 따르면, 전원 스위치 회로의 스위칭 시에 전원 전압을 끊김 없이 연속적으로 공급할 수 있다.

도 1은 한 실시예에 따른 송신기 시스템을 나타내는 블록도이다.
도 2는 한 실시예에 따른 전원 스위치 회로와 전력 증폭기간의 연결 관계를 나타내는 도면이다.
도 3a는 한 실시예에 따른 전원 스위치 회로의 내부 구성을 나타내는 도면이다.
도 3b는 전원 스위치 회로의 다른 예를 나타내는 도면이다.
도 4는 한 실시예에 따른 로직 테이블(logic table)을 나타내는 도면이다.
도 5는 한 실시예에 따른 스위치 회로의 내부 구성 및 스위치 제어기의 내부 구성을 나타내는 도면이다.
도 6은 한 실시예에 따른 로직 회로를 나타내는 도면이다.
도 7은 도 6의 로직 회로의 입출력 로직 테이블(logic table)을 나타낸다.
도 8은 p타입 FET의 바디 단자로의 누설 전류가 발생하는 예를 나타내는 도면이다.
도 9는 한 실시예에 따른 전압 선택기의 내부 구성을 나타내는 도면이다.
도 10은 도 9의 스위치 제어기의 내부 구성을 구체적으로 나태는 도면이다.
도 11은 다른 실시예에 따른 전압 선택기의 내부 구성을 나타내는 도면이다.
도 12는 도 11의 스위치 제어기(232) 및 스위치 제어기(235)의 내부 구성을 구체적으로 나태는 도면이다.
도 13은 가장 높은 전압(V_HIGH)이 선택되는 경우에 대한 예를 나타내는 도면이다.
도 14는 다른 실시예에 따른 전원 스위치 회로를 나타내는 도면이다.
도 15는 또 다른 실시예에 따른 전원 스위치 회로를 나타내는 도면이다.
도 16은 전원 전압(VCC)에 따른 트랜지스터의 턴온 저항(R_ON)을 나타내는 그래프이다.
도 17은 또 다른 실시예에 따른 전원 스위치 회로를 나타내는 도면이다.
도 18a는 한 실시예에 따른 딜레이 회로를 나타내며, 도 18b는 한 실시예에 따른 딜레이(delay) 회로의 입출력 신호 타이밍을 나타내는 그래프이다.
도 19는 도 17의 전원 스위치 회로에 대한 동작 타이밍 그래프를 나타낸다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "커플링(coupling)"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 커플링"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 커플링"되어 있는 경우를 포함한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 연결"되어 있는 경우 뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 연결"되어 있는 경우, 또는 "전기적으로 연결"되어 있는 경우도 포함한다.

명세서 전체에서, RF(Radio Frequency) 신호는 Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들에 따른 형식을 가질 수 있으나, 이에 한정되지 않는다.

또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 한 실시예에 따른 송신기 시스템(1000)을 나타내는 블록도이다.

도 1에 나타낸 바와 같이, 한 실시예에 따른 송신기 시스템(1000)은 제1 및 제2 전원 회로(100a, 100b), 제1 및 제2 전원 스위치 회로(200a, 200b), 그리고 제1 내지 제4 전력 증폭기(300a ~ 300d)를 포함할 수 있다. 도 1에서는 하나의 예로서 송신기 시스템(1000)이 4개의 전력 증폭기로 구성되고 이와 관련된 전원 스위치 회로가 2개인 경우를 나타냈지만 전력 증폭기 및 전원 스위치 회로의 개수는 변경될 수 있다.

제1 전원 회로(100a)는 제1 전원 전압(VCC1)을 생성하여 출력한다. 한 실시예에 따르면, 제1 전원 전압(VCC1)은 제1 전력 증폭기(300a), 제2 전력 증폭기(300b) 또는 제3 전력 증폭기(300c)의 전원 단자에 인가될 수 있다. APT 모드(Average Power Tracking mode)를 지원하기 위해, 제1 전원 전압(VCC1)의 값은 제1 전력 증폭기(300a), 제2 전력 증폭기(300b) 또는 제3 전력 증폭기(300c)로 입력되는 RF 신호의 포락선(envelope)에 따라 변동될 수 있다.

제2 전원 회로(100b)는 제2 전원 전압(VCC2)을 생성하여 출력한다. 한 실시예에 따르면, 제2 전원 전압(VCC2)은 제2 전력 증폭기(300b), 제3 전력 증폭기(300c) 또는 제4 전력 증폭기(300d)의 전원 단자에 인가될 수 있다. APT 모드(Average Power Tracking mode)를 지원하기 위해, 제2 전원 전압(VCC2)의 값은 제2 전력 증폭기(300b), 제3 전력 증폭기(300c) 또는 제4 전력 증폭기(300d)로 입력되는 RF 신호의 포락선(envelope)에 따라 변동될 수 있다.

한편, 제1 및 제2 전원 회로(100a, 100b)는 각각 PM IC(Power Management Integrated Circuit)로 구현될 수 있다.

제1 전원 스위치 회로(200a)는 제1 전원 회로(100a)로부터 제1 전원 전압(VCC1)을 입력 받고 제2 전원 회로(100b)로부터 제2 전원 전압(VCC2)를 입력 받을 수 있다. 제1 전원 스위치 회로(200a)는 입력 받은 제1 및 제2 전원 전압(VCC1, VCC2) 중 하나의 선택하여, 제2 전력 증폭기(300b)의 전원 단자로 출력(공급)할 수 있다. 예를 들어, 제1 전력 증폭기(300a)가 동작하지 않는 경우, 제1 전원 스위치 회로(200a)는 제1 전원 전압(VCC1)를 선택하여, 제2 전력 증폭기(300b)의 전원 단자로 출력할 수 있다. 그리고, 제4 전력 증폭기(300d)가 동작하지 않는 경우, 제1 전원 스위치 회로(200a)는 제2 전원 전압(VCC2)를 선택하여, 제2 전력 증폭기(300b)의 전원 단자로 출력할 수 있다.

제2 전원 스위치 회로(200b)는 제1 전원 회로(100a)로부터 제1 전원 전압(VCC1)을 입력 받고 제2 전원 회로(100b)로부터 제2 전원 전압(VCC2)를 입력 받는다. 제2 전원 스위치 회로(200b)는 입력 받은 제1 및 제2 전원 전압(VCC1, VCC2) 중 하나의 선택하여, 제3 전력 증폭기(300c)의 전원 단자로 출력(공급)할 수 있다. 예를 들어, 제1 전력 증폭기(300a)가 동작하지 않는 경우, 제2 전원 스위치 회로(200b)는 제1 전원 전압(VCC1)를 선택하여, 제3 전력 증폭기(300c)의 전원 단자로 출력할 수 있다. 그리고, 제4 전력 증폭기(300d)가 동작하지 않는 경우, 제2 전원 스위치 회로(200b)는 제2 전원 전압(VCC2)를 선택하여, 제3 전력 증폭기(300c)의 전원 단자로 출력할 수 있다.

제1 전력 증폭기(300a)는 제1 전원 회로(100a)로부터 제1 전원 전압(VCC1)을 공급받아 동작하며, 입력되는 RF(radio frequency) 신호를 증폭하여 출력한다. 제1 전력 증폭기(300a)의 입력 RF 신호는 제1 통신 규격을 위한 RF 신호일 수 있다.

제2 전력 증폭기(300b)는 제1 전원 스위치 회로(200a)에 의해 선택된 전원 전압(즉, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2))을 공급받아 동작하며, 입력되는 RF 신호를 증폭하여 출력한다. 제2 전력 증폭기(300b)의 입력 RF 신호는 제2 통신 규격을 위한 RF 신호일 수 있다.

제3 전력 증폭기(300c)는 제2 전원 스위치 회로(200b)에 의해 선택된 전원 전압(즉, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2))을 공급받아 동작하며, 입력되는 RF 신호를 증폭하여 출력한다. 제3 전력 증폭기(300c)의 입력 RF 신호는 제3 통신 규격을 위한 RF 신호일 수 있다.

제4 전력 증폭기(300d)는 제2 전원 회로(100b)로부터 제2 전원 전압(VCC2)을 공급받아 동작하며, 입력되는 RF(radio frequency) 신호를 증폭하여 출력한다. 제4 전력 증폭기(300d)의 입력 RF 신호는 제4 통신 규격을 위한 RF 신호일 수 있다.

여기서, 제1 내지 제4 통신 규격은 서로 다른 통신 규격일 수 있으며, 2G, 와이파이(WiFi), 블루투스(Bluetooth), 3G, 4G, 5G 중 어느 하나의 통신 규격일 수 잇다. 한편, 제1 내지 제4 통신 규격은 5G 통신 규격 중 서로 다른 대역을 규정하는 통신 규격일 수 있다.

이와 같은 실시예에 따르면, 전원 스위치 회로를 통해 전원 전압을 공유함으로써, 전원 회로의 개수를 줄일 수 있다. 일반적으로 전력 증폭기가 4개인 경우 4개의 전원 회로가 사용되나, 도 1에서는 전원 스위치 회로를 이용함으로써 전원 회로의 개수를 2개로 줄일 수 있다. 이하에서는 제1 및 제2 전원 스위치 회로(200a, 200b)와 같은 전원 스위치 회로의 구체적인 구성 및 동작 방법에 대해서 설명한다.

도 2는 한 실시예에 따른 전원 스위치 회로(200)와 전력 증폭기(300)간의 연결 관계를 나타내는 도면이다.

전원 스위치 회로(200)는 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)을 입력 받으며, 입력 받은 제1 및 제2 전원 전압(VCC1, VCC2) 중 하나의 전원 전압을 선택하여 전력 증폭기(300)의 전원 단자(T_VCC)로 출력한다. 여기서, 전원 스위치 회로(200)는 도 1의 제1 전원 스위치 회로(200a) 또는 제2 전원 스위치 회로(200b)일 수 있다.

도 1 및 도 2에서, 전원 스위치 회로(200)가 두 개의 전원 전압을 입력 받는 것으로 나타나 있지만 적어도 2개의 전원 전압을 입력 받을 수 있다. 이때, 전원 스위치 회로(200)는 적어도 2개의 전원 전압 중 하나의 전원 전압을 선택할 수 있다.

전력 증폭기(300)는 입력 단자(RFin), 출력 단자(RFout), 그리고 전원 단자(power supply terminal)(T_VCC)를 포함한다. 입력 단자(RFin)에서 RF 신호가 입력되며, 출력 단자(Rout)에서 증폭된 신호가 출력된다. 전원 단자(T_VCC)에는 전원 전압(VCC1 또는 VCC2)이 인가되며, 전력 증폭기(300)는 인가되는 전원 전압(VCC1 또는 VCC2)에 의해 동작된다. 전력 증폭기(300)는 트랜지스터로 구현될 수 있다. 전력 증폭기(300)가 BJT(Bipolar Junction Transistor)로 구현되는 경우, 입력 단자(RFin)는 베이스일 수 있고 전원 단자(T_VCC)는 컬렉터 또는 에미터일 수 있다. 한편, 전력 증폭기(300)가 FET(Field Effect Transistor)로 구현되고는 경우, 입력 단자(RFin)는 게이트일 수 있고 전원 단자(T_VCC)는 드레인 또는 소스일 수 있다.

한편, 도 2의 전원 스위치 회로(200)와 전력 증폭기(300)가 결합되어 하나의 전력 증폭기 모듈로 구현될 수 있다.

도 3a는 한 실시예에 따른 전원 스위치 회로(200)의 내부 구성을 나타내는 도면이다.

도 3a에 나타낸 바와 같이, 한 실시예에 따른 전원 스위치 회로(200)는 스위치 회로(210), 스위치 제어기(220), 그리고 전압 선택기(230)를 포함할 수 있다.

스위치 회로(210)는 제1 스위치(SW1)와 제2 스위치(SW2)를 포함할 수 있다. 제1 스위치(SW1)는 제1 전원 전압(VCC1)을 전력 증폭기(300)의 전원 단자(T_VCC)로 공급하는 것을 스위칭할 수 있고, 제2 스위치(SW2)는 제2 전원 전압(VCC2)을 전력 증폭기(300)의 전원 단자(T_VCC)로 공급하는 것을 스위칭할 수 있다. 제1 스위치(SW1)는 제1 전원 회로(100a)와 전력 증폭기(300)의 전원 단자(T_VCC) 사이에 연결될 수 있으며, 제2 스위치(SW2)는 제2 전원 회로(100b)와 전력 증폭기(300)의 전원 단자(T_VCC) 사이에 연결될 수 있다.

스위치 제어기(220)는 외부로부터 비트 신호(디지털 신호)를 입력 받으며 입력 비트 신호에 대응하여 스위치 회로(210)를 스위칭하는 스위칭 구동 신호(V_SW)를 생성할 수 있다. 생성된 스위칭 구동 신호(V_SW)는 스위치 회로(210)로 출력된다. 여기서, 하나의 예로서, 외부에서 입력되는 비트 신호는 2bit일 수 있다. 스위칭 구동 신호(V_SW)는 제1 스위치(SW1)를 제어하는 제1 스위칭 구동 신호(V_SW1)와 제2 스위치(SW2)를 제어하는 제2 스위칭 구동 신호(V_SW2)를 포함할 수 있다.

제1 스위칭 구동 신호(V_SW1)가 온(ON) 구동 신호이며 제2 스위칭 구동 신호(V_SW2)가 오프(OFF) 구동 신호인 경우, 제1 스위치(SW1)는 턴온되며 제2 스위치(SW2)는 턴오프된다. 이에 따라, 제1 전원 전압(VCC1)이 제1 스위치(SW1)를 통해 전력 증폭기(300)의 전원 단자(T_VCC)로 인가된다.

제1 스위칭 구동 신호(V_SW1)가 오프(OFF) 구동 신호이며 제2 스위칭 구동 신호(V_SW2)가 온(ON) 구동 신호인 경우, 제1 스위치(SW1)는 턴오프되며 제2 스위치(SW2)는 턴온된다. 이에 따라, 제2 전원 전압(VCC2)이 제2 스위치(SW2)를 통해 전력 증폭기(300)의 전원 단자(T_VCC)로 인가된다.

도 4는 한 실시예에 따른 로직 테이블(logic table)을 나타내는 도면이다.

도 4에서, bit1 및 bit2는 스위치 제어기(220)로 입력되는 외부 비트 신호이다. 도 4에 나타낸 바와 같이, 외부 비트 신호가 00인 경우 및 11인 경우, 제1 및 제2 스위칭 구동 신호(V_SW1, V_SW2) 모두 오프(OFF) 구동 신호이며, 제1 및 제2 스위치(SW1, SW2)가 모두 오프 상태이다. 스위치 제어기(220)는 도 4와 같은 로직 테이블을 가지는 로직 회로를 포함할 수 있는데 이는 아래에서 좀 더 상세히 설명한다.

한편, 스위치 제어기(220)에는 스위치 제어기(200)를 동작시키기 위해 사용되는 전원 전압이 인가될 수 있다. 스위치 제어기(220)는 로직 회로와 구동 회로(예를 들면, 버퍼 회로) 등을 포함하는 제어 회로를 포함할 수 있다. 여기서, 제어 회로는 전원 전압으로서 구동 전원 전압(VBAT)에 의해 동작될 수 있다. 하나의 예로서, 스위치 제어기(220)는 제1 및 제2 전원 회로(100a, 100b)와 다른 별도의 전원 회로부터 구동 전원 전압(VBAT)을 공급받을 수 있다. 여기서, 별도의 전원 회로는 전자 기기에 포함된 배터리일 수 있으며, 구동 전원 전압(VBAT)은 배터리의 출력 전압일 수 있다. 한편, 또 다른 예로서, 스위치 제어기(220)에 인가되는 전원 전압은 상기에서 설명한 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)일 수 있다. 이하의 설명에서는 스위치 제어기(220)에 인가되는 전원 전압을 '구동 전원 전압(VBAT)'이라 한다.

하나의 예로서, 전압 선택기(230)는 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)과 구동 전원 전압(VBAT)를 입력 받으며, 이 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력한다. 즉, 전압 선택기(230)는 제1 전원 전압(VCC1)과 구동 전원 전압(VBAT) 중 높은 전압을 선택하여 출력할 수 있다. 또는 전압 선택기(230)는 제2 전원 전압(VCC2)과 구동 전원 전압(VBAT) 중 높은 전압을 선택하여 출력할 수 있다. 한편, 다른 예로서, 전압 선택기(230)는 제1 전원 전압(VCC1), 제2 전원 전압(VCC2), 그리고 구동 전원 전압(VBAT)를 입력 받으며, 이 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력할 수 있다.

전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)은 스위치 제어기(220)로 입력될 수 있다. 스위치 제어기(220)는 입력 받은 가장 높은 전압(V_HIGH)을 스위칭 구동 신호(V_SW)를 생성하는데 사용할 수 있다. 즉, 가장 높은 전압(V_HIGH)은 제1 스위치(SW1) 또는 제2 스위치(SW2)를 스위칭하기 위한 제어 전압일 수 있다.

그리고, 전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)은 스위치 회로(210)로 입력될 수 있다. 아래에서 설명하는 바와 같이, 제1 스위치(SW1) 또는 제2 스위치(SW2)가 FET(Field Effect Transistor)로 구현된 경우, 가장 높은 전압(V_HIGH)은 FET의 바디 단자에 인가될 수 있다.

도 3b는 전원 스위치 회로의 다른 예를 나타내는 도면이다.

도 3b의 전원 스위치 회로(200c)는 구동 전원 전압(VBAT)이 전력 증폭기(300)의 전원 단자(T_VCC)로 인가되는 전원 전압으로서 사용되는 것을 제외하고 도 2의 전원 스위치 회로(200)와 유사하므로 중복되는 설명은 생략한다.

도 3b에서, 전원 전압(VCC)은 도 1 및 도 2에서 설명한 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2) 중 어느 하나의 전원 전압일 수 있다.

제1 스위치(SW1)는 전원 전압(VCC)을 전력 증폭기(300)의 전원 단자(T_VCC)로 공급하는 것을 스위칭할 수 있고, 제2 스위치(SW2)는 구동 전원 전압(VBAT)을 전력 증폭기(300)의 전원 단자(T_VCC)로 공급하는 것을 스위칭할 수 있다.

제1 스위칭 구동 신호(V_SW1)가 온(ON) 구동 신호이며 제2 스위칭 구동 신호(V_SW2)가 오프(OFF) 구동 신호인 경우, 제1 스위치(SW1)는 턴온되며 제2 스위치(SW2)는 턴오프된다. 이에 따라, 전원 전압(VCC)이 제1 스위치(SW1)를 통해 전력 증폭기(300)의 전원 단자(T_VCC)로 인가된다.

그리고 제1 스위칭 구동 신호(V_SW1)가 오프(OFF) 구동 신호이며 제2 스위칭 구동 신호(V_SW2)가 온(ON) 구동 신호인 경우, 제1 스위치(SW1)는 턴오프되며 제2 스위치(SW2)는 턴온된다. 이에 따라, 구동 전원 전압(VBAT)이 제2 스위치(SW2)를 통해 전력 증폭기(300)의 전원 단자(T_VCC)로 인가된다.

전압 선택기(230c)는 전원 전압(VCC)과 구동 전원 전압(VBAT)을 입력 받으며, 이 둘 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력한다.

전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)은 스위치 제어기(220)로 입력될 수 있다. 스위치 제어기(220)는 입력 받은 가장 높은 전압(V_HIGH)을 스위칭 구동 신호(V_SW)를 생성하는데 사용할 수 있다. 즉, 가장 높은 전압(V_HIGH)은 제1 스위치(SW1) 또는 제2 스위치(SW2)를 스위칭하기 위한 제어 전압일 수 있다. 그리고, 전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)은 스위치 회로(210)로 입력될 수 있다. 아래에서 설명하는 바와 같이, 제1 스위치(SW1) 또는 제2 스위치(SW2)가 FET(Field Effect Transistor)로 구현된 경우, 가장 높은 전압(V_HIGH)은 FET의 바디 단자에 인가될 수 있다.

이하의 설명에서는 도 3a의 전원 스위치 회로(200)를 기본으로 하여 설명하나 아래의 설명 내용은 도 3b의 스위치 회로(200b)에도 동일하게 적용될 수 있다.

도 5는 한 실시예에 따른 스위치 회로(210)의 내부 구성 및 스위치 제어기(220)의 내부 구성을 나타내는 도면이다.

도 5에 나타낸 바와 같이, 스위치 제어기(220)는 로직 회로(221) 및 버퍼 회로(222)를 포함할 수 있다. 도 5에서, V_OUT은 전원 단자(T_VCC)의 전압을 나타낸다. 이하에서는 전원 스위치 회로(200)가 전원 단자(T_VCC)로 공급하는 전압을 '전원 단자 전압(V_OUT)'이라 한다.

로직 회로(221)는 외부의 비트 신호(bit1, bit2)을 입력 받으며, 비트 신호(bit1, bit2)에 대응하여 로직 신호(V_LOG1, V_LOG2)를 생성하여 출력한다. 제1 비트 신호(bit1)와 제1 로직 신호(V_LOG1)는 제1 스위치(SW1)를 제어하는데 사용되며, 제2 비트 신호(bit2)와 제2 로직 신호(V_LOG2)는 제2 스위치(SW2)를 제어하는데 사용된다. 로직 회로(221)는 동작 전압으로서 구동 전원 전압(VBAT)을 입력 받아 동작된다.

도 6은 한 실시예에 따른 로직 회로(221)를 나타내는 도면이다.

도 6에 나타낸 바와 같이, 한 실시예에 따른 로직 회로(221)는 제1 NAND 게이트(610), 제2 NAND 게이트(620), 그리고 제3 NAND 게이트(630)를 포함할 수 있다.

제1 NAND 게이트(610)는 제1 비트 신호(bit1)와 제2 비트 신호(bit2)를 입력 받는다. 제2 NAND 게이트(620)는 제1 비트 신호(bit1)와 제1 NAND 게이트(610)의 출력을 입력 받으며, 제1 로직 신호(V_LOG1)를 출력한다. 그리고, 제3 NAND 게이트(630)는 제2 비트 신호(bit2)와 제1 NAND 게이트(610)의 출력을 입력 받으며, 제2 로직 신호(V_LOG2)를 출력한다.

도 7은 도 6의 로직 회로(221)의 입출력 로직 테이블(logic table)을 나타낸다.

도 7에 나타낸 바와 같이, 로직 회로(221)는 두 비트 신호에 대응하여 4개의 상태(state)를 생성하여 출력할 수 있다. 제1 로직 신호(V_LOG1)가 1인 경우는 하이(High) 레벨을 의미하는데, 이때는 제1 스위치(SW1)가 턴오프될 수 있다. 그리고 제1 로직 신호(V_LOG1)이 0인 경우는 로우(Low) 레벨을 의미하는데, 이때는 제1 스위치(SW1)가 턴온될 수 있다. 이에 따라, 제1 및 제2 로직 신호(V_LOG1, V_LOG2)의 하이(High) 레벨에서 제1 및 제2 스위치(SW1, SW2)는 턴오프되고, 제1 및 제2 로직 신호(V_LOG1, V_LOG2)의 로우(Low) 레벨에서 제1 및 제2 스위치(SW1, SW2)는 턴온된다. 즉, 비트 신호 01에서 제1 로직 신호(V_LOG1)가 로우(Low) 레벨이 되므로, 제1 스위치(SW1)이 턴온된다. 그리고 비트 신호 10에서 제2 로직 신호(V_LOG2)가 로우(Low) 레벨이 되므로, 제2 스위치(SW2)이 턴온된다. 나머지의 경우에는 제1 및 제2 로직 신호(V_LOG1, V_LOG2)가 하이(High) 레벨이 되므로, 제1 및 제2 스위치(SW1, SW2)가 모두 턴오프된다.

버퍼 회로(222)는 로직 회로(221)로부터 제1 및 제2 로직 신호(VLOG1, VLOG2)를 입력 받으며, 스위칭 구동 신호(V_SW1, V_SW2)를 생성하여 출력할 수 있다. 버퍼 회로(222)는 제1 로직 신호(VLOG1)를 제1 스위칭 구동 신호(V_SW1)로 변환하며 제2 로직 신호(VLOG2)를 제2 스위칭 구동 신호(V_SW2)로 변환한다. 제1 로직 신호(VLOG1)와 제2 로직 신호(VLOG2)는 로직 신호이므로 전류 레벨이 낮다. 이에 따라 버퍼 회로(222)는 제1 로직 신호(VLOG1)와 제2 로직 신호(VLOG2)를 각각 전류 레벨이 높은 제1 스위칭 구동 신호(V_SW1)와 제2 스위칭 구동 신호(V_SW2)로 변환한다. 한편, 버퍼 회로(222)는 전류 레벨 뿐만 아니라 전압 레벨을 높이기 위해 버퍼 뿐만 아니라 레벨 쉬프터 회로(Level Shifter Circuit)를 더 포함할 수 있다. 한 실시예에 따른 버퍼 회로(222)는 전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)을 입력 받으며, 가장 높은 전압(V_HIGH)을 이용하여 제1 및 제2 스위칭 구동 신호(V_SW1, V_SW2)를 생성한다. 제1 및 제2 스위칭 구동 신호(V_SW1, V_SW2)가 높은 전압 레벨을 가지는 경우, 제1 및 제2 스위칭 구동 신호(V_SW1, V_SW2)는 가장 높은 전압(V_HIGH)일 수 있다. 제1 및 제2 스위치(SW1, SW2)가 p타입 트랜지스터로 구현되는 경우, 버퍼 회로(222)는 오프(OFF) 구동 신호로서, 가장 높은 전압(V_HIGH)을 가지는 제1 및 제2 스위칭 구동 신호(V_SW1, V_SW2)를 출력할 수 있다. 이러한 경우, 제1 및 제2 스위치(SW1)는 턴오프된다. 제1 및 제2 스위치(SW1, SW2)가 n타입 트랜지스터로 구현되는 경우, 버퍼 회로(222)는 온(ON) 구동 신호로서, 가장 높은 전압(V_HIGH)을 가지는 제1 및 제2 스위칭 구동 신호(V_SW1, V_SW2)를 출력할 수 있다. 이러한 경우, 제1 및 제2 스위치(SW1)는 턴온된다. 버퍼 회로(222)가 가장 높은 전압(V_HIGH)을 이용하여 제1 및 제2 스위칭 구동 신호(V_SW1, V_SW2)를 생성 방법은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 알 수 있는 바 구체적인 설명은 생략한다.

도 5에 나타낸 바와 같이, 스위치 회로(210)에서, 제1 및 제2 스위치(SW1, SW2)는 각각 p타입 트랜지스터(211a, 212a)로 구현될 수 있다. 하나의 예로서, 제1 스위치(SW1)는 p타입 FET(211a)로 구현될 수 있고, 제2 스위치(SW2)는 p타입 FET(212a)로 구현될 수 있다.

p타입 FET(211a)의 소스는 제1 전원 회로(100a)에 연결되어 제1 전원 전압(VCC1)을 입력(공급) 받으며, p타입 FET(211a)의 드레인은 전원 단자(T_VCC)에 연결된다. p타입 FET(211a)의 게이트는 버퍼 회로(222)로부터 제1 스위칭 구동 신호(V_SW1)를 입력 받는다. p타입 FET(211a)의 턴 오프를 위해, 버퍼 회로(222)는 제1 스위치 구동 신호(V_SW1)로서, 전압 선택기(230)로부터 입력되는 가장 높은 전압(V_HIGH)을 출력하는데, 이를 통해 p타입 FET(211a)가 충분히 오프될 수 있다. p타입 FET(211a)의 게이트 전압이 소스 전압 또는 드레인 전압보다 낮은 경우, p타입 FET(211a)가 충분히 오프되지 않아 누설 전류가 발생할 수 있다. 이러한 문제를 해결하기 위해, 전압 선택기(230)는 사용되는 전원 전압들 중 가장 높은 전압(V_HIGH)을 선택하여 버퍼 회로(222)로 출력하며, 버퍼 회로(222)는 가장 높은 전압(V_HIGH)을 p타입 FET(211a)의 제어 전압으로써 생성한다. 즉, 가장 높은 전압(V_HIGH)은 p타입 FET(211a)의 오프 제어 전압일 수 있다.

그리고, p타입 FET(211a)의 바디 단자로의 누설 전류(leakage current)를 막기 위해, p타입 FET(211a)의 바디 단자에는 전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)이 인가될 수 있다. 도 8은 p타입 FET(211a)의 바디 단자로의 누설 전류가 발생하는 예를 나타내는 도면이다. 도 8에서, 제1 전원 전압(VCC1)이 0.1 V이고 제2 전원 전압(VCC2)이 3V이며, p타입 FET(211a)가 턴오프이고 p타입 FET(212a)가 턴온 경우를 가정한다. p타입 FET(211a)가 턴오프이고 p타입 FET(212a)가 턴온이므로, 전원 단자 전압(V_OUT)은 3V가 된다. p타입 FET(211a)의 특성 상, 드레인(또는 소스)과 바디 단자(B) 간에 PN 다이오드(D1) 연결 구조가 형성될 수 있다. 여기서, p타입 FET(211a)의 드레인 전압이 3V이므로, p타입 FET(211a)의 드레인과 바디 단자 간에 형성되는 PN 다이오드(D1)가 턴온된다. 이에 따라, p타입 FET(211a)의 바디 단자(B)쪽으로 누설 전류가 형성될 수 있다. 하지만, 도 5와 같이, p타입 FET(211a)의 바디 단자에 가장 높은 전압(V_HIGH)(예를 들면, 제2 전원 전압(VCC2)인 3V)가 인가되는 경우에는 PN 다이오드(D1)가 턴오프되며, 이에 따라 누설 전류가 형성되지 않을 수 있다.

p타입 FET(212a)의 소스는 제2 전원 회로(100b)에 연결되어 제2 전원 전압(VCC2)을 입력(공급) 받으며, p타입 FET(212a)의 드레인은 전원 단자(T_VCC)에 연결된다. p타입 FET(212a)의 게이트는 버퍼 회로(222)로부터 제2 스위칭 구동 신호(V_SW2)를 입력 받는다. p타입 FET(212a)의 턴 오프를 위해, 버퍼 회로(222)는 제2 스위치 구동 신호(V_SW2)로서, 전압 선택기(230)로부터 입력되는 가장 높은 전압(V_HIGH)을 출력하는데, 이를 통해 p타입 FET(212a)가 충분히 오프될 수 있다. p타입 FET(212a)의 게이트 전압이 소스 전압 또는 드레인 전압보다 낮은 경우, p타입 FET(212a)가 충분히 오프되지 않아 누설 전류가 발생할 수 있다. 이러한 문제를 해결하기 위해, 전압 선택기(230)는 사용되는 전원 전압 중 가장 높은 전압(V_HIGH)을 선택하여 버퍼 회로(222)로 출력하며, 버퍼 회로(222)는 가장 높은 전압(V_HIGH)을 p타입 FET(212a)의 제어 전압으로써 생성한다. 즉, 가장 높은 전압(V_HIGH)은 p타입 FET(212a)의 오프 제어 전압일 수 있다. 그리고, p타입 FET(212a)의 바디 단자로의 누설 전류(leakage current)를 막기 위해, p타입 FET(212a)의 바디 단자에도 전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)이 인가된다.

상기 도 3a에서 설명한 바와 같이, 하나의 예로서, 전압 선택기(230)는 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)과 구동 전원 전압(VBAT)를 입력 받으며, 이 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력할 수 있다. 그리고, 다른 예로서, 전압 선택기(230)는 제1 전원 전압(VCC1), 제2 전원 전압(VCC2), 그리고 구동 전원 전압(VBAT)를 입력 받으며, 이 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력할 수 있다. 다시 말하면, 전압 선택기(230)는 두 전원 전압(VCC1, VCC2) 중 적어도 하나의 전원 전압과 구동 전압을 입력 받으며, 이 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력할 수 있다. 한편, 상기 도 1에서 설명한 바와 같이, 제1 및 제2 전원 전압(VCC1, VCC2)은 각각 APT 모드(Average Power Tracking mode)를 지원하기 위해 입력 RF 신호의 포락선에 따라 변동될 수 있다. 전압 선택기(230)는 변동되는 전원 전압(VCC1 또는 VCC2)과 구동 전원 전압(VBAT)를 비교하여 가장 높은 전압(V_HIGH)을 출력할 수 있다. 여기서, 구동 전원 전압(VBAT)은 변동되지 않을 수 있다.

도 9는 한 실시예에 따른 전압 선택기(230)의 내부 구성을 나타내는 도면이다.

도 9에 나타낸 바와 같이 한 실시예에 따른 전압 선택기(230)는 제1 비교기(231), 스위치 제어기(232), 제3 스위치(SW3), 그리고 제4 스위치(SW4)를 포함할 수 있다. 도 9의 전압 선택기(230)는 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)과 구동 전원 전압(VBAT)를 입력 받으며, 이 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력한다.

제1 비교기(231)의 비반전 단자(+)에는 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 입력되며, 제1 비교기(231)의 반전 단자(-)에는 구동 전원 전압(VBAT)이 입력될 수 있다. 제1 비교기(231)는 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)과 구동 전원 전압(VBAT)를 비교한다. 제1 비교기(231)는 비교 결과로서, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 구동 전원 전압(VBAT)보다 높은 경우, 하이(High) 신호를 출력한다. 그리고. 제1 비교기(231)는 비교 결과로서, 구동 전원 전압(VBAT)이 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)보다 높은 경우, 로우(Low) 신호를 출력한다.

스위치 제어기(232)는 제1 비교기(231)의 출력을 입력 받으며, 제1 비교기(231)의 출력에 대응하여 스위칭 구동 신호를 생성한다. 여기서, 스위칭 구동 신호는 제3 스위치(SW3)의 스위칭을 제어하는 제3 스위칭 구동 신호(V_SW3)와 제4 스위치(SW4)의 스위칭을 제어하는 제4 스위칭 구동 신호(V_SW4)를 포함할 수 있다. 제3 스위칭 구동 신호(V_SW3)는 제3 스위치(SW3)로 출력되며, 제4 스위칭 구동 신호(V_SW4)는 제4 스위치(SW4)로 출력된다. 제1 비교기(231)의 출력이 하이(High) 신호인 경우(즉, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 구동 전원 전압(VBAT)보다 높은 경우), 스위치 제어기(232)는 제3 스위치(SW3)를 턴온시키는 제3 스위칭 구동 신호(V_SW3)를 생성하여 출력한다. 제1 비교기(231)의 출력이 로우(Low) 신호인 경우(즉, 구동 전원 전압(VBAT)이 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)보다 높은 경우), 스위치 제어기(232)는 제4 스위치(SW4)를 턴온시키는 제4 스위칭 구동 신호(V_SW4)를 생성하여 출력한다.

제3 스위치(SW3)는 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 인가되는 단자와 가장 높은 전압(V_HIGH)을 출력하는 단자 사이에 연결되며, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)을 스위칭한다. 그리고, 제4 스위치(SW4)는 구동 전원 전압(VBAT)이 인가되는 단자와 가장 높은 전압(V_HIGH)을 출력하는 단자 사이에 연결되며, 구동 전원 전압(VBAT)을 스위칭한다. 제3 스위치(SW3)는 제3 스위칭 구동 신호(V_SW3)에 의해 제어되며, 제4 스위치(SW4)는 제4 스위칭 구동 신호(V_SW4)에 의해 제어된다.

제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 구동 전원 전압(VBAT)보다 높은 경우, 제1 비교기(231)는 하이(High) 신호를 출력한다. 스위치 제어기(232)는 제1 비교기(231)의 하이 신호에 대응하여, 제3 및 제4 스위칭 구동 신호(VS_W3, V_SW4)를 생성한다. 여기서, 제3 스위치 구동 신호(V_SW3)는 온(ON) 구동 신호이며 제4 스위치 구동 신호(V_SW4)는 오프(OFF) 구동 신호이다. 이에 따라, 제3 스위치(SW3)가 턴온되며 제4 스위치(SW4)가 턴오프되어, 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 가장 높은 전압(V_HIGH)으로서 출력된다.

구동 전원 전압(VBAT)이 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)보다 높은 경우, 제1 비교기(231)는 로우(Low) 신호를 출력한다. 스위치 제어기(232)는 제1 비교기(231)의 로우 신호에 대응하여, 제3 및 제4 스위칭 구동 신호(VS_W3, V_SW4)를 생성한다. 여기서, 제3 스위치 구동 신호(V_SW3)는 오프(OFF) 구동 신호이며 제4 스위치 구동 신호(V_SW4)는 온(ON) 구동 신호이다. 이에 따라, 제3 스위치(SW3)가 턴오프되며 제4 스위치(SW4)가 턴온되어, 구동 전원 전압(VBAT)이 가장 높은 전압(V_HIGH)으로서 출력된다.

도 10은 도 9의 스위치 제어기(232)의 내부 구성을 구체적으로 나태는 도면이다.

도 10에 나타낸 바와 같이, 스위치 제어기(232)는 제1 인버터(IN1)와 제2 인버터(IN2)를 포함할 수 있다. 제3 및 제4 스위치(SW3, SW4)는 각각 p타입 트랜지스터일 수 있다.

제1 인버터(IN1)의 입력 단자는 제1 비교기(231)의 출력 단자에 연결되며, 제1 인버터(IN1)의 출력 단자는 제3 스위치(SW3)의 제어 단자에 연결된다. 제2 인버터(IN2)의 입력 단자는 제1 인버터(IN1)의 출력 단자에 연결되며, 제2 인버터(IN2)의 출력 단자는 제4 스위치(SW4)의 제어 단자에 연결된다.

제3 스위치(SW3)의 제1 단자(예를 들면, 소스 단자)는 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 인가되는 단자에 연결되고, 제3 스위치(SW3)의 제2 단자(예를 들면, 드레인 단자)는 가장 높은 전압(V_HIGH)을 출력하는 단자에 연결되며, 제3 스위치(SW3)의 제어 단자는 제1 인버터(IN1)의 출력 단자에 연결된다.

제4 스위치(SW4)의 제1 단자(예를 들면, 소스 단자)는 구동 전원 전압(VBAT)이 인가되는 단자에 연결되고, 제4 스위치(SW4)의 제2 단자(예를 들면, 드레인 단자)는 가장 높은 전압(V_HIGH)을 출력하는 단자에 연결되며, 제4 스위치(SW4)의 제어 단자는 제2 인버터(IN2)의 출력 단자에 연결된다.

제1 비교기(231)가 하이 신호를 출력하는 경우, 제1 인버터(IN1)는 로우 신호를 출력한다. 제3 스위치(SW3)가 p 타입 트랜지스터이므로, 제3 스위치(SW3)는 제1 인버터(IN1)의 로우 신호에 의해 턴온된다. 이때, 제2 인버터(IN2)는 하이 신호를 출력하므로, 제4 스위치(SW4)는 턴오프된다.

제1 비교기(231)가 로우 신호를 출력하는 경우, 제1 인버터(IN1)는 하이 신호를 출력한다. 그리고, 제3 스위치(SW3)가 p 타입 트랜지스터이므로, 제3 스위치(SW3)는 제1 인버터(IN1)의 하이 신호에 의해 턴오프된다. 이때, 제2 인버터(IN2)는 로우 신호를 출력하므로, 제4 스위치(SW4)는 턴온된다.

한편, 도 10에서, 제3 및 4 스위치(SW3, SW4)가 p타입 트랜지스터인 경우를 나타냈으나 n타입 트랜지스터일 수 있다. 제3 및 4 스위치(SW3, SW4)가 n타입 트랜지스터인 경우에는 스위치 제어기(232)는 짝수 개가 아닌 홀 수개의 인버터로 구현될 수 있다. 그리고 도 9 및 10에서, 제1 비교기(231)의 입력되는 전원 전압이 서로 바뀔 수 있다. 즉, 제1 비교기(231)의 비반전 단자(+)에 구동 전원 전압(VBAT)이 입력되며, 비교기(231)의 반전 단자(-)에 제1 전원 전압(VCC1) 또는 제2 전원 전압(VCC2)이 입력될 수 있다.

도 11은 다른 실시예에 따른 전압 선택기(230')의 내부 구성을 나타내는 도면이다.

도 11에 나타낸 바와 같이 다른 실시예에 따른 전압 선택기(230')는 제1 비교기(231), 스위치 제어기(232), 제3 스위치(SW3), 제4 스위치(SW4), 제2 비교기(234), 스위치 제어기(235), 제5 스위치(SW5), 그리고 제6 스위치(SW6)를 포함할 수 있다. 도 11의 전압 선택기(230')는 제1 전원 전압(VCC1), 제2 전원 전압(VCC2), 그리고 구동 전원 전압(VBAT)를 입력 받으며, 이 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력한다.

제1 비교기(231), 스위치 제어기(232), 제3 스위치(SW3), 그리고 제4 스위치(SW4)로 구성된 회로(이하, '제1 선택 회로'라 함)는 도 9의 전압 선택기(230)와 유사하다. 다만, 제1 비교기(231)의 비반전 단자(+)에 제1 전원 전압(VCC1)이 입력되며, 제1 비교기(231)의 반전 단자(-)에 제2 전원 전압(VCC1)이 입력된다. 이에 따라, 제1 선택 회로는 제1 전원 전압(VCC1)과 제2 전원 전압(VCC1) 중에서 높은 전원 전압(VCC1 또는 VCC2)을 출력한다.

제2 비교기(234), 스위치 제어기(235), 제5 스위치(SW5), 그리고 제6 스위치(SW6)로 구성된 회로(이하, '제2 선택 회로'라 함)는 도 9의 전압 선택기(230)와 유사하다. 다만, 제2 비교기(234)의 비반전 단자(+)에 제1 선택 회로의 출력 전압(즉, 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2) 중 높은 전압)이 입력되며, 제2 비교기(234)의 반전 단자(-)에 구동 전원 전압(VBAT)이 입력된다. 스위치 제어기(235)는 제2 비교기(234)의 출력을 입력 받으며, 제2 비교기(234)의 출력에 대응하여 스위칭 구동 신호를 생성한다. 여기서, 스위칭 구동 신호는 제5 스위치(SW5)의 스위칭을 제어하는 제5 스위칭 구동 신호(V_SW5)와 제6 스위치(SW6)의 스위칭을 제어하는 제6 스위칭 구동 신호(V_SW6)를 포함할 수 있다. 제5 스위칭 구동 신호(V_SW4)는 제5 스위치(SW5)로 출력되며, 제6 스위칭 구동 신호(V_SW6)는 제6 스위치(SW6)로 출력된다. 이와 같은 구성을 통해, 제2 선택회로는 제1 선택회로에 의해 선택된 전압(VCC1와 VCC2 중 높은 전압)과 구동 전원 전압 중에서 가장 높은 전압(V_HIGH)을 출력한다. 즉, 제2 선택 회로는 제1 전원 전압(VCC1), 제2 전원 전압(VCC2), 그리고 구동 전원 전압(VBAT) 중에서 가장 높은 전압(V_HIGH)을 선택하여 출력한다.

도 12는 도 11의 스위치 제어기(232) 및 스위치 제어기(235)의 내부 구성을 구체적으로 나태는 도면이다.

도 11의 스위치 제어기(232)는 도 10의 스위치 제어기(232)와 동일한 구성을 가지며 동작도 동일한 바 구체적인 설명은 생략한다. 스위치 제어기(235)는 제3 인버터(IN3)와 제4 인버터(IN4)를 포함할 수 있다. 제5 및 제6 스위치(SW5, SW6)는 각각 p타입 트랜지스터일 수 있다.

제3 인버터(IN3)의 입력 단자는 제2 비교기(234)의 출력 단자에 연결되며, 제3 인버터(IN3)의 출력 단자는 제5 스위치(SW5)의 제어 단자에 연결된다. 제4 인버터(IN4)의 입력 단자는 제3 인버터(IN3)의 출력 단자에 연결되며, 제4 인버터(IN4)의 출력 단자는 제6 스위치(SW6)의 제어 단자에 연결된다.

제5 스위치(SW5)의 제1 단자(예를 들면, 소스 단자)는 제1 선택 회로의 출력 단자에 연결되고, 제5 스위치(SW5)의 제2 단자(예를 들면, 드레인 단자)는 가장 높은 전압(V_HIGH)을 출력하는 단자에 연결되며, 제5 스위치(SW5)의 제어 단자는 제3 인버터(IN3)의 출력 단자에 연결된다.

제6 스위치(SW6)의 제1 단자(예를 들면, 소스 단자)는 구동 전원 전압(VBAT)이 인가되는 단자에 연결되고, 제6 스위치(SW6)의 제2 단자(예를 들면, 드레인 단자)는 가장 높은 전압(V_HIGH)을 출력하는 단자에 연결되며, 제6 스위치(SW6)의 제어 단자는 제4 인버터(IN4)의 출력 단자에 연결된다.

한편, 도 12에서, 제5 및 6 스위치(SW5, SW6)가 p타입 트랜지스터인 경우를 나타냈으나 n타입 트랜지스터일 수 있다. 제5 및 6 스위치(SW5, SW6)가 n타입 트랜지스터인 경우에는 스위치 제어기(235)는 짝수 개가 아닌 홀 수개의 인버터로 구현될 수 있다. 그리고 도 11 및 12에서, 제1 및 제2 비교기(231, 234)에 각각 입력되는 전원 전압들은 제1 전원 전압(VCC1), 제2 전원 전압(VCC2), 그리고 구동 전원 전압(VBAT) 내에서 서로 바뀔 수 있다.

도 13은 가장 높은 전압(V_HIGH)이 선택되는 경우에 대한 예를 나타내는 도면이다.

도 13에서는 하나의 예로서, 전압 선택기(230)가 제1 전원 전압(VCC1), 제2 전원 전압(VCC2), 그리고 구동 전원 전압(VBAT) 중에서 가장 높은 전압(V_HIGH)를 선택하는 경우를 나타낸다. 구동 전원 전압(VBAT)은 일반적으로 3.0V ~ 5.5V 범위 내의 전압일 수 있으나 3V로 가정하였다. APT 모드를 지원하기 위해 제1 전원 전압(VCC1)은 입력 RF 신호의 포락선에 따라 변동될 수 있으므로, S1320과 같이 변동된다고 가정하였다. 그리고 APT 모드를 지원하기 위해 제2 전원 전압(VCC2)도 입력 RF 신호의 포락선에 따라 변동될 수 있으므로, S1330과 같이 변동된다고 가정하였다.

기간(T0)에서는 구동 전원 전압(VBAT)이 가장 높은 전압이므로, 구동 전원 전압(VBAT)이 가장 높은 전압(V_HIGH)으로 선택된다. 그리고 구간(T1)에서는 제1 전원 전압(VCC1)이 가장 높은 전압 V_HIGH)이므로, 제1 전원 전압(VCC1)이 가장 높은 전압(V_HIGH)으로 선택된다. 이에 따라, 가장 높은 전압(V_HIGH))은 S1340과 같이 선택될 수 있다.

한편, 도 13에서는 3개 전압(VCC1, VCC2, VBAT) 중에서 가장 높은 전압(V_HIGH)이 선택되는 경우를 나타내었지만 상기에서 설명한 바와 같이 두 개의 전압(VCC1과 VBAT 또는 VCC2 와 VBAT) 중에서 가장 높은 전압(V_HIGH)이 선택될 수 있다.

도 14는 다른 실시예에 따른 전원 스위치 회로(200')를 나타내는 도면이다.

도 14에 나타낸 바와 같이, 다른 실시예에 따른 전원 스위치 회로(200')는 스위치 회로(210'), 스위치 제어기(220'), 그리고 전압 선택기(230)를 포함할 수 있다.

다른 실시예에 따른 스위치 회로(210')에서, 제1 스위치(SW1)는 n타입 트랜지스터(211b)로 구현될 수 있고, 제2 스위치(SW2)는 n타입 트랜지스터(212b)로 구현될 수 있다. 즉, 제1 스위치(SW1)는 n타입 FET(211b)로 구현될 수 있고, 제2 스위치(SW2)는 n타입 FET(212b)로 구현될 수 있다.

다른 실시예에 따른 스위치 제어기(220')는 로직 회로(221), 버퍼 회로(222), 제5 인버터(IN5), 그리고 제6 인버터(IN6)를 포함할 수 있다. 다른 실시예에 따른 스위치 제어기(220')는 제5 인버터(IN5)와 제6 인버터(IN6)를 더 포함하는 것을 제외하고 도 5의 스위치 제어기(220)와 동일한 바 중복되는 설명은 생략한다. 한편, 제5 및 제6 인버터(IN5, IN6)는 버퍼 회로(222)내에 포함되어 구현될 수 있다.

제5 인덕터(IN5)는 버퍼 회로(222)의 제1 스위칭 구동 신호(V_SW1)를 입력 받아 반전된 스위칭 구동 신호(

)를 출력한다. 제1 스위치(SW1)가 n타입 트랜지스터(211b)이므로, 제1 스위칭 구동 신호(V_SW1)는 제5 인버터(IN5)에 의해 반전된다. 반전 스위칭 구동 신호(

)는 n타입 트랜지스터(211b)의 제어 단자에 입력된다. 그리고 제5 인버터(IN5)는 전압 선택기(230)로부터 가장 높은 전압(V_HIGH)을 입력 받아 바이어스될 수 있며, 온(ON) 구동 신호로서 가장 높은 전압(V_HIGH)을 가지는 반전 스위칭 구동 신호(

)를 출력할 수 있다.

제6 인덕터(IN6)는 버퍼 회로(222)의 제2 스위칭 구동 신호(V_SW2)를 입력 받아 반전된 스위칭 구동 신호(

)를 출력한다. 제2 스위치(SW2)가 n타입 트랜지스터(212b)이므로, 제2 스위칭 구동 신호(V_SW2)는 제6 인버터(IN6)에 의해 반전된다. 반전 스위칭 구동 신호(

)는 n타입 트랜지스터(212b)의 제어 단자에 입력된다. 그리고 제6 인버터(IN6)도 전압 선택기(230)로부터 가장 높은 전압(V_HIGH)을 입력 받아 바이어스될 수 있며, 온(ON) 구동 신호로서 가장 높은 전압(V_HIGH)을 가지는 반전 스위칭 구동 신호(

)를 출력할 수 있다.

n타입 FET(211b)의 드레인은 제1 전원 회로(100a)에 연결되어 제1 전원 전압(VCC1)을 입력(공급) 받으며, n타입 FET(211b)의 소스는 전원 단자(T_VCC)에 연결된다. n타입 FET(211b)의 게이트는 버퍼 회로(222) 및 제5 인버터(IN5)를 통해 반전 스위칭 구동 신호(

)를 입력 받는다. n타입 FET(211b)의 턴온을 위해, 버퍼 회로(222) 및 제5 인버터(IN5)는 반전 스위치 구동 신호(

)로서 가장 높은 전압(V_HIGH)을 출력하는데, 이를 통해 n타입 FET(211b)가 충분히 온(ON)될 수 있다. n타입 FET(211b)의 게이트 전압이 소스 전압 또는 드레인 전압보다 낮은 경우, n타입 FET(211b)가 턴오프 영역에서 동작하여 온(ON) 저항이 크질 수 있다. 이러한 문제를 해결하기 위해, 전압 선택기(230)는 가장 높은 전압(V_HIGH)을 선택하여 버퍼 회로(222) 및 제5 인버터(IN5)로 출력하며, 버퍼 회로(222) 및 제5 인버터(IN5)는 가장 높은 전압(V_HIGH)을 n타입 FET(211b)의 제어 전압으로써 생성한다. 즉, 가장 높은 전압(V_HIGH)은 n타입 FET(211b)의 온(ON) 제어 전압일 수 있다.

n타입 FET(212b)의 드레인은 제2 전원 회로(100b)에 연결되어 제2 전원 전압(VCC2)을 입력(공급) 받으며, n타입 FET(212b)의 소스는 전원 단자(T_VCC)에 연결된다. n타입 FET(212b)의 게이트는 버퍼 회로(222) 및 제6 인버터(IN6)를 통해 반전 스위칭 구동 신호(

)를 입력 받는다. n타입 FET(212b)의 턴온을 위해, 버퍼 회로(222) 및 제6 인버터(IN6)는 반전 스위치 구동 신호(

)로서 가장 높은 전압(V_HIGH)을 출력하는데, 이를 통해 n타입 FET(212b)가 충분히 온(ON)될 수 있다. n타입 FET(212b)의 게이트 전압이 소스 전압 또는 드레인 전압보다 낮은 경우, n타입 FET(212b)가 턴오프 영역에서 동작하여 온(ON) 저항이 크질 수 있다. 이러한 문제를 해결하기 위해, 전압 선택기(230)는 가장 높은 전압(V_HIGH)을 선택하여 버퍼 회로(222) 및 제6 인버터(IN6)로 출력하며, 버퍼 회로(222) 및 제6 인버터(IN6)는 가장 높은 전압(V_HIGH)을 n타입 FET(212b)의 제어 전압으로써 생성한다. 즉, 가장 높은 전압(V_HIGH)은 n타입 FET(212b)의 온(ON) 제어 전압일 수 있다.

도 15는 또 다른 실시예에 따른 전원 스위치 회로(200'')를 나타내는 도면이다.

도 15에 나타낸 바와 같이, 또 다른 실시예에 따른 전원 스위치 회로(200'')는 스위치 회로(210''), 스위치 제어기(220'), 그리고 전압 선택기(230)를 포함할 수 있다. 또 다른 실시예에 따른 전원 스위치 회로(220'')는 제1 및 제2 스위치의 구현이 변경된 것을 제외하고 도 5의 전원 스위치 회로(200) 및 도 14의 스위치 회로(200')와 유사하므로, 중복되는 설명은 생략한다.

또 다른 실시예에 따른 스위치 회로(210'')는 제1 스위치(SW1')와 제2 스위치(SW2')를 포함할 수 있다. 제1 및 제2 스위치(SW1', SW2')는 각각 서로 병렬로 연결되는 p타입 트랜지스터와 n타입 트랜지스터로 구성된다. 즉, 제1 및 제2 스위치(SW1', SW2')는 각각 서로 병렬로 연결되는 p타입 FET와 n타입 FET로 구현될 수 있다. 제1 스위치(SW1')는 서로 병렬로 연결되는 p타입 트랜지스터(211a)와 n타입 트랜지스터(211b)를 포함하며, 제2 스위치(SW2')는 서로 병렬로 연결되는 p타입 트랜지스터(212a)와 n타입 트랜지스터(212b)를 포함한다. 제1 스위치(SW1')에서, n타입 트랜지스터(211b)의 드레인과 p타입 트랜지스터(211a)의 소스는 서로 연결되고 제1 전원 전압(VCC1)에 공통으로 연결된다. 그리고 제1 스위치(SW1')에서, n타입 트랜지스터(211b)의 소스와 p타입 트랜지스터(211a)의 드레인은 서로 연결되고 전원 단자(T_VCC)에 공통으로 연결된다. 제2 스위치(SW2')에서, n타입 트랜지스터(212b)의 드레인과 p타입 트랜지스터(212a)의 소스는 서로 연결되고 제2 전원 전압(VCC2)에 공통으로 연결된다. 그리고 제2 스위치(SW2')에서, n타입 트랜지스터(212b)의 소스와 p타입 트랜지스터(212a)의 드레인은 서로 연결되고 전원 단자(T_VCC)에 공통으로 연결된다.

도 15에 나타낸 바와 같이, p타입 트랜지스터(211a)의 제어 단자에는 버퍼 회로(222)의 출력인 제1 스위칭 구동 신호(V_SW1)가 인가되고, p타입 트랜지스터(212a)의 제어 단자에는 버퍼 회로(222)의 출력인 제2 스위칭 구동 신호(V_SW2)가 인가된다. 그리고 누설 전류를 막기 위해, 두 p타입 트랜지스터(211a, 212a)의 바디 단자에도 각각 가장 높은 전압(V_HIGH)이 인가된다. 그리고 n타입 트랜지스터(211b)의 제어 단자에는 제5 인버터(IN5)의 출력인 반전 스위칭 구동 신호(

)가 인가되고, n타입 트랜지스터(212b)의 제어 단자에는 제6 인버터(IN6)의 출력인 반전 스위칭 구동 신호(

)가 인가된다. 이에 따라, 제1 스위치(SW1')를 구성하는 p타입 트랜지스터(211a)와 n타입 트랜지스터(211b)는 동시에 턴온되고 턴오프될 수 있으며, 제2 스위치(SW2')를 구성하는 p타입 트랜지스터(212a)와 n타입 트랜지스터(212b)는 동시에 턴온되고 턴오프될 수 있다.

상기에서 설명한 바와 같이, 제1 및 제2 전원 전압(VCC1, VCC2)은 APT 모드를 지원하기 위해 입력 RF 신호의 포락선(envelope)에 따라 변동될 수 있다. 이에 따라, 제1 및 제2 전원 전압(VCC1, VCC2)은 넓은 전압 범위를 가질 수 있다. 넓은 전압 범위를 가지는 전원 전압에서도 스위치 턴온 저항을 낮게 유지하는 것이 필요한데, 이를 위해 도 15에서와 같이 제1 및 제2 스위치(SW1', SW2')는 각각 병렬 구조로 연결되는 n타입 트랜지터와 p타입 트랜지스터로 구성될 수 있.

도 16은 전원 전압(VCC)에 따른 트랜지스터의 턴온 저항(R_ON)을 나타내는 그래프이다.

도 16에서, 1610은 전원 전압(VCC)에 따른 p타입 트랜지스터(예를 들면, p타입 FET)의 턴온 저항을 나타내며, 1620은 전원 전압(VCC)에 따른 n타입 트랜지스터(예를 들면, n타입 FET)의 턴온 저항을 나타낸다. 1610을 참조하면, p타입 트랜지스터의 턴온 저항은 전원 전압(VCC)이 낮아짐에 따라 증가한다. 즉, 도 5에서와 같이 p 입 트랜지스터로만 스위치를 구성할 경우, 낮은 전원 전압(VCC)에서 턴온 저항이 클 수 있다. 이로 인해, 스위치(p타입 트랜지스터)에 전압 강하가 높게 나타나며, 소비 전력이 높아지게 된다. 한편, 1620을 참조하면, n타입 트랜지스터의 턴온 저항은 전원 전압(VCC)이 높아짐에 따라 증가한다. 즉, 도 14에서와 같이 n타입 트랜지스터로만 스위치를 구성할 경우, 높은 전원 전압(VCC)에서 턴온 저항이 클 수 있다.

넓은 전원 전압에서도 낮은 턴온 저항을 유지하기 위해, 도 15과 같이 제1 및 제2 스위치(SW1', SW2')를 각각 병렬 구조로 연결되는 n타입 트랜지터와 p타입 트랜지스터로 구성할 수 있다. 도 16에서, 1630은 스위치가 서로 병렬로 연결되는 n타입 트랜지스터와 p타입 트랜지스터로 구성된 경우, 전원 전압(VCC)에 따른 턴온 저항을 나타낸다. 1630을 참조하면, 넓은 전원 전압(입력 전압)에도 턴온 저항이 낮게 유지될 수 있다. 여기서, 스위치(SW1', SW2')가 각각 p타입 트랜지스터와 n타입 트랜지스터로 구성된 경우, 전원 전압(입력 전압)이 낮을 때는 n 타입 트랜지스터가 주로 동작하고 전원 전압이 높을 때는 p 타입 트랜지스터가 주로 동작할 수 있다.

도 17은 또 다른 실시예에 따른 전원 스위치 회로(200''')를 나타내는 도면이다.

또 다른 실시예에 따른 전원 스위치 회로(200''')는 제1 전원 전압(VCC1)을 선택하여 전원 단자(T_VCC)로 인가하던 것을 제2 전원 전압(VCC2)으로 변경하여 전원 단자(T_VCC)로 인가하고자 할 때, 두 전원 전압(VCC1, VCC2)을 순간적으로 중첩시키도록 스위칭 제어 신호를 생성할 수 있다. 그리고 전원 스위치 회로(200''')는 제2 전원 전압(VCC2)을 선택하여 전원 단자(T_VCC)로 인가하던 것을 제1 전원 전압(VCC1)으로 변경하여 전원 단자(T_VCC)로 인가하고자 할 때, 두 전원 전압(VCC1, VCC2)을 순간적으로 중첩시키도록 스위칭 제어 신호를 생성할 수 있다. 즉, 전원 스위치 회로(200''')는 두 전원 전압 간에 스위칭할 시에 전원 전압이 끊김 없이 전력 증폭기(300)의 전원 단자(T_VCC)로 공급될 수 있도록 제어 신호를 생성한다. 이를 스위치 관점에 설명하면 다음과 같다. 제1 스위치(SW1)가 온(ON) 상태에서 오프(OFF) 상태로 바뀌며 제2 스위치(SW2)가 오프(OFF) 상태에서 온(ON) 상태로 바뀌는 경우, 스위치 제어기(220'')는 제1 스위치(SW1)의 턴오프를 지연시켜, 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 온(ON)되는 기간(이하, '중첩 온 기간'이라 함)을 생성한다. 그리고 제2 스위치(SW2)가 온(ON) 상태에서 오프(OFF) 상태로 바뀌며 제1 스위치(SW1)가 오프(OFF) 상태에서 온(ON) 상태로 바뀌는 경우에도, 스위치 제어기(220'')는 제2 스위치(SW2)의 턴오프를 지연시켜, 중첩 온 기간을 생성한다. 이러한 중첩 온 기간을 통해, 전원 전압이 끊김 없이 전력 증폭기로 제공될 수 있다. 중첩 온 기간 없는 경우에는 전원 전압이 끊기게 되어 전력 증폭기(300)가 오프될 수 있으며, 이로 인해 전력 증폭기(300)가 포함된 전자 디바이스에 콜 드롭(call drop)이 발생할 수 있다. 또 다른 실시예와 같이 중첩 온 기간이 설정되는 경우에는 전자 디바이스의 콜 드롭이 방지될 수 있다.

한편, 또 다른 실시예에 따른 스위치 제어기(220'')는 제1 및 제2 스위치(SW1, SW2)가 모두 오프된 상태(예를 들면, 비트 신호 00, 11)에서 하나의 스위치(SW1 또는 SW2)를 턴온하는 경우에는 제1 스위치(SW1)와 제2 스위치(SW2)를 동시에 턴온하는 기간인 중첩 온 기간을 생성하지 않을 수 있다.

도 17에 나타낸 바와 같이, 또 다른 실시예에 따른 전원 스위치 회로(200''')는 스위치 회로(210), 스위치 제어기(220''), 그리고 전압 선택기(230)를 포함할 수 있다. 또 다른 실시예에 따른 전원 스위치 회로(200''')는 스위치 제어기(220'')가 딜레이 회로(223)를 더 포함하는 것을 제외하고 도 5의 전원 스위치 회로(200)와 유사하므로, 중복되는 설명은 생략한다.

도 17에 나타낸 바와 같이, 또 다른 실시예에 따른 스위치 제어기(220''')는 로직 회로(221), 딜레이 회로(223), 그리고 버퍼 회로(222')를 포함할 수 있다. 스위치 제어기(220''')는 딜레이 회로(223)를 더 포함하는 것을 제외하고 도 5의 스위치 제어기(220)와 유사하므로 중복되는 설명은 생략한다.

딜레이(delay) 회로(223)는 로직 회로(221)로부터 제1 및 제2 로직 신호(V_LOG1, V_LOG2)를 입력 받으며, 제1 스위치(SW1)와 제2 스위치(SW2)간에 스위칭될 시에 중첩 온 기간이 발생되도록, 딜레이 신호(V_DEL1, V_DEL2)를 출력한다. 제1 딜레이 신호(V_DEL1)는 제1 로직 신호(V_LOG1)에 대응되며, 제2 딜레이 신호(V_DEL2)는 제2 로직 신호(V_LOG2)에 대응된다.

도 18a는 한 실시예에 따른 딜레이 회로(223)를 나타내며, 도 18b는 한 실시예에 따른 딜레이(delay) 회로(223)의 입출력 신호 타이밍을 나타내는 그래프이다.

도 18a에 나타낸 바와 같이, 딜레이 회로(223)는 제1 딜레이 회로(223_a)와 제2 딜레이 회로(223_b)를 포함할 수 있다.

제1 딜레이 회로(223_a)는 제1 로직 신호(V_LOG1)를 입력 받으며 제1 딜레이 신호(V_DEL1)를 출력한다. 제1 딜레이 회로(223_a)는 NAND 게이트(1810), 딜레이 소자(1820)를 포함할 수 있다. 딜레이 소자(1820)는 저항(R)과 커패시터(C)를 포함할 수 있다. 제1 딜레이 회로(223_a)에서, A와 B는 NAND 게이트(1810)의 입력 단자를 나타내며 Y는 NAND 게이트(1810)의 출력 단자를 나타낸다. NAND 게이트(1810)의 입력 단자(A)에는 제1 로직 신호(V_LOG1)가 입력된다. 커패시터(C)는 NAND 게이트(1810)의 입력 단자(B)와 접지 사이에 연결된다. 저항(R)의 일단에는 제1 로직 신호(V_LOG1)가 입력되며, 저항(R)의 타단은 NAND 게이트(1810)의 입력 단자(B)에 연결된다. 여기서, 딜레이 소자(1820)는 제1 로직 신호(V_LOG1)를 소정의 시간만큼 지연시킨 후 NAND 게이트(1810)의 입력 단자(B)로 출력한다. 저항(R)의 값과 커패시터(C)의 값에 의해 RC 시정수(time constant) 값이 결정되며, 이 RC 시정수 값에 대응하여 신호가 지연(delay)된다. 한편, 딜레이 소자(1820)는 신호를 지연시키는 소자로서 저항(R)과 커패시터(C) 뿐만 아니라 다른 방법을 통해 구현될 수 있다.

도 18b를 참조하면, 시간 t1에서, 제1 로직 신호(V_LOG1)가 로우(Low) 레벨에서 하이(High) 레벨로 변경된다(즉, V_LOG1이 0→1로 변경됨). 즉, 시간 t1에서, 제1 스위치(SW1)가 온(ON) 상태에서 오프(OFF) 상태로 변경된다. 이때, 입력 단자(A)는 로우(Low) 레벨에서 하이(High) 레벨로 바로 변경하나, 입력 단자(B)는 딜레이 소자(1820)에 의해 소정의 시간(Δt)만큼 지연된 후 로우(Low) 레벨에서 하이(High) 레벨로 변경된다. 이에 따라, NAND 게이트의 동작 특성(두 입력이 모두 하이(High)인 경우에만 로우(Low)를 출력하고 나머지 경우에는 모두 하이(High)를 출력함)에 의해, NAND 게이트(1810)의 출력 단자(Y)는 소정의 지연 시간(Δt)후에 하이(High) 레벨에서 로우(Low) 레벨로 변경된다. 이에 따라, 제1 스위치(SW1)가 온(ON) 상태에서 오프(OFF) 상태로 변경될 시에, 제1 스위치(SW1)의 턴오프 시점이 소정의 지연 시간(Δt)만큼 딜레이된다.

시간 t2에서는, NAND 게이트(1810)의 두 입력 단자(A, B)가 실질적으로 모두 하이 레벨이므로, NAND 게이트(1810)의 출력 단자(Y)는 로우(Low) 레벨이 된다.

한편, 시간 t3에서, 제1 로직 신호(V_LOG1)가 하이(High) 레벨에서 로우(Low) 레벨로 변경될 수 있다(V_LOG1이 1→0로 변경됨). 즉, 시간 t3에서, 제1 스위치(SW1)가 오프(OFF) 상태에서 온(ON) 상태로 변경된다. 이때, 입력 단자(A)는 하이(High) 레벨에서 로우(Low) 레벨로 바로 변경하나, 입력 단자(B)는 딜레이 소자(1820)에 의해 소정의 시간만큼 지연된 후 하이(High) 레벨에서 로우(Low) 레벨로 변경된다. 이에 따라, NAND 게이트의 동작 특성(두 입력 중 하나만 로우(Low)인 경우 하이(High)를 출력함)에 의해, NAND 게이트(1810)의 출력 단자(Y)는 지연 시간 없이 바로 로우(Low) 레벨에서 하이(High) 레벨로 변경된다.

다시 말하면, 제1 딜레이 회로(223_a)는 제1 로직 신호(V_LOG1)가 로우(Low) 레벨에서 하이(High) 레벨로 변경될 시에만 출력 신호의 지연을 발생시키고 제1 로직 신호(V_LOG1)가 하이(High) 레벨에서 로우(Low) 레벨로 변경될 시에는 지연 없이 바로 출력 신호를 발생시킨다. 제1 로직 신호(V_LOG1)가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우는 제1 스위치(SW1)가 온 상태에서 오프 상태로 변경되는 경우이며, 제1 스위치(SW1)는 소정의 시간만큼 지연된 후에 턴오프된다. 그리고, 제1 로직 신호(V_LOG1)가 하이(High)레벨에서 로우(Low) 레벨로 변경되는 경우는 제1 스위치(SW1)가 오프 상태에서 온 상태로 변경되는 경우이며, 제1 스위치(SW1)는 지연 시간 없이 바로 턴온된다.

제2 딜레이 회로(223_b)는 제2 로직 신호(V_LOG2)를 입력 받으며 제2 딜레이 신호(V_DEL2)를 출력한다. 도 18a에 나타낸 바와 같이, 제2 딜레이 회로(223_b)는 제2 로직 신호(V_LOG2)를 입력 받는 것을 제외하고 내부 구성은 모두 제1 딜레이 회로(223_a)와 동일하므로 중복되는 설명은 생략한다. 제2 딜레이 회로(223_b)는 제2 로직 신호(V_LOG2)가 로우(Low) 레벨에서 하이(High) 레벨로 변경될 시에만 출력 신호의 지연을 발생시키고 제2 로직 신호(V_LOG2)가 하이(High) 레벨에서 로우(Low) 레벨로 변경될 시에는 지연 없이 바로 출력 신호를 발생시킨다.

제1 스위치(SW1)와 제2 스위치(SW2)간에 스위칭이 변경되는 경우, 이와 같은 딜레이 회로(223)에 의해, 제1 및 제2 스위치(SW1, SW2)가 동시에 턴온되는 기간인 중첩 온 기간이 발생할 수 있다. 예를 들어, 제1 스위치(SW1)가 온 상태에서 오프 상태로 변경될 시에는 RC 시정수 만큼 늦게 턴오프되고, 제2 스위치(SW2)는 지연 없이 바로 턴온된다. 이에 따라, RC 시정수 동안 제1 및 제2 스위치(SW1, SW2)가 동시 켜지게 된다. 여기서, RC 시정수는 중첩 온 기간에 해당될 수 있다. 딜레이 회로(223)에 의해 발생된 중첩 온 기간에 대해서는 아래의 도 19를 참조하여 좀 더 상세히 설명한다.

버퍼 회로(222)는 딜레이 회로(223)로부터 제1 및 제2 딜레이 신호(V_DEL1, V_DEL2)를 입력 받으며, 스위칭 구동 신호(V_SW1', V_SW2')를 출력한다. 버퍼 회로(222)는 제1 딜레이 신호(V_DEL1)를 제1 스위칭 구동 신호(V_SW1')로 변환하며 제2 딜레이 신호(V_DEL2)를 제2 스위칭 구동 신호(V_SW2')로 변환한다. 제1 딜레이 신호(V_DEL1)와 제2 딜레이 신호(V_DEL2)는 로직 신호로서 전류 레벨이 낮으므로, 버퍼 회로(222')는 제1 딜레이 신호(V_DEL1)와 제2 딜레이 신호(V_DEL2)를 각각 전류 레벨이 높은 제1 스위칭 구동 신호(V_SW1)와 제2 스위칭 구동 신호(V_SW2)로 변환한다.

또 다른 실시예에 따른 버퍼 회로(222')도 전압 선택기(230)에 의해 선택된 가장 높은 전압(V_HIGH)을 입력 받으며, 가장 높은 전압(V_HIGH)을 이용하여 제1 및 제2 스위칭 구동 신호(V_SW1', V_SW2')를 생성한다. 제1 및 제2 스위칭 구동 신호(V_SW1', V_SW2')가 높은 전압 레벨을 가지는 경우, 제1 및 제2 스위칭 구동 신호(V_SW1', V_SW2')는 가장 높은 전압(V_HIGH)일 수 있다. 제1 및 제2 스위치(SW1, SW2)가 p타입 트랜지스터로 구현되는 경우, 버퍼 회로(222')는 오프(OFF) 구동 신호로서, 가장 높은 전압(V_HIGH)을 가지는 제1 및 제2 스위칭 구동 신호(V_SW1', V_SW2')를 출력할 수 있다.

여기서, 제1 및 제2 스위칭 구동 신호(V_SW1', V_SW2')가 낮은 전압 레벨(예를 들면, 0V 또는 음(-)의 전압)인 경우, 제1 및 제2 스위치(SW1, SW2)는 턴온될 수 있다. 그리고, 제1 및 제2 스위칭 구동 신호(V_SW1', V_SW2')가 높은 전압(예를 들면, 3V)인 경우, 제1 및 제2 스위치(SW1, SW2)는 턴오프될 수 있다. 이에 따라, 또 다른 실시예에 따른 버퍼 회로(222')는 딜레이 신호(V_DEL1, V_DEL2)가 로우 레벨일때 높은 전압을 출력하고 딜레이 신호(V_DEL1, V_DEL2)가 하이 레벨일 때 낮은 전압을 출력할 수 있도록, 인버터 버퍼로 구현될 수 있다.

도 19는 도 17의 전원 스위치 회로(200''')에 대한 동작 타이밍 그래프를 나타낸다. 도 19에서는 외부의 비트 신호(bit1, bit2)에 따른, 제1 로직 신호(V_LOG1), 제2 로직 신호(V_LOG2), 제1 스위칭 구동 신호(V_SW1'), 제2 스위칭 구동 신호(V_SW2'), 그리고 전원 단자 전압(V_OUT)를 나타냈다.

1910 및 1920과 같은 제1 및 제2 비트 신호(bit1, bit2)가 입력되는 경우, 로직 회로(221)는 1930과 같은 제1 로직 신호(V_LOG1)와 1940과 같은 제2 로직 신호(V_LOG2)를 출력한다.

기간(TD1)에서, 제1 로직 신호(V_LOG1)는 하이 레벨이고 제2 로직 신호(V_LOG2)도 하이 레벨이다. 이 경우에는 제1 및 제2 스위칭 구동 신호(V_SW1', V_SW2')는 모두 높은 전압이며, 제1 및 제2 스위치(SW1, SW2)는 오프 상태이다. 이에 따라, 전원 스위치 회로(200''')는 전원 단자(T_VCC)로 두 전원 전압(VCC1, VCC2)을 모두 인가하지 않는다.

기간(TD2)에서, 제1 로직 신호(V_LOG1)는 로우 레벨이고 제2 로직 신호(V_LOG2)는 하이 레벨이다. 이 경우에는 제1 스위칭 구동 신호(V_SW1')는 낮은 전압이며 제2 스위칭 구동 신호(V_SW2')는 높은 전압이며, 제1 스위치(SW1)는 턴온되고 제2 스위치(SW2)는 턴오프를 유지한다. 이에 따라, 전원 단자 전압(V_OUT)은 제1 전원 전압(VCC1)이 된다.

기간(TD3)에서, 제1 로직 신호(V_LOG1)는 하이 레벨이고 제2 로직 신호(V_LOG2)는 로우 레벨이다. 즉, 기간(TD2)과 기간(TD3)을 함께 고려하면, 제1 로직 신호(V_LOG1)가 로우 레벨에서 하이 레벨로 변경된다. 상기 도 18a 및 도 18b에서 설명한 바와 같이, 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우), 딜레이 회로(223)는 출력 신호의 지연을 발생시킨다. 제1 로직 신호(V_LOG1)가 로우 레벨에서 하이 레벨로 변경되므로, 제1 딜레이 회로(223_a)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제1 스위칭 구동 신호(V_SW1')가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되며, 제1 스위치(SW1)의 턴오프가 지연된다. 기간(TD3)에서, 제2 스위칭 구동 신호(V_SW2')는 지연 시간 없이 바로 하이 전압에서 로우 전압으로 변경되므로, 제2 스위치(SW2)는 바로 턴온된다. 즉, 기간(TD3)의 초기 시점에서 제1 및 제2 스위치(SW1, SW2)가 모두 온(ON) 상태인 중첩 온 기간이 발생한다. 이에 따라, 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)이 동시에 전원 단자(T_VCC)로 인가되며, 전원 단자 전압(V_OUT)은 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)의 사이 전압으로 설정될 수 있다. 한편, 기간(TD3)에서, 소정의 지연 시간(Δt) 후에는 제1 스위치(SW1)는 턴오프되고 제2 스위치(SW2)는 턴온을 유지하므로, 전원 단자 전압(V_OUT)은 제2 전원 전압(VCC2)이 된다.

기간(TD4)에서, 제1 로직 신호(V_LOG1)는 하이 레벨이고 제2 로직 신호(V_LOG2)도 하이 레벨이다. 즉, 기간(TD3)과 기간(TD4)을 함께 고려하면, 제2 로직 신호(V_LOG2)가 로우 레벨에서 하이 레벨로 변경된다. 상기 도 18a 및 도 18b에서 설명한 바와 같이, 딜레이 회로(223)는 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우) 출력 신호의 지연을 발생시킨다. 제2 로직 신호(V_LOG2)가 로우 레벨에서 하이 레벨로 변경되므로, 제2 딜레이 회로(223_b)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제2 스위칭 구동 신호(V_SW2')가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되므로, 제2 스위치(SW2)의 턴오프가 지연된다. 제2 스위치(SW2)의 턴오프 지연에 의해, 전원 단자 전압(V_OUT)은 소정의 지연 시간(Δt) 동안 제2 전원 전압(VCC2)으로 유지된다.

기간(TD5)에서, 제1 로직 신호(V_LOG1)는 로우 레벨이고 제2 로직 신호(V_LOG2)는 하이 레벨이다. 즉, 제2 로직 신호(V_LOG2)는 기간(TD5) 직전에는 로우 레벨이고 기간(TD5)에서는 하이 레벨이므로, 제2 로직 신호(V_LOG2)는 기간(TD5)의 시작 점에서 로우 레벨에서 하이 레벨로 변경된다. 상기 도 18a 및 도 18b에서 설명한 바와 같이, 딜레이 회로(223)는 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우) 출력 신호의 지연을 발생시킨다. 제2 로직 신호(V_LOG2)가 로우 레벨에서 하이 레벨로 변경되므로, 제2 딜레이 회로(223_b)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제2 스위칭 구동 신호(V_SW2')가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되므로, 제2 스위치(SW2)의 턴오프가 지연된다. 기간(TD5)에서, 제1 스위칭 구동 신호(V_SW1')는 지연 시간 없이 바로 하이 전압에서 로우 전압으로 변경되므로, 제1 스위치(SW1)는 바로 턴온된다. 즉, 기간(TD5)의 초기 시점에서 제1 및 제2 스위치(SW1, SW2)가 모두 턴온 상태인 중첩 온 기간이 발생한다. 이에 따라, 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)이 동시에 전원 단자(T_VCC)로 인가되며, 전원 단자 전압(V_OUT)은 제1 전원 전압(VCC1)과 제2 전원 전압(VCC2)의 사이 전압으로 설정될 수 있다. 한편, 기간(TD5)에서, 소정의 지연 시간(Δt) 후에는 제2 스위치(SW2)는 턴오프되고 제1 스위치(SW1)는 턴온을 유지하므로, 전원 단자 전압(V_OUT)은 제1 전원 전압(VCC1)이 된다.

기간(TD6)에서, 제1 로직 신호(V_LOG1)는 하이 레벨이고 제2 로직 신호(V_LOG2)도 하이 레벨이다. 즉, 기간(TD5)과 기간(TD6)을 함께 고려하면, 제1 로직 신호(V_LOG1)가 로우 레벨에서 하이 레벨로 변경된다. 상기 도 18a 및 도 18b에서 설명한 바와 같이, 딜레이 회로(223)는 로직 신호가 로우(Low) 레벨에서 하이(High) 레벨로 변경되는 경우(0→1로 변경되는 경우) 출력 신호의 지연을 발생시킨다. 제1 로직 신호(V_LOG1)가 로우 레벨에서 하이 레벨로 변경되므로, 제1 딜레이 회로(223_a)는 출력 신호의 지연을 발생시킨다. 이에 따라, 제1 스위칭 구동 신호(V_SW1')가 소정의 지연 시간(Δt) 후에 낮은 전압에서 높은 전압으로 변경되므로, 제1 스위치(SW1)의 턴오프가 지연된다. 제1 스위치(SW1)의 턴오프 지연에 의해, 전원 단자 전압(V_OUT)은 소정의 지연 시간(Δt) 동안 제1 전원 전압(VCC1)으로 유지된다.

이와 같이, 또 다른 실시예에 따른 전원 스위치 회로(200''')는 제1 전원 전압(VCC1)에서 제2 전원 전압(VCC2)로 변경하여 전원 단자(T_VCC)로 공급하는 경우 소정의 시간 동안 제1 및 제2 전원 전압(VCC1, VCC2)을 동시에 전원 단자로 공급할 수 있다. 즉, 제1 스위치(SW1)가 턴오프로 변경되고 제2 스위치(SW2)가 턴온으로 변경되는 경우(예를 들면, 도 19의 기간(TD3)), 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 온(ON) 되는 중첩 온 기간이 설정될 수 있다. 그리고 또 다른 실시예에 따른 전원 스위치 회로(200''')는 제2 전원 전압(VCC2)에서 제1 전원 전압(VCC1)로 변경하여 전원 단자(T_VCC)로 공급하는 경우에도 소정의 시간 동안 제1 및 제2 전원 전압(VCC1, VCC2)을 동시에 전원 단자로 공급할 수 있다. 즉, 제1 스위치(SW1)가 턴온 변경되고 제2 스위치(SW2)가 턴오프로 변경되는 경우(예를 들면, 도 19의 기간(TD5)), 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 온(ON) 되는 중첩 온 기간이 설정될 수 있다. 이러한 또 다른 실시예에 따르면, 제1 스위치(SW1)와 제2 스위치(SW2)간에 스위칭이 변경되는 경우, 전원 전압을 끊김 없이 연속적으로 공급함으로써, 전력 증폭기(300)의 오프를 방지할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

1000: 송신기 시스템
100a: 제1 전원 회로
100b: 제2 전원 회로
200: 전원 스위치 회로
300: 전력 증폭기
210: 스위치 회로
220: 스위치 제어기
230: 전압 선택기
221: 로직 회로
222: 버퍼 회로
223: 딜레이 회로

Claims

제1 전원 전압을 전력 증폭기의 전원 단자로 공급하는 것을 스위칭하는 제1 트랜지스터,
상기 제1 트랜지스터를 제어하며 제2 전원 전압이 인가되는 스위치 제어기, 그리고
상기 제1 전원 전압과 상기 제2 전원 전압 중 높은 전압을 선택하는 전압 선택기를 포함하며,
상기 선택된 높은 전압은 상기 제1 트랜지스터의 바디 단자 또는 상기 제1 트랜지스터의 게이트 단자에 인가되는 전원 스위치 회로.
제1항에 있어서,
제3 전원 전압을 상기 전원 단자로 공급하는 것을 스위칭하는 제2 트랜지스터를 더 포함하며,
상기 전압 선택기는, 상기 제1 전원 전압, 상기 제2 전원 전압, 그리고 상기 제3 전원 전압 중 가장 높은 전압을 상기 선택된 높은 전압으로서 선택하는 전원 스위치 회로.
제1항에 있어서,
상기 제1 트랜지스터가 p타입 트랜지스터인 경우, 상기 선택된 높은 전압은 상기 제1 트랜지스터의 바디 단자와 게이트 단자로 인가되는 전원 스위치 회로.
제1항에 있어서,
상기 제1 트랜지스터가 n타입 트랜지스터인 경우, 상기 제1 트랜지스터의 게이트 단자에 인가되는 전원 스위치 회로.
제1항에 있어서,
상기 스위치 제어기는, 상기 선택된 높은 전압을 입력 받으며 상기 선택된 높은 전압을 가지는 스위칭 제어 신호를 생성하는 버퍼 회로를 포함하며,
상기 스위칭 제어 신호는 상기 제1 트랜지스터의 게이트 단자에 인가되는 전원 스위치 회로.
제1항에 있어서,
상기 제1 트랜지스터와 병렬로 연결되며, 상기 제1 트랜지스터와 함께 상기 제1 전원 전압을 상기 전원 단자로 공급하는 것을 스위칭하는 제2 트랜지스터를 더 포함하며,
상기 제1 트랜지스터는 p타입 트랜지스터이고 상기 제2 트랜지스터는 n타입 트랜지스터이며,
상기 선택된 높은 전압은 상기 제2 트랜지스터의 게이트 단자에 인가되는 전원 스위치 회로.
제6항에 있어서,
상기 p타입 트랜지스터와 상기 n타입 트랜지스터는 동시에 턴온되고 동시에 턴오프되는 전원 스위치 회로.
제1항에 있어서,
상기 제1 전원 전압은 상기 전력 증폭기로 입력되는 RF(Radio Frequency) 신호의 포락선(envelope)에 따라 변동되는 전원 스위치 회로.
제1항에 있어서,
상기 전압 선택기는,
상기 제1 전원 전압과 상기 제2 전원 전압을 비교하는 비교기,
상기 비교기의 출력에 대응하여, 상기 제1 전원 전압을 상기 선택된 높은 전압으로서 스위칭하는 제1 스위치, 그리고
상기 비교기의 출력에 대응하여, 상기 제2 전원 전압을 상기 선택된 높은 전압으로서 스위칭하는 제2 스위치를 포함하는 전원 스위치 회로.
제2항에 있어서,
상기 전압 선택기는,
상기 제1 전원 전압, 상기 제2 전원 전압, 그리고 상기 제3 전원 전압 중 두 개의 전원 전압을 비교하여 높은 전압인 제1 전압을 출력하는 제1 선택회로, 그리고
상기 두개의 전원 전압을 제외한 나머지 전원 전압과 상기 제1 전압을 비교하여, 상기 선택된 높은 전압을 출력하는 제2 선택회로를 포함하는 전원 스위치 회로.
제2항에 있어서,
상기 스위치 제어기는, 상기 제1 트랜지스터를 턴오프하고 상기 제2 트랜지스터를 턴온하는 경우, 제1 기간 동안 상기 제1 및 제2 트랜지스터를 동시에 온 상태로 설정하는 것을 제어하는 전원 스위치 회로.
제11항에 있어서,
상기 스위치 제어기는, 상기 제1 기간 동안 상기 제1 트랜지스터의 턴오프를 지연하여, 상기 제1 트랜지스터의 턴온을 유지하는 전원 스위치 회로.
제11항에 있어서,
상기 스위치 제어기는, 상기 제1 트랜지스터를 제어하는 제1 로직 신호와 상기 제2 트랜지스터를 제어하는 제2 로직 신호를 지연하는 딜레이 회로를 포함하는 전원 스위치 회로.
제13항에 있어서,
상기 딜레이 회로는,
상기 제1 로직 신호를 지연하는 제1 딜레이 소자, 그리고 상기 제1 로직 신호와 상기 제1 딜레이 소자에 의해 지연된 신호를 입력 받는 제1 NAND 게이트를 포함하는 제1 딜레이 회로, 그리고
상기 제2 로직 신호를 지연하는 제2 딜레이 소자, 그리고 상기 제2 로직 신호와 상기 제2 딜레이 소자에 의해 지연된 신호를 입력 받는 제2 NAND 게이트를 포함하는 제2 딜레이 회로를 포함하는 전원 스위치 회로.
제14항에 있어서,
상기 제1 및 제2 딜레이 소자는 각각 저항과 커패시터를 포함하며,
상기 제1 및 제2 로직 신호는 상기 저항과 상기 커패시터에 의해 결정되는 시정수 값에 대응하여 지연되는 전원 스위치 회로.
제1항에 있어서,
상기 제2 전원 전압은 상기 스위치 제어기를 동작시키기 위해 사용되는 구동 전원 전압인 전원 스위치 회로.
제1 전압을 출력하는 제1 전원 회로와 전력 증폭기의 전원 단자 사이에 연결되는 제1 트랜지스터,
제2 전압을 출력하는 제2 전원 회로와 상기 전원 단자 사이에 연결되는 제2 트랜지스터,
상기 제1 및 제2 트랜지스터를 제어하며 제3 전압이 인가되는 스위치 제어기, 그리고
상기 제1 전압과 상기 제2 전압 중 적어도 하나의 전압과 상기 제3 전압 중 높은 전압을 선택하는 전압 선택기를 포함하며,
상기 선택된 높은 전압은 상기 제1 및 제2 트랜지스터 중 적어도 하나의 트랜지스터의 바디 단자 또는 게이트 단자에 인가되는 전원 스위치 회로.
제17항에 있어서,
상기 전압 선택기는 상기 제1 내지 제3 전압 중 가장 높은 전압을 상기 선택된 높은 전압으로서 선택하는 전원 스위치 회로.
제17항에 있어서,
상기 적어도 하나의 트랜지스터가 p타입 트랜지스터인 경우, 상기 선택된 높은 전압은 상기 적어도 하나의 트랜지스터의 바디 단자와 게이트 단자로 인가되는 전원 스위치 회로.
제17항에 있어서,
상기 스위치 제어기는, 상기 선택된 높은 전압을 공급받으며 상기 선택된 높은 전압을 가지는 스위칭 제어 신호를 생성하는 버퍼 회로를 포함하며,
상기 스위칭 제어 신호는 상기 적어도 하나의 트랜지스터의 게이트 단자에 인가되는 전원 스위치 회로.
제17항에 있어서,
상기 적어도 하나의 트랜지스터와 병렬로 연결되며, 상기 적어도 하나의 트랜지스터와 함께 스위칭되는 제3 트랜지스터를 더 포함하며,
상기 적어도 하나의 트랜지스터는 p타입 트랜지스터이고 상기 제3 트랜지스터는 n타입 트랜지스터이며,
상기 선택된 높은 전압은 상기 제3 트랜지스터의 게이트 단자에 인가되는 전원 스위치 회로.
제17항에 있어서,
상기 제1 및 제2 전압은 상기 전력 증폭기로 입력되는 RF(Radio Frequency) 신호의 포락선(envelope)에 따라 변동되는 전원 스위치 회로.
제17항에 있어서,
상기 제3 전압은 상기 스위치 제어기를 동작시키기 위해 사용되는 구동 전원 전압인 전원 스위치 회로.
제1 전원 전압과 제2 전원 전압 중 적어도 하나를 스위칭하여 전력 증폭기의 전원 단자로 공급하는 스위치 회로, 그리고 상기 스위치 회로를 제어하는 스위치 제어기를 포함하는 전원 스위치 회로가 동작하는 방법으로서,
상기 제1 전원 전압과 상기 제2 전원 전압 중 적어도 하나의 전원 전압과 상기 스위치 제어기에 인가되는 제3 전원 전압 중 높은 전압을 선택하는 단계, 그리고
상기 선택된 높은 전압을 상기 스위치 회로에 포함된 트랜지스터의 바디 단자 또는 게이트 단자에 인가하는 단계를 포함하는 방법.
제24항에 있어서,
상기 선택하는 단계는, 상기 제1 전원 전압, 상기 제2 전원 전압, 상기 제3 전원 전압 중 가장 높은 전압을 상기 선택된 높은 전압으로서 선택하는 단계를 포함하는 방법.
제24항에 있어서,
상기 인가하는 단계는, 상기 트랜지스터가 p타입 트랜지스터인 경우, 상기 선택된 높은 전압을 상기 트랜지스터의 바디 단자와 게이트 단자로 인가하는 단계를 포함하는 방법.
제24항에 있어서,
제1 기간에서, 상기 제1 전원 전압을 스위칭하는 제1 스위치를 턴온하고 상기 제2 전원 전압을 스위칭하는 제2 스위치를 턴오프하여, 상기 제1 전원 전압을 상기 전원 단자로 공급하는 공급하는 단계,
제2 기간에서, 상기 제1 스위치의 턴온 상태를 유지하고 상기 제2 스위치를 턴온하여, 상기 제1 전원 전압과 상기 제2 전원 전압을 동시에 상기 전원 단자로 공급하는 단계, 그리고
상기 제2 기간 후에, 상기 제1 스위치를 턴오프하고 상기 제2 스위치의 턴온 상태를 유지하여, 상기 제2 전원 전압을 상기 전원 단자로 공급하는 단계를 더 포함하는 방법.
제27항에 있어서,
상기 제2 기간에서, 상기 제1 스위치의 턴오프를 제어하는 로직 신호는 상기 제2 기간 동안 지연되는 방법.
제27항에 있어서,
상기 제2 기간에서, 상기 제1 전원 전압과 상기 제2 전원 전압 사이의 전압이 상기 전원 단자로 공급되는 방법.
제24항에 있어서,
상기 제3 전원 전압은 상기 스위치 제어기를 동작시키기 위해 사용되는 구동 전원 전압인 방법.