JP5781996B2 - 電流切り替え型回路 - Google Patents
電流切り替え型回路 Download PDFInfo
- Publication number
- JP5781996B2 JP5781996B2 JP2012187331A JP2012187331A JP5781996B2 JP 5781996 B2 JP5781996 B2 JP 5781996B2 JP 2012187331 A JP2012187331 A JP 2012187331A JP 2012187331 A JP2012187331 A JP 2012187331A JP 5781996 B2 JP5781996 B2 JP 5781996B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input circuit
- transistor
- current source
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Amplifiers (AREA)
Description
また、本発明の電流切り替え型回路の1構成例は、さらに、回路の温度を検出する温度モニタ手段と、第1の出力電圧調整端子に入力される調整電圧に応じて前記入力回路用バイアス端子に供給するバイアス電圧の調整が可能な入力回路用電圧発生器と、第2の出力電圧調整端子に入力される調整電圧に応じて前記出力回路用バイアス端子に供給するバイアス電圧の調整が可能な出力回路用電圧発生器と、前記温度モニタ手段の出力に応じた調整電圧を前記第1の出力電圧調整端子に供給する入力回路用調整電圧発生回路と、前記温度モニタ手段の出力に応じた調整電圧を前記第2の出力電圧調整端子に供給する出力回路用調整電圧発生回路とを備えることを特徴とするものである。
本発明は、定電流源用電流源にバイアス電流源を追加し、ダイオードやカスコードトランジスタを用い、かつ通常電流の1/5以下のバイアス電流を流すことにより、耐圧上厳しいシャットダウン時にもトランジスタに加わるコレクタ−エミッタ間電圧を低減し、耐圧よりも低いコレクタ−エミッタ間電圧になるようにしたため、従来不可能であった高fTの微細化トランジスタを適用した低電力で超高速な電流切り替え型回路を実現することができる。
以下、本発明の実施の形態について図面を参照して説明する。図1は、本発明の第1の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路1は、ベースが正相信号入力端子IN1Pに接続され、コレクタが電源端子VCC1に接続された信号入力用のトランジスタQ1Pと、ベースが逆相信号入力端子IN1Nに接続され、コレクタが電源端子VCC1に接続された信号入力用のトランジスタQ1Nと、アノードがトランジスタQ1Pのエミッタに接続された1個乃至は複数個が直列接続されたダイオードD1P〜DNPと、アノードがトランジスタQ1Nのエミッタに接続された1個乃至は複数個が直列接続されたダイオードD1N〜DNNと、ベースがN(Nは自然数)個のダイオードD1P〜DNPのうちのいずれかのダイオードのカソードに接続され、コレクタが正相信号出力端子OUT2Pに接続された信号出力用のトランジスタQ3と、ベースがN個のダイオードD1N〜DNNのうちのいずれかのダイオードのカソードに接続され、コレクタが逆相信号出力端子OUT2Nに接続された信号出力用のトランジスタQ4と、一端がトランジスタQ3のコレクタに接続され、他端が電源端子VCC2に接続されたコレクタ抵抗RLPと、一端がトランジスタQ4のコレクタに接続され、他端が電源端子VCC2に接続されたコレクタ抵抗RLNと、一端がトランジスタQ3のエミッタに接続されたエミッタ抵抗RQ3Sと、一端がトランジスタQ4のエミッタに接続された抵抗RQ4Sと、アノードがエミッタ抵抗RQ3S,RQ4Sの他端に接続された1個乃至は複数個が直列接続されたダイオードDL1〜DLLと、コレクタがN個のダイオードD1P〜DNPのうちの終端のダイオードDNPのカソードに接続された電流源トランジスタQ2Pと、コレクタがN個のダイオードD1N〜DNNのうちの終端のダイオードDNNのカソードに接続された電流源トランジスタQ2Nと、コレクタがL(Lは自然数)個のダイオードDL1〜DLLのうちの終端のダイオードDLLのカソードに接続された電流源トランジスタQ5と、一端がトランジスタQ2Pのエミッタに接続され、他端が電源端子VEE1に接続された抵抗RS1Pと、一端がトランジスタQ2Nのエミッタに接続され、他端が電源端子VEE1に接続された抵抗RS1Nと、一端がトランジスタQ5のエミッタに接続され、他端が電源端子VEE2に接続された抵抗RSLと、一端がN個のダイオードD1P〜DNPのうちの終端のダイオードDNPのカソードに接続され、他端が電源端子VEE1に接続され、トランジスタQ1Pに一定のバイアス電流を供給するバイアス電流源JBIAS1Pと、一端がN個のダイオードD1N〜DNNのうちの終端のダイオードDNNのカソードに接続され、他端が電源端子VEE1に接続され、トランジスタQ1Nに一定のバイアス電流を供給するバイアス電流源JBIAS1Nと、一端がL個のダイオードDL1〜DLLのうちの終端のダイオードDLLのカソードに接続され、他端が電源端子VEE2に接続され、トランジスタQ3,Q4に一定のバイアス電流を供給するバイアス電流源JBIAS2と、通常動作時の信号端子VCS1Pの電圧とシャットダウン時の信号端子VOFF1Pの電圧のいずれか一方を制御端子VCONT1Pの信号に応じて選択し、選択した電圧を出力信号VCS1P1としてトランジスタQ2Pのベースに供給するスイッチSW1Pと、通常動作時の信号端子VCS1Nの電圧とシャットダウン時の信号端子VOFF1Nの電圧のいずれか一方を制御端子VCONT1Nの信号に応じて選択し、選択した電圧を出力信号VCS1N1としてトランジスタQ2Nのベースに供給するスイッチSW1Nと、通常動作時の信号端子VCS20の電圧とシャットダウン時の信号端子VOFF2の電圧のいずれか一方を制御端子VCONT2の信号に応じて選択し、選択した電圧を出力信号VCS2としてトランジスタQ5のベースに供給するスイッチSW2とから構成される。
以上のようにして、トランジスタQ1P,Q1N,Q3,Q4に電流が流れ、電流切り替え型回路は論理回路または増幅回路として動作する。
以上のように、シャットダウン時にはトランジスタQ1P,Q1N,Q3,Q4にバイアス電流のみが流れるので、電流切り替え型回路の消費電力を削減することができる。
((VCC1−VEE1)−N×VD)<2×Vce0 ・・・(1)
((VCC2−VEE2)−L×VD)<2×Vce0 ・・・(2)
例えば、通常動作時の電流を1mAとし、リーク電流を0.1mAとし、シャットダウン時の電流を0.1mAとすれば、シャットダウン時に通常動作時の80%の省電力が可能である。
なお、化合物半導体MESFET又はHEMTにおいて、ダイオードとしてショットキーダイオードを用いれば、本実施の形態と同様な効果があることは明白である。
次に、本発明の第2の実施の形態について説明する。図2は、本発明の第2の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路1aは、ベースが正相信号入力端子IN1Pに接続され、コレクタが電源端子VCC1に接続された信号入力用のトランジスタQ1Pと、ベースが逆相信号入力端子IN1Nに接続され、コレクタが電源端子VCC1に接続された信号入力用のトランジスタQ1Nと、ベースがトランジスタQ1Pのエミッタに接続され、コレクタが正相信号出力端子OUT2Pに接続された信号出力用のトランジスタQ3と、ベースがトランジスタQ1Nのエミッタに接続され、コレクタが逆相信号出力端子OUT2Nに接続された信号出力用のトランジスタQ4と、一端がトランジスタQ3のコレクタに接続され、他端が電源端子VCC2に接続されたコレクタ抵抗RLPと、一端がトランジスタQ4のコレクタに接続され、他端が電源端子VCC2に接続されたコレクタ抵抗RLNと、一端がトランジスタQ3のエミッタに接続されたエミッタ抵抗RQ3Sと、一端がトランジスタQ4のエミッタに接続された抵抗RQ4Sと、ベースがバイアス端子VCLPに接続され、コレクタがトランジスタQ1Pのエミッタに接続されたトランジスタQ6Pと、ベースがバイアス端子VCLNに接続され、コレクタがトランジスタQ1Nのエミッタに接続されたトランジスタQ6Nと、ベースがバイアス端子VCLLに接続され、コレクタがエミッタ抵抗RQ3S,RQ4Sの他端に接続されたトランジスタQ7と、コレクタがトランジスタQ6Pのエミッタに接続された電流源トランジスタQ2Pと、コレクタがトランジスタQ6Nのエミッタに接続された電流源トランジスタQ2Nと、コレクタがトランジスタQ7のエミッタに接続された電流源トランジスタQ5と、一端がトランジスタQ2Pのエミッタに接続され、他端が電源端子VEE1に接続された抵抗RS1Pと、一端がトランジスタQ2Nのエミッタに接続され、他端が電源端子VEE1に接続された抵抗RS1Nと、一端がトランジスタQ5のエミッタに接続され、他端が電源端子VEE2に接続された抵抗RSLと、一端がトランジスタQ1Pのエミッタに接続され、他端が電源端子VEE1に接続され、トランジスタQ1Pに一定のバイアス電流を供給するバイアス電流源JBIAS1Pと、一端がトランジスタQ1Nのエミッタに接続され、他端が電源端子VEE1に接続され、トランジスタQ1Nに一定のバイアス電流を供給するバイアス電流源JBIAS1Nと、一端がエミッタ抵抗RQ3S,RQ4Sの他端に接続され、他端が電源端子VEE2に接続され、トランジスタQ3,Q4に一定のバイアス電流を供給するバイアス電流源JBIAS2と、通常動作時の信号端子VCS1Pの電圧とシャットダウン時の信号端子VOFF1Pの電圧のいずれか一方を制御端子VCONT1Pの信号に応じて選択し、選択した電圧を出力信号VCS1P1としてトランジスタQ2Pのベースに供給するスイッチSW1Pと、通常動作時の信号端子VCS1Nの電圧とシャットダウン時の信号端子VOFF1Nの電圧のいずれか一方を制御端子VCONT1Nの信号に応じて選択し、選択した電圧を出力信号VCS1N1としてトランジスタQ2Nのベースに供給するスイッチSW1Nと、通常動作時の信号端子VCS20の電圧とシャットダウン時の信号端子VOFF2の電圧のいずれか一方を制御端子VCONT2の信号に応じて選択し、選択した電圧を出力信号VCS2としてトランジスタQ5のベースに供給するスイッチSW2とから構成される。
バイアス端子VCLP,VCLN,VCLLに入力するバイアス電圧は、それぞれトランジスタQ2P,Q2N,Q5のコレクタ−エミッタ間に加わる電圧が耐圧未満になるように設定すればよい。
次に、本発明の第3の実施の形態について説明する。図3は、本発明の第3の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路1bは、ベースが正相信号入力端子IN1Pに接続され、コレクタが電源端子VCC1に接続された信号入力用のトランジスタQ1Pと、ベースが逆相信号入力端子IN1Nに接続され、コレクタが電源端子VCC1に接続された信号入力用のトランジスタQ1Nと、ベースがトランジスタQ1Pのエミッタに接続され、コレクタが正相信号出力端子OUT2Pに接続された信号出力用のトランジスタQ3と、ベースがトランジスタQ1Nのエミッタに接続され、コレクタが逆相信号出力端子OUT2Nに接続された信号出力用のトランジスタQ4と、一端がトランジスタQ3のコレクタに接続され、他端が電源端子VCC2に接続されたコレクタ抵抗RLPと、一端がトランジスタQ4のコレクタに接続され、他端が電源端子VCC2に接続されたコレクタ抵抗RLNと、一端がトランジスタQ3のエミッタに接続されたエミッタ抵抗RQ3Sと、一端がトランジスタQ4のエミッタに接続された抵抗RQ4Sと、ベースがバイアス端子VCLPに接続され、コレクタがトランジスタQ1Pのエミッタに接続されたトランジスタQ6Pと、ベースがバイアス端子VCLNに接続され、コレクタがトランジスタQ1Nのエミッタに接続されたトランジスタQ6Nと、ベースがバイアス端子VCLLに接続され、コレクタがエミッタ抵抗RQ3S,RQ4Sの他端に接続されたトランジスタQ7と、コレクタがトランジスタQ6Pのエミッタに接続された電流源トランジスタQ2Pと、コレクタがトランジスタQ6Nのエミッタに接続された電流源トランジスタQ2Nと、コレクタがトランジスタQ7のエミッタに接続された電流源トランジスタQ5と、一端がトランジスタQ2Pのエミッタに接続され、他端が電源端子VEE1に接続された抵抗RS1Pと、一端がトランジスタQ2Nのエミッタに接続され、他端が電源端子VEE1に接続された抵抗RS1Nと、一端がトランジスタQ5のエミッタに接続され、他端が電源端子VEE2に接続された抵抗RSLと、一端がトランジスタQ6Pのエミッタに接続され、他端が電源端子VEE1に接続され、トランジスタQ1P,Q6Pに一定のバイアス電流を供給するバイアス電流源JBIAS1Pと、一端がトランジスタQ6Nのエミッタに接続され、他端が電源端子VEE1に接続され、トランジスタQ1N,Q6Nに一定のバイアス電流を供給するバイアス電流源JBIAS1Nと、一端がトランジスタQ7のエミッタに接続され、他端が電源端子VEE2に接続され、トランジスタQ3,Q4,Q7に一定のバイアス電流を供給するバイアス電流源JBIAS2と、通常動作時の信号端子VCS1Pの電圧とシャットダウン時の信号端子VOFF1Pの電圧のいずれか一方を制御端子VCONT1Pの信号に応じて選択し、選択した電圧を出力信号VCS1P1としてトランジスタQ2Pのベースに供給するスイッチSW1Pと、通常動作時の信号端子VCS1Nの電圧とシャットダウン時の信号端子VOFF1Nの電圧のいずれか一方を制御端子VCONT1Nの信号に応じて選択し、選択した電圧を出力信号VCS1N1としてトランジスタQ2Nのベースに供給するスイッチSW1Nと、通常動作時の信号端子VCS20の電圧とシャットダウン時の信号端子VOFF2の電圧のいずれか一方を制御端子VCONT2の信号に応じて選択し、選択した電圧を出力信号VCS2としてトランジスタQ5のベースに供給するスイッチSW2とから構成される。
本実施の形態においても、第2の実施の形態と同様の作用効果を得ることができる。つまり、カスコードトランジスタQ6P,Q6N,Q7によりQ2P,Q2N,Q5のコレクタ−エミッタ間に加わる電圧を削減し、トランジスタQ2P,Q2N,Q5のコレクタ−エミッタ間に加わる電圧を耐圧未満の値にすることができる。
次に、本発明の第4の実施の形態について説明する。図4は、本発明の第4の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路は、図1に示した第1の実施の形態の電流切り替え型回路1に、レギュレータ2,3を加えたものである。
次に、本発明の第5の実施の形態について説明する。図5は、本発明の第5の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路は、図2、図3に示した第2、第3の実施の形態の電流切り替え型回路1aまたは1bに、レギュレータ2,3と、電圧発生器4〜6とを加えたものである。レギュレータ2,3については第4の実施の形態で説明したとおりである。
次に、本発明の第6の実施の形態について説明する。図6は、本発明の第6の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態では、温度により、ダイオードのアノード−カソード間電圧や、カスコードトランジスタのコレクタ−エミッタ間Vceが変化するので、温度に応じた電圧を供給することで、電流切り替え型回路のトランジスタのコレクタ−エミッタ間に耐圧未満の電圧がかかるように電圧を安定的に供給することを目的とする。
図6におけるVMは、集積回路1cに設けられた温度センサの温度モニタ出力端子である。調整電圧発生回路7は、温度モニタ出力を入力とし、温度に応じた最適な調整電圧をレギュレータ2の出力電圧調整端子VRF01に供給する。レギュレータ2は、この調整電圧に応じた電源電圧を集積回路1cの電源端子VCC1に供給するので、集積回路1cのトランジスタQ1P,Q1N,Q2P,Q2Nのコレクタ−エミッタ間に耐圧未満の電圧が印加される。
次に、本発明の第7の実施の形態について説明する。図7は、本発明の第7の実施の形態に係る電流切り替え型回路の構成を示す回路図である。本実施の形態の電流切り替え型回路は、図2、図3に示した第2、第3の実施の形態の電流切り替え型回路1aまたは1bに図示しない温度センサ(温度モニタ手段)を設けた集積回路1dと、レギュレータ2,3と、電圧発生器4〜6と、調整電圧発生回路9〜11とから構成される。
本実施の形態においても、第6の実施の形態で説明した調整電圧発生回路7,8を設けてもよいことは言うまでもない。
また、第1の実施の形態では耐圧確保にダイオードを使用し、第2、第3の実施の形態では耐圧確保にカスコードトランジスタを使用したが、ダイオードとカスコードトランジスタの組み合わせでも同様に耐圧確保が可能である。
Claims (8)
- 入力信号を受ける入力回路と、
この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、
通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、
通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、
前記入力回路は、
ベースが信号入力端子に接続され、コレクタが第1の電源端子に接続された入力回路トランジスタと、
アノードが前記入力回路トランジスタのエミッタに接続された1個乃至は複数個が直列接続された入力回路ダイオードとを少なくとも備え、
前記出力回路は、
ベースが前記入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、
一端が前記出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続されたコレクタ抵抗と、
アノードが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された1個乃至は複数個が直列接続された出力回路ダイオードとを少なくとも備え、
前記入力回路用定電流源回路は、
コレクタが前記入力回路ダイオードのうちの終端のダイオードのカソードに接続された入力回路用電流源トランジスタと、
一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された入力回路用電流源抵抗と、
一端が前記入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第3の電源端子に接続された入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、
前記出力回路用定電流源回路は、
コレクタが前記出力回路ダイオードのうちの終端のダイオードのカソードに接続された出力回路用電流源トランジスタと、
一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第4の電源端子に接続された出力回路用電流源抵抗と、
一端が前記出力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第4の電源端子に接続された出力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。 - 入力信号を受ける入力回路と、
この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、
通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、
通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、
前記入力回路は、
ベースが信号入力端子に接続され、コレクタが第1の電源端子に接続された入力回路トランジスタを少なくとも備え、
前記出力回路は、
ベースが前記入力回路トランジスタのエミッタに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、
一端が前記出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続されたコレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが入力回路用バイアス端子に接続され、コレクタが前記入力回路トランジスタのエミッタに接続された入力回路用カスコードトランジスタと、
コレクタが前記入力回路用カスコードトランジスタのエミッタに接続された入力回路用電流源トランジスタと、
一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された入力回路用電流源抵抗と、
一端が前記入力回路トランジスタのエミッタに接続され、他端が第3の電源端子に接続された入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、
前記出力回路用定電流源回路は、
ベースが出力回路用バイアス端子に接続され、コレクタが前記出力回路トランジスタのエミッタと直接接続されるか、又はエミッタ抵抗を介して間接的に接続された出力回路用カスコードトランジスタと、
コレクタが前記出力回路用カスコードトランジスタのエミッタに接続された出力回路用電流源トランジスタと、
一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第4の電源端子に接続された出力回路用電流源抵抗と、
一端が前記出力回路トランジスタのエミッタと直接接続されるか、又は前記エミッタ抵抗を介して間接的に接続され、他端が第4の電源端子に接続された出力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。 - 入力信号を受ける入力回路と、
この入力回路の出力信号を入力とし、増幅または論理処理を行う出力回路と、
通常動作時に前記入力回路に一定電流を供給する入力回路用定電流源回路と、
通常動作時に前記出力回路に一定電流を供給する出力回路用定電流源回路とを備え、
前記入力回路は、
ベースが信号入力端子に接続され、コレクタが第1の電源端子に接続された入力回路トランジスタを少なくとも備え、
前記出力回路は、
ベースが前記入力回路トランジスタのエミッタに接続され、コレクタが信号出力端子に接続された出力回路トランジスタと、
一端が前記出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続されたコレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが入力回路用バイアス端子に接続され、コレクタが前記入力回路トランジスタのエミッタに接続された入力回路用カスコードトランジスタと、
コレクタが前記入力回路用カスコードトランジスタのエミッタに接続された入力回路用電流源トランジスタと、
一端が前記入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された入力回路用電流源抵抗と、
一端が前記入力回路用カスコードトランジスタのエミッタに接続され、他端が第3の電源端子に接続された入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を入力回路用制御端子の信号に応じて選択し、選択した電圧を前記入力回路用電流源トランジスタのベースに供給する入力回路用スイッチとを少なくとも備え、
前記出力回路用定電流源回路は、
ベースが出力回路用バイアス端子に接続され、コレクタが前記出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された出力回路用カスコードトランジスタと、
コレクタが前記出力回路用カスコードトランジスタのエミッタに接続された出力回路用電流源トランジスタと、
一端が出力回路用電流源トランジスタのエミッタに接続され、他端が第4の電源端子に接続された出力回路用電流源抵抗と、
一端が前記出力回路用カスコードトランジスタのエミッタに接続され、他端が第4の電源端子に接続された出力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を出力回路用制御端子の信号に応じて選択し、選択した電圧を前記出力回路用電流源トランジスタのベースに供給する出力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。 - 請求項1記載の電流切り替え型回路において、
前記入力回路は、
ベースが正相信号入力端子に接続され、コレクタが第1の電源端子に接続された第1の前記入力回路トランジスタと、
ベースが逆相信号入力端子に接続され、コレクタが第1の電源端子に接続された第2の前記入力回路トランジスタと、
アノードが前記第1の入力回路トランジスタのエミッタに接続された1個乃至は複数個が直列接続された第1の前記入力回路ダイオードと、
アノードが前記第2の入力回路トランジスタのエミッタに接続された1個乃至は複数個が直列接続された第2の前記入力回路ダイオードとを少なくとも備え、
前記出力回路は、
ベースが前記第1の入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが正相信号出力端子に接続された第1の前記出力回路トランジスタと、
ベースが前記第2の入力回路ダイオードのうちのいずれかのダイオードのカソードに接続され、コレクタが逆相信号出力端子に接続された第2の前記出力回路トランジスタと、
一端が前記第1の出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続された第1の前記コレクタ抵抗と、
一端が前記第2の出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続された第2の前記コレクタ抵抗と、
アノードが前記第1、第2の出力回路トランジスタのエミッタと直接接続されるか、又は抵抗を介して間接的に接続された1個乃至は複数個が直列接続された前記出力回路ダイオードとを少なくとも備え、
前記入力回路用定電流源回路は、
コレクタが前記第1の入力回路ダイオードのうちの終端のダイオードのカソードに接続された第1の前記入力回路用電流源トランジスタと、
コレクタが前記第2の入力回路ダイオードのうちの終端のダイオードのカソードに接続された第2の前記入力回路用電流源トランジスタと、
一端が前記第1の入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第1の前記入力回路用電流源抵抗と、
一端が前記第2の入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第2の前記入力回路用電流源抵抗と、
一端が前記第1の入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第3の電源端子に接続された第1の前記入力回路用バイアス電流源と、
一端が前記第2の入力回路ダイオードのうちの終端のダイオードのカソードに接続され、他端が第3の電源端子に接続された第2の前記入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第1の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第1の入力回路用電流源トランジスタのベースに供給する第1の前記入力回路用スイッチと、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第2の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第2の入力回路用電流源トランジスタのベースに供給する第2の前記入力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。 - 請求項2記載の電流切り替え型回路において、
前記入力回路は、
ベースが正相信号入力端子に接続され、コレクタが第1の電源端子に接続された第1の前記入力回路トランジスタと、
ベースが逆相信号入力端子に接続され、コレクタが第1の電源端子に接続された第2の前記入力回路トランジスタとを少なくとも備え、
前記出力回路は、
ベースが前記第1の入力回路トランジスタのエミッタに接続され、コレクタが正相信号出力端子に接続された第1の前記出力回路トランジスタと、
ベースが前記第2の入力回路トランジスタのエミッタに接続され、コレクタが逆相信号出力端子に接続された第2の前記出力回路トランジスタと、
一端が前記第1の出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続された第1の前記コレクタ抵抗と、
一端が前記第2の出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続された第2の前記コレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが第1の入力回路用バイアス端子に接続され、コレクタが前記第1の入力回路トランジスタのエミッタに接続された第1の前記入力回路用カスコードトランジスタと、
ベースが第2の入力回路用バイアス端子に接続され、コレクタが前記第2の入力回路トランジスタのエミッタに接続された第2の前記入力回路用カスコードトランジスタと、
コレクタが前記第1の入力回路用カスコードトランジスタのエミッタに接続された第1の前記入力回路用電流源トランジスタと、
コレクタが前記第2の入力回路用カスコードトランジスタのエミッタに接続された第2の前記入力回路用電流源トランジスタと、
一端が前記第1の入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第1の前記入力回路用電流源抵抗と、
一端が前記第2の入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第2の前記入力回路用電流源抵抗と、
一端が前記第1の入力回路トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第1の前記入力回路用バイアス電流源と、
一端が前記第2の入力回路トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第2の前記入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第1の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第1の入力回路用電流源トランジスタのベースに供給する第1の前記入力回路用スイッチと、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第2の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第2の入力回路用電流源トランジスタのベースに供給する第2の前記入力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。 - 請求項3記載の電流切り替え型回路において、
前記入力回路は、
ベースが正相信号入力端子に接続され、コレクタが第1の電源端子に接続された第1の前記入力回路トランジスタと、
ベースが逆相信号入力端子に接続され、コレクタが第1の電源端子に接続された第2の前記入力回路トランジスタとを少なくとも備え、
前記出力回路は、
ベースが前記第1の入力回路トランジスタのエミッタに接続され、コレクタが正相信号出力端子に接続された第1の前記出力回路トランジスタと、
ベースが前記第2の入力回路トランジスタのエミッタに接続され、コレクタが逆相信号出力端子に接続された第2の前記出力回路トランジスタと、
一端が前記第1の出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続された第1の前記コレクタ抵抗と、
一端が前記第2の出力回路トランジスタのコレクタに接続され、他端が第2の電源端子に接続された第2の前記コレクタ抵抗とを少なくとも備え、
前記入力回路用定電流源回路は、
ベースが第1の入力回路用バイアス端子に接続され、コレクタが前記第1の入力回路トランジスタのエミッタに接続された第1の前記入力回路用カスコードトランジスタと、
ベースが第2の入力回路用バイアス端子に接続され、コレクタが前記第2の入力回路トランジスタのエミッタに接続された第2の前記入力回路用カスコードトランジスタと、
コレクタが前記第1の入力回路用カスコードトランジスタのエミッタに接続された第1の前記入力回路用電流源トランジスタと、
コレクタが前記第2の入力回路用カスコードトランジスタのエミッタに接続された第2の前記入力回路用電流源トランジスタと、
一端が前記第1の入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第1の前記入力回路用電流源抵抗と、
一端が前記第2の入力回路用電流源トランジスタのエミッタに接続され、他端が第3の電源端子に接続された第2の前記入力回路用電流源抵抗と、
一端が前記第1の入力回路用カスコードトランジスタのエミッタに接続され、他端が第3の電源端子に接続された第1の前記入力回路用バイアス電流源と、
一端が前記第2の入力回路用カスコードトランジスタのエミッタに接続され、他端が第3の電源端子に接続された第2の前記入力回路用バイアス電流源と、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第1の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第1の入力回路用電流源トランジスタのベースに供給する第1の前記入力回路用スイッチと、
通常動作時の電圧又はシャットダウン時の電圧のいずれか一方を第2の入力回路用制御端子の信号に応じて選択し、選択した電圧を前記第2の入力回路用電流源トランジスタのベースに供給する第2の前記入力回路用スイッチとを少なくとも備えることを特徴とする電流切り替え型回路。 - 請求項1乃至6のいずれか1項に記載の電流切り替え型回路において、
さらに、回路の温度を検出する温度モニタ手段と、
第1の出力電圧調整端子に入力される調整電圧に応じて前記第1の電源端子に供給する電源電圧の調整が可能な入力回路用レギュレータと、
第2の出力電圧調整端子に入力される調整電圧に応じて前記第2の電源端子に供給する電源電圧の調整が可能な出力回路用レギュレータと、
前記温度モニタ手段の出力に応じた調整電圧を前記第1の出力電圧調整端子に供給する入力回路用調整電圧発生回路と、
前記温度モニタ手段の出力に応じた調整電圧を前記第2の出力電圧調整端子に供給する出力回路用調整電圧発生回路とを備えることを特徴とする電流切り替え型回路。 - 請求項2、3、5、6のいずれか1項に記載の電流切り替え型回路において、
さらに、回路の温度を検出する温度モニタ手段と、
第1の出力電圧調整端子に入力される調整電圧に応じて前記入力回路用バイアス端子に供給するバイアス電圧の調整が可能な入力回路用電圧発生器と、
第2の出力電圧調整端子に入力される調整電圧に応じて前記出力回路用バイアス端子に供給するバイアス電圧の調整が可能な出力回路用電圧発生器と、
前記温度モニタ手段の出力に応じた調整電圧を前記第1の出力電圧調整端子に供給する入力回路用調整電圧発生回路と、
前記温度モニタ手段の出力に応じた調整電圧を前記第2の出力電圧調整端子に供給する出力回路用調整電圧発生回路とを備えることを特徴とする電流切り替え型回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012187331A JP5781996B2 (ja) | 2012-08-28 | 2012-08-28 | 電流切り替え型回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012187331A JP5781996B2 (ja) | 2012-08-28 | 2012-08-28 | 電流切り替え型回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045112A JP2014045112A (ja) | 2014-03-13 |
JP5781996B2 true JP5781996B2 (ja) | 2015-09-24 |
Family
ID=50396172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012187331A Expired - Fee Related JP5781996B2 (ja) | 2012-08-28 | 2012-08-28 | 電流切り替え型回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5781996B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01135228A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体回路 |
EP0851588B1 (fr) * | 1996-12-31 | 2004-04-14 | Koninklijke Philips Electronics N.V. | Circuit de pompe de charge, destiné à être utilisée dans une boucle de réglage de fréquence d'un synthétiseur de fréquence |
JP5322166B2 (ja) * | 2009-05-18 | 2013-10-23 | 日本電信電話株式会社 | レーザ駆動回路 |
-
2012
- 2012-08-28 JP JP2012187331A patent/JP5781996B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014045112A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5337886B2 (ja) | Dc結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法 | |
US5900780A (en) | Amplifier circuit for CMOS operational amplifier | |
US7847616B2 (en) | Inverter circuit and balanced input inverter circuit | |
KR100824561B1 (ko) | 고전력 증폭기용 정지 전류 제어 회로 | |
CN108880489B (zh) | 功率放大电路 | |
US7733182B2 (en) | Hybrid class AB super follower | |
JP2020072468A (ja) | 電力増幅モジュール | |
US7675347B2 (en) | Semiconductor device operating in an active mode and a standby mode | |
US8125273B2 (en) | Apparatus and method for driving an LED | |
JP5213894B2 (ja) | バースト型レーザ駆動回路 | |
US10574027B2 (en) | Laser driver circuit and optical transmitter using the same | |
KR101618971B1 (ko) | 인버터 형태의 전력 증폭기 | |
JP5781996B2 (ja) | 電流切り替え型回路 | |
US9472921B2 (en) | Split voltage supply configuration with matched input load for single ended drivers | |
TW201715326A (zh) | 具有經調節偏壓電流放大器的穩壓器 | |
US10908628B2 (en) | Current-mode logic to complementary metal oxide semiconductor logic converter | |
US7327164B2 (en) | Interface circuit | |
US5276362A (en) | BiCMOS TTL to CMOS level translator | |
US8593201B2 (en) | Signal output circuit | |
CN110622403B (zh) | 电源电路 | |
US6031417A (en) | Differential amplifier for multiple supply voltages and biasing device therefore | |
JP2021027549A (ja) | 半導体増幅回路 | |
Sedighi et al. | Low-power 20-Gb/s SiGe BiCMOS driver with 2.5 V output swing | |
JP2743729B2 (ja) | Eclレベル出力回路およびecl/dcflレベル変換入力回路ならびに半導体集積回路装置 | |
JP2004014704A (ja) | レーザダイオードの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5781996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |