JP2003046116A - 光電変換装置、及びこれを備えた半導体リレー - Google Patents

Abstract

(57)【要約】 【課題】光起電圧をより素早く上昇させることができる
光電変換装置、及びこれを備えさせ入力信号に対する応
答時間をより短くさせた半導体リレーを提供すること。 【解決手段】 所定個数のフォトダイオード３１を直列
に接続させてなるフォトダイオードアレイ３ａ，３ｂ
を、直列に接続させ、前記フォトダイオード３１の光起
電力が所定の値以上になったときに導通状態から非導通
状態に変化するＭＯＳＦＥＴ４１を、前記フォトダイオ
ードアレイの１つ３ａに並列に接続させた光電変換装置
２と、同光電変換装置２からの光起電力がゲート・ソー
ス間に印加されてドレイン・ソース間が導通する出力用
ＭＯＳＦＥＴ６，６と、同出力用ＭＯＳＦＥＴ６，６の
ゲートへの電荷の充放電を制御する充放電制御回路７
と、前記光電変換装置２への光入力装置として入力信号
に応じて光信号を発生する発光素子８とを半導体リレー
１に備えさせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光信号を受けて光
起電力を発生する光電変換装置、及びこれを備えた半導
体リレーに関するものである。

【０００２】

【従来の技術】従来、例えば半導体リレーの操作用の光
電変換装置として、図４の回路図に示すような、光信号
を受けて光起電力を発生するフォトダイオードアレイＡ
がある。

【０００３】このフォトダイオードアレイＡは、例えば
半導体リレーや機器のフロントエンドなどに搭載されて
使用されるもので、フォトダイオード３１を所定個数、
直列に接続させ形成されている。そして、フォトダイオ
ードアレイＡのアノード端子Ａａとカソード端子Ａｂと
の間には、フォトダイオード３１の直列接続個数に応じ
た光起電力を出力させることができ、半導体リレーの出
力等を光起電力によって操作することができる。

【０００４】上記のようなフォトダイオードアレイ３を
備えた半導体リレーとして、従来から、例えば図５の回
路図に示すような半導体リレー１００がある。

【０００５】この半導体リレー１００は、入力信号に応
じて光信号を出力するＬＥＤ素子にて形成された発光素
子８と、この発光素子８から出力された光信号を受けて
光起電力を発生するフォトダイオードアレイＡと、出力
用ＭＯＳＦＥＴ６，６と、この出力用ＭＯＳＦＥＴ６，
６のゲート電荷の充放電を制御する充放電制御回路７と
を備えている。

【０００６】フォトダイオードアレイＡは、複数個の直
列に接続されたフォトダイオード３１の全てが、発光素
子８から出力される光信号を受けて光起電力を発生する
ように配設され形成されている。

【０００７】充放電制御回路７は、充放電制御用のディ
プレッション型のＭＯＳＦＥＴ７１と、このＭＯＳＦＥ
Ｔ７１のゲート・ソース間に接続させた抵抗７２とによ
り構成される。

【０００８】出力用ＭＯＳＦＥＴ６，６は、各ゲートど
うし、各ソースどうしがそれぞれ接続されており、それ
ぞれのドレインが半導体リレー１００の出力端子１００
ａ，１００ｂとなる。

【０００９】出力用ＭＯＳＦＥＴ６，６のゲートには、
フォトダイオードアレイＡのアノード端子Ａａを接続さ
せ、また、フォトダイオードアレイＡのカソード端子Ａ
ｂをＭＯＳＦＥＴ７１のゲートに接続させ、ＭＯＳＦＥ
Ｔ７１のドレインを出力用ＭＯＳＦＥＴ６，６のゲート
に、同ＭＯＳＦＥＴ７１のソースを出力用ＭＯＳＦＥＴ
６，６のソースに接続させ、半導体リレー１００の出力
側を構成している。

【００１０】次に、信号入力によってこの半導体リレー
１００の出力端子１００ａ，１００ｂ間を導通、開放さ
せる動作を説明する。

【００１１】発光素子８に入力信号が印加されると、ま
ず、発光素子８が発光し、フォトダイオードアレイＡが
この光信号を受けて光起電力を発生させる。そして、こ
の光起電力が出力用ＭＯＳＦＥＴ６，６のゲートに印加
されると、出力用ＭＯＳＦＥＴ６，６のゲート・ソース
間に電荷が充電されると共に、ＭＯＳＦＥＴ７１を通し
て抵抗７２に電流が流れる。すると、この抵抗７２の両
端、すなわちＭＯＳＦＥＴ７１のゲート・ソース間に電
位差が発生し、その電位差により、ＭＯＳＦＥＴ７１の
ドレイン・ソース間が、低インピーダンスから高インピ
ーダンスに変化する。ＭＯＳＦＥＴ７１が高インピーダ
ンスになると、出力用ＭＯＳＦＥＴ６，６のゲート・ソ
ース間に電荷が効率良く充電されるようになり、ゲート
・ソース間電位が出力用ＭＯＳＦＥＴ６，６のしきい値
を超えて、出力用ＭＯＳＦＥＴ６，６の各ドレイン間、
すなわち出力端子１００ａ，１００ｂ間が導通する。

【００１２】また、発光素子８に入力信号が印加されな
くなると発光素子８の発光が止み、フォトダイオードア
レイＡには光起電力が生じなくなる。すると、充放電制
御回路７の抵抗７２の両端、すなわちＭＯＳＦＥＴ７１
のゲート・ソース間の電位差がなくなり、ドレイン・ソ
ース間が、高インピーダンスから低インピーダンスに変
化する。そうすると、出力用ＭＯＳＦＥＴ６，６のゲー
ト・ソース間に充電されていた電荷が、ＭＯＳＦＥＴ７
１を通して放電されるので、出力用ＭＯＳＦＥＴ６，６
のゲート・ソース間電位がしきい値以下になり、出力用
ＭＯＳＦＥＴ６，６の各ドレイン間、すなわち出力端子
１００ａ，１００ｂ間が開放される。

【００１３】

【発明が解決しようとする課題】ところで、上記フォト
ダイオードアレイＡを備えた半導体リレー１００が各種
計測器、電話機等の信号制御用として使用される場合、
入力信号に対する応答時間をより短くさせるために、リ
レーとしての動作時間、すなわち、入力信号を受けてか
ら出力側が導通するまでに要する時間は短いことが好ま
しい。

【００１４】半導体リレー１００の動作時間を短くさせ
るには、出力用ＭＯＳＦＥＴ６，６のゲート・ソース間
に電荷を効率良く充電させて、ドレイン・ソース間を素
早く導通させることが考えられ、その方策として、例え
ば、フォトダイオードアレイＡを構成するフォトダイオ
ード３１を直列に接続させる個数を数十個程度に増やし
て、このフォトダイオードアレイＡのアノード端子Ａ
ａ、カソード端子Ａｂ間に発生する光起電力を増大させ
ることが挙げられる。

【００１５】しかし、個々のフォトダイオード３１には
それぞれ内部抵抗が内在するため、フォトダイオード３
１を直列に接続させる個数を増やすにしたがって、この
フォトダイオード３１の内部抵抗を合計した抵抗値も増
加する。その結果、フォトダイオードアレイＡのアノー
ド端子Ａａ、カソード端子Ａｂ間に内在する内部抵抗値
が大きくなるため、発光素子の光信号を受けて個々のフ
ォトダイオード３１が光起電力を発生させたときに、フ
ォトダイオードアレイＡのアノード端子Ａａ、カソード
端子Ａｂ間の光起電力による電圧値の上昇がこの内部抵
抗によって妨げられるので、Ａａ，Ａｂ端子間電圧の立
ち上がり速度が遅くなる。

【００１６】すなわち、上記のフォトダイオードアレイ
Ａを光電変換装置として備えた半導体リレー１００は、
出力用ＭＯＳＦＥＴ６，６のゲート・ソース間に電荷を
充電する速度が遅くなって、ドレイン・ソース間を導通
させるまでの時間が長くなり、その結果、この半導体リ
レー１００の動作時間を短くすることが出来ないことが
懸念される。

【００１７】ところで、フォトダイオード１個当たりの
受光面を大きくし、個々のフォトダイオード３１に発生
する光起電力を増大させて、相対的に個々のフォトダイ
オードの内部抵抗を低減させる方策が考えられる。しか
し、この場合、フォトダイオードアレイＡの半導体チッ
プ全体に占める面積が増加することとなって、光電変換
装置が大型化することとなり、また、コスト面において
も上昇することとなる。

【００１８】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、半導体チップ全体に占め
る面積の増大を抑えて、発光素子が出力した光信号を受
けたときに発生する光起電力による電圧値をより素早く
上昇させることができて、入力信号に対する半導体リレ
ーの応答時間をより短くできる光電変換装置、及びこれ
を備えた半導体リレーを提供することにある。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の光電変換装置にあっては、所定個数のフォ
トダイオードを直列に接続させてなるフォトダイオード
アレイを、さらに複数セット直列に接続させ、前記フォ
トダイオードの光起電力が所定の値以上になったときに
導通状態から非導通状態に変化する制御回路を、前記フ
ォトダイオードアレイの１つに並列に接続させたことを
特徴としている。

【００２０】これにより、フォトダイオードアレイに発
生する光起電力が所定の値になるまでは、このフォトダ
イオードアレイの一部を通って光起電流が流れるので、
フォトダイオードの内部抵抗を合計した抵抗値、すなわ
ちフォトダイオードアレイに内在する内部抵抗値を比較
的小さくさせることができる。

【００２１】また、本発明の半導体リレーにあっては、
上述の光電変換装置と、同光電変換装置からの光起電力
がゲート・ソース間に印加されてドレイン・ソース間が
導通する出力用ＭＯＳＦＥＴと、同出力用ＭＯＳＦＥＴ
のゲートへの電荷の充放電を制御する充放電制御回路
と、前記光電変換装置への光入力装置として入力信号に
応じて光信号を発生する発光素子とを備えたことを特徴
としている。これにより、この半導体リレーは、出力用
ＭＯＳＦＥＴのゲート・ソース間に光起電力が印加され
てドレイン・ソース間を導通させることができる。

【００２２】そして、上記半導体リレーは、これに搭載
させる光電変換装置の制御回路を、フォトダイオードの
光起電力によりインピーダンスが変化する可変インピー
ダンス素子にて形成させ、同可変インピーダンス素子と
前記フォトダイオードアレイのアノードとの間に固定抵
抗を接続させて構成するのが好ましい。この場合、可変
インピーダンス素子が高インピーダンスに変化したとき
は、固定抵抗に光起電流が流れてその両端に電位差を発
生させるので、光起電力がかなり大きくなったときで
も、可変インピーダンス素子の両端の電位差を所定値以
下に抑えさせことができる。

【００２３】また、上記半導体リレーにおいては、前記
可変インピーダンス素子をディプレッション型のＭＯＳ
ＦＥＴにて形成させるのが好ましい。こうすると、充放
電制御用のディプレッション型のＭＯＳＦＥＴと同じ作
製プロセスにより、この可変インピーダンス素子を形成
させることができる。

【００２４】そして、上記半導体リレーは、前記出力用
ＭＯＳＦＥＴを、そのしきい値が前記制御回路と並列に
接続されていない他のフォトダイオードアレイの合計に
よる光起電力による前記所定の値より小さい値のものと
して構成させるのが好ましい。この場合、出力用ＭＯＳ
ＦＥＴのゲートへ電荷をより効率的に充電させることが
できる。

【００２５】

【発明の実施の形態】図１及び図２は、本発明の光電変
換装置及びこれを備えた半導体リレーの一実施形態を示
し、図３は、本発明の一実施形態による半導体リレーの
動作原理を示す説明図である。

【００２６】この実施の形態の光電変換装置２は、図１
に示すように、フォトダイオードアレイ３と、制御回路
４とを備えている。

【００２７】フォトダイオードアレイ３は、この場合、
発光素子から出力された光信号を受けたときに発生する
光起電力を増大させるため、フォトダイオード３１を１
５個程度、直列に接続させたフォトダイオードアレイ３
ａ，３ｂを、さらに直列に接続して形成させた。

【００２８】制御回路４は、フォトダイオード３１の光
起電力が所定の電圧値以上になったときに導通状態から
非導通状態に変化させるものであり、例えば、フォトダ
イオード３１の光起電力によってインピーダンスが変化
する可変インピーダンス素子にて構成させることができ
る。この制御回路４は、フォトダイオードアレイ３ａの
アノードと同カソードとの間に並列に接続させた。

【００２９】上記光電変換装置２によると、フォトダイ
オード３１が、発光素子からの光信号を受けたときに発
生させる光起電力が所定の値になるまでは、制御回路４
を導通させるようにしたので、このときに、光電変換装
置２に内在する内部抵抗値はフォトダイオードアレイ３
ｂに内在する内部抵抗値と略等しくなる。したがって、
光電変換装置２に内在する内部抵抗値を比較的小さく抑
えることができて、この光電変換装置２の出力端子であ
る２ａ，２ｂ間の電位をより急速に上昇させることがで
きる。

【００３０】そして、発光素子から出力された光信号が
大きくなったときは、フォトダイオード３１の両端に発
生する光起電力が大きくなって、制御回路４は非導通状
態に変化する。そうすると、全部のフォトダイオード３
１に発生した光起電力を利用できるので、光電変換装置
２の出力端子である２ａ，２ｂ間に生じる光起電力をよ
り大きくさせることができる。したがって、この光電変
換装置２が、例えば半導体リレーや機器のフロントエン
ド等に搭載されたときに、半導体リレーの出力等の操作
をより容易に行えるようになる。

【００３１】なお、上述の実施例では、フォトダイオー
ドアレイ３はフォトダイオードアレイ３ａ，３ｂの２セ
ットを直列に接続して形成させたが、フォトダイオード
アレイを３セット以上、直列に接続してフォトダイオー
ドアレイ３を形成させ、同フォトダイオードアレイ３の
一部に制御回路４を並列に接続して光電変換装置２を構
成させても、本発明の効果が得られることは言うまでも
ない。

【００３２】また、上記光電変換装置２は、従来の技術
の項にて説明した半導体リレーに搭載させて、その出力
端子間を導通操作させるための装置に用いることができ
る。以下、図２に示す、この実施形態の半導体リレーの
説明では、従来例と同じ構成の部分には同じ符号を付し
てあり、したがって詳細な説明を省略する。

【００３３】この半導体リレー１は、光電変換装置２
と、出力用ＭＯＳＦＥＴ６，６と、充放電制御回路７
と、発光素子８とを備えている。

【００３４】光電変換装置２は、発光素子８が出力した
光信号を受けて光起電力を発生させるものであり、例え
ばフォトダイオードアレイ３と、ディプレッション型の
ＭＯＳＦＥＴ４１と、固定抵抗５にて形成されている。

【００３５】フォトダイオードアレイ３は、フォトダイ
オード３１を１５個程度、直列に接続させたフォトダイ
オードアレイ３ａ，３ｂを、さらに直列に接続して形成
させ、フォトダイオードアレイ３ａのカソードがＭＯＳ
ＦＥＴ４１に接続させ、フォトダイオードアレイ３ａの
アノードとＭＯＳＦＥＴ４１のソースの間に固定抵抗５
を接続させ、光電変換装置２を構成した。

【００３６】光電変換装置２の一端２ａは、出力ＭＯＳ
ＦＥＴ６，６のゲートおよびＭＯＳＦＥＴ７１のドレイ
ンに接続させ、同光電変換装置２の他端２ｂをＭＯＳＦ
ＥＴ７１のゲートおよび抵抗７２に接続させ、ＭＯＳＦ
ＥＴ４１のゲートをＭＯＳＦＥＴ７１のソース７ａに接
続させた。なお、ＭＯＳＦＥＴ４１はＭＯＳＦＥＴ７１
と同じプロセスにて作製させることができるので、製造
工程の簡略化が図れる。

【００３７】次に、信号入力によってこの半導体リレー
１の出力端子１ａ，１ｂ間を導通させるときの動作を説
明する。

【００３８】入力信号が発光素子８に印加された瞬間に
は、この発光素子８が出力する光信号が小さいため、フ
ォトダイオード３１に発生する光起電力も小さく、光電
変換装置２の出力端子である２ａ，２ｂ間に出力される
光起電力も小さい。すると、ＭＯＳＦＥＴ７１を通って
抵抗７２に流れる電流も少ないので、この抵抗７２の両
端、すなわちＭＯＳＦＥＴ７１のゲート・ソース間に発
生する電位差が小さくてＭＯＳＦＥＴ７１のしきい値を
超えないため、このＭＯＳＦＥＴ７のドレイン・ソース
間は低インピーダンス状態を維持する。

【００３９】このとき、光電変換装置２の出力端子であ
る２ａ，２ｂ間に内在する内部抵抗値はフォトダイオー
ドアレイ３ｂに内在する内部抵抗値と略等しくなり比較
的小さく抑えることができるので、出力端子２ａ，２ｂ
間の電位をより急速に上昇させることができる。したが
って、出力用ＭＯＳＦＥＴ６，６のゲート電荷をより急
速に充電することができるので、その結果、半導体リレ
ー１の入力信号に対する応答時間を短くさせることがで
きる。

【００４０】やがて、発光素子８から出力される光信号
が大きくなったときは、個々のフォトダイオード３１に
発生する光起電力が大きくなるので、フォトダイオード
アレイ３ｂの両端に発生する光起電力も大きくなるた
め、光電変換装置の出力端子である２ａ，２ｂ間に出力
される光起電力も大きくなる。そうすると、ＭＯＳＦＥ
Ｔ７１のドレイン・ソース間を通って抵抗７２に流れる
電流が多くなるので、抵抗７２の両端すなわちＭＯＳＦ
ＥＴ７１のゲート・ソース間に発生する電位差が大きく
なってこのＭＯＳＦＥＴ７１のしきい値を超えるので、
ドレイン・ソース間が低インピーダンスから高インピー
ダンスに変化する。すると、ＭＯＳＦＥＴ４１のゲート
・ソース間の電位差が大きくなってこのＭＯＳＦＥＴ４
１のしきい値を超えるので、ドレイン・ソース間は、低
インピーダンス状態から高インピーダンス状態に変化す
る。

【００４１】その結果、ＭＯＳＦＥＴ４１に電流が流れ
なくなるので、フォトダイオードアレイ３ａと３ｂの両
方に発生した光起電力によって光電変換装置２の出力端
子である２ａ，２ｂ間の電位が上昇されるようになるた
め、出力用ＭＯＳＦＥＴ６，６のゲート・ソース間に電
荷を効率良く充電させることができようになる。したが
って、半導体リレー１の出力端子である１ａ，１ｂ間を
より素早く導通させることができる。

【００４２】一方、発光素子８に印加される入力信号が
かなり大きくなったときは、この発光素子８が出力する
光信号が増大するので、フォトダイオードアレイ３に発
生する光起電力がかなり大きくなる。しかし、このとき
には、固定抵抗５によって２ａ端子の電位の上昇を所定
値以下に抑えられることができるので、ＭＯＳＦＥＴ４
１からフォトダイオードアレイ３へ電流が逆流するのを
防ぐことができる。

【００４３】ところで、本発明の光電変換装置２の出力
端子である２ａ，２ｂ間の開放電圧と短絡電流の関係
は、図３に示すように、フォトダイオード３１の光起電
力が所定値以下のときはＭＯＳＦＥＴ４１が導通状態で
あるため、フォトダイオードアレイ３ｂに発生した光起
電力が２ａ，２ｂ間に出力されて、点Ａから点Ｂのよう
に変化する。そして、フォトダイオード３１の光起電力
が所定値以上になったときは、ＭＯＳＦＥＴ４１が非導
通状態に変化するため、フォトダイオードアレイ３全体
に発生した光起電力が２ａ，２ｂ間に出力されて、点Ｂ
から点Ｃのようになる。

【００４４】したがって、入力信号が発光素子８に印加
された瞬間であって、発光素子８が出力する光信号が小
さく、フォトダイオード３１に発生する光起電力が小さ
いときから、出力用ＭＯＳＦＥＴ６，６のゲート・ソー
ス間電位をこの出力用ＭＯＳＦＥＴ６，６のしきい値以
上にして、ドレイン・ソース間を導通させるようにさせ
るには、フォトダイオードアレイ３ｂの光起電力を、出
力用ＭＯＳＦＥＴ６，６のしきい値より大きい電圧値に
するのが好ましい。

【００４５】なお、上述した半導体リレー１にあって
は、フォトダイオードアレイ３ａに並列に接続させる可
変インピーダンス素子は、ディプレッション型のＭＯＳ
ＦＥＴ４１にて形成させたが、例えばサイリスタ等のス
イッチング素子にて形成しても本発明の効果が得られる
ことは言うまでもない。

【００４６】

【発明の効果】本発明は、上述の実施態様の如く実施さ
れて、請求項１記載の光電変換装置にあっては、フォト
ダイオードに発生する光起電力が所定の値になるまで
は、この光電変換装置に内在する内部抵抗を比較的小さ
く抑えることができるので、この光電変換装置の出力端
子間に発生する光起電力による電位を、より早く上昇さ
せることができる。

【００４７】また、請求項２記載の半導体リレーにあっ
ては、上述の光電変換装置を備えさせたので、入力信号
に対する応答時間をより短くさせることができる。

【００４８】また、請求項３記載の半導体リレーにあっ
ては、これに搭載させる光電変換装置の制御回路を可変
インピーダンス素子にて形成させ、該可変インピーダン
ス素子と前記フォトダイオードアレイのアノードとの間
に固定抵抗を接続させたので、光起電力がかなり大きく
なったときでも、可変インピーダンス素子の両端の電位
差を所定値以下に抑えさせことができるので、この可変
インピーダンス素子からフォトダイオードアレイへ光起
電流が逆流するのを防ぐことができる。

【００４９】また、請求項４記載の半導体リレーにあっ
ては、可変インピーダンス素子をディプレッション型の
ＭＯＳＦＥＴにて形成させたので、充放電制御用のディ
プレッション型のＭＯＳＦＥＴと同じ作製プロセスによ
り作製させることができて、製造工程の簡略化が図れ
る。

【００５０】また、請求項５記載の半導体リレーでは、
入力信号が発光素子に印加された瞬間から出力用ＭＯＳ
ＦＥＴのゲートへ電荷をより効率的に充電させ、出力用
ＭＯＳＦＥＴのしきい値を超えさせることができるの
で、この半導体リレーの入力信号に対する応答時間をさ
らに短くさせることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態の光電変換装置を示す回路
図である。

【図２】本発明の一実施形態である半導体リレーを示す
回路図である。

【図３】本発明の一実施形態による半導体リレーの動作
原理を示す説明図である。

【図４】本発明の従来例であるフォトダイオードアレイ
を示す回路図である。

【図５】本発明の従来例であるフォトダイオードアレイ
を備えた半導体リレーを示す回路図である。

【符号の説明】

１ 半導体リレー ２ 光電変換装置 ３ フォトダイオードアレイ ３１ フォトダイオード ４ 制御回路 ４１ ディプレッション型のＭＯＳＦＥＴ ５ 固定抵抗 ６ 出力用ＭＯＳＦＥＴ ７ 充放電制御回路 ８ 発光素子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 砂田 卓也 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5F089 AA10 AC02 CA12 FA00 FA06

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定個数のフォトダイオードを直列に接
   続させてなるフォトダイオードアレイを、さらに複数セ
   ット直列に接続させ、前記フォトダイオードの光起電力
   が所定の値以上になったときに導通状態から非導通状態
   に変化する制御回路を、前記フォトダイオードアレイの
   １つに並列に接続させたことを特徴とする光電変換装
   置。
2. 【請求項２】 請求項１記載の光電変換装置と、同光電
   変換装置からの光起電力がゲート・ソース間に印加され
   てドレイン・ソース間が導通する出力用ＭＯＳＦＥＴ
   と、同出力用ＭＯＳＦＥＴのゲートへの電荷の充放電を
   制御する充放電制御回路と、前記光電変換装置への光入
   力装置として入力信号に応じて光信号を発生する発光素
   子と、を備えたことを特徴とする半導体リレー。
3. 【請求項３】 前記制御回路は、前記フォトダイオード
   の光起電力によりインピーダンスが変化する可変インピ
   ーダンス素子にて形成され、同可変インピーダンス素子
   と前記フォトダイオードアレイのアノードとの間に固定
   抵抗を接続させたことを特徴とする請求項２記載の半導
   体リレー。
4. 【請求項４】 前記可変インピーダンス素子を、ディプ
   レッション型のＭＯＳＦＥＴにて形成した請求項３記載
   の半導体リレー。
5. 【請求項５】 前記出力用ＭＯＳＦＥＴを、そのしきい
   値が前記制御回路と並列に接続されていない他のフォト
   ダイオードアレイの合計による光起電力による前記所定
   の値より小さい値のものとした請求項２乃至４のいずれ
   か一つの請求項に記載の半導体リレー。