JP2004320345A

JP2004320345A - Ｍｏｓ半導体リレー

Info

Publication number: JP2004320345A
Application number: JP2003110427A
Authority: JP
Inventors: Koji Tsurumura; 浩治鶴村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-04-15
Filing date: 2003-04-15
Publication date: 2004-11-11

Abstract

【課題】ターンオン時間及びターンオフ時間のバランスが良く、高速の作動が可能な、誤動作の無い安定なＭＯＳ半導体リレーを提供する。
【解決手段】発光素子１１ｂ、及びフォトダイオード素子１１ａから成る第１のフォトカプラ１１と、第１のフォトカプラ１１の電圧出力が、ゲート・ソース間に接続された接点ＭＯＳトランジスタ１２と、リレー駆動信号で発光し／消光する発光素子１４ｂ、及びこの発光で導通、消光で非導通となるフォトトランジスタ１４ａから成る第２のフォトカプラ１４と、前記リレー駆動信号オフからオンへの変化を検出し、これにより発光する発光素子１６ｂ、及びこの発光で導通、消光で非導通となり、コレクタ端子が前記フォトトランジスタ１４ａのベース端子に、エミッタ端子が同じくフォトトランジスタ１４ａのエミッタ端子に接続されるフォトトランジスタ１６ａから成る第３のフォトカプラ１６とから成る。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体リレー、特に駆動側と接点側が電気的に絶縁されたＭＯＳ半導体リレーに関する。
【０００２】
【従来の技術】
従来のＭＯＳ半導体リレーの基本的な構成は、図３（ａ）に示すように、リレー駆動信号を出力するリレードライバ３１が、発光ダイオードとフォト起電力ダイオードとから成るフォト起電力ダイオードカプラ３２の発光ダイオードに接続される。さらに、このフォト起電力ダイオードカプラ３２の起電力端子３２ｃ、３２ｄが、接点ＭＯＳトランジスタ３３のゲート及びソースに接続されて、逆直列接続された２つのＭＯＳトランジスタのドレイン端子３３ａ、３３ｂ間がリレー接点と成る。
【０００３】
なお、逆直列接続とは、２個のＮチャンネルＭＯＳトランジスタをソース−ソース接続及びゲートーゲート接続を行い、それぞれのドレインが出力となる回路形態を指す。
【０００４】
従来のＭＯＳ半導体リレーでは、リレー駆動信号を出力するリレードライバ３１が、低い電圧の「オン」信号を出力している場合に、フォト起電力ダイオードカプラ３２の発光ダイオード３２ａが発光して、フォト起電力ダイオードカプラ３２の端子３２ｃ、３２ｄに起電力が発生する。この起電力が、接点ＭＯＳトランジスタ３３のゲート・ソース間に印加されて、逆直列接続された２つのドレイン端子３３ａ、３３ｂ間が導通状態となり、リレー接点３３ａ、３３ｂはクローズ状態と成る。
【０００５】
一方、リレードライバ３１が、高い電圧の「オフ」信号を出力すれば、発光ダイオード３２ａが消光して、起電力の発生が無くなり、接点ＭＯＳトランジスタ３３のドレイン端子３３ａ、３３ｂ間が高インピーダンスの非導通状態となり、リレー接点３３ａ、３３ｂはオープン状態と成る。
【０００６】
なお、接点ＭＯＳトランジスタ３３（リレー）が導通状態から非導通状態となる時間のターンオフ時間を早めるために、接点ＭＯＳトランジスタ３３の蓄積電荷を放電させる放電回路３４が、ゲート・ソース間に接続される場合もある。
【０００７】
しかし、上述のＭＯＳ半導体リレーの従来の基本的な構成における駆動では、フォト起電力ダイオードカプラ３２のフォト起電力ダイオードの起電力立上り特性が遅く、５Ｖ程度の発生までに２００マイクロ秒から１ミリ秒を要し、このＭＯＳ半導体リレーのターンオン時間（リレーがＯＦＦからＯＮに移行する時間）特性をこれ以上に高速化することできない。
【０００８】
この問題を解決するために、本発明者等は図３（ｂ）に示すような回路を提案し、本願と同時に出願した。この回路は、同図に示すように、発光素子を電源に接続し、常時発光させたフォト起電力ダイオード４２の起電力を、入出力が分離され、バイポーラトランジスタの特性で作動するターンオン時間及びターンオフ時間の短いフォトトランジスタカプラ４４が、リレー駆動信号により発光制御された発光素子の光により導通、非導通となってスイッチする、高速化したＭＯＳ半導体リレーである。
【０００９】
図３（ｂ）に示す高速化したＭＯＳ半導体リレー４０の構成は、リレー駆動信号を出力するリレードライバ４１が、インバータ手段４５を介して、フォトトランジスタカプラ４４の発光素子４４ａに接続される。フォトトランジスタカプラ４４では、この発光素子４４ａの発光、消光により、電気的には分離されてバイポーラフォトトランジスタ４４ｂのコレクタ・エミッタ間が導通、非導通となる。
【００１０】
発光素子を電源に接続して、フォト起電力ダイオード４２ｂの起電力電圧を常時出力しているフォト起電力ダイオードカプラ４２の出力が、このバイポーラフォトトランジスタ４４ｂのコレクタ・エミッタと並列接続され、さらに、接点ＭＯＳトランジスタ４３のゲート・ソースに接続される。
【００１１】
この高速化したＭＯＳ半導体リレー４０の作動は、図４のタイミング図に示すように、リレー制御信号５１が高い電圧のオフ信号Ｈに対し、インバータ４５の出力は低い電圧となって、フォトトランジスタカプラ４４の発光素子４４ａに電流が流れ、フォトトランジスタカプラ４４のバイポーラフォトトランジスタ４４ｂが導通状態になっている。このとき、バイポーラフォトトランジスタ４４ｂのコレクタ・エミッタ間は小さい抵抗値ｒ５３ａの短絡状態となり、これが並列に接続されるフォト起電力ダイオードカプラ４２の起電力出力５４を低下させて、接点ＭＯＳトランジスタ４３が非導通状態となり、リレー端子４３ａ、４３ｂはオープン５５ａに成る。
【００１２】
一方、リレー制御信号５１が低い電圧のオン信号Ｌとなれば、インバータ４５の出力は高い電圧となって、発光素子４４ａの電流５２が遮断され、フォトトランジスタ４４ｂが非導通状態になる。バイポーラフォトトランジスタ４４ｂのコレクタ・エミッタ間は大きい抵抗値Ｒ５３ｂの開放状態となり、起電力出力５４には大きい抵抗値Ｒ５３ｂが並列接続されるので、起電力出力がそのまま出力されて、接点ＭＯＳトランジスタ４３が導通状態となって、リレー端子４３ａ、４３ｂはクローズ５５ｂに成る。
【００１３】
このフォトトランジスタ４４ｂのスイッチング特性時間は、発光ダイオード電流５２の遮断から流入への変化に対し、約３マイクロ秒のターンオン遅れ時間で、また流入から遮断への変化に対し、約４０マイクロ秒のターンオフ遅れ時間で作動するので、図３（ａ）に示す、基本的な構成のＭＯＳ半導体リレー３０に比較して、約２０〜１０倍高速のＭＯＳ半導体リレーとなる。
【００１４】
【発明が解決しようとする課題】
しかし、上に述べた高速作動するフォトトランジスタカプラによるスイッチングを行なう高速化されたＭＯＳ半導体リレーであっても、以下の問題点がある。
【００１５】
すなわち、接点ＭＯＳトランジスタ４３をスイッチするフォトトランジスタカプラのフォトトランジスタ４４ｂが、図４のフォトトランジスタのＲ（抵抗値）５３の導通（飽和）状態から非導通状態に切り替るとき５３ｃには、ベース電荷蓄積効果により、その放電に時間が延長されて、ターンオフ時間に約４０マイクロ秒を要し、リレーの導通状態への作動５５ｃが遅れる。
【００１６】
一方、リレーの非導通状態への作動は、フォト起電力ダイオード４２ａの起電力を、フォトトランジスタ４４ｂがターンオン時間で小さい抵抗となって短絡するため、前述のターンオフ時間に比べて高速の約３マイクロ秒程度で行われる。
【００１７】
したがって、従来の基本的な構成でフォト起電力ダイオードカプラにより駆動されるＭＯＳ半導体リレーはもとより、高速作動するフォトトランジスタカプラによるスイッチングを行なうＭＯＳ半導体リレーにおいても、リレーのターンオン時間が約４０マイクロ秒と、そのターンオフ時間の約１０倍以上長く、ターンオン時間とターンオフ時間の均衡が取れていない。したがって、高速化を図ったＭＯＳ半導体リレーにおいても、ターンオン時間が長い（遅い）ため、高速のリレー動作が困難であることが、大きな問題となっていた。
【００１８】
また、従来のフォト起電力ダイオードカプラによるＭＯＳ半導体リレーでは、フォト起電力ダイオードが起電力を発生しない、接点ＭＯＳトランジスタが非導通（リレー接点はオープン）状態では、この接点ＭＯＳトランジスタのゲート・ソース間は高インピーダンスとなって、外来ノイズなどにより異常充電を引き起こし、一時的に接点ＭＯＳトランジスタが導通状態に成る誤動作が発生する問題も有った。
【００１９】
この発明は上記の問題点に鑑みてなされたもので、ターンオン時間及びターンオフ時間のバランスの良い高速化を図り、高速作動が可能であり、リレーがオープン状態であっても誤動作の無い安定なＭＯＳ半導体リレーを提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明のＭＯＳ半導体リレーは、電源端子間に接続された発光素子、及びこの発光素子からの発光を受光して電圧を出力するフォトダイオード素子から成る第１のフォトカプラと、この第１のフォトカプラの前記電圧出力が、ゲート・ソース間に接続された接点ＭＯＳトランジスタと、リレー駆動信号により選択的に発光制御される発光素子、及びこの発光素子からの光により導通或いは非導通となり、ベース端子を備えるフォトトランジスタ素子の出力が、前記接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラと、前記リレー駆動信号を位相反転し、さらに微分された信号により選択的に発光制御され、並列接続したバイパスダイオードを備える発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子のコレクタが前記第２のフォトカプラのフォトトランジスタのベース端子に接続され、エミッタが同じく前記第２のフォトカプラのエミッタ端子に接続されるフォトトランジスタから成る第３のフォトカプラとから成り、前記第２のフォトカプラの導通、非導通により前記接点ＭＯＳトランジスタを導通、非導通制御し、前記第３のフォトカプラの導通により前記第２のフォトカプラのフォトトランジスタのベース蓄積電荷の放電を速めたことを特徴とするものである。
【００２１】
さらに、本発明のＭＯＳ半導体リレーは、前記リレー駆動信号は、インバータ手段を介して前記第２のフォトカプラの発光素子に接続され、前記リレー駆動信号を位相反転しさらに微分された前記信号は、前記インバータ手段の入力から分岐され、コンデンサを介して第３のフォトカプラの並列接続したバイパスダイオードを備える発光素子に接続され、前記接点ＭＯＳトランジスタは、ノーマリーオープン接点作動することを特徴とするものである。
【００２２】
さらに、本発明のＭＯＳ半導体リレーは、前記リレー駆動信号は、前記第２のフォトカプラの発光素子に接続され、前記リレー駆動信号を位相反転しさらに微分された前記信号は、前記リレー駆動信号をインバータ手段及びコンデンサが直列接続された手段を介して、第３のフォトカプラの並列接続したバイパスダイオードを備える発光素子に接続され、前記接点ＭＯＳトランジスタは、ノーマリークローズ接点作動することを特徴とするものである。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面により詳細に説明する。
【００２４】
図１は、本発明の一実施形態を示す構成図である。
【００２５】
本発明の実施形態は、図１に示すように、フォト起電力ダイオードカプラ１１と、接点ＭＯＳトランジスタ１２と、インバータ１３と、ベース端子を有するフォトトランジスタ１４ａを備える第１のフォトトランジスタカプラ１４と、トリガ用コンデンサ１５と、ベース端子を有し、このベースが抵抗を介してエミッタに接続され、このコレクタがフォトトランジスタ１４ａの前記ベース端子に接続されている第２のフォトトランジスタカプラ１６とから構成される。
【００２６】
実施形態のＭＯＳ半導体リレー１０には、フォト起電力ダイオードカプラ１１の発光素子１１は電源端子１０ｅ、１０ｆに接続され、この電源端子には電源が接続される。また、リレー駆動信号１９ａを出力する、オープンコレクタトランジスタから成るリレードライバ１９の出力が入力端子１０ｃに接続される。
【００２７】
次に、本実施形態のＭＯＳ半導体リレー１０の接続の詳細を、図１により説明する。
【００２８】
先ず、フォト起電力ダイオードカプラ１１は、電源が発光素子に接続されて、常時起電力を発生している。このフォト起電力ダイオードカプラ１１の起電力出力は、逆直列接続して構成されている接点ＭＯＳトランジスタ１２のゲート・ソースに接続される。
【００２９】
この接点ＭＯＳトランジスタ１２の逆直列接続された２つのドレイン端子１０ａ、１０ｂが、ＭＯＳ半導体リレー１０のリレー接点端子となる。
【００３０】
一方、このＭＯＳ半導体リレー１０に対するリレー制御信号１９ａは、リレードライバ１９により、入力端子１０ｃを介してインバータ１３及びトリガ用コンデンサ１５に入力される。
【００３１】
リレー駆動信号１９ａが入力されたインバータ１３の出力は、第１のフォトトランジスタカプラ１４の発光素子１４ｂに接続され、ベース端子を有するフォトトランジスタ１４ａの出力のコレクタ端子及びエミッタ端子は、フォト起電力ダイオードカプラ１１のフォト起電力ダイオード１１ａの起電力出力に並列に接続される。
【００３２】
一方、同じくリレー駆動信号１９ａが入力されたトリガ用コンデンサ１５の他の端子が、バイパスダイオード１８を並列に接続した第２のフォトトランジスタカプラ１６の発光ダイオード１６ｂのカソードに接続される。さらに、フォトトランジスタ１６ａのコレクタは第１のフォトトランジスタカプラ１４のフォトトランジスタ１４ａのベース端子に、エミッタは同じくフォトトランジスタ１４ａのエミッタ端子に接続される。なお、フォトトランジスタ１６ａのベースは、抵抗を介してエミッタに接続して自己バイアスされる。
【００３３】
上述のように接続される本実施形態の作用、動作を、次に説明する。
【００３４】
フォト起電力ダイオードカプラ１１の発光ダイオード１１ｂが電源に接続され、常時発光しているので、フォト起電力ダイオード１１ａは、起電力電圧を常時発生している。
【００３５】
この起電力の出力は、接点ＭＯＳトランジスタ１２のゲート端子及びソース端子に接続されるが、この端子に印加される電圧は、フォト起電力ダイオードカプラ１１の起電力端子に同じく出力を並列接続した第１のフォトトランジスタカプラ１４により制御される。この制御は、リレー駆動信号１９ａに対応して作動し、接点ＭＯＳトランジスタ１２のドレインのリレー接点端子１０ａ、１０ｂ間が「導通」または「非導通」の変化をする。
【００３６】
図２の本実施形態のＭＯＳ半導体リレーのタイミング図に示すように、リレー駆動信号１９ａは、例えば、高い電圧のオフ信号が、時刻ｔ_ＯＮで低い電圧のオン信号となり、その後、時刻ｔ_ＯＦＦに再び高い電圧のオフ信号に変化する場合を例に説明する。
【００３７】
すなわち、このリレー駆動信号１９ａが入力されたインバータ１３の出力２３は、リレー駆動信号１９ａと逆位相の電圧を出力する。例えば、リレー駆動信号１９ａのタイミング図（図２）の駆動信号波形２２の高い電圧のオフ信号では低い電圧Ｌ２３ａを、低い電圧のオン信号では高い電圧Ｈ２３ｂを出力する。
【００３８】
さらに、このインバータ１３の出力２３が、第１のフォトトランジスタカプラ１４の発光ダイオード１４ｂのカソードに接続され、この発光ダイオードに流れる電流２４は、駆動信号波形２２の高い電圧のオフ信号２２ａでは流入し、低い電圧のオン信号２２ｂでは遮断される。これにより発光ダイオード１４ｂは、駆動信号波形２２の高い電圧のオフ信号２２ａで発光２４ａしており、低い電圧のオン信号２２ｂで消光２４ｂしている。
【００３９】
なお、これ等の入力に対する出力の変化には、後述の遅延に比べて充分小さい時間遅れを伴うが、無視して省略する。
【００４０】
ここで、例えば、図１に示す本実施形態のＭＯＳ半導体リレーのトリガ用コンデンサ１５及び第２のフォトトランジスタカプラ１６の回路が接続されない場合は、図４のタイミング図で示すフォトトランジスタカプラによる高速化作動を図る従来のＭＯＳ半導体リレーと同様になる。したがって、この場合には、第１のフォトトランジスタカプラ１４のフォトトランジスタ１４ａのターンオフ時間の遅れが生じて、図２のフォトトランジスタ１４ａ出力２８に点線で示す、オン信号２２ｂが入力された時刻ｔ_ＯＮから約４０マイクロ秒遅延したフォトトランジスタ１４ａの低インピーダンス状態（導通状態）２８ｄの後に、高インピーダンス状態（非導通）２８ｅに変化する動作をフォトトランジスタ１４ａがすることになる。
【００４１】
この遅延は、前述したように、第１のフォトトランジスタカプラ１４のフォトトランジスタ１４ａのベース蓄積電荷の放電が遅れることによるものである。
【００４２】
本実施形態では、図１に示す、リレー駆動信号１９ａが、トリガ用コンデンサ１５を介し、バイパスダイオード１８が並列接続された、第２のフォトトランジスタカプラ１６の発光ダイオード１６ｂのカソードに接続される。さらに、この発光ダイオードからの光を受光して導通するフォトトランジスタ１６ａのコレクタが、第１のフォトトランジスタカプラ１４のフォトトランジスタ１４ａのベースに接続されて、この蓄積電荷を放電する。
【００４３】
すなわち、上述のトリガ用コンデンサ１５を介して接続された発光ダイオード１６ｂ或いはバイパスダイオード１８に、リレー駆動信号１９ａの波形変化２２に応じて電流がながれる。リレー駆動信号がオフ信号２２ａからオン信号２２ｂに変化する毎に、トリガ用コンデンサ１５の電流２５は、インバータ１３側に向かって電流２５ａが流れ、リレー駆動信号がオン信号２２ｂからオフ信号２２ａに変化する毎に、インバータ１３側から逆の電流２５ｂが流れ込む。このインバータ１３側に向かって流れる電流２５ａは、発光ダイオード１６ｂを流れて、この発光ダイオードを発光させる。一方、インバータ１３側から流れ込む電流２５ｂは、バイパスダイオード１８を流れて、発光ダイオード１６ｂは発光しない。
【００４４】
第２のフォトトランジスタカプラ１６の発光ダイオード１６ｂの発光により、発光ダイオードのターンオン時間である約３マイクロ秒遅れて、この第２のフォトトランジスタカプラ１６が導通状態となり、フォトトランジスタ１６ａのコレクタが接続される第１のフォトトランジスタカプラ１４のフォトトランジスタ１４ａのベースから蓄積電荷を急速に放電する。
【００４５】
この蓄積電荷の急速な放電により、フォトトランジスタ１４ａのスイッチ特性２８は、フォトトランジスタのターンオンの放電特性で、急速に高抵抗状態２８ｂに変化し、高インピーダンス状態（非導通）２８ｅを維持する。
【００４６】
したがって、リレー駆動信号１９ａが、時刻ｔ_ＯＮにオフ信号２２ａからオン信号２２ｂに変化した場合には、時刻ｔ_ＯＮから約３マイクロ秒の遅延で、第１のフォトトランジスタカプラ１４のフォトトランジスタ１４ａのコレクタ・エミッタ間は、高抵抗２８ｂ、２８ｅとなって、フォト起電力ダイオードカプラ１１の起電力出力２９が、接点ＭＯＳトランジスタ１２のゲート・ソース間に印加される。この印加された起電力電圧は、接点ＭＯＳトランジスタ１２を導通作動させるに充分な電圧Ｖ_０となり、接点ＭＯＳトランジスタ１２のリレー接点１０ａ、１０ｂは、導通状態のクローズ接点となる。
【００４７】
一方、リレー駆動信号１９ａが、時刻ｔ_ＯＦＦにオン信号２２ｂからオフ信号２２ｃに変化した場合では、時刻ｔ_ＯＦＦには、前述したように、リレー駆動信号１９ａの変化によるトリガ用コンデンサ１５の電流２５が、バイパスダイオード１８を流れて、発光ダイオード１６ｂは発光しない。しかし、リレー駆動信号１９ａのオフ信号２２ｂからオン信号２２ａの変化は、図２のｔ＝ｔ_ＯＦＦに示すように、第１のフォトトランジスタカプラ１４の発光ダイオード１４ｂの電流２４が流れて、消灯２４ｂから点灯２４ｃになる。このとき、フォトトランジスタ１４ａはフォトトランジスタのターンオン特性時間の約３マイクロ秒の遅延でターンオンする。このターンオンにより、フォトトランジスタ１４ａのコレクタ・エミッタ間は、約３マイクロ秒の遅延時間後に飽和の低抵抗ｒとなって、フォト起電力ダイオードカプラ１１の起電力出力２９を短絡するので、接点ＭＯＳトランジスタ１２のゲート・ソース間の印加電圧がなくなる。
【００４８】
このフォトトランジスタ１４ａの短絡により、接点ＭＯＳトランジスタ１２は非導通状態となり、接点ＭＯＳトランジスタ１２のリレー接点１０ａ、１０ｂはオープン接点となる。
【００４９】
上述のように、リレー作動のターンオンまたはターンオフに数百マイクロ秒の作動時間の遅れが有る従来のＭＯＳ半導体リレー、或いは高速化を図るフォトトランジスタカプラ１個を追加したＭＯＳ半導体リレーで、ターンオフ時間が約３マイクロ秒程度に短縮されても、ターンオン時間が約４０マイクロ秒程度と動作バランスが非常に悪く、従来のいずれのＭＯＳ半導体リレーも高速の動作に不向きであったことに比べて、高速化を図る第１のフォトトランジスタカプラを追加し、さらにこの第１のフォトトランジスタのベース蓄積電荷を放電する第２のフォトトランジスタカプラを備えた本発明の実施形態によれば、ターンオン時間、ターンオフ時間ともに約３マイクロ秒程度の遅延で作動する、高速作動を可能とするＭＯＳ半導体リレーを実現できる。
【００５０】
また、本実施形態では、接点ＭＯＳトランジスタがＯＦＦの状態でも、フォトトランジスタカプラのフォトトランジスタでゲート・ソース間が短絡されており、ノイズマージンの高く安定したＭＯＳ半導体リレーを実現できる。
【００５１】
【発明の効果】
以上、説明したように本発明によれば、第２のフォトトランジスタカプラで第１のフォトトランジスタカプラのフォトトランジスタンのベース蓄積電荷を急速に放電させて、従来のＭＯＳ半導体リレーに比べて、ターンオン時間及びターンオフ時間が共に速く、その作動速度を約数百倍程度高速にしたＭＯＳ半導体リレーを提供できる効果がある。
【００５２】
さらに、ＭＯＳ半導体リレーがＯＦＦ状態の時でも、接点ＭＯＳトランジスタのゲート・ソース間を短絡するので、誤動作の無い安定な作動するＭＯＳ半導体リレーを提供できる効果もある。
【図面の簡単な説明】
【図１】本発明の実施形態のＭＯＳ半導体リレーを示す構成図。
【図２】本発明の実施形態のＭＯＳ半導体リレーのタイミング図。
【図３】従来のＭＯＳ半導体リレーの構成を示す図。
【図４】従来のＭＯＳ半導体リレーのタイミング図。
【符号の説明】
１０・・・ＭＯＳ半導体リレー、
１０ａ、１０ｂ・・・リレー接点端子、
１０ｃ、４０ｃ・・・信号入力端子、
１０ｅ、１０ｆ・・・電源端子、
１１、３２、４２・・・フォト起電力ダイオードカプラ、
１１ａ、３２ｂ、４２ｂ・・・フォト起電力ダイオード、
１１ｂ、１４ｂ、１６ｂ、３２ａ、４２ａ、４４ａ・・・発光素子、
１２、３３、４３・・・接点ＭＯＳトランジスタ、
１３、４５・・・インバータ、
１４、１６、４４・・・フォトトランジスタカプラ、
１４ａ、１６ａ、４４ｂ・・・フォトトランジスタ、
１５・・・トリガ用コンデンサ、
１８・・・バイパスダイオード、
１９、３１、４１・・・リレードライバ、
１９ａ・・・リレー駆動信号、
２２・・・リレー駆動信号（インバータ入力）、
２３・・・インバータ出力、
２４・・・発光ダイオード１４ｂ電流、
２５・・・トリガ用コンデンサ電流（インバータ入力方向）、
２６・・・発光ダイオード１６ｂ電流、
２７・・・トランジスタ１６ａスイッチ特性、
２８・・・トランジスタ１４ａスイッチ特性、
２９・・・起電力出力、
３０・・・接点ＭＯＳトランジスタの開閉、
５１・・・リレー制御信号、
５２・・・発光ダイオード４４ａ電流、
５３・・・フォトトランジスタ４４ｂスイッチ特性、
５４・・・起電力出力、
５５・・・接点ＭＯＳトランジスタの作動。

Claims

電源端子間に接続された発光素子、及びこの発光素子からの発光を受光して電圧を出力するフォトダイオード素子から成る第１のフォトカプラと、
この第１のフォトカプラの前記電圧出力が、ゲート・ソース間に接続された接点ＭＯＳトランジスタと、
リレー駆動信号により選択的に発光制御される発光素子、及びこの発光素子からの光により導通或いは非導通となり、ベース端子を備えるフォトトランジスタ素子の出力が、前記接点ＭＯＳトランジスタのゲート・ソース間に接続された第２のフォトカプラと、
前記リレー駆動信号を位相反転し、さらに微分される信号により選択的に発光制御され、並列接続したバイパスダイオードを備える発光素子、及びこの発光素子からの光により導通或いは非導通となるフォトトランジスタ素子のコレクタが前記第２のフォトカプラのフォトトランジスタのベース端子に接続され、エミッタが同じく前記第２のフォトカプラのエミッタ端子に接続されるフォトトランジスタから成る第３のフォトカプラとから成り、前記第２のフォトカプラの導通、非導通により前記接点ＭＯＳトランジスタを導通、非導通制御し、前記第３のフォトカプラの導通により前記第２のフォトカプラのフォトトランジスタのベース蓄積電荷の放電を速めたことを特徴とするＭＯＳ半導体リレー。
前記リレー駆動信号は、インバータ手段を介して前記第２のフォトカプラの発光素子に接続され、前記リレー駆動信号を位相反転し、さらに微分される信号は、前記インバータ手段の入力から分岐され、コンデンサを介して第３のフォトカプラの並列接続したバイパスダイオードを備える発光素子に接続され、前記接点ＭＯＳトランジスタは、ノーマリーオープン接点作動することを特徴とする請求項１記載のＭＯＳ半導体リレー。
前記リレー駆動信号は、前記第２のフォトカプラの発光素子に接続され、前記リレー駆動信号を位相反転し、さらに微分された信号は、前記リレー駆動信号をインバータ手段及びコンデンサが直列接続された手段を介して、第３のフォトカプラの並列接続したバイパスダイオードを備える発光素子に接続され、前記接点ＭＯＳトランジスタは、ノーマリークローズ接点作動することを特徴とする請求項１記載のＭＯＳ半導体リレー。