JPH11215828A - 放電回路 - Google Patents
放電回路Info
- Publication number
- JPH11215828A JPH11215828A JP1274998A JP1274998A JPH11215828A JP H11215828 A JPH11215828 A JP H11215828A JP 1274998 A JP1274998 A JP 1274998A JP 1274998 A JP1274998 A JP 1274998A JP H11215828 A JPH11215828 A JP H11215828A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- discharge
- power supply
- circuit
- discharge resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Direct Current Motors (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 電圧供給時における放電抵抗での発熱やロス
電流の発生をなくすとともに、平滑コンデンサに蓄積さ
れた電荷を放電させるための時間を短縮し、もって安全
性の向上を図るのに好適な放電回路を提供する。 【解決手段】 平滑コンデンサＣ1 ，Ｃ2 と、平滑コン
デンサＣ1 ，Ｃ2 に蓄積された電荷を放電させる放電抵
抗Ｒ1 と、放電抵抗Ｒ1 の導通状態と非導通状態とをス
イッチングするフォトＭＯＳリレー２４と、を備え、フ
ォトＭＯＳリレー２４が閉状態となったときは、平滑コ
ンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含んでなる放
電ループを構成する。
電流の発生をなくすとともに、平滑コンデンサに蓄積さ
れた電荷を放電させるための時間を短縮し、もって安全
性の向上を図るのに好適な放電回路を提供する。 【解決手段】 平滑コンデンサＣ1 ，Ｃ2 と、平滑コン
デンサＣ1 ，Ｃ2 に蓄積された電荷を放電させる放電抵
抗Ｒ1 と、放電抵抗Ｒ1 の導通状態と非導通状態とをス
イッチングするフォトＭＯＳリレー２４と、を備え、フ
ォトＭＯＳリレー２４が閉状態となったときは、平滑コ
ンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含んでなる放
電ループを構成する。
Description
【０００１】
【発明の属する技術の分野】本発明は、交流電圧を平滑
化する平滑コンデンサに蓄積された電荷を放電させる放
電回路に係り、特に、モータドライバに直流電圧を供給
する電圧供給回路において、大容量の平滑コンデンサに
蓄積された電荷を放電させる放電回路に関する。さらに
詳しくは、電圧供給時における放電抵抗での発熱やロス
電流の発生をなくすとともに、平滑コンデンサに蓄積さ
れた電荷を放電させるための時間を短縮し、もって安全
性の向上を図るのに好適な放電回路に関する。
化する平滑コンデンサに蓄積された電荷を放電させる放
電回路に係り、特に、モータドライバに直流電圧を供給
する電圧供給回路において、大容量の平滑コンデンサに
蓄積された電荷を放電させる放電回路に関する。さらに
詳しくは、電圧供給時における放電抵抗での発熱やロス
電流の発生をなくすとともに、平滑コンデンサに蓄積さ
れた電荷を放電させるための時間を短縮し、もって安全
性の向上を図るのに好適な放電回路に関する。
【０００２】
【従来の技術】モータドライバに直流電圧を供給する電
圧供給回路では、通常、モータドライバに供給する直流
電圧が高電圧であるために、電源整流回路の平滑コンデ
ンサに大容量のものが用いられている。このため、同時
にこうした電圧供給回路には、モータドライバへの電圧
の供給を遮断した後の安全性を確保するために、平滑コ
ンデンサに蓄積された電荷を放電させる放電回路が設け
られている。
圧供給回路では、通常、モータドライバに供給する直流
電圧が高電圧であるために、電源整流回路の平滑コンデ
ンサに大容量のものが用いられている。このため、同時
にこうした電圧供給回路には、モータドライバへの電圧
の供給を遮断した後の安全性を確保するために、平滑コ
ンデンサに蓄積された電荷を放電させる放電回路が設け
られている。
【０００３】そこで、従来、放電回路を備えた電圧供給
回路は、図３に示すように構成されている。これは、Ａ
Ｃ電源１０と、ＡＣ電源１０からの交流電圧を直流電圧
に変換する電源整流回路２０と、電源整流回路２０に対
してＡＣ電源１０からの交流電圧の供給とその供給の遮
断とをスイッチングするためのトライアック３０、フォ
トトライアックカプラ４０、およびＣＰＵ５０と、で構
成されている。なお、モータドライバ６０は、電源整流
回路２０からの直流電圧により駆動するようになってい
る。
回路は、図３に示すように構成されている。これは、Ａ
Ｃ電源１０と、ＡＣ電源１０からの交流電圧を直流電圧
に変換する電源整流回路２０と、電源整流回路２０に対
してＡＣ電源１０からの交流電圧の供給とその供給の遮
断とをスイッチングするためのトライアック３０、フォ
トトライアックカプラ４０、およびＣＰＵ５０と、で構
成されている。なお、モータドライバ６０は、電源整流
回路２０からの直流電圧により駆動するようになってい
る。
【０００４】電源整流回路２０は、ＡＣ電源１０からの
交流電圧を入力する４つのダイオードからなる方向切換
器２２と、方向切換器２２の出力端子に対して並列に接
続した平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ
1 と、で構成されている。
交流電圧を入力する４つのダイオードからなる方向切換
器２２と、方向切換器２２の出力端子に対して並列に接
続した平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ
1 と、で構成されている。
【０００５】ここで、放電回路は、平滑コンデンサ
Ｃ1 ，Ｃ2 および放電抵抗Ｒ1 からなる部分である。す
なわち、モータドライバ６０への電圧の供給が遮断され
たとき、平滑コンデンサＣ1 ，Ｃ2 に蓄積された電荷
は、平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含
んでなる放電ループにより放電させられる。
Ｃ1 ，Ｃ2 および放電抵抗Ｒ1 からなる部分である。す
なわち、モータドライバ６０への電圧の供給が遮断され
たとき、平滑コンデンサＣ1 ，Ｃ2 に蓄積された電荷
は、平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含
んでなる放電ループにより放電させられる。
【０００６】なお、電源整流回路２０に対してＡＣ電源
１０からの交流電圧の供給を行うには、ＣＰＵ５０から
のローレベルの制御信号により、フォトトライアック４
０Ｂをオン状態とし、これに伴ってトライアック３０を
オン状態とする。また、電源整流回路２０に対してＡＣ
電源１０からの交流電圧の供給を遮断するには、ＣＰＵ
５０からのハイレベルの制御信号により、フォトトライ
アック４０Ｂをオフ状態とし、これに伴ってトライアッ
ク３０をオフ状態とする。
１０からの交流電圧の供給を行うには、ＣＰＵ５０から
のローレベルの制御信号により、フォトトライアック４
０Ｂをオン状態とし、これに伴ってトライアック３０を
オン状態とする。また、電源整流回路２０に対してＡＣ
電源１０からの交流電圧の供給を遮断するには、ＣＰＵ
５０からのハイレベルの制御信号により、フォトトライ
アック４０Ｂをオフ状態とし、これに伴ってトライアッ
ク３０をオフ状態とする。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
放電回路にあっては、モータドライバ６０に電圧を供給
している際、放電抵抗Ｒ1 での発熱やロス電流の発生を
抑制するため、放電抵抗Ｒ1 にさほど容量の大きなもの
を用いることができなかった。そのため、モータドライ
バ６０への電圧の供給を遮断したときは、平滑コンデン
サＣ1 ，Ｃ2 に蓄積された電荷を完全に放電するまでに
比較的長い時間を必要とし、このため、電圧の供給を遮
断した直後に、モータドライバ６０の解体等の作業を行
おうとすると、感電する危険性があった。
放電回路にあっては、モータドライバ６０に電圧を供給
している際、放電抵抗Ｒ1 での発熱やロス電流の発生を
抑制するため、放電抵抗Ｒ1 にさほど容量の大きなもの
を用いることができなかった。そのため、モータドライ
バ６０への電圧の供給を遮断したときは、平滑コンデン
サＣ1 ，Ｃ2 に蓄積された電荷を完全に放電するまでに
比較的長い時間を必要とし、このため、電圧の供給を遮
断した直後に、モータドライバ６０の解体等の作業を行
おうとすると、感電する危険性があった。
【０００８】そこで、本発明は、このような従来の問題
を解決することを課題としており、電圧供給時における
放電抵抗での発熱やロス電流の発生をなくすとともに、
平滑コンデンサに蓄積された電荷を放電させるための時
間を短縮し、もって安全性の向上を図るのに好適な放電
回路を提供することを目的とする。
を解決することを課題としており、電圧供給時における
放電抵抗での発熱やロス電流の発生をなくすとともに、
平滑コンデンサに蓄積された電荷を放電させるための時
間を短縮し、もって安全性の向上を図るのに好適な放電
回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る請求項１記載の放電回路は、交流電圧
を平滑化する平滑コンデンサに蓄積された電荷を放電さ
せる放電回路であって、放電抵抗と、与えられた制御信
号によって開閉動作を行うスイッチング部と、を備え、
前記スイッチング部が閉状態となったときは、前記平滑
コンデンサおよび前記放電抵抗を含んでなる放電ループ
を構成する。
に、本発明に係る請求項１記載の放電回路は、交流電圧
を平滑化する平滑コンデンサに蓄積された電荷を放電さ
せる放電回路であって、放電抵抗と、与えられた制御信
号によって開閉動作を行うスイッチング部と、を備え、
前記スイッチング部が閉状態となったときは、前記平滑
コンデンサおよび前記放電抵抗を含んでなる放電ループ
を構成する。
【００１０】このような構成であれば、交流電圧が供給
されている場合に、スイッチング部が開状態とされたと
きは、放電ループが構成されないので、放電抵抗に電圧
が供給されることなく、供給された交流電圧が平滑コン
デンサにより平滑化される。そして、この状態で交流電
圧の供給が遮断されるとともに、スイッチング部が閉状
態とされたときは、平滑コンデンサおよび放電抵抗を含
んでなる放電ループが構成されるので、平滑コンデンサ
に蓄積された電荷が放電抵抗により放電させられる。
されている場合に、スイッチング部が開状態とされたと
きは、放電ループが構成されないので、放電抵抗に電圧
が供給されることなく、供給された交流電圧が平滑コン
デンサにより平滑化される。そして、この状態で交流電
圧の供給が遮断されるとともに、スイッチング部が閉状
態とされたときは、平滑コンデンサおよび放電抵抗を含
んでなる放電ループが構成されるので、平滑コンデンサ
に蓄積された電荷が放電抵抗により放電させられる。
【００１１】本発明に係る放電回路は、平滑コンデンサ
に蓄積された電荷を放電させるのに限らず、回路中のコ
ンデンサに蓄積された電荷を放電させるのに適用しても
よいが、大容量のコンデンサを用いる高電圧の回路、特
に、大容量の平滑コンデンサを用いる電源整流回路につ
いて適用するのが好適である。これには、例えば、高電
圧の直流電源で駆動させるモータドライバの主電源等が
挙げられる。
に蓄積された電荷を放電させるのに限らず、回路中のコ
ンデンサに蓄積された電荷を放電させるのに適用しても
よいが、大容量のコンデンサを用いる高電圧の回路、特
に、大容量の平滑コンデンサを用いる電源整流回路につ
いて適用するのが好適である。これには、例えば、高電
圧の直流電源で駆動させるモータドライバの主電源等が
挙げられる。
【００１２】また、スイッチング部は、通常のリレーや
トランジスタ、ＭＯＳＦＥＴ等であればよいが、特に、
高電圧の回路について適用する場合には、スイッチング
部は、与えられた制御信号に応じて発光する発光ダイオ
ードと、発光ダイオードからの発光の有無に応じて開閉
動作を行うスイッチング素子と、を備えるものであるこ
とが好ましい。これには、例えば、フォトトライアック
カプラ、フォトトランジスタリレー、フォトＭＯＳリレ
ー等が挙げられる。
トランジスタ、ＭＯＳＦＥＴ等であればよいが、特に、
高電圧の回路について適用する場合には、スイッチング
部は、与えられた制御信号に応じて発光する発光ダイオ
ードと、発光ダイオードからの発光の有無に応じて開閉
動作を行うスイッチング素子と、を備えるものであるこ
とが好ましい。これには、例えば、フォトトライアック
カプラ、フォトトランジスタリレー、フォトＭＯＳリレ
ー等が挙げられる。
【００１３】また、スイッチング部は、制御信号が入力
状態（オン状態）および非入力状態（オフ状態）のいず
れか一方のときに閉状態となればよいが、特に、回路へ
の電源の供給および供給の遮断や、スイッチング部の開
閉動作をＣＰＵ等で制御するような場合には、ＣＰＵ等
の電源がオフ状態であっても放電ループが構成されるよ
うに、スイッチング部は、制御信号を入力したときに開
状態とし、制御信号を入力しないときには閉状態となる
ように構成されていることが好ましい。これには、例え
ば、Ｂ接点型のリレー等が挙げられる。
状態（オン状態）および非入力状態（オフ状態）のいず
れか一方のときに閉状態となればよいが、特に、回路へ
の電源の供給および供給の遮断や、スイッチング部の開
閉動作をＣＰＵ等で制御するような場合には、ＣＰＵ等
の電源がオフ状態であっても放電ループが構成されるよ
うに、スイッチング部は、制御信号を入力したときに開
状態とし、制御信号を入力しないときには閉状態となる
ように構成されていることが好ましい。これには、例え
ば、Ｂ接点型のリレー等が挙げられる。
【００１４】具体的な回路としては、例えば、電源に対
して並列に接続した平滑コンデンサおよび放電抵抗と、
放電抵抗と直列に接続しかつその接続間を導通状態と非
導通状態とにスイッチングするスイッチング部と、を備
えるものが挙げられる。
して並列に接続した平滑コンデンサおよび放電抵抗と、
放電抵抗と直列に接続しかつその接続間を導通状態と非
導通状態とにスイッチングするスイッチング部と、を備
えるものが挙げられる。
【００１５】また、本発明に係る放電回路を用いた具体
的な回路としては、例えば、大容量の平滑コンデンサを
用いた電圧供給回路であって、交流電圧を供給する電源
と、電源からの電圧の供給と供給の遮断とをスイッチン
グする第１のスイッチング部と、電源に対して並列に接
続した平滑コンデンサおよび放電抵抗と、放電抵抗と直
列に接続しかつその接続間を導通状態と非導通状態とに
スイッチングする第２のスイッチング部と、第１のスイ
ッチング部および第２のスイッチング部を制御する制御
手段と、を備え、制御手段は、電源からの交流電圧の供
給を遮断するのに応じて、第２のスイッチング部を導通
状態にスイッチングするようになっているものが挙げら
れる。
的な回路としては、例えば、大容量の平滑コンデンサを
用いた電圧供給回路であって、交流電圧を供給する電源
と、電源からの電圧の供給と供給の遮断とをスイッチン
グする第１のスイッチング部と、電源に対して並列に接
続した平滑コンデンサおよび放電抵抗と、放電抵抗と直
列に接続しかつその接続間を導通状態と非導通状態とに
スイッチングする第２のスイッチング部と、第１のスイ
ッチング部および第２のスイッチング部を制御する制御
手段と、を備え、制御手段は、電源からの交流電圧の供
給を遮断するのに応じて、第２のスイッチング部を導通
状態にスイッチングするようになっているものが挙げら
れる。
【００１６】また、本発明に係る請求項２記載の放電回
路は、請求項１記載の放電回路において、前記放電抵抗
を流れる放電電流を増幅させる放電電流増幅部を備え、
前記放電電流増幅部は、前記スイッチング部が閉状態と
なったときに起動する。
路は、請求項１記載の放電回路において、前記放電抵抗
を流れる放電電流を増幅させる放電電流増幅部を備え、
前記放電電流増幅部は、前記スイッチング部が閉状態と
なったときに起動する。
【００１７】このような構成であれば、交流電圧が供給
されている場合に、スイッチング部が開状態とされたと
きは、放電電流増幅部が起動させられず放電ループも構
成されないので、放電抵抗および放電電流増幅部に電圧
が供給されることなく、供給された交流電圧が平滑コン
デンサにより平滑化される。そして、この状態で交流電
圧の供給が遮断されるとともに、スイッチング部が閉状
態とされたときは、平滑コンデンサおよび放電抵抗を含
んでなる放電ループが構成されるとともに、放電電流増
幅部が起動させられるので、放電電流増幅部で、放電抵
抗を流れる放電電流が増幅させられつつ、平滑コンデン
サに蓄積された電荷が放電抵抗により放電させられる。
されている場合に、スイッチング部が開状態とされたと
きは、放電電流増幅部が起動させられず放電ループも構
成されないので、放電抵抗および放電電流増幅部に電圧
が供給されることなく、供給された交流電圧が平滑コン
デンサにより平滑化される。そして、この状態で交流電
圧の供給が遮断されるとともに、スイッチング部が閉状
態とされたときは、平滑コンデンサおよび放電抵抗を含
んでなる放電ループが構成されるとともに、放電電流増
幅部が起動させられるので、放電電流増幅部で、放電抵
抗を流れる放電電流が増幅させられつつ、平滑コンデン
サに蓄積された電荷が放電抵抗により放電させられる。
【００１８】具体的な回路としては、例えば、電源に対
して並列に接続した平滑コンデンサおよび放電抵抗と、
平滑コンデンサと並列に接続しかつ平滑コンデンサ間の
電圧を分圧して出力する分圧部と、放電抵抗と直列に接
続しかつ分圧部の出力に応じて放電抵抗に流れる放電電
流を増幅させる放電電流増幅部と、分圧部を導通状態と
非導通状態とにスイッチングするスイッチング部と、を
備えるものが挙げられる。
して並列に接続した平滑コンデンサおよび放電抵抗と、
平滑コンデンサと並列に接続しかつ平滑コンデンサ間の
電圧を分圧して出力する分圧部と、放電抵抗と直列に接
続しかつ分圧部の出力に応じて放電抵抗に流れる放電電
流を増幅させる放電電流増幅部と、分圧部を導通状態と
非導通状態とにスイッチングするスイッチング部と、を
備えるものが挙げられる。
【００１９】また、本発明に係る放電回路を用いた具体
的な回路としては、例えば、大容量の平滑コンデンサを
用いた電圧供給回路であって、交流電圧を供給する電源
と、電源からの電圧の供給と供給の遮断とをスイッチン
グする第１のスイッチング部と、電源に対して並列に接
続した平滑コンデンサおよび放電抵抗と、平滑コンデン
サと並列に接続しかつ平滑コンデンサ間の電圧を分圧し
て出力する分圧部と、放電抵抗と直列に接続しかつ分圧
部の出力に応じて放電抵抗に流れる放電電流を増幅させ
る放電電流増幅部と、分圧部を導通状態と非導通状態と
にスイッチングする第２のスイッチング部と、第１のス
イッチング部および第２のスイッチング部を制御する制
御手段と、を備え、制御手段は、電源からの電圧の供給
を遮断するのに応じて、第２のスイッチング部を導通状
態にスイッチングするようになっているものが挙げられ
る。
的な回路としては、例えば、大容量の平滑コンデンサを
用いた電圧供給回路であって、交流電圧を供給する電源
と、電源からの電圧の供給と供給の遮断とをスイッチン
グする第１のスイッチング部と、電源に対して並列に接
続した平滑コンデンサおよび放電抵抗と、平滑コンデン
サと並列に接続しかつ平滑コンデンサ間の電圧を分圧し
て出力する分圧部と、放電抵抗と直列に接続しかつ分圧
部の出力に応じて放電抵抗に流れる放電電流を増幅させ
る放電電流増幅部と、分圧部を導通状態と非導通状態と
にスイッチングする第２のスイッチング部と、第１のス
イッチング部および第２のスイッチング部を制御する制
御手段と、を備え、制御手段は、電源からの電圧の供給
を遮断するのに応じて、第２のスイッチング部を導通状
態にスイッチングするようになっているものが挙げられ
る。
【００２０】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図面を参照しながら説明する。図１は、本発明に係る
放電回路の第１の実施の形態を示す図である。
を図面を参照しながら説明する。図１は、本発明に係る
放電回路の第１の実施の形態を示す図である。
【００２１】この第１の実施の形態は、本発明に係る放
電回路を、図１に示すように、モータドライバに直流電
圧を供給する電圧供給回路の、大容量の平滑コンデンサ
を用いた電源整流回路について適用したものである。
電回路を、図１に示すように、モータドライバに直流電
圧を供給する電圧供給回路の、大容量の平滑コンデンサ
を用いた電源整流回路について適用したものである。
【００２２】図中、電圧供給回路１は、ＡＣ電源１０
と、ＡＣ電源１０からの交流電圧を直流電圧に変換する
電源整流回路２０と、電源整流回路２０に対してＡＣ電
源１０からの交流電圧の供給とその供給の遮断とをスイ
ッチングするトライアック３０、フォトトライアックカ
プラ４０、およびＣＰＵ５０と、で構成されている。な
お、モータドライバ６０は、電源整流回路２０からの直
流電圧により駆動するようになっている。
と、ＡＣ電源１０からの交流電圧を直流電圧に変換する
電源整流回路２０と、電源整流回路２０に対してＡＣ電
源１０からの交流電圧の供給とその供給の遮断とをスイ
ッチングするトライアック３０、フォトトライアックカ
プラ４０、およびＣＰＵ５０と、で構成されている。な
お、モータドライバ６０は、電源整流回路２０からの直
流電圧により駆動するようになっている。
【００２３】トライアック３０は、ＡＣ電源１０に対し
て電源整流回路２０の入力端子と直列に接続されてお
り、フォトトライアックカプラ４０のフォトトライアッ
ク４０Ｂは、トライアック３０のゲート端子に接続され
ているとともに、ＡＣ電源１０に対して並列に接続され
ている。
て電源整流回路２０の入力端子と直列に接続されてお
り、フォトトライアックカプラ４０のフォトトライアッ
ク４０Ｂは、トライアック３０のゲート端子に接続され
ているとともに、ＡＣ電源１０に対して並列に接続され
ている。
【００２４】フォトトライアックカプラ４０において、
フォトダイオード４０Ａのアノード端子は、図示しない
抵抗を介して直流電源ＶCCに接続され、そのカソード端
子は、ＣＰＵ５０の制御信号線に接続されている。
フォトダイオード４０Ａのアノード端子は、図示しない
抵抗を介して直流電源ＶCCに接続され、そのカソード端
子は、ＣＰＵ５０の制御信号線に接続されている。
【００２５】フォトトライアックカプラ４０では、ＣＰ
Ｕ５０からのローレベルの制御信号を入力すると、直流
電源ＶCCからの直流電圧を受けてフォトダイオード４０
Ａが発光し、これに伴ってフォトトライアック４０Ｂが
オン状態となる一方で、ＣＰＵ５０からのハイレベルの
制御信号を入力すると、フォトダイオード４０Ａが逆バ
イアスとなって発光せず、フォトトライアック４０Ｂが
オフ状態を維持するようになっている。
Ｕ５０からのローレベルの制御信号を入力すると、直流
電源ＶCCからの直流電圧を受けてフォトダイオード４０
Ａが発光し、これに伴ってフォトトライアック４０Ｂが
オン状態となる一方で、ＣＰＵ５０からのハイレベルの
制御信号を入力すると、フォトダイオード４０Ａが逆バ
イアスとなって発光せず、フォトトライアック４０Ｂが
オフ状態を維持するようになっている。
【００２６】トライアック３０は、フォトトライアック
４０Ｂがオン状態となると、そのゲート端子に所定電圧
が供給されるため、これに伴ってオン状態となる一方
で、フォトトライアック４０Ｂがオフ状態となると、そ
のゲート端子に所定電圧が供給されないため、これに伴
ってオフ状態となるようになっている。
４０Ｂがオン状態となると、そのゲート端子に所定電圧
が供給されるため、これに伴ってオン状態となる一方
で、フォトトライアック４０Ｂがオフ状態となると、そ
のゲート端子に所定電圧が供給されないため、これに伴
ってオフ状態となるようになっている。
【００２７】したがって、トライアック３０がオン状態
となると、これに伴って電源整流回路２０の入力端子に
ＡＣ電源１０からの交流電圧が供給されるが、トライア
ック３０がオフ状態となると、これに伴って電源整流回
路２０の入力端子にＡＣ電源１０からの交流電圧が供給
されない。すなわち、ＣＰＵ５０がローレベルの制御信
号を出力したときは、電源整流回路２０に対してＡＣ電
源１０からの交流電圧の供給が行われ、ＣＰＵ５０がハ
イレベルの制御信号を出力したときは、電源整流回路２
０に対してＡＣ電源１０からの交流電圧の供給が遮断さ
れる。
となると、これに伴って電源整流回路２０の入力端子に
ＡＣ電源１０からの交流電圧が供給されるが、トライア
ック３０がオフ状態となると、これに伴って電源整流回
路２０の入力端子にＡＣ電源１０からの交流電圧が供給
されない。すなわち、ＣＰＵ５０がローレベルの制御信
号を出力したときは、電源整流回路２０に対してＡＣ電
源１０からの交流電圧の供給が行われ、ＣＰＵ５０がハ
イレベルの制御信号を出力したときは、電源整流回路２
０に対してＡＣ電源１０からの交流電圧の供給が遮断さ
れる。
【００２８】一方、電源整流回路２０は、ＡＣ電源１０
からの交流電圧を入力してこれを全波整流する方向切換
器２２と、方向切換器２２の出力電圧を平滑化する平滑
コンデンサＣ1 ，Ｃ2 と、平滑コンデンサＣ1 ，Ｃ2 に
蓄積された電荷を放電させる放電抵抗Ｒ1 と、放電抵抗
Ｒ1 の導通状態と非導通状態とをスイッチングするフォ
トＭＯＳリレー２４と、で構成されている。なお、放電
抵抗Ｒ1 の容量は、従来の放電抵抗Ｒ1 の容量よりも小
さくなっている。
からの交流電圧を入力してこれを全波整流する方向切換
器２２と、方向切換器２２の出力電圧を平滑化する平滑
コンデンサＣ1 ，Ｃ2 と、平滑コンデンサＣ1 ，Ｃ2 に
蓄積された電荷を放電させる放電抵抗Ｒ1 と、放電抵抗
Ｒ1 の導通状態と非導通状態とをスイッチングするフォ
トＭＯＳリレー２４と、で構成されている。なお、放電
抵抗Ｒ1 の容量は、従来の放電抵抗Ｒ1 の容量よりも小
さくなっている。
【００２９】方向切換器２２は、４つのダイオードＤ1
〜Ｄ4 から構成されており、ダイオードＤ1 のカソード
端子は、ダイオードＤ2 のアノード端子に接続され、ダ
イオードＤ1 のアノード端子は、ダイオードＤ4 のアノ
ード端子に接続されている。ダイオードＤ3 のカソード
端子は、ダイオードＤ2 のカソード端子に接続され、ダ
イオードＤ3 のアノード端子は、ダイオードＤ4 のカソ
ード端子に接続されている。
〜Ｄ4 から構成されており、ダイオードＤ1 のカソード
端子は、ダイオードＤ2 のアノード端子に接続され、ダ
イオードＤ1 のアノード端子は、ダイオードＤ4 のアノ
ード端子に接続されている。ダイオードＤ3 のカソード
端子は、ダイオードＤ2 のカソード端子に接続され、ダ
イオードＤ3 のアノード端子は、ダイオードＤ4 のカソ
ード端子に接続されている。
【００３０】そして、ダイオードＤ1 のカソード端子と
ダイオードＤ4 のカソード端子とは、ＡＣ電源１０から
の交流電圧を入力する入力端子となっており、ダイオー
ドＤ 1 のアノード端子とダイオードＤ2 のカソード端子
とは、入力したＡＣ電源１０からの交流電圧を全波整流
したものを出力する出力端子となっている。
ダイオードＤ4 のカソード端子とは、ＡＣ電源１０から
の交流電圧を入力する入力端子となっており、ダイオー
ドＤ 1 のアノード端子とダイオードＤ2 のカソード端子
とは、入力したＡＣ電源１０からの交流電圧を全波整流
したものを出力する出力端子となっている。
【００３１】方向切換器２２の一方の出力端子であるダ
イオードＤ2 のカソード端子には、平滑コンデンサ
Ｃ1 ，Ｃ2 の一方の端子と、放電抵抗Ｒ1 の一方の端子
と、がそれぞれ接続されており、放電抵抗Ｒ1 の他方の
端子は、フォトＭＯＳリレー２４のフォトＭＯＳ２４Ｂ
の一方の端子に接続されている。一方、方向切換器２２
の他方の出力端子であるダイオードＤ1 のアノード端子
には、平滑コンデンサＣ1，Ｃ2 の他方の端子と、フォ
トＭＯＳ２４Ｂの他方の端子と、がそれぞれ接続されて
いる。
イオードＤ2 のカソード端子には、平滑コンデンサ
Ｃ1 ，Ｃ2 の一方の端子と、放電抵抗Ｒ1 の一方の端子
と、がそれぞれ接続されており、放電抵抗Ｒ1 の他方の
端子は、フォトＭＯＳリレー２４のフォトＭＯＳ２４Ｂ
の一方の端子に接続されている。一方、方向切換器２２
の他方の出力端子であるダイオードＤ1 のアノード端子
には、平滑コンデンサＣ1，Ｃ2 の他方の端子と、フォ
トＭＯＳ２４Ｂの他方の端子と、がそれぞれ接続されて
いる。
【００３２】フォトＭＯＳリレー２４において、フォト
ダイオード２４Ａのアノード端子は、図示しない抵抗を
介して直流電源ＶCCに接続され、そのカソード端子は、
ＣＰＵ５０の制御信号線に接続されている。
ダイオード２４Ａのアノード端子は、図示しない抵抗を
介して直流電源ＶCCに接続され、そのカソード端子は、
ＣＰＵ５０の制御信号線に接続されている。
【００３３】フォトＭＯＳリレー２４では、ＣＰＵ５０
からのローレベルの制御信号を入力すると、直流電源Ｖ
CCからの直流電圧を受けてフォトダイオード２４Ａが発
光し、これに伴ってフォトＭＯＳ２４Ｂが閉状態となる
一方で、ＣＰＵ５０からのハイレベルの制御信号を入力
すると、フォトダイオード２４Ａが逆バイアスとなって
発光せず、フォトＭＯＳ２４Ｂが開状態を維持するよう
になっている。
からのローレベルの制御信号を入力すると、直流電源Ｖ
CCからの直流電圧を受けてフォトダイオード２４Ａが発
光し、これに伴ってフォトＭＯＳ２４Ｂが閉状態となる
一方で、ＣＰＵ５０からのハイレベルの制御信号を入力
すると、フォトダイオード２４Ａが逆バイアスとなって
発光せず、フォトＭＯＳ２４Ｂが開状態を維持するよう
になっている。
【００３４】したがって、ＣＰＵ５０がローレベルの制
御信号を出力したときは、放電抵抗Ｒ1 が導通状態とな
り、ＣＰＵ５０がハイレベルの制御信号を出力したとき
は、放電抵抗Ｒ1 が非導通状態となる。
御信号を出力したときは、放電抵抗Ｒ1 が導通状態とな
り、ＣＰＵ５０がハイレベルの制御信号を出力したとき
は、放電抵抗Ｒ1 が非導通状態となる。
【００３５】ここで、放電回路は、平滑コンデンサ
Ｃ1 ，Ｃ2 、放電抵抗Ｒ1 、およびフォトＭＯＳリレー
２４からなる部分である。すなわち、モータドライバ６
０への電圧の供給が遮断されたのち、フォトＭＯＳリレ
ー２４が閉状態となったときは、平滑コンデンサＣ1 ，
Ｃ2 に蓄積された電荷は、平滑コンデンサＣ1 ，Ｃ2 お
よび放電抵抗Ｒ1 を含んでなる放電ループにより放電さ
せられる。
Ｃ1 ，Ｃ2 、放電抵抗Ｒ1 、およびフォトＭＯＳリレー
２４からなる部分である。すなわち、モータドライバ６
０への電圧の供給が遮断されたのち、フォトＭＯＳリレ
ー２４が閉状態となったときは、平滑コンデンサＣ1 ，
Ｃ2 に蓄積された電荷は、平滑コンデンサＣ1 ，Ｃ2 お
よび放電抵抗Ｒ1 を含んでなる放電ループにより放電さ
せられる。
【００３６】一方、ＣＰＵ５０は、モータドライバ６０
に対して電圧の供給を行うときは、フォトＭＯＳリレー
２４にハイレベルの制御信号を出力し、次いで、フォト
トライアックカプラ４０にローレベルの制御信号を出力
する一方で、モータドライバ６０に対して電圧の供給を
遮断するときは、フォトトライアックカプラ４０にハイ
レベルの制御信号を出力し、次いで、フォトＭＯＳリレ
ー２４にローレベルの制御信号を出力するようになって
いる。
に対して電圧の供給を行うときは、フォトＭＯＳリレー
２４にハイレベルの制御信号を出力し、次いで、フォト
トライアックカプラ４０にローレベルの制御信号を出力
する一方で、モータドライバ６０に対して電圧の供給を
遮断するときは、フォトトライアックカプラ４０にハイ
レベルの制御信号を出力し、次いで、フォトＭＯＳリレ
ー２４にローレベルの制御信号を出力するようになって
いる。
【００３７】なお、モータドライバ６０は、方向切換器
２２の出力端子に対して平滑コンデンサＣ2 と並列に接
続されている。次に、上記第１の実施の形態の動作を説
明する。
２２の出力端子に対して平滑コンデンサＣ2 と並列に接
続されている。次に、上記第１の実施の形態の動作を説
明する。
【００３８】まず、モータドライバ６０に対して電圧の
供給を行うときは、ＣＰＵ５０で、フォトＭＯＳリレー
２４にハイレベルの制御信号が出力され、次いで、フォ
トトライアックカプラ４０にローレベルの制御信号が出
力される。
供給を行うときは、ＣＰＵ５０で、フォトＭＯＳリレー
２４にハイレベルの制御信号が出力され、次いで、フォ
トトライアックカプラ４０にローレベルの制御信号が出
力される。
【００３９】そうすると、フォトＭＯＳ２４Ｂが開状態
となって放電抵抗Ｒ1 が非導通状態とされ、次いで、フ
ォトトライアック４０Ｂおよびトライアック３０がとも
にオン状態となって、電源整流回路２０に対してＡＣ電
源１０からの交流電圧の供給が行われる。
となって放電抵抗Ｒ1 が非導通状態とされ、次いで、フ
ォトトライアック４０Ｂおよびトライアック３０がとも
にオン状態となって、電源整流回路２０に対してＡＣ電
源１０からの交流電圧の供給が行われる。
【００４０】電源整流回路２０では、方向切換器２２の
入力端子に供給された交流電圧が全波整流されて方向切
換器２２の出力端子から出力される。方向切換器２２の
出力端子から出力された電圧は、放電抵抗Ｒ1 が非導通
状態であるため放電抵抗Ｒ1には供給されず、平滑コン
デンサＣ1 ，Ｃ2 により平滑化され、モータドライバ６
０に供給される。
入力端子に供給された交流電圧が全波整流されて方向切
換器２２の出力端子から出力される。方向切換器２２の
出力端子から出力された電圧は、放電抵抗Ｒ1 が非導通
状態であるため放電抵抗Ｒ1には供給されず、平滑コン
デンサＣ1 ，Ｃ2 により平滑化され、モータドライバ６
０に供給される。
【００４１】次に、この状態で、モータドライバ６０に
対して電圧の供給を遮断するときは、ＣＰＵ５０で、フ
ォトトライアックカプラ４０にハイレベルの制御信号が
出力され、次いで、フォトＭＯＳリレー２４にローレベ
ルの制御信号が出力される。
対して電圧の供給を遮断するときは、ＣＰＵ５０で、フ
ォトトライアックカプラ４０にハイレベルの制御信号が
出力され、次いで、フォトＭＯＳリレー２４にローレベ
ルの制御信号が出力される。
【００４２】そうすると、フォトトライアック４０Ｂお
よびトライアック３０がともにオフ状態となって、電源
整流回路２０に対してＡＣ電源１０からの交流電圧の供
給が遮断される。次いで、フォトＭＯＳ２４Ｂが閉状態
となって平滑コンデンサＣ1，Ｃ2 および放電抵抗Ｒ1
を含んでなる放電ループが構成され、平滑コンデンサＣ
1 ，Ｃ2 に蓄積された電荷が放電抵抗Ｒ1 により放電さ
せられる。
よびトライアック３０がともにオフ状態となって、電源
整流回路２０に対してＡＣ電源１０からの交流電圧の供
給が遮断される。次いで、フォトＭＯＳ２４Ｂが閉状態
となって平滑コンデンサＣ1，Ｃ2 および放電抵抗Ｒ1
を含んでなる放電ループが構成され、平滑コンデンサＣ
1 ，Ｃ2 に蓄積された電荷が放電抵抗Ｒ1 により放電さ
せられる。
【００４３】このようにして、平滑コンデンサＣ1 ，Ｃ
2 と、放電抵抗Ｒ1 と、フォトＭＯＳリレー２４と、を
備え、フォトＭＯＳリレー２４が閉状態となったとき
は、平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含
んでなる放電ループを構成するようにしたから、電圧供
給時における放電抵抗Ｒ1 での発熱やロス電流の発生を
なくすことができるとともに、従来に比して平滑コンデ
ンサＣ1 ，Ｃ2 に蓄積された電荷を放電させるための時
間を短縮することができる。
2 と、放電抵抗Ｒ1 と、フォトＭＯＳリレー２４と、を
備え、フォトＭＯＳリレー２４が閉状態となったとき
は、平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含
んでなる放電ループを構成するようにしたから、電圧供
給時における放電抵抗Ｒ1 での発熱やロス電流の発生を
なくすことができるとともに、従来に比して平滑コンデ
ンサＣ1 ，Ｃ2 に蓄積された電荷を放電させるための時
間を短縮することができる。
【００４４】また、フォトＭＯＳリレー２４を、ＣＰＵ
５０の制御信号がローレベルのときに閉状態とし、ＣＰ
Ｕ５０の制御信号がハイレベルのときに開状態となるよ
うに構成したから、例えば、ＡＣ電源１０をオフ状態に
するとともに、ＣＰＵ５０の電源をオフ状態にしても放
電ループが構成されるので、そのような場合であっても
平滑コンデンサＣ1 ，Ｃ2 に蓄積された電荷を放電抵抗
Ｒ1 により放電させることができる。
５０の制御信号がローレベルのときに閉状態とし、ＣＰ
Ｕ５０の制御信号がハイレベルのときに開状態となるよ
うに構成したから、例えば、ＡＣ電源１０をオフ状態に
するとともに、ＣＰＵ５０の電源をオフ状態にしても放
電ループが構成されるので、そのような場合であっても
平滑コンデンサＣ1 ，Ｃ2 に蓄積された電荷を放電抵抗
Ｒ1 により放電させることができる。
【００４５】次に、本発明の第２の実施の形態を図面を
参照しながら説明する。図２は、本発明に係る放電回路
の第２の実施の形態を示す図である。この第２の実施の
形態は、本発明に係る放電回路を、図２に示すように、
モータドライバに直流電圧を供給する電圧供給回路の、
大容量の平滑コンデンサを用いた電源整流回路について
適用したものである。なお、これは、第１の実施の形態
における電源整流回路２０の構成を変更したものであ
り、以下、第１の実施の形態の構成と異なる部分につい
てのみ説明をし、重複する部分については同一の符号を
付して説明を省略する。
参照しながら説明する。図２は、本発明に係る放電回路
の第２の実施の形態を示す図である。この第２の実施の
形態は、本発明に係る放電回路を、図２に示すように、
モータドライバに直流電圧を供給する電圧供給回路の、
大容量の平滑コンデンサを用いた電源整流回路について
適用したものである。なお、これは、第１の実施の形態
における電源整流回路２０の構成を変更したものであ
り、以下、第１の実施の形態の構成と異なる部分につい
てのみ説明をし、重複する部分については同一の符号を
付して説明を省略する。
【００４６】図中、電源整流回路２０は、方向切換器２
２と、平滑コンデンサＣ1 ，Ｃ2 と、放電抵抗Ｒ1 と、
分圧抵抗Ｒ2 ，Ｒ3 ，Ｒ4 と、ツェナーダイオードＤZ
と、ｎｐｎ型のトランジスタＴ1 と、フォトＭＯＳリレ
ー２４と、で構成されている。なお、放電抵抗Ｒ1 の容
量は、トランジスタＴ1 の特性に応じて従来の放電抵抗
Ｒ1 の容量よりも小さくなっている。
２と、平滑コンデンサＣ1 ，Ｃ2 と、放電抵抗Ｒ1 と、
分圧抵抗Ｒ2 ，Ｒ3 ，Ｒ4 と、ツェナーダイオードＤZ
と、ｎｐｎ型のトランジスタＴ1 と、フォトＭＯＳリレ
ー２４と、で構成されている。なお、放電抵抗Ｒ1 の容
量は、トランジスタＴ1 の特性に応じて従来の放電抵抗
Ｒ1 の容量よりも小さくなっている。
【００４７】方向切換器２２の一方の出力端子であるダ
イオードＤ2 のカソード端子には、平滑コンデンサ
Ｃ1 ，Ｃ2 の一方の端子と、放電抵抗Ｒ1 の一方の端子
と、分圧抵抗Ｒ2 の一方の端子と、がそれぞれ接続され
ている。放電抵抗Ｒ1 の他方の端子は、トランジスタＴ
1 のコレクタ端子に接続されており、分圧抵抗Ｒ2 の他
方の端子は、フォトＭＯＳリレー２４のフォトＭＯＳ２
４Ｂの一方の端子に接続されている。
イオードＤ2 のカソード端子には、平滑コンデンサ
Ｃ1 ，Ｃ2 の一方の端子と、放電抵抗Ｒ1 の一方の端子
と、分圧抵抗Ｒ2 の一方の端子と、がそれぞれ接続され
ている。放電抵抗Ｒ1 の他方の端子は、トランジスタＴ
1 のコレクタ端子に接続されており、分圧抵抗Ｒ2 の他
方の端子は、フォトＭＯＳリレー２４のフォトＭＯＳ２
４Ｂの一方の端子に接続されている。
【００４８】フォトＭＯＳ２４Ｂの他方の端子には、分
圧抵抗Ｒ3 の一方の端子と、ツェナーダイオードＤZ の
カソード端子と、がそれぞれ接続されており、ツェナー
ダイオードＤZ のアノード端子には、分圧抵抗Ｒ4 の一
方の端子と、トランジスタＴ 1 のベース端子と、が接続
されている。
圧抵抗Ｒ3 の一方の端子と、ツェナーダイオードＤZ の
カソード端子と、がそれぞれ接続されており、ツェナー
ダイオードＤZ のアノード端子には、分圧抵抗Ｒ4 の一
方の端子と、トランジスタＴ 1 のベース端子と、が接続
されている。
【００４９】一方、方向切換器２２の他方の出力端子で
あるダイオードＤ1 のアノード端子には、平滑コンデン
サＣ1 ，Ｃ2 の他方の端子と、分圧抵抗Ｒ3 ，Ｒ4 の他
方の端子と、トランジスタＴ1 のエミッタ端子と、がそ
れぞれ接続されている。
あるダイオードＤ1 のアノード端子には、平滑コンデン
サＣ1 ，Ｃ2 の他方の端子と、分圧抵抗Ｒ3 ，Ｒ4 の他
方の端子と、トランジスタＴ1 のエミッタ端子と、がそ
れぞれ接続されている。
【００５０】ここで、放電回路は、平滑コンデンサ
Ｃ1 ，Ｃ2 、放電抵抗Ｒ1 、分圧抵抗Ｒ 2 〜Ｒ4 、ツェ
ナーダイオードＤZ 、フォトＭＯＳリレー２４、および
トランジスタＴ1 からなる部分である。すなわち、モー
タドライバ６０への電圧の供給が遮断されたのち、フォ
トＭＯＳリレー２４が閉状態となったときは、分圧抵抗
Ｒ 2 〜Ｒ4 、ツェナーダイオードＤZ 、およびトランジ
スタＴ1 を含んでなる放電電流増幅部で、放電抵抗Ｒ1
を流れる放電電流が増幅させられつつ、平滑コンデンサ
Ｃ1 ，Ｃ2 に蓄積された電荷が、平滑コンデンサＣ1 ，
Ｃ2 および放電抵抗Ｒ1 を含んでなる放電ループにより
放電させられる。
Ｃ1 ，Ｃ2 、放電抵抗Ｒ1 、分圧抵抗Ｒ 2 〜Ｒ4 、ツェ
ナーダイオードＤZ 、フォトＭＯＳリレー２４、および
トランジスタＴ1 からなる部分である。すなわち、モー
タドライバ６０への電圧の供給が遮断されたのち、フォ
トＭＯＳリレー２４が閉状態となったときは、分圧抵抗
Ｒ 2 〜Ｒ4 、ツェナーダイオードＤZ 、およびトランジ
スタＴ1 を含んでなる放電電流増幅部で、放電抵抗Ｒ1
を流れる放電電流が増幅させられつつ、平滑コンデンサ
Ｃ1 ，Ｃ2 に蓄積された電荷が、平滑コンデンサＣ1 ，
Ｃ2 および放電抵抗Ｒ1 を含んでなる放電ループにより
放電させられる。
【００５１】次に、上記第２の実施の形態の動作を説明
する。まず、モータドライバ６０に対して電圧の供給を
行うときは、ＣＰＵ５０で、フォトＭＯＳリレー２４に
ハイレベルの制御信号が出力され、次いで、フォトトラ
イアックカプラ４０にローレベルの制御信号が出力され
る。
する。まず、モータドライバ６０に対して電圧の供給を
行うときは、ＣＰＵ５０で、フォトＭＯＳリレー２４に
ハイレベルの制御信号が出力され、次いで、フォトトラ
イアックカプラ４０にローレベルの制御信号が出力され
る。
【００５２】そうすると、フォトＭＯＳ２４Ｂが開状態
となって分圧抵抗Ｒ2 が非導通状態とされ、トランジス
タＴ1 のベース端子への電流の供給が遮断されるので、
トランジスタＴ1 がオフ状態となって放電抵抗Ｒ1 が非
導通状態とされる。次いで、フォトトライアック４０Ｂ
およびトライアック３０がともにオン状態となって、電
源整流回路２０に対してＡＣ電源１０からの交流電圧の
供給が行われる。
となって分圧抵抗Ｒ2 が非導通状態とされ、トランジス
タＴ1 のベース端子への電流の供給が遮断されるので、
トランジスタＴ1 がオフ状態となって放電抵抗Ｒ1 が非
導通状態とされる。次いで、フォトトライアック４０Ｂ
およびトライアック３０がともにオン状態となって、電
源整流回路２０に対してＡＣ電源１０からの交流電圧の
供給が行われる。
【００５３】電源整流回路２０では、方向切換器２２の
入力端子に供給された交流電圧が全波整流されて方向切
換器２２の出力端子から出力される。方向切換器２２の
出力端子から出力された電圧は、放電抵抗Ｒ1 および分
圧抵抗Ｒ2 が非導通状態であるため放電抵抗Ｒ1 および
分圧抵抗Ｒ2 〜Ｒ4 には供給されず、平滑コンデンサＣ
1 ，Ｃ2 により平滑化され、モータドライバ６０に供給
される。
入力端子に供給された交流電圧が全波整流されて方向切
換器２２の出力端子から出力される。方向切換器２２の
出力端子から出力された電圧は、放電抵抗Ｒ1 および分
圧抵抗Ｒ2 が非導通状態であるため放電抵抗Ｒ1 および
分圧抵抗Ｒ2 〜Ｒ4 には供給されず、平滑コンデンサＣ
1 ，Ｃ2 により平滑化され、モータドライバ６０に供給
される。
【００５４】次に、この状態で、モータドライバ６０に
対して電圧の供給を遮断するときは、ＣＰＵ５０で、フ
ォトトライアックカプラ４０にハイレベルの制御信号が
出力され、次いで、フォトＭＯＳリレー２４にローレベ
ルの制御信号が出力される。
対して電圧の供給を遮断するときは、ＣＰＵ５０で、フ
ォトトライアックカプラ４０にハイレベルの制御信号が
出力され、次いで、フォトＭＯＳリレー２４にローレベ
ルの制御信号が出力される。
【００５５】そうすると、フォトトライアック４０Ｂお
よびトライアック３０がともにオフ状態となって、電源
整流回路２０に対してＡＣ電源１０からの交流電圧の供
給が遮断される。
よびトライアック３０がともにオフ状態となって、電源
整流回路２０に対してＡＣ電源１０からの交流電圧の供
給が遮断される。
【００５６】次いで、フォトＭＯＳ２４Ｂが閉状態とな
って平滑コンデンサＣ1 ，Ｃ2 、および放電抵抗Ｒ1 を
含んでなる放電ループが構成されるとともに、分圧抵抗
Ｒ2〜Ｒ4 、ツェナーダイオードＤZ 、およびトランジ
スタＴ1 を含んでなる放電電流増大部が構成される。
って平滑コンデンサＣ1 ，Ｃ2 、および放電抵抗Ｒ1 を
含んでなる放電ループが構成されるとともに、分圧抵抗
Ｒ2〜Ｒ4 、ツェナーダイオードＤZ 、およびトランジ
スタＴ1 を含んでなる放電電流増大部が構成される。
【００５７】すなわち、放電電流増幅部では、平滑コン
デンサＣ1 ，Ｃ2 を電圧源としてその電圧が分圧抵抗Ｒ
1 〜Ｒ4 およびツェナーダイオードＤZ により分圧さ
れ、分圧抵抗Ｒ4 からの出力電流がトランジスタＴ1 の
ベース端子に供給されることにより、その大きさに比例
して放電抵抗Ｒ1 に流れる放電電流が増幅させられる。
このため、放電ループでは、放電電流が増幅させられつ
つ、平滑コンデンサＣ1，Ｃ2 に蓄積された電荷が放電
抵抗Ｒ1 により放電させられる。
デンサＣ1 ，Ｃ2 を電圧源としてその電圧が分圧抵抗Ｒ
1 〜Ｒ4 およびツェナーダイオードＤZ により分圧さ
れ、分圧抵抗Ｒ4 からの出力電流がトランジスタＴ1 の
ベース端子に供給されることにより、その大きさに比例
して放電抵抗Ｒ1 に流れる放電電流が増幅させられる。
このため、放電ループでは、放電電流が増幅させられつ
つ、平滑コンデンサＣ1，Ｃ2 に蓄積された電荷が放電
抵抗Ｒ1 により放電させられる。
【００５８】このようにして、平滑コンデンサＣ1 ，Ｃ
2 と、放電抵抗Ｒ1 と、フォトＭＯＳリレー２４と、を
備え、フォトＭＯＳリレー２４が閉状態となったとき
は、平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含
んでなる放電ループを構成するとともに、分圧抵抗Ｒ2
〜Ｒ4 、ツェナーダイオードＤZ 、およびトランジスタ
Ｔ1 を含んでなる放電電流増幅部を構成するようにした
から、電圧供給時における放電抵抗Ｒ1 での発熱やロス
電流の発生をなくすことができるとともに、平滑コンデ
ンサＣ1 ，Ｃ2 に蓄積された電荷を放電させるための時
間をさらに短縮することができる。
2 と、放電抵抗Ｒ1 と、フォトＭＯＳリレー２４と、を
備え、フォトＭＯＳリレー２４が閉状態となったとき
は、平滑コンデンサＣ1 ，Ｃ2 および放電抵抗Ｒ1 を含
んでなる放電ループを構成するとともに、分圧抵抗Ｒ2
〜Ｒ4 、ツェナーダイオードＤZ 、およびトランジスタ
Ｔ1 を含んでなる放電電流増幅部を構成するようにした
から、電圧供給時における放電抵抗Ｒ1 での発熱やロス
電流の発生をなくすことができるとともに、平滑コンデ
ンサＣ1 ，Ｃ2 に蓄積された電荷を放電させるための時
間をさらに短縮することができる。
【００５９】また、放電抵抗Ｒ1 の容量をトランジスタ
Ｔ1 の特性に応じて小さくすることができるので、平滑
コンデンサＣ1 ，Ｃ2 に蓄積された電荷を放電させるた
めの時間をさらに短縮することができる。
Ｔ1 の特性に応じて小さくすることができるので、平滑
コンデンサＣ1 ，Ｃ2 に蓄積された電荷を放電させるた
めの時間をさらに短縮することができる。
【００６０】なお、上記第１および第２の実施の形態に
おいては、平滑コンデンサとして２つのコンデンサ
Ｃ1 ，Ｃ2 を用いて構成したが、これに限らず、平滑コ
ンデンサは一つであってもよい。
おいては、平滑コンデンサとして２つのコンデンサ
Ｃ1 ，Ｃ2 を用いて構成したが、これに限らず、平滑コ
ンデンサは一つであってもよい。
【００６１】また、上記第１および第２の実施の形態に
おいては、スイッチング部としてフォトＭＯＳリレー２
４を用いて構成したが、これに限らず、例えば、通常の
リレー、トランジスタ、ＭＯＳＦＥＴ、フォトトライア
ックカプラ、フォトトランジスタリレー等を用いて構成
してもよい。
おいては、スイッチング部としてフォトＭＯＳリレー２
４を用いて構成したが、これに限らず、例えば、通常の
リレー、トランジスタ、ＭＯＳＦＥＴ、フォトトライア
ックカプラ、フォトトランジスタリレー等を用いて構成
してもよい。
【００６２】さらに、上記第１および第２の実施の形態
においては、本発明に係る放電回路を、モータドライバ
６０に直流電圧を供給する電圧供給回路１の、大容量の
平滑コンデンサを用いた電源整流回路２０について適用
したが、これに限らず、単にコンデンサに蓄積された電
荷を放電させるのに適用してもよい。
においては、本発明に係る放電回路を、モータドライバ
６０に直流電圧を供給する電圧供給回路１の、大容量の
平滑コンデンサを用いた電源整流回路２０について適用
したが、これに限らず、単にコンデンサに蓄積された電
荷を放電させるのに適用してもよい。
【００６３】
【発明の効果】以上説明したように、本発明に係る請求
項１または２記載の放電回路によれば、電圧供給時にお
ける放電抵抗での発熱やロス電流の発生をなくすことが
できるとともに、従来に比して平滑コンデンサに蓄積さ
れた電荷を放電させるための時間を短縮することができ
るという効果が得られる。
項１または２記載の放電回路によれば、電圧供給時にお
ける放電抵抗での発熱やロス電流の発生をなくすことが
できるとともに、従来に比して平滑コンデンサに蓄積さ
れた電荷を放電させるための時間を短縮することができ
るという効果が得られる。
【００６４】さらに、本発明に係る請求項２記載の放電
回路によれば、平滑コンデンサに蓄積された電荷を放電
させるための時間をさらに短縮することができるという
効果も得られる。
回路によれば、平滑コンデンサに蓄積された電荷を放電
させるための時間をさらに短縮することができるという
効果も得られる。
【図１】本発明に係る放電回路の第１の実施の形態を示
す図である。
す図である。
【図２】本発明に係る放電回路の第２の実施の形態を示
す図である。
す図である。
【図３】従来の放電回路の構成を示す図である。
１ 電圧供給回路 １０ ＡＣ電源 ２０ 電源整流回路 ２２ 方向切換器 ２４ フォトＭＯＳリレー ３０ トライアック ４０ フォトトライアックカプラ ５０ ＣＰＵ ６０ モータドライバ Ｃ1 ，Ｃ2 平滑コンデンサ Ｒ1 放電抵抗 Ｒ2 〜Ｒ4 分圧抵抗 Ｄ1 〜Ｄ4 ダイオード ＤZ ツェナーダイオード Ｔ1 トランジスタ
Claims (2)
- 【請求項１】 交流電圧を平滑化する平滑コンデンサに
蓄積された電荷を放電させる放電回路であって、 放電抵抗と、与えられた制御信号によって開閉動作を行
うスイッチング部と、を備え、 前記スイッチング部が閉状態となったときは、前記平滑
コンデンサ及び前記放電抵抗を含んでなる放電ループを
構成することを特徴とする放電回路。 - 【請求項２】 請求項１において、 前記放電抵抗を流れる放電電流を増幅させる放電電流増
幅部を備え、 前記放電電流増幅部は、前記スイッチング部が閉状態と
なったときに起動することを特徴とする放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1274998A JPH11215828A (ja) | 1998-01-26 | 1998-01-26 | 放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1274998A JPH11215828A (ja) | 1998-01-26 | 1998-01-26 | 放電回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11215828A true JPH11215828A (ja) | 1999-08-06 |
Family
ID=11814078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1274998A Pending JPH11215828A (ja) | 1998-01-26 | 1998-01-26 | 放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11215828A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003333859A (ja) * | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | 電力変換装置における平滑コンデンサ放電システム |
| US7285927B2 (en) * | 2004-02-27 | 2007-10-23 | Hitachi, Ltd. | Control apparatus for electric motor of inverter system and control apparatus for electro mechanical brake |
| EP2294683A1 (de) * | 2008-07-03 | 2011-03-16 | Fujitsu Technology Solutions Intellectual Property GmbH | Schaltungsanordnung mit einem netzeingang und arbeitsverfahren zum ansteuern einer netzeingangsschaltung |
-
1998
- 1998-01-26 JP JP1274998A patent/JPH11215828A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003333859A (ja) * | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | 電力変換装置における平滑コンデンサ放電システム |
| US7285927B2 (en) * | 2004-02-27 | 2007-10-23 | Hitachi, Ltd. | Control apparatus for electric motor of inverter system and control apparatus for electro mechanical brake |
| EP2294683A1 (de) * | 2008-07-03 | 2011-03-16 | Fujitsu Technology Solutions Intellectual Property GmbH | Schaltungsanordnung mit einem netzeingang und arbeitsverfahren zum ansteuern einer netzeingangsschaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| WO2000041293A1 (fr) | Dispositif onduleur | |
| JPH07284274A (ja) | 電源回路 | |
| JPS62261219A (ja) | ソリツドステ−トリレ− | |
| JP2777307B2 (ja) | 短絡保護回路 | |
| KR980011561A (ko) | 전자석 구동 장치 | |
| JPH0923664A (ja) | インバータ装置 | |
| JP3210561B2 (ja) | 放電灯点灯回路 | |
| JP2002281737A (ja) | Ｉｇｂｔ直列接続式ゲート駆動回路 | |
| US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
| JPH11215828A (ja) | 放電回路 | |
| JP3572408B2 (ja) | 駆動信号制御の不足電圧ロックアウト回路 | |
| JP2002315306A (ja) | 自動車用空調装置 | |
| JP3680147B2 (ja) | 電源装置 | |
| JP7259430B2 (ja) | 電圧駆動型半導体スイッチング素子のゲート駆動装置、該ゲート駆動装置を備える電力変換装置 | |
| JP2002112542A (ja) | 電源回路 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JP6869625B2 (ja) | 電力変換装置 | |
| WO2023090187A1 (ja) | モータ駆動装置 | |
| US10530355B1 (en) | Control device for power semiconductor switch | |
| JPH1127125A (ja) | 電力半導体装置及び電源装置 | |
| JP3400442B2 (ja) | スイッチング電源 | |
| JP2004319674A (ja) | Ｍｏｓ半導体リレー | |
| JP3864497B2 (ja) | 過電流保護回路を備えた制御装置 | |
| JP2001103677A (ja) | 電源装置 |