JPH0322487A - トランスファー型ソリッドステートリレー - Google Patents
トランスファー型ソリッドステートリレーInfo
- Publication number
- JPH0322487A JPH0322487A JP1157609A JP15760989A JPH0322487A JP H0322487 A JPH0322487 A JP H0322487A JP 1157609 A JP1157609 A JP 1157609A JP 15760989 A JP15760989 A JP 15760989A JP H0322487 A JPH0322487 A JP H0322487A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- photovoltage
- photovoltaic element
- depletion
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000007787 solid Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000881 depressing effect Effects 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003001 depressive effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
- H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ソリッドステ〜トリレーに関し、峙にＭＯＳ
ＦＥＴを用いたソリッドステートリレーに関する。
ＦＥＴを用いたソリッドステートリレーに関する。
従来、この種のソリッドステートリレー（以下ＳＳＲと
記す）は、第７図に示すように、制御入力端子１に電圧
を印加して、ＬＥＤ２を発光させ、光起電力素子３から
なる光電圧発光回路に光電圧を発生させ、これをエンハ
ンスメント型ＭＯＳ ＦＥＴ８のゲート７に印加してＯ
Ｎさせる。またＯＦＦさせるために、ディプレッシ璽冫
型ＭＯＳ ＦＥＴ３１、光起電力素子３２、抵抗３３で
構成した放電回路を有している。
記す）は、第７図に示すように、制御入力端子１に電圧
を印加して、ＬＥＤ２を発光させ、光起電力素子３から
なる光電圧発光回路に光電圧を発生させ、これをエンハ
ンスメント型ＭＯＳ ＦＥＴ８のゲート７に印加してＯ
Ｎさせる。またＯＦＦさせるために、ディプレッシ璽冫
型ＭＯＳ ＦＥＴ３１、光起電力素子３２、抵抗３３で
構成した放電回路を有している。
また、この回路を改良したものとして、第８図に示すよ
うに、放電回路を、サイリスタ６及びダイオード４．５
で構成したものがある。高速なＯＦＦ動作ができること
が特徴である。
うに、放電回路を、サイリスタ６及びダイオード４．５
で構成したものがある。高速なＯＦＦ動作ができること
が特徴である。
さらに第９図に示すように第７図のＳＳＨに、ディプレ
ッシ嘗ン型ＭＯＳ ＦＥＴ１４を付け加えてエンハンス
メントＩＩＭＯＳ ＦＥＴ８ｔ−ノーマルオープン接点
、ディプレッシ嘗ン型ＭＯＳ ＦＥＴ１４を、ノーマル
クローズ接点とした、トランスファー型ＳＳＲも作られ
ている。
ッシ嘗ン型ＭＯＳ ＦＥＴ１４を付け加えてエンハンス
メントＩＩＭＯＳ ＦＥＴ８ｔ−ノーマルオープン接点
、ディプレッシ嘗ン型ＭＯＳ ＦＥＴ１４を、ノーマル
クローズ接点とした、トランスファー型ＳＳＲも作られ
ている。
上述した従来までのトランスファー型ＳＳＲは、単純に
、エンハンスメント型ＭＯＳ ＦＥＴ８と、ディプレク
シ曹ン型ＭＯＳ ＦＥＴ１４を組合せて、ＳＳＲを構成
しているため、エンハンスメント型ＭＯＳ ＦＥＴとデ
ィプレッション型ＭＯＳ ＦＥＴの両方が同時にＯＮ状
態になることがあｂ１ トランスファ動作、つまシかな
らずすくなくとも、どちらか一方がＯＦＦになっている
動作が実現できず、実用上は、回路の短絡が起きるなど
、安全性に問題があり、使いづらいとの欠点があった。
、エンハンスメント型ＭＯＳ ＦＥＴ８と、ディプレク
シ曹ン型ＭＯＳ ＦＥＴ１４を組合せて、ＳＳＲを構成
しているため、エンハンスメント型ＭＯＳ ＦＥＴとデ
ィプレッション型ＭＯＳ ＦＥＴの両方が同時にＯＮ状
態になることがあｂ１ トランスファ動作、つまシかな
らずすくなくとも、どちらか一方がＯＦＦになっている
動作が実現できず、実用上は、回路の短絡が起きるなど
、安全性に問題があり、使いづらいとの欠点があった。
本発明のトランスファー型ソリッドステートリレーは、
制御入力端子に接続された発光ダイオードと、前記発光
ダイオードからの光を受ける光起電力素子を含む第１の
光電圧発生回路、前記発光ダイオードの消灯を検出して
前記第１の光電圧発生回路の出力電圧を放電する第１の
放電回路及び前記第１の放電回路の出力電圧で制御され
るエンハンスメント型ＭＯＳ ＦＥＴからなる第１の出
力回路と、前記発光ダイオードからの光を受ける光起電
力素子を含む第２の光電圧発生回路、前記発光ダイオー
ドの消灯を検出して前記第２の光電圧発生回路の出力電
圧を放電する第２の放電回路であクて前記第１の放電回
路に比較して消灯後放電開始迄の時間遅れの大きいもの
及び前記第２の放電回路の出力電圧で制御されるディプ
レッシ．冫型ＭＯＳ ＦＥＴからなる第２の出力回路と
からな）、前記第２の光電圧発生回路の光起電力素子は
、前記第１の光電圧発生回路の光起電力素子に比べて光
電流が大きくとれる構造を有しているというものである
。
制御入力端子に接続された発光ダイオードと、前記発光
ダイオードからの光を受ける光起電力素子を含む第１の
光電圧発生回路、前記発光ダイオードの消灯を検出して
前記第１の光電圧発生回路の出力電圧を放電する第１の
放電回路及び前記第１の放電回路の出力電圧で制御され
るエンハンスメント型ＭＯＳ ＦＥＴからなる第１の出
力回路と、前記発光ダイオードからの光を受ける光起電
力素子を含む第２の光電圧発生回路、前記発光ダイオー
ドの消灯を検出して前記第２の光電圧発生回路の出力電
圧を放電する第２の放電回路であクて前記第１の放電回
路に比較して消灯後放電開始迄の時間遅れの大きいもの
及び前記第２の放電回路の出力電圧で制御されるディプ
レッシ．冫型ＭＯＳ ＦＥＴからなる第２の出力回路と
からな）、前記第２の光電圧発生回路の光起電力素子は
、前記第１の光電圧発生回路の光起電力素子に比べて光
電流が大きくとれる構造を有しているというものである
。
次に本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例を示す回路図である。
エンハンスメント側の回路は、制御入力端子１に印加さ
れた電圧によｂ１発光する発光ダイオード（以下ＬＥＤ
）２及びこのＬＥＤ２からの光を受けて、光電圧、光電
流を生ずるフォトダイオードを直列に接続してフォトダ
イオードアレーで形或した光電圧の高い、光起電力素子
３かななる第１の光電圧回路及び第１の放電回路を形成
するダイオード４，５及びサイリスタ６、さらに、ダイ
ー５一 オード４を通して、光起電力素子３から発生した光電圧
がゲート７に印加されるエンハンスメント型ＭＯＳ Ｆ
ＥＴ８ （第１の出力回路）から構威されている。
れた電圧によｂ１発光する発光ダイオード（以下ＬＥＤ
）２及びこのＬＥＤ２からの光を受けて、光電圧、光電
流を生ずるフォトダイオードを直列に接続してフォトダ
イオードアレーで形或した光電圧の高い、光起電力素子
３かななる第１の光電圧回路及び第１の放電回路を形成
するダイオード４，５及びサイリスタ６、さらに、ダイ
ー５一 オード４を通して、光起電力素子３から発生した光電圧
がゲート７に印加されるエンハンスメント型ＭＯＳ Ｆ
ＥＴ８ （第１の出力回路）から構威されている。
また、ディプレッシ１ン側の回路は、同様に、制御入力
端子１に印加された電圧によｂ発光するＬＥＤ２からの
光を受けて光電圧、光電流を生ずる、エンハンスメント
側のものよう１光電圧が低く、光電流の大きい光起電力
素子９（第２の光電圧発生回路）及び同様に、第２の放
電回路を形或するダイオード１０．１１及びサイリスタ
１２及び光起電力素子９からの光電圧をダイオード１０
を通して、ゲート１３に受けるエンハンスメント型ＭＯ
Ｓ ＦＥＴ８に比べ、しきい電圧の低いディプレッシ璽
ン型ＭＯＳ ＦＥＴ１４ （第２の出力回路）を有し、
さらにサイリスタ１２のカソード端子ｌ５にアノード端
子１６、またサイリスタ１２の７ノード端子１７に、カ
ソード端子１８を接続したダイオード１９及びダイオー
ド１０のカソード２０、ダイオード１１のアノード２１
に接続されたコン６一 デンサー２２から構威されている。
端子１に印加された電圧によｂ発光するＬＥＤ２からの
光を受けて光電圧、光電流を生ずる、エンハンスメント
側のものよう１光電圧が低く、光電流の大きい光起電力
素子９（第２の光電圧発生回路）及び同様に、第２の放
電回路を形或するダイオード１０．１１及びサイリスタ
１２及び光起電力素子９からの光電圧をダイオード１０
を通して、ゲート１３に受けるエンハンスメント型ＭＯ
Ｓ ＦＥＴ８に比べ、しきい電圧の低いディプレッシ璽
ン型ＭＯＳ ＦＥＴ１４ （第２の出力回路）を有し、
さらにサイリスタ１２のカソード端子ｌ５にアノード端
子１６、またサイリスタ１２の７ノード端子１７に、カ
ソード端子１８を接続したダイオード１９及びダイオー
ド１０のカソード２０、ダイオード１１のアノード２１
に接続されたコン６一 デンサー２２から構威されている。
このように構成されたトランスファー型８ＳＲは、まず
、制御入力端子１に電圧が印加されるとＬＥＤ２が発光
し、光起電力素子３，９に光電圧が発生し、それぞれエ
ンハンスメント型ＭＯＳ ＦＥＴ８ のゲート７及び
ディプレッション型ＭＯＳＦＥＴ１４のゲート１３を充
電するために光電流が流れる。この場合ゲー｝７．１３
は見かけ上、コンデンサと見なすことができるため、光
電流が流れることによって、電荷が蓄積され、ゲート電
圧が発生し、しきい電圧と一致した所で、エンノ・ンス
メント型ＭＯＳ ＦＥＴはＯＮし、ディプレッション
型ＭＯＳ ＦＥＴはＯＦＦする。（ディブレッション
型ＭＯＳ ＦＥＴは、しきい電圧が負であるため、回
路上、負の光電圧が印加される様に構威されている。）
この時、トランスファー動作であるためには、ディプレ
ッション型ＭＯＳ ＦＥＴ１４が先にＯＦＦすれば良い
。このため、ディプレッション側の光起電力素子の光電
流が大きく、壕た、ディプレッション型ＭＯＳ ＦＥ
Ｔのしきい電圧が低ければ、ディプレッション側が先に
ＯＦＦすることになる。厳密には、エンハンスメント型
ＭＯＳＦＥＴ８のしきい電圧をＶＴＩ，光電流をＩＩ
ｍゲート容量ＣＩ＋ ディプレクション型ＭＯＳ
ＦＥＴ１４のしきい電圧の絶対値を■ＴＤ光電流をＩＤ
％ゲート容量ＣＤとすれば であれば、トランスファー動作が実現することになる。
、制御入力端子１に電圧が印加されるとＬＥＤ２が発光
し、光起電力素子３，９に光電圧が発生し、それぞれエ
ンハンスメント型ＭＯＳ ＦＥＴ８ のゲート７及び
ディプレッション型ＭＯＳＦＥＴ１４のゲート１３を充
電するために光電流が流れる。この場合ゲー｝７．１３
は見かけ上、コンデンサと見なすことができるため、光
電流が流れることによって、電荷が蓄積され、ゲート電
圧が発生し、しきい電圧と一致した所で、エンノ・ンス
メント型ＭＯＳ ＦＥＴはＯＮし、ディプレッション
型ＭＯＳ ＦＥＴはＯＦＦする。（ディブレッション
型ＭＯＳ ＦＥＴは、しきい電圧が負であるため、回
路上、負の光電圧が印加される様に構威されている。）
この時、トランスファー動作であるためには、ディプレ
ッション型ＭＯＳ ＦＥＴ１４が先にＯＦＦすれば良い
。このため、ディプレッション側の光起電力素子の光電
流が大きく、壕た、ディプレッション型ＭＯＳ ＦＥ
Ｔのしきい電圧が低ければ、ディプレッション側が先に
ＯＦＦすることになる。厳密には、エンハンスメント型
ＭＯＳＦＥＴ８のしきい電圧をＶＴＩ，光電流をＩＩ
ｍゲート容量ＣＩ＋ ディプレクション型ＭＯＳ
ＦＥＴ１４のしきい電圧の絶対値を■ＴＤ光電流をＩＤ
％ゲート容量ＣＤとすれば であれば、トランスファー動作が実現することになる。
通常、同じ耐圧，ＯＮ抵抗のエンハンスメント型ＭＯＳ
ＦＥＴとディプレッショｙ型ＭＯＳＦＥＴを比較し
た場合、ディプレッション型ＭＯＳＦＥＴのゲート容量
が大きくなる傾向があるため、光電流を大きくして、し
きい電圧を低くすることが重要になる。
ＦＥＴとディプレッショｙ型ＭＯＳＦＥＴを比較し
た場合、ディプレッション型ＭＯＳＦＥＴのゲート容量
が大きくなる傾向があるため、光電流を大きくして、し
きい電圧を低くすることが重要になる。
第２図，第３図はそれぞれ、エンハンスメント側の光起
電力素子と、ディプレッション側の光起電力素子を示す
平面図である。
電力素子と、ディプレッション側の光起電力素子を示す
平面図である。
誘電体分離基板２３に形威されたフォトダイオード２４
を、アルミニウム配線２５で接続して、パッド２６．２
７から光電圧、光電流を取ｂ出す。
を、アルミニウム配線２５で接続して、パッド２６．２
７から光電圧、光電流を取ｂ出す。
ディプレッシ胃ン側の光起電力素子は、ＭＯＳＦＥＴの
しきい電圧が低いため、フォトダイオードの数は小なく
て良く、従って個々のフォトダイオードの面積を光電流
が大きくとれるように大きくしても、光起電力素子自体
の面積はさほど大きくはならない。
しきい電圧が低いため、フォトダイオードの数は小なく
て良く、従って個々のフォトダイオードの面積を光電流
が大きくとれるように大きくしても、光起電力素子自体
の面積はさほど大きくはならない。
第４図は、第２図の光起電力素子の従断面図である。
ポリシリコンで形威された誘電体分離基板２３に島状に
単結晶で形成され酸化シリコン膜２８で分離されたフォ
トダイオード２４がアルミニウム配線２５によう直列に
接続されている。
単結晶で形成され酸化シリコン膜２８で分離されたフォ
トダイオード２４がアルミニウム配線２５によう直列に
接続されている。
次に、制御入力端子１、に印加された電圧が無くな！Ｄ
，ＬＥＤ２からの光が無くなった場合、トランスファー
動作を行なうためには、ハンハンスメント型ＭＯＳ Ｆ
ＥＴ８がディプレッシ璽ン型ＭＯＳＦＥＴ１４がＯＮす
るよシ早＜ＯＦＦすれば良い。
，ＬＥＤ２からの光が無くなった場合、トランスファー
動作を行なうためには、ハンハンスメント型ＭＯＳ Ｆ
ＥＴ８がディプレッシ璽ン型ＭＯＳＦＥＴ１４がＯＮす
るよシ早＜ＯＦＦすれば良い。
このためには、ディプレッシ冒ン側の第２の放電回路の
動作を遅らせることが考えられる。具体的−９− にば、放電回路の動作は、光の入力が無くなった後光起
電力素子９の自己放電によう１光起電力素子９の電圧が
下がり、これによって、ＭＯＳＦＥＴ１４のゲート電圧
との間によって生じた電位差によｂ１サイリスタ１７を
動作させて、ＭＯＳ ＦＥＴ１４のゲート１３にた會っ
た電荷を放電して、ＭＯＳ ＦＥＴ１４がＯＮする。こ
のため、ダイオード１９をサイリスタの両端子間に、サ
イリスタとは逆方向に接続すると、ダイオード１９の逆
方向の漏れ電流により、ゲート１３の電圧が低下して電
位差が生じにくくなう，サイリスタ１２の動作が遅れ、
ディプレッションのＭＯＳ ＦＥＴ１４のＯＮが遅れる
ことになる。
動作を遅らせることが考えられる。具体的−９− にば、放電回路の動作は、光の入力が無くなった後光起
電力素子９の自己放電によう１光起電力素子９の電圧が
下がり、これによって、ＭＯＳＦＥＴ１４のゲート電圧
との間によって生じた電位差によｂ１サイリスタ１７を
動作させて、ＭＯＳ ＦＥＴ１４のゲート１３にた會っ
た電荷を放電して、ＭＯＳ ＦＥＴ１４がＯＮする。こ
のため、ダイオード１９をサイリスタの両端子間に、サ
イリスタとは逆方向に接続すると、ダイオード１９の逆
方向の漏れ電流により、ゲート１３の電圧が低下して電
位差が生じにくくなう，サイリスタ１２の動作が遅れ、
ディプレッションのＭＯＳ ＦＥＴ１４のＯＮが遅れる
ことになる。
また、光起電力素子９の両端間にコンデンサー２２を付
加するとコンデンサー２２にチャージされた電荷によｂ
１光起電力素子９の自己放電による電圧低下が遅れサイ
リスタ１２の動作が遅れディプレクションＭＯＳ ＦＥ
Ｔ１４のＯＮが遅れることになｂ１ トランスファー動
作が、実現できることになる。上記のダイオードの付加
及び、コンデー１０一 サーの付加のいずれも、同じ効果をもたらすため、いず
れか、一方だけであっても、トランスファー動作を実現
できれば、一方だけの付加で良い。、第５図は本発明の
第２の実施例を示す回路図である。
加するとコンデンサー２２にチャージされた電荷によｂ
１光起電力素子９の自己放電による電圧低下が遅れサイ
リスタ１２の動作が遅れディプレクションＭＯＳ ＦＥ
Ｔ１４のＯＮが遅れることになｂ１ トランスファー動
作が、実現できることになる。上記のダイオードの付加
及び、コンデー１０一 サーの付加のいずれも、同じ効果をもたらすため、いず
れか、一方だけであっても、トランスファー動作を実現
できれば、一方だけの付加で良い。、第５図は本発明の
第２の実施例を示す回路図である。
第１の実施例と同様に、制御入力端子１とこれに接続さ
れたＬＥＤ２を有し、さらにこのＬＥＤ２からの光を受
ける、エンハソスメント側の光起電力素子３と、ディプ
レッシ讐ン側の光起電力素子９と、さらにエンハンスメ
ント側の放電回路として、フォトトランジスタ２９．３
０ （ＬＥＤ２からの光を受けるように配置してカく）
とサイリスタ−６また、ディプレッション側の放電回路
として、ダイオード１０．１１とサイリスター１２を有
し、さらにそれぞれの光起電力素子からの光電圧を受け
て動作する、エンハンスメント型ＭＯＳ ＦＥＴ８ 及
び、ディプレッシ璽ン型ＭＯＳ ＦＥＴ１４で構威さ
れている。第２の実施例において、制御入力端子１に電
圧が印加された場合は、第１の実施例の場合とまったく
同様に、ディプレッション側の光起電力素子９の光電流
を大きく、１たディプレッシッン！ＭＯＳ ＦＥＴ１４
のしきい電圧を低くすることにようトランスファー動作
を実現する。
れたＬＥＤ２を有し、さらにこのＬＥＤ２からの光を受
ける、エンハソスメント側の光起電力素子３と、ディプ
レッシ讐ン側の光起電力素子９と、さらにエンハンスメ
ント側の放電回路として、フォトトランジスタ２９．３
０ （ＬＥＤ２からの光を受けるように配置してカく）
とサイリスタ−６また、ディプレッション側の放電回路
として、ダイオード１０．１１とサイリスター１２を有
し、さらにそれぞれの光起電力素子からの光電圧を受け
て動作する、エンハンスメント型ＭＯＳ ＦＥＴ８ 及
び、ディプレッシ璽ン型ＭＯＳ ＦＥＴ１４で構威さ
れている。第２の実施例において、制御入力端子１に電
圧が印加された場合は、第１の実施例の場合とまったく
同様に、ディプレッション側の光起電力素子９の光電流
を大きく、１たディプレッシッン！ＭＯＳ ＦＥＴ１４
のしきい電圧を低くすることにようトランスファー動作
を実現する。
一方、制御入力端子１の電圧が無くなった場合、工／ハ
ンスメント側の第１の放電回路にかいて、ダイオード４
，５のかわシにフォトトランジスタ２９．３０が用いら
れている。ダイオードをフォトトランジスタに置き変え
た場合、トランジスタの順方向電圧がダイオードに比べ
低いため、光起電力素子３で発生した光電圧と、ＭＯＳ
ＦＥＴ８のグート７に印加される電圧との電位差が小
さくなる。
ンスメント側の第１の放電回路にかいて、ダイオード４
，５のかわシにフォトトランジスタ２９．３０が用いら
れている。ダイオードをフォトトランジスタに置き変え
た場合、トランジスタの順方向電圧がダイオードに比べ
低いため、光起電力素子３で発生した光電圧と、ＭＯＳ
ＦＥＴ８のグート７に印加される電圧との電位差が小
さくなる。
従って、サイリスタ６を動作させるために必要な光起電
力素子３の自己放電による電圧降下は小さくてよく、従
って第１の放電回路は高速に動作する。このための、エ
ンハンスメント型の出力用ＭＯＳ ＦＥＴ８は、ディプ
レッシ百ン型ＭＯＳ ＦＥＴ１４よｂ早（ＯＦＦＩ，、
トランスファー動作が実現する。このような回路構威の
場合、第１の実施例に比べ素子数がへるほかに、全体と
して、高速動作が実現できる利点がある。
力素子３の自己放電による電圧降下は小さくてよく、従
って第１の放電回路は高速に動作する。このための、エ
ンハンスメント型の出力用ＭＯＳ ＦＥＴ８は、ディプ
レッシ百ン型ＭＯＳ ＦＥＴ１４よｂ早（ＯＦＦＩ，、
トランスファー動作が実現する。このような回路構威の
場合、第１の実施例に比べ素子数がへるほかに、全体と
して、高速動作が実現できる利点がある。
なか、今會での説明において、出力用のＭＯＳＦＥＴは
、すべて１個だけの直流負荷用の回路構威であったが、
ＭＯＳ ＦＥＴの部分を、第６図に示すようにＭＯＳ
ＦＥＴ ２個を逆直列に接続した回路構威に置き変
えることによう，他の部分はまったくそのままで交流負
荷用として利用可能である。
、すべて１個だけの直流負荷用の回路構威であったが、
ＭＯＳ ＦＥＴの部分を、第６図に示すようにＭＯＳ
ＦＥＴ ２個を逆直列に接続した回路構威に置き変
えることによう，他の部分はまったくそのままで交流負
荷用として利用可能である。
また、出力用に使用されるＭＯＳ ＦＥＴは、通常の
バックゲートを有するＭＯＳ ＦＥＴのソースとバッ
クゲートを短絡して用いるか、内部で、短絡されている
片導通型の縦形あるいは横形のＭＯＳＦＥＴを用いる。
バックゲートを有するＭＯＳ ＦＥＴのソースとバッ
クゲートを短絡して用いるか、内部で、短絡されている
片導通型の縦形あるいは横形のＭＯＳＦＥＴを用いる。
以上説明したように本発明はディプレッシ冒ン側の光起
電力素子の光電流を増し、さらにディプレッシ璽ン側の
放電回路の動作を遅らせるか、エンハンスメント側の放
電回路の動作を早めることによう，容易にトランス７ア
ー動作をするト２ンス７アー型ＳＳＲを得られる効果が
ある。
電力素子の光電流を増し、さらにディプレッシ璽ン側の
放電回路の動作を遅らせるか、エンハンスメント側の放
電回路の動作を早めることによう，容易にトランス７ア
ー動作をするト２ンス７アー型ＳＳＲを得られる効果が
ある。
−１３−
第１図は本発明の第１の実施例を示す回路図、第２図は
エンハンスメント側の光起電力素子の平面図、第３図は
ディプレッシ嘗ン側の光起電力素子の平面図、第４図は
、エンハンスメント側の光起電力素子の断面図、第５図
は本発明の第２の実施例を示す回路図、第６図は交流用
の出力用ＭＯＳＦＥＴ回路を示す回路図、第７図は従来
のＳＳＲの回路図、第８図は従来のトランスファー型Ｓ
ＳＲの回路図、第９図は従来のＳＳＲの回路図である。 １・・・・・・制御入力端子、２・・・・・−ＬＥＤ（
発光ダイオード）、３・・・・・・エンハンスメント側
光起電力素子、４・・・・・・ダイオード、５・・・・
・・ダイオード、６・・・・・・サイリスタ、７・・・
・・・エンハンスメン｝型ＭＯｓＦＥＴＣ）グー｝、８
・・・・・・エンハンスメントｆｆｌＭＯｓＦＥＴ，９
・・・・・・ディプレクシ冒ン側光起電力素子、１０−
−−−−・ダイオード、１１・・・・・・ダイオード、
１２・・・・・・サイリスタ、１３・・・・・・ディプ
レッシ曹ン型ＭＯＳ ＦＥＴのゲート、１４・・・・・
・ディプレッシ璽ンＷＭＯＳ ＦＥＴ，１５・・・・
・・サイリスタのカソード１４− ？子、１６・・・・・・ダイオードのアノード端子、１
７・・・・・・サイリスタのアノード端子、１８・・・
・・・ダイオードのカソード端子、１９・・・・・・ダ
イオード、２０・・・・・・ダイオード１０のカソード
、２１・・・・・・ダイオード１１のアノード、２２・
・・−・・コンデンサー２３・・・・・・誘電体分離基
板、２４・−・・・・フォトダイオード、２５・・・・
・・アル■ニウム配線、２６・・・・・・パッド、２７
・・・・・・パッド、２８・・・・・・酸化膜、２９・
・・・・・フォトトランジスタ、３０・・・・・・フォ
トトランジスタ、３１・・・・・・ディプレッショｙ型
ＭＯＳ ＦＥ’ｒ，３２・・・・−・光起電力素子、
３３・・・・・・抵抗。
エンハンスメント側の光起電力素子の平面図、第３図は
ディプレッシ嘗ン側の光起電力素子の平面図、第４図は
、エンハンスメント側の光起電力素子の断面図、第５図
は本発明の第２の実施例を示す回路図、第６図は交流用
の出力用ＭＯＳＦＥＴ回路を示す回路図、第７図は従来
のＳＳＲの回路図、第８図は従来のトランスファー型Ｓ
ＳＲの回路図、第９図は従来のＳＳＲの回路図である。 １・・・・・・制御入力端子、２・・・・・−ＬＥＤ（
発光ダイオード）、３・・・・・・エンハンスメント側
光起電力素子、４・・・・・・ダイオード、５・・・・
・・ダイオード、６・・・・・・サイリスタ、７・・・
・・・エンハンスメン｝型ＭＯｓＦＥＴＣ）グー｝、８
・・・・・・エンハンスメントｆｆｌＭＯｓＦＥＴ，９
・・・・・・ディプレクシ冒ン側光起電力素子、１０−
−−−−・ダイオード、１１・・・・・・ダイオード、
１２・・・・・・サイリスタ、１３・・・・・・ディプ
レッシ曹ン型ＭＯＳ ＦＥＴのゲート、１４・・・・・
・ディプレッシ璽ンＷＭＯＳ ＦＥＴ，１５・・・・
・・サイリスタのカソード１４− ？子、１６・・・・・・ダイオードのアノード端子、１
７・・・・・・サイリスタのアノード端子、１８・・・
・・・ダイオードのカソード端子、１９・・・・・・ダ
イオード、２０・・・・・・ダイオード１０のカソード
、２１・・・・・・ダイオード１１のアノード、２２・
・・−・・コンデンサー２３・・・・・・誘電体分離基
板、２４・−・・・・フォトダイオード、２５・・・・
・・アル■ニウム配線、２６・・・・・・パッド、２７
・・・・・・パッド、２８・・・・・・酸化膜、２９・
・・・・・フォトトランジスタ、３０・・・・・・フォ
トトランジスタ、３１・・・・・・ディプレッショｙ型
ＭＯＳ ＦＥ’ｒ，３２・・・・−・光起電力素子、
３３・・・・・・抵抗。
Claims (2)
- （１）制御入力端子に接続された発光ダイオードと、前
記発光ダイオードからの光を受ける光起電力素子を含む
第１の光電圧発生回路、前記発光ダイオードの消灯を検
出して前記第１の光電圧発生回路の出力電圧を放電する
第１の放電回路及び前記第１の放電回路の出力電圧で制
御されるエンハンスメント型ＭＯＳＦＥＴからなる第１
の出力回路と、前記発光ダイオードからの光を受ける光
起電力素子を含む第２の光電圧発生回路、前記発光ダイ
オードの消灯を検出して前記第２の光電圧発生回路の出
力電圧を放電する第２の放電回路であって前記第１の放
電回路に比較して消灯後放電開始迄の時間遅れの大きい
もの及び前記第２の放電回路の出力電圧で制御されるデ
ィプレッション型ＭＯＳＦＥＴからなる第２の出力回路
とからなり、前記第２の光電圧発生回路の光起電力素子
は、前記第１の光電圧発生回路の光起電力素子に比べて
光電流が大きくとれる構造を有していることを特徴とす
るトランスファー型ソリッドステートリレー。 - （２）ディプレッション型ＭＯＳＦＥＴのしきい電圧の
絶対値がエンハンスメント型ＭＯＳＦＥＴのしきい電圧
より低い請求項（１）記載のトランスファー型ソリッド
ステートリレー。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15760989A JP2555887B2 (ja) | 1989-06-19 | 1989-06-19 | トランスファー型ソリッドステートリレー |
| US07/539,903 US5045709A (en) | 1989-06-19 | 1990-06-18 | Optically coupled solid state relay with dual discharging circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15760989A JP2555887B2 (ja) | 1989-06-19 | 1989-06-19 | トランスファー型ソリッドステートリレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322487A true JPH0322487A (ja) | 1991-01-30 |
| JP2555887B2 JP2555887B2 (ja) | 1996-11-20 |
Family
ID=15653469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15760989A Expired - Lifetime JP2555887B2 (ja) | 1989-06-19 | 1989-06-19 | トランスファー型ソリッドステートリレー |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5045709A (ja) |
| JP (1) | JP2555887B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144395A (en) * | 1988-07-04 | 1992-09-01 | Sharp Kabushiki Kaisha | Optically driven semiconductor device |
| JPH05114847A (ja) * | 1991-03-26 | 1993-05-07 | American Teleph & Telegr Co <Att> | 半導体リレー |
| JP2007281934A (ja) * | 2006-04-07 | 2007-10-25 | Nec Electronics Corp | 半導体リレー |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504449A (en) * | 1992-04-09 | 1996-04-02 | Harris Corporation | Power driver circuit |
| US5633526A (en) * | 1992-11-01 | 1997-05-27 | Rohm Co., Ltd. | Photodiode array and method for manufacturing the same |
| FR2698223B1 (fr) * | 1992-11-13 | 1995-01-27 | Dassault Electronique | Installation optoélectronique pour l'interconnexion de modules électroniques et connecteur optoélectronique correspondant. |
| US5422493A (en) * | 1993-08-09 | 1995-06-06 | National Center For Manufacturing Sciences, Inc. | Asynchronous bidirectional node switch |
| US5532498A (en) * | 1994-12-06 | 1996-07-02 | At&T Corp. | High sensitivity control circuit for optical solid-state relays |
| US5549762A (en) * | 1995-01-13 | 1996-08-27 | International Rectifier Corporation | Photovoltaic generator with dielectric isolation and bonded, insulated wafer layers |
| US5594256A (en) * | 1995-01-13 | 1997-01-14 | Clark-Mxr, Inc. | High voltage switch for pockels cells |
| US6600175B1 (en) * | 1996-03-26 | 2003-07-29 | Advanced Technology Materials, Inc. | Solid state white light emitter and display using same |
| JP2006186344A (ja) * | 2004-12-02 | 2006-07-13 | Toshiba Corp | 光結合装置 |
| JP4528321B2 (ja) * | 2007-09-26 | 2010-08-18 | シャープ株式会社 | スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路 |
| JP5723303B2 (ja) * | 2012-01-27 | 2015-05-27 | 株式会社東芝 | 受光回路 |
| JP5781108B2 (ja) * | 2013-02-28 | 2015-09-16 | 株式会社東芝 | 光結合装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57107633A (en) * | 1980-09-12 | 1982-07-05 | Setaajiei Corp | Solid state switching device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4419586A (en) * | 1981-08-27 | 1983-12-06 | Motorola, Inc. | Solid-state relay and regulator |
-
1989
- 1989-06-19 JP JP15760989A patent/JP2555887B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-18 US US07/539,903 patent/US5045709A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57107633A (en) * | 1980-09-12 | 1982-07-05 | Setaajiei Corp | Solid state switching device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144395A (en) * | 1988-07-04 | 1992-09-01 | Sharp Kabushiki Kaisha | Optically driven semiconductor device |
| JPH05114847A (ja) * | 1991-03-26 | 1993-05-07 | American Teleph & Telegr Co <Att> | 半導体リレー |
| JP2007281934A (ja) * | 2006-04-07 | 2007-10-25 | Nec Electronics Corp | 半導体リレー |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2555887B2 (ja) | 1996-11-20 |
| US5045709A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745311A (en) | Solid-state relay | |
| JPH0322487A (ja) | トランスファー型ソリッドステートリレー | |
| US4303831A (en) | Optically triggered linear bilateral switch | |
| JPH0161264B2 (ja) | ||
| WO1983000746A1 (en) | Solid-state relay and regulator | |
| US4754175A (en) | Solid state relay having a thyristor discharge circuit | |
| US5214322A (en) | High voltage cmos power driver | |
| JP2847908B2 (ja) | ソリッドステートリレー | |
| JPS63283082A (ja) | 光結合半導体装置 | |
| JP3567735B2 (ja) | 半導体回路 | |
| JPH09140122A (ja) | Ｉｇｂｔ駆動の逆バイアス回路 | |
| JPH0365816A (ja) | 光結合型リレー回路 | |
| JPS63227215A (ja) | 半導体スイツチ回路 | |
| JPH0478211B2 (ja) | ||
| JP2000286688A (ja) | スイッチング回路 | |
| JPH04254383A (ja) | ソリッドステートリレー回路 | |
| JPH05227000A (ja) | ソリッドステートリレー | |
| JPH04324711A (ja) | 半導体リレー回路 | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JPH02256315A (ja) | 入出力絶縁形半導体スイツチ回路 | |
| JPS62213414A (ja) | 半導体リレ−回路 | |
| JP2004319674A (ja) | Ｍｏｓ半導体リレー | |
| JPS6110318A (ja) | 半導体リレ− | |
| JPH0411125B2 (ja) | ||
| JPH04167617A (ja) | 半導体リレー回路 |