JPH09213960A - Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造 - Google Patents
Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造Info
- Publication number
- JPH09213960A JPH09213960A JP9032910A JP3291097A JPH09213960A JP H09213960 A JPH09213960 A JP H09213960A JP 9032910 A JP9032910 A JP 9032910A JP 3291097 A JP3291097 A JP 3291097A JP H09213960 A JPH09213960 A JP H09213960A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- igbt
- die size
- size
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 claims description 6
- 238000013021 overheating Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 9
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract description 2
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 ＩＧＢＴとアンチパラレル接続されたフリー
ホイーリングダイオードをプリント回路基板上の一部と
して搭載させるため、また、ヒートシンクを除去するた
め、これら２つのダイによって生じる損失を経済的に可
能な限度まで減少させることにある。 【解決手段】 それぞれダイサイズ領域を有するＩＧＢ
Ｔとアンチパラレル接続されたフリーホイーリングダイ
オードの組み合わせにおいて、上記ＩＧＢＴのダイサイ
ズ領域が上記ダイオードのダイサイズ領域の２倍よりも
大きいことを特徴とする。
ホイーリングダイオードをプリント回路基板上の一部と
して搭載させるため、また、ヒートシンクを除去するた
め、これら２つのダイによって生じる損失を経済的に可
能な限度まで減少させることにある。 【解決手段】 それぞれダイサイズ領域を有するＩＧＢ
Ｔとアンチパラレル接続されたフリーホイーリングダイ
オードの組み合わせにおいて、上記ＩＧＢＴのダイサイ
ズ領域が上記ダイオードのダイサイズ領域の２倍よりも
大きいことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、共同搭載される半
導体ダイに、特にＩＧＢＴおよびアンチパラレル接続さ
れるフリーホイーリングダイオードのサイズの改良に関
するものである。
導体ダイに、特にＩＧＢＴおよびアンチパラレル接続さ
れるフリーホイーリングダイオードのサイズの改良に関
するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】ＩＧ
ＢＴおよび対応するアンチパラレル接続されるフリーホ
イーリングダイオードは多くの回路、例えばモータ制御
回路に使用されている。このＩＧＢＴおよびダイオード
のダイ（ｄｉｅ）は別個に収容されてもよいし、また、
共通のヒートシンク上に共同搭載されてもよい。このダ
イオードに対して選ばれるダイサイズは、通常、ＩＧＢ
Ｔのダイサイズの約半分であって、作動中に生成するこ
とが予期される損失を処理するようになっている。より
高価なＩＭＳボード上よりもプリント回路基板上の一部
として搭載させるためには、また、ヒートシンクを除去
するために、これら２つのダイによって生じる損失を経
済的に可能な限度まで減少させることは非常に望ましい
ことである。
ＢＴおよび対応するアンチパラレル接続されるフリーホ
イーリングダイオードは多くの回路、例えばモータ制御
回路に使用されている。このＩＧＢＴおよびダイオード
のダイ（ｄｉｅ）は別個に収容されてもよいし、また、
共通のヒートシンク上に共同搭載されてもよい。このダ
イオードに対して選ばれるダイサイズは、通常、ＩＧＢ
Ｔのダイサイズの約半分であって、作動中に生成するこ
とが予期される損失を処理するようになっている。より
高価なＩＭＳボード上よりもプリント回路基板上の一部
として搭載させるためには、また、ヒートシンクを除去
するために、これら２つのダイによって生じる損失を経
済的に可能な限度まで減少させることは非常に望ましい
ことである。
【０００３】
【課題を解決するための手段】本発明はそれぞれダイサ
イズ領域を有するＩＧＢＴとアンチパラレル接続された
フリーホイーリングダイオードの組み合わせであって、
上記ＩＧＢＴのダイサイズ領域が上記ダイオードのダイ
サイズ領域の２倍よりも大きいことを特徴とする組合せ
構造にある。
イズ領域を有するＩＧＢＴとアンチパラレル接続された
フリーホイーリングダイオードの組み合わせであって、
上記ＩＧＢＴのダイサイズ領域が上記ダイオードのダイ
サイズ領域の２倍よりも大きいことを特徴とする組合せ
構造にある。
【０００４】本発明の第１の観点はでは、ＩＧＢＴのダ
イをその適用に際し過大サイズ（好ましくは、通常の約
２〜３倍）とし、従来使用されていたよりも低い電流密
度および電流定格の下で作動するようにする。
イをその適用に際し過大サイズ（好ましくは、通常の約
２〜３倍）とし、従来使用されていたよりも低い電流密
度および電流定格の下で作動するようにする。
【０００５】本発明の第２の観点では、一定の用途に通
常使用される従来のサイズよりもフリーホイーリングダ
イオードのダイを小さくする。
常使用される従来のサイズよりもフリーホイーリングダ
イオードのダイを小さくする。
【０００６】上記ＩＧＢＴは低電流密度で作動をさせる
理由は、前者の電圧降下ＶCEONが低電流密度では比較的
低いからである。それ故に、導電損失はより低くなる。
次にターンオフ時のテイル電流が低電流密度では消失す
る傾向にあり、それによってスイッチング損失が減少す
るからである。同時に、アンチパラレル接続されるフリ
ーホイーリングダイオードのダイは通常よりも小さく製
造され、上記ＩＧＢＴのダイよりも小さくなる。好まし
くは、上記ＩＧＢＴのダイの約１０〜２５％である。こ
れは部分的にＩＧＢＴにおける操作電流を低くし、か
つ、損失を低下させることによって可能となり、そのた
め、このＩＧＢＴのランは冷却され、ダイオードのサイ
ズを減少させることを可能とする。
理由は、前者の電圧降下ＶCEONが低電流密度では比較的
低いからである。それ故に、導電損失はより低くなる。
次にターンオフ時のテイル電流が低電流密度では消失す
る傾向にあり、それによってスイッチング損失が減少す
るからである。同時に、アンチパラレル接続されるフリ
ーホイーリングダイオードのダイは通常よりも小さく製
造され、上記ＩＧＢＴのダイよりも小さくなる。好まし
くは、上記ＩＧＢＴのダイの約１０〜２５％である。こ
れは部分的にＩＧＢＴにおける操作電流を低くし、か
つ、損失を低下させることによって可能となり、そのた
め、このＩＧＢＴのランは冷却され、ダイオードのサイ
ズを減少させることを可能とする。
【０００７】他方、ダイオードの操作電流密度が比較的
小さいと考えられる形式での適用では、このダイオード
のサイズは上記ＩＧＢＴのサイズを上述のように増加さ
せるか否かに拘わらず減少させるのが有利である。ダイ
オードのサイズがより小さくなると、逆回復電荷がより
小さくなり、ＩＧＢＴのターンオン時の損失が減少する
ことになり、さらにＩＧＢＴ−ダイオードの組み合わせ
における全体的な損失を減少させる。
小さいと考えられる形式での適用では、このダイオード
のサイズは上記ＩＧＢＴのサイズを上述のように増加さ
せるか否かに拘わらず減少させるのが有利である。ダイ
オードのサイズがより小さくなると、逆回復電荷がより
小さくなり、ＩＧＢＴのターンオン時の損失が減少する
ことになり、さらにＩＧＢＴ−ダイオードの組み合わせ
における全体的な損失を減少させる。
【０００８】上述したように、ＩＧＢＴのダイおよびフ
リーホイーリングダイオードのダイの一方または双方の
サイズを調整することにより、全デバイスにおける損失
を減少させることができ、望ましくはＦＲ−４のような
プリント回路基板上にＩＧＢＴおよびダイオードを搭載
することが可能となり、ヒートシンクをなくすることが
できる。これは従来のＩＧＢＴおよびダイオードのダイ
によって生ずるより高い損失を解消するためにしばしば
使用されるＩＭＳタイプのボードへの搭載を不要にする
ことができる。
リーホイーリングダイオードのダイの一方または双方の
サイズを調整することにより、全デバイスにおける損失
を減少させることができ、望ましくはＦＲ−４のような
プリント回路基板上にＩＧＢＴおよびダイオードを搭載
することが可能となり、ヒートシンクをなくすることが
できる。これは従来のＩＧＢＴおよびダイオードのダイ
によって生ずるより高い損失を解消するためにしばしば
使用されるＩＭＳタイプのボードへの搭載を不要にする
ことができる。
【０００９】
【発明の実施の形態】図１および２には、表面搭載パッ
ケージ１０（インターナショナル・レクティファイア・
コーポレーション社、カリフォルニア、Ｅ１セグンド在
のＳＭＤ−１０）が示されている。このパッケージ１０
は、コンダクタとしての底部プレート１１を有し、該プ
レート１１には溶着可能な底部１１ａが設けてある。パ
ワー半導体のダイ１２および１３は、この底部プレート
１１上に搭載されている。このダイ１２，１３は、例え
ばこれらのリードフレーム（図示せず）に接続すること
により相互に接続されている。そして、このデバイスは
モールドされた絶縁ハウジングまたはキャップ１５によ
って内包されている。パワーターミナル１７および１８
並びにコントロールターミナル１９および２０の好まし
いターミナルがハウジング１５から外部に延びている。
ボーダストリップ１１ｂおよび１１ｃは、ハウジング１
５のボーダ（ｂｏｒｄｅｒ）を越えて延びている。
ケージ１０（インターナショナル・レクティファイア・
コーポレーション社、カリフォルニア、Ｅ１セグンド在
のＳＭＤ−１０）が示されている。このパッケージ１０
は、コンダクタとしての底部プレート１１を有し、該プ
レート１１には溶着可能な底部１１ａが設けてある。パ
ワー半導体のダイ１２および１３は、この底部プレート
１１上に搭載されている。このダイ１２，１３は、例え
ばこれらのリードフレーム（図示せず）に接続すること
により相互に接続されている。そして、このデバイスは
モールドされた絶縁ハウジングまたはキャップ１５によ
って内包されている。パワーターミナル１７および１８
並びにコントロールターミナル１９および２０の好まし
いターミナルがハウジング１５から外部に延びている。
ボーダストリップ１１ｂおよび１１ｃは、ハウジング１
５のボーダ（ｂｏｒｄｅｒ）を越えて延びている。
【００１０】典型的には、ダイ１２および１３はそれぞ
れダイオードおよびＩＧＢＴであることができ、図３に
示すように、アンチパラレルな関係で接続されている。
図３はハウジング１５の内部から外部に貫通するターミ
ナル１７〜２０を示している。
れダイオードおよびＩＧＢＴであることができ、図３に
示すように、アンチパラレルな関係で接続されている。
図３はハウジング１５の内部から外部に貫通するターミ
ナル１７〜２０を示している。
【００１１】従来、上記ＩＧＢＴのダイ領域は対応する
ダイオードのダイ領域の約２倍であった。例えば、サイ
ズ３のＩＧＢＴのダイ１３とサイズ２０のＨＥＸＦＲＥ
Ｄダイオード１２といわれていた。各々は、インターナ
ショナル・レクティファイア・コポレーション社によっ
て一定の電流定格で製造されている。これらの値は、４
Ａのモータ電流定格でもって通常使用することができた
が、例えば上記デバイスの特定の構造に依存して他の電
流定格で使用することができる。
ダイオードのダイ領域の約２倍であった。例えば、サイ
ズ３のＩＧＢＴのダイ１３とサイズ２０のＨＥＸＦＲＥ
Ｄダイオード１２といわれていた。各々は、インターナ
ショナル・レクティファイア・コポレーション社によっ
て一定の電流定格で製造されている。これらの値は、４
Ａのモータ電流定格でもって通常使用することができた
が、例えば上記デバイスの特定の構造に依存して他の電
流定格で使用することができる。
【００１２】本発明の具体例によれば、そして同一の電
流定格においては、ＩＧＢＴダイ１３はサイズ４のＩＧ
ＢＴダイ（上記インターナショナル・レクティファイア
・コポレーション社によって製造される）である一方、
上記アンチパラレル接続されるダイオードのダイ１２
は、サイズ１０のＨＥＸＦＲＥＤファーストリカバリ式
ダイオード（上記インターナショナル・レクティファイ
ア・コポレーション社によって製造される）である。
流定格においては、ＩＧＢＴダイ１３はサイズ４のＩＧ
ＢＴダイ（上記インターナショナル・レクティファイア
・コポレーション社によって製造される）である一方、
上記アンチパラレル接続されるダイオードのダイ１２
は、サイズ１０のＨＥＸＦＲＥＤファーストリカバリ式
ダイオード（上記インターナショナル・レクティファイ
ア・コポレーション社によって製造される）である。
【００１３】表１はサイズ３，４および７のＩＧＢＴの
寸法を示す。表２はサイズ１０および２０のＨＥＸＦＲ
ＥＤダイオードの寸法を示す。
寸法を示す。表２はサイズ１０および２０のＨＥＸＦＲ
ＥＤダイオードの寸法を示す。
【００１４】
【表１】
【００１５】
【表２】
【００１６】サイズ１０のＨＥＸＦＲＥＤデバイスのダ
イ領域は、約サイズ４のＩＧＢＴの面積の約２０％であ
る。比較的大きなサイズ４のＩＧＢＴおよび比較的小さ
なサイズ１０のＨＥＸＦＲＥＤのダイオードを使用する
ことによって、改良されたＩＧＢＴおよびダイオードの
組み合わせにおける全スイッチングエネルギーは同一の
電流において通常設計される組み合わせのものよりも約
３０％以上減少する。
イ領域は、約サイズ４のＩＧＢＴの面積の約２０％であ
る。比較的大きなサイズ４のＩＧＢＴおよび比較的小さ
なサイズ１０のＨＥＸＦＲＥＤのダイオードを使用する
ことによって、改良されたＩＧＢＴおよびダイオードの
組み合わせにおける全スイッチングエネルギーは同一の
電流において通常設計される組み合わせのものよりも約
３０％以上減少する。
【００１７】図４はサイズ３およびサイズ４の６００Ｖ
のＩＧＢＴに対する典型的なターンオフ時スイッチング
エネルギー対コレクタ電流のグラフを示す。上記サイズ
４のものは、低電流では低いターンオフ時エネルギーを
有する。なぜならば、そのターンオフテイルエネルギー
が低電流密度においては不均衡に小さくなるからであ
る。高電流時では２つの曲線は合流する傾向にある。
のＩＧＢＴに対する典型的なターンオフ時スイッチング
エネルギー対コレクタ電流のグラフを示す。上記サイズ
４のものは、低電流では低いターンオフ時エネルギーを
有する。なぜならば、そのターンオフテイルエネルギー
が低電流密度においては不均衡に小さくなるからであ
る。高電流時では２つの曲線は合流する傾向にある。
【００１８】図５(ａ)および(ｂ)はサイズ７の１２００
ＶのＩＧＢＴにおけるターンオフ時の電圧および電流を
示すグラフである。図示のように、テイル損失は低電流
密度ではそれほど有意量ではない。１０Ａターニングオ
フすると、初期テイルの振幅は約２Ａである。２０Ａタ
ーニングオフすると、初期テイルの振幅は約８Ａであ
る。すなわち、ターニングオフされる電流の２倍増加に
よってテイル電流では４倍増加することになる。
ＶのＩＧＢＴにおけるターンオフ時の電圧および電流を
示すグラフである。図示のように、テイル損失は低電流
密度ではそれほど有意量ではない。１０Ａターニングオ
フすると、初期テイルの振幅は約２Ａである。２０Ａタ
ーニングオフすると、初期テイルの振幅は約８Ａであ
る。すなわち、ターニングオフされる電流の２倍増加に
よってテイル電流では４倍増加することになる。
【００１９】ダイオードのサイズを考慮すると、過剰加
熱をすることなく電流を伝搬する必要があるときよりこ
の増加を大きくすべきではない。ダイオードの回復に基
づくスイッチング損失は、Ｑrr×Ｖdc×f（但し、Ｑrr
はダイオードの回復電荷、Ｖdcはｄｃ間の供給電圧でｆ
はスイッチング周期である）として計算することができ
る。ダイオードが大きくなればなるほど、一定の付加電
流ではＱrrが大きくなる傾向があり、したがって、スイ
ッチング損失はＱrrに依存して大きくなる。
熱をすることなく電流を伝搬する必要があるときよりこ
の増加を大きくすべきではない。ダイオードの回復に基
づくスイッチング損失は、Ｑrr×Ｖdc×f（但し、Ｑrr
はダイオードの回復電荷、Ｖdcはｄｃ間の供給電圧でｆ
はスイッチング周期である）として計算することができ
る。ダイオードが大きくなればなるほど、一定の付加電
流ではＱrrが大きくなる傾向があり、したがって、スイ
ッチング損失はＱrrに依存して大きくなる。
【００２０】要するに、ＩＧＢＴのサイズを増大させる
ことによって損失寄与を減少させる一方、ダイオードの
サイズを（限度以内で）減少させることによって損失寄
与を減少させる。このようにして、サイズ４のＩＧＢＴ
およびサイズ１０のダイオードは良好に適合して上述し
た具体例において全損失を最小化する。
ことによって損失寄与を減少させる一方、ダイオードの
サイズを（限度以内で）減少させることによって損失寄
与を減少させる。このようにして、サイズ４のＩＧＢＴ
およびサイズ１０のダイオードは良好に適合して上述し
た具体例において全損失を最小化する。
【００２１】
【発明の効果】本発明によれば、ＩＧＢＴのダイサイズ
を増加させることにより電流密度、伝導損、スイッチン
グ損失を減少させることができる。他方、ダイオードの
ダイサイズを減少させることによりダイオードの逆回復
電荷（reverse recovery charge）減少させ、さらにＩＧ
ＢＴでのスイッチング損失を減少させることができる。
実質的な過剰加熱を行うことなく、アンチパラレルな電
流を伝搬するに十分な最小サイズにまで減少させること
ができる。
を増加させることにより電流密度、伝導損、スイッチン
グ損失を減少させることができる。他方、ダイオードの
ダイサイズを減少させることによりダイオードの逆回復
電荷（reverse recovery charge）減少させ、さらにＩＧ
ＢＴでのスイッチング損失を減少させることができる。
実質的な過剰加熱を行うことなく、アンチパラレルな電
流を伝搬するに十分な最小サイズにまで減少させること
ができる。
【００２２】ダイオードのダイサイズの調整は独立して
又はＩＧＢＴのダイサイズと組み合わせて行うことがで
きる。これらの調整はＩＧＢＴおよびダイオードのスイ
ッチングエネルギーを従来のものより３０−４０％減少
させることが可能である。
又はＩＧＢＴのダイサイズと組み合わせて行うことがで
きる。これらの調整はＩＧＢＴおよびダイオードのスイ
ッチングエネルギーを従来のものより３０−４０％減少
させることが可能である。
【００２３】本発明は、共同封入されたダイ１２および
１３を例にして説明されたが、ダイ１２および１３が別
個にパッケージ化された場合でも同一の効果が得られ
る。請求の範囲に記載された本発明は、上述の記載によ
って制限されるものでない。むしろ、本発明の精神およ
び範囲内において当業者が採用できる全ての変形および
修正に適用できるものである。
１３を例にして説明されたが、ダイ１２および１３が別
個にパッケージ化された場合でも同一の効果が得られ
る。請求の範囲に記載された本発明は、上述の記載によ
って制限されるものでない。むしろ、本発明の精神およ
び範囲内において当業者が採用できる全ての変形および
修正に適用できるものである。
【図１】 本発明に係るＩＧＢＴおよびアンチパラレル
接続されたフリーホイーリングダイオードの双方を搭載
した表面搭載パッケージの端面図である。
接続されたフリーホイーリングダイオードの双方を搭載
した表面搭載パッケージの端面図である。
【図２】 図１のパッケージの平面図で、ペントム中に
ＩＧＢＴおよびダイオードが包含されている。
ＩＧＢＴおよびダイオードが包含されている。
【図３】 図１および２のパッケージ内に搭載されたＩ
ＧＢＴおよびダイオードの回路図である。
ＧＢＴおよびダイオードの回路図である。
【図４】 ３ダイサイズおよび４ダイサイズのＩＧＢＴ
の電流に対するターンオフ時の典型的なスイッチングエ
ネルギーを示すグラフである。
の電流に対するターンオフ時の典型的なスイッチングエ
ネルギーを示すグラフである。
【図５】 (ａ)(ｂ)は７ダイサイズ、１２００ＶのＩＧ
ＢＴでの１０Ａおよび２０Ａにおけるターンオフ時の電
流および電圧を示すグラフである。
ＢＴでの１０Ａおよび２０Ａにおけるターンオフ時の電
流および電圧を示すグラフである。
１０…表面搭載パッケージ、１１…底部プレート、１
２、１３…ダイ、１５…ハウジング、１７〜２０…ター
ミナル。
２、１３…ダイ、１５…ハウジング、１７〜２０…ター
ミナル。
Claims (13)
- 【請求項１】 それぞれダイサイズ領域を有するＩＧＢ
Ｔとアンチパラレル接続されたフリーホイーリングダイ
オードの組み合わせであって、上記ＩＧＢＴのダイサイ
ズ領域が上記ダイオードのダイサイズ領域の２倍よりも
大きいことを特徴とする組合せ構造。 - 【請求項２】 上記ダイオードのダイサイズが上記ＩＧ
ＢＴの約１０〜２５％である請求項１記載の組み合わせ
構造。 - 【請求項３】 上記ＩＧＢＴが４ダイサイズを有し、上
記ダイオードが１０ダイサイズを有する請求項２記載の
組み合わせ構造。 - 【請求項４】 上記ＩＧＢＴおよびダイオードが共通の
底部プレート上に共同してパッケージ化されている請求
項２記載の組み合わせ構造。 - 【請求項５】 ＩＧＢＴとアンチパラレル接続されたフ
リーホイーリングダイオードのそれぞれのダイサイズを
調整するに当たり、 上記ＩＧＢＴと上記ダイオードのそれぞれの初期ダイサ
イズを決定し、 上記初期値から上記ダイオードのダイサイズを減少させ
る工程を備える調整方法。 - 【請求項６】 上記初期値からＩＧＢＴのダイサイズを
増加させる工程を含む請求項５記載の方法。 - 【請求項７】 上記ＩＧＢＴのダイサイズが電流密度、
伝導損およびスイッチング損失を減少させるに充分に増
加され、 上記ダイオードのダイサイズを上記ＩＧＢＴの減少した
電流密度に応じて減少させる請求項６記載の方法。 - 【請求項８】 上記ダイオードのダイサイズをＩＧＢＴ
のスイッチング損失を更に減少させるようにダイオード
の逆回復電荷を減少させるに充分なほど減少させる請求
項６記載の方法。 - 【請求項９】 上記ダイオードのダイサイズを過剰加熱
することなくアンチパラレルな電流が流れるに充分な最
小サイズにまで減少させる請求項７記載の方法。 - 【請求項１０】 上記ＩＧＢＴのダイサイズが４ダイサ
イズまで増加され、上記ダイオードのダイサイズを１０
ダイサイズまで減少させる請求項５記載の方法。 - 【請求項１１】 初期のＩＧＢＴおよびダイオードのダ
イサイズがそれぞれ３ダイサイズと２ダイサイズである
請求項１０記載の方法。 - 【請求項１２】 上記ＩＧＢＴおよびダイオードのスイ
ッチングエネルギーを少なくとも約３０％減少させる請
求項５、６、７、８または１０記載の方法。 - 【請求項１３】 上記ダイオードのダイサイズを上記Ｉ
ＧＢＴのダイサイズの約１０〜２５％まで減少させる請
求項５、６、７または８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1095396P | 1996-02-01 | 1996-02-01 | |
| US60/010953 | 1996-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213960A true JPH09213960A (ja) | 1997-08-15 |
| JP3176306B2 JP3176306B2 (ja) | 2001-06-18 |
Family
ID=21748206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03291097A Expired - Fee Related JP3176306B2 (ja) | 1996-02-01 | 1997-01-31 | Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5998227A (ja) |
| JP (1) | JP3176306B2 (ja) |
| DE (1) | DE19703457C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766430B2 (en) | 2012-06-14 | 2014-07-01 | Infineon Technologies Ag | Semiconductor modules and methods of formation thereof |
| US9041460B2 (en) | 2013-08-12 | 2015-05-26 | Infineon Technologies Ag | Packaged power transistors and power packages |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404045B1 (en) | 1996-02-01 | 2002-06-11 | International Rectifier Corporation | IGBT and free-wheeling diode combination |
| JP4682007B2 (ja) * | 2004-11-10 | 2011-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5756911B2 (ja) * | 2010-06-03 | 2015-07-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびこれを用いた半導体リレー |
| JP5932269B2 (ja) * | 2011-09-08 | 2016-06-08 | 株式会社東芝 | パワー半導体モジュール及びパワー半導体モジュールの駆動方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794673A (ja) * | 1993-07-27 | 1995-04-07 | Fuji Electric Co Ltd | 加圧接触形半導体装置およびその組立方法 |
| JPH07231071A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | 半導体モジュール |
| JPH07297362A (ja) * | 1992-08-26 | 1995-11-10 | Eupec Europ G Fur Leistungshalbleiter Mbh & Co Kg | 電力用半導体モジュール |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2692765B2 (ja) * | 1989-12-22 | 1997-12-17 | 株式会社日立製作所 | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 |
| WO1996024904A1 (en) * | 1995-02-07 | 1996-08-15 | Silicon Valley Research, Inc. | Integrated circuit layout |
| US5804873A (en) * | 1996-02-01 | 1998-09-08 | International Rectifier Corporation | Heatsink for surface mount device for circuit board mounting |
-
1997
- 1997-01-27 US US08/790,770 patent/US5998227A/en not_active Expired - Lifetime
- 1997-01-30 DE DE19703457A patent/DE19703457C2/de not_active Expired - Fee Related
- 1997-01-31 JP JP03291097A patent/JP3176306B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297362A (ja) * | 1992-08-26 | 1995-11-10 | Eupec Europ G Fur Leistungshalbleiter Mbh & Co Kg | 電力用半導体モジュール |
| JPH0794673A (ja) * | 1993-07-27 | 1995-04-07 | Fuji Electric Co Ltd | 加圧接触形半導体装置およびその組立方法 |
| JPH07231071A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | 半導体モジュール |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766430B2 (en) | 2012-06-14 | 2014-07-01 | Infineon Technologies Ag | Semiconductor modules and methods of formation thereof |
| US9041460B2 (en) | 2013-08-12 | 2015-05-26 | Infineon Technologies Ag | Packaged power transistors and power packages |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3176306B2 (ja) | 2001-06-18 |
| US5998227A (en) | 1999-12-07 |
| DE19703457A1 (de) | 1997-11-06 |
| DE19703457C2 (de) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169761B2 (ja) | 変換器回路、少なくとも１つのスイッチング・デバイスを有する回路および回路モジュール | |
| US11355477B2 (en) | Power semiconductor module and power conversion device | |
| JP2004214452A (ja) | 電力用半導体モジュールおよび外部電極との結線方法 | |
| US6657874B2 (en) | Semiconductor converter circuit and circuit module | |
| JP2018520625A (ja) | 電力コンバータの物理的トポロジー | |
| JP2020004893A (ja) | パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法 | |
| JP2005005593A (ja) | 半導体パワーモジュール | |
| JP3176306B2 (ja) | Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造 | |
| JP6490027B2 (ja) | 半導体装置 | |
| JPS61227661A (ja) | ゲ−トタ−ンオフサイリスタの並列装置 | |
| JP2006141167A (ja) | 電力変換装置 | |
| US20060175630A1 (en) | Electronic power module comprising a rubber seal and corresponding production method | |
| US6404045B1 (en) | IGBT and free-wheeling diode combination | |
| JP6590783B2 (ja) | 半導体装置 | |
| JPH1093085A (ja) | 半導体デバイスのパッケージ及びそれを用いた電力変換装置 | |
| US6211567B1 (en) | Top heatsink for IGBT | |
| JP4243043B2 (ja) | 半導体モジュール | |
| Gruening et al. | 6 kV 5 kA RCGCT with advanced gate drive unit | |
| Carroll et al. | Application specific igcts | |
| JPS6060763A (ja) | モノリシツク低電力ゼロ交差トライアツク | |
| JPH11171413A (ja) | エレベータの制御装置 | |
| JP2680465B2 (ja) | スナバユニット | |
| JP3891015B2 (ja) | 半導体装置 | |
| JPH11289044A (ja) | スイッチング電源制御用半導体装置 | |
| JP2000091897A (ja) | 電力用半導体スイッチ、電力用半導体スイッチ装置、および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |