JPH0794673A - 加圧接触形半導体装置およびその組立方法 - Google Patents

加圧接触形半導体装置およびその組立方法

Info

Publication number
JPH0794673A
JPH0794673A JP2862394A JP2862394A JPH0794673A JP H0794673 A JPH0794673 A JP H0794673A JP 2862394 A JP2862394 A JP 2862394A JP 2862394 A JP2862394 A JP 2862394A JP H0794673 A JPH0794673 A JP H0794673A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
package
main surface
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2862394A
Other languages
English (en)
Other versions
JP3180863B2 (ja
Inventor
Yoshikazu Takahashi
良和 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP02862394A priority Critical patent/JP3180863B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE1994613160 priority patent/DE69413160T2/de
Priority to EP19970104435 priority patent/EP0784342B1/en
Priority to DE1994621831 priority patent/DE69421831T2/de
Priority to EP19940305463 priority patent/EP0637080B1/en
Priority to US08/280,618 priority patent/US5539220A/en
Publication of JPH0794673A publication Critical patent/JPH0794673A/ja
Priority to US08/428,914 priority patent/US5635427A/en
Application granted granted Critical
Publication of JP3180863B2 publication Critical patent/JP3180863B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 【目的】複数個のＩＧＢＴをパッケージ容器に組み込ん
でモジュール化した半導体装置を対象に、放熱性の向上
と併せて内部配線インダクタンスを小さくできる信頼性
の高い可圧接触形半導体装置を提供する。 【構成】上下両面に露出する共通電極板３ａ，３ｂと、
両共通電極板の間に介装してシール接合した絶縁外筒３
ｃからなるハーメチックシール構造の平形パッケージ３
に複数個のＩＧＢＴ１を配列して組み込むとともに、上
面側の共通電極板３ａとこれに対向する各ＩＧＢＴのエ
ミッタ電極との間に、加圧，放熱体を兼ねたコンタクト
端子体４を介装して共通電極板３ａとＩＧＢＴのエミッ
タ電極、およびコレクタ電極と下面側の共通電極板３ｂ
との間を直接加圧接触させるとともに、ＩＧＢＴのゲー
ト電極は、ゲートワイヤリード７を介して絶縁外筒３ｃ
の内周壁面上に形成したゲート配線網６と個々に接続し
て外部に引き出す。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁ゲート型バイポー
ラトランジスタ（ＩＧＢＴ）モジュールなどを対象に、
基板の一主面に第一の主電極（エミッタ）と制御電極
（ゲート）、別な主面に第二の主電極（コレクタ）を有
する半導体チップの複数個を同一のパッケージ内に組み
込んだ加圧接触形半導体装置、およびその組立方法に関
する。
【０００２】
【従来の技術】頭記のＩＧＢＴは、パワースイッチング
デバイスとしてモータＰＷＭ制御インバータの応用など
に幅広く使われている。また、このＩＧＢＴは半導体チ
ップの大形化と相まってますます大容量化が進められる
傾向にあり、最近では容量の増大化を図るために複数の
ＩＧＢＴを同一パッケージ内に組み込んだモジュール構
造が多く採用されるようになっている。
【０００３】ところで、ＩＧＢＴのようなＭＯＳ制御デ
バイスでは、半導体チップの一主面上に主電極としての
エミッタ電極，および制御電極としてのゲート電極とが
並んで形成されている。このためにＩＧＢＴのチップを
パッケージングして組立てる場合に、第二主面側のコレ
クタは放熱体兼用の金属ベース上に直接マウントするこ
とができるが、第一主面側のエミッタ電極とゲート電極
は別々に外部導出端子を介して引き出す必要がある。そ
こで、従来のパッケージ組立構造では、前記の金属ベー
スとともにパッケージのケース上面側にエミッタ，ゲー
ト用の外部導出端子を装備し、エミッタ電極と外部導出
端子，およびゲート電極と外部導出端子との間に線径３
００μｍ程度のアルミ導線をワイヤボンディングして引
き出すようにしている。
【０００４】
【発明が解決しようとする課題】ところで、前記した従
来の組立構造ではコレクタ側からは十分な熱放散ができ
るが、エミッタ側からの熱放散は殆ど行われないために
電流容量が大幅に制限される。また、大電流容量のもの
ではエミッタ電極に接続したボンディングワイヤの本数
も多くなり、特に複数個のＩＧＢＴを同一パッケージに
組み込んでモジュール化した構成ではワイヤ本数が数百
本にも及ぶため、内部配線インダクタンスが増大し、こ
れが基でＩＧＢＴのスイッチング動作時に大きなサージ
が発生するといった問題も派生する。
【０００５】一方、前記の組立構造による放熱性，配線
インダクタンスの問題解消を狙いに、在来の加圧接触形
半導体装置と同様に、ＩＧＢＴを平形パッケージ内に組
み込み、その主面に形成されたコレクタ電極，エミッタ
電極をそれぞれパッケージ側に設けた上下の電極板に面
接触させて引き出すようにすることが考えられる。しか
しながら、ＩＧＢＴはゲート電極を覆う絶縁層の上にエ
ミッタ電極が延長して作られているために、チップの全
面域でエミッタ電極にパッケージ側の電極板を圧接させ
ると、この加圧力がゲート電極にも加わってゲート電極
構造を破壊するおそれがあり、このままでは加圧接触形
として実用に供し得ない。
【０００６】また、ＩＧＢＴモジュールとして、同一パ
ッケージ内にＩＧＢＴとこれに付属するフライホイール
ダイオードを一緒に組み込んだ複合デバイスに加圧接触
式の平形パッケージを採用した場合には、次記のような
問題が新たに派生する。すなわち、電気的特性面から要
求されるＩＧＢＴとフライホイールダイオードとは、一
般的にチップの高さ寸法（ウェハの厚さ）が異なるた
め、このような高さ寸法が異なる異種の半導体チップを
並置して同一の平形パッケージに組み込んだ場合にはチ
ップの上面高さが揃わず、このままでは平形パッケージ
の電極板（各半導体チップと共通に面接触する平坦な電
極板）と各半導体チップの電極面との間に段差が生じて
均一に加圧接触させることが極めて困難となる。なお、
この場合には半導体チップ相互間で高さ方向の段差を±
５０μｍ以内に抑えないと、半導体装置としての放熱
性，電気特性に大きな悪影響を及ぼすことが実験などか
ら判っている。
【０００７】すなわち、従来のＩＧＢＴは、スイッチン
グ特性面から一般にｐ+ 形のシリコン基板の上にｎ+ ，
ｎ- 層を順次エピタキシーにて成長させたウェハ（エピ
ウェハと呼称する）を使用しているのに対し、フライホ
イールダイオードはコスト面からＦＺもしくはＭＣＺ法
で作られたｎ- 層のシリコン基板にｎ+ 形をエピタキシ
ーにて成長させたウェハを採用している。なお、これら
のエピウェハ，ＦＺもしくはＭＣＺウェハは、動作特性
面からｎ- 層に最適な厚さを規定している。
【０００８】そして、ＩＧＢＴに採用したエピウェハで
は、ｐ+ 形のシリコン基板はその抵抗値を飽和電圧に関
係しない位に小さくするために高濃度基板を使用し、か
つその厚さは必要な強度を確保するように選定してい
る。これに対して、ＦＺもしくはＭＣＺウェハを採用し
たダイオードでは、ｎ- 層のシリコン基板の上に作られ
たｎ+ のエピタキシャル層は薄く、全体での基板の厚さ
はｎ- 層の厚さで略一義的に決まる。このために、一般
的にはＩＧＢＴのチップ高さ寸法がフライホイールダイ
オードに比べて大となり、両者を平坦な電極板の上に並
べて組立てた場合には、チップの高さが揃わなくなり、
その上面側ではチップ相互間に段差が生じてしまう。
【０００９】本発明は上記の点にかんがみなされたもの
であり、先記のように複数個のＩＧＢＴを平形パッケー
ジ容器に組み込んでモジュール化した加圧接触形半導体
装置を対象に、第１の目的は、放熱性の向上，並びに内
部配線インダクタンスが低減できるようにした加圧接触
形半導体装置、特にそのパッケージ組立構造を提供する
ことにあり、また第２の目的は、ＩＧＢＴとフライホイ
ールダイオードを同一の平形パッケージに組み込んだ複
合デバイスを対象に、動作特性を損なうことなく各半導
体チップの高さ，平行度を揃えてパッケージの共通電極
板との間で均一な加圧接触が達成できるようにした加圧
接触形半導体装置，並びにその組立方法を提供すること
にある。
【００１０】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の加圧接触形半導体装置は、第一主面
に第一の主電極と制御電極、第二主面に第二の主電極を
有する半導体チップの複数個を並置して平形パッケージ
に組み込んだ半導体装置であって、両面に露出する一対
の共通電極板の間に絶縁外筒をシール接合してなる平形
パッケージの中に半導体チップを組み込み、かつ各半導
体チップの第一主電極とこれに対向するパッケージ側の
共通電極板との間にそれぞれ加圧，放熱体を兼ねたコン
タクト端子体を介装するとともに、各半導体チップの制
御電極をパッケージの内周域に形成した制御電極配線網
にワイヤ接続し、該配線網を介して制御電極の外部導出
端子をパッケージ外に引出して組立て構成するものとす
る。
【００１１】また、第２の目的を達成するために、本発
明は、前記構成における半導体チップを絶縁ゲート型バ
イポーラトランジスタとして、同一の平形パッケージ内
に複数個の絶縁ゲート型バイポーラトランジスタと並置
してフライホイールダイオードを組み込み、かつ絶縁ゲ
ート型バイポーラトランジスタ，およびフライホイール
ダイオードの第一主電極とこれに対向するパッケージの
共通電極板との間にそれぞれ加圧，放熱体を兼ねたコン
タクト端子体を介装して組立て構成するものとする。
【００１２】そして、前記の加圧接触形半導体装置は、
次記のような具体的な態様で組立構成することができ
る。 （１）平形パッケージ内に、各半導体チップの第一主電
極と当接し合うコンタクト端子体を定位置に保持するた
めの位置決め部材を組み込み、該位置決め部材を介して
各コンタクト端子体をパッケージ内の定位置に保持させ
る。
【００１３】（２）コンタクト端子体の周縁部に半導体
チップの制御電極から引出した接続ワイヤとの接触を避
ける切欠凹所を形成する。 （３）制御電極配線網を、半導体チップの周囲を取り巻
いて平形パッケージの絶縁外筒の内周壁面上に形成し、
かつ該内部配線網に接続した外部導出端子を絶縁外筒を
貫通してパッケージ外に引き出す。
【００１４】（４）絶縁ゲート型バイポーラトランジス
タ，およびフライホイールダイオードには、その第二主
面に高濃度シリコン基板を貼り合わせた貼り合わせウェ
ハを採用し、かつ各チップを同一高さ寸法に揃えてお
く。 （５）各半導体チップの第二主面と対向するパッケージ
の共通電極板上に電極用基板を設けるとともに、該電極
用基板上におけるチップマウント領域の周囲にスリット
を形成し、このスリットにコンタクト端子体を定位置に
保持するための位置決めガイドを嵌め込んで固定し、組
立時には位置決めガイドをガイドとして半導体チップ，
コンタクト端子体を定位置に保持する。
【００１５】（６）各半導体チップの第二主面とこれに
対向する電極板との間にはんだシートなどの熱可塑性を
有する導電シートを介装して両者間を接合する。 （７）前項（５）におけるスリットの一部に、前項
（６）に記した導電シートに対する逃げ代を形成する。 （８）さらに、前項（６）の構成に対応する半導体装置
の組立方法として、パッケージ内に熱可塑性の導電シー
ト，半導体チップ，コンタクト端子体を挿入した仮組立
状態で、導電シートを加熱しながら各半導体チップを一
括してその第一主面側からのプレス操作し、その加圧力
で導電シートを塑性変形させて各チップの上面高さ，お
よび平行度を揃える。
【００１６】
【作用】上記構成のように、平形パッケージ内に組み込
まれた複数個の各半導体チップごとに、その第一主面側
とこれに対向するパッケージの共通電極板との間に、制
御電極との干渉を避けるようにして主電極に面接触する
コンタクト端子体を介装して加圧接触させることによ
り、半導体チップの制御電極構造に不当な加圧力を加え
ることなしに、第一主面側でもコンタクト端子体を介し
て外方への熱放散が行われるので、これにより第二主面
側からの放熱と併せて放熱性が飛躍的に向上するので半
導体装置の電流容量の増大化が図れる。また、半導体チ
ップの主電極はボンディングワイヤを用いずに端子体に
直接面接触することになるので、ボンディングワイヤに
よる接続方式と比べて内部配線インダクタンスが小さく
なる。さらに、制御電極は半導体チップ群の周囲を取り
巻いてパッケージの内周側に形成した配線網にワイヤ接
続されており、これにより主電極に加圧接触するコンタ
クト端子体との干渉なしに制御電極を側方から引き出せ
る。
【００１７】一方、ＩＧＢＴモジュールとして、平形パ
ッケージに複数個のＩＧＢＴとフライホイールダイオー
ドを組み込んで加圧接触形の複合デバイスを構成する場
合に、ＩＧＢＴ，フライホイールダイオードに貼り合わ
せウェハを採用し、かつその貼り合わせ基板の厚さを調
整することにより、電気的特性を損なうことなしに各半
導体チップの高さ寸法をトータル的に揃えることが可能
となる。そして、このようにして高さ寸法を整合したＩ
ＧＢＴとフライホイールダイオードを平形パッケージに
組み込めば、ＩＧＢＴとフライホイールダイオードの上
面が同じ高さに揃うので、これにより同じ厚さのコンタ
クト端子体を介してＩＧＢＴ，フライホイールダイオー
ドとパッケージの共通電極板との間が均一に加圧接触す
るようになる。
【００１８】また、同一パッケージ内に複数のＩＧＢ
Ｔ、あるいはＩＧＢＴとフライホイールダイオードを並
置して組み込む際に、各半導体チップの第二主面とこれ
に対向するパッケージ側の電極板との間にはんだシート
などの熱可塑性導電シートを介装し、この仮組立状態で
加熱，およびチップの第一主面側から各チップを一括し
てプレス操作を加えことにより、ＩＧＢＴとフライホイ
ールダイオードのチップ高さ寸法差，および各チップ相
互間の高さ寸法のばらつき分を吸収して各半導体チップ
の上面が平行，かつ同じ高さに揃うように導電シートが
塑性変形するので、これにより平形パッケージの共通電
極板とパッケージ内に組み込まれた各半導体チップとの
間で均一な加圧接触状態が確保できる。
【００１９】さらに、この場合に、半導体チップ，コン
タクト端子体，および導電シートを所定の組立位置に保
持するための絶縁物で作られた位置決め用組立ガイドを
パッケージ内に組み込み、かつこの組立ガイドを定位置
に固定するための手段として、半導体チップの第二主面
に対面するパッケージの共通電極板上に設けた導電基板
にスリットを形成し、加えてこのスリットの一部に導電
シート（はんだシート）の塑性変形に伴うはみ出し分を
収容する逃げ代を形成しておくことにより、導電シート
の塑性変形に伴う半導体チップ相互間の干渉を防ぎつ
つ、半導体チップ，コンタクト端子体などの各部品をパ
ッケージ内の定位置に安定よく保持して組み立てること
ができる。
【００２０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１，図２は平形パッケージ内に５個のＩＧＢＴ
と１個のフライホイールダイオードを並べて組み込んだ
加圧接触形ＩＧＢＴモジュールの組立構造を示すもので
あり、図において、１はＩＧＢＴ、２はフライホイール
ダイオード、３はこれらを一括して組み込んだ加圧接触
式の平形パッケージである。
【００２１】また、前記ＩＧＢＴ１のシリコン基板は約
２０mm角の大きさで、その下面側の主面をコレクタと
し、上面側の主面にはゲート構造を避けて幅２mm，長さ
１６mm程度のエミッタ集電電極１ａが２条に分けて形成
されており、かつエミッタ集電電極１ａの間にゲート電
極１ｂが形成されている。また、フライホイールダイオ
ード２はシリコン基板の上面側をアノード，下面側をカ
ソードとして、ＩＧＢＴ１に並べて平形パッケージ３に
内蔵されている。
【００２２】ここで、ＩＧＢＴ１，およびフライホイー
ルダイオード２のシリコン基板には、図４，図５で示す
ように貼り合わせウェハを採用して両者のトータル的な
厚さ寸法を揃えるように作られている。すなわち、図４
（ａ),（ｂ）において、ＩＧＢＴ１のシリコン基板は、
ｐ+ 形ウェハ（シリコン高濃度基板）１ｃをベースと
し、この上にエピタキシャル成長によりｎ+ 層１ｄを形
成したｎ- ウェハ１ｅを貼り合わせた構造とし、その全
体の厚さはｔである。一方、フライホイールダイオード
２は、図５（ａ),（ｂ）で示すように、ｎ+ ウェハ（シ
リコン高濃度基板）２ａをベースとし、この上にエピタ
キシャル成長によりｎ+ 層２ｂを形成したｎ- ウェハ２
ｃを貼り合わせた構造とし、その全体の厚さが図４に示
したＩＧＢＴ１のシリコン基板と同じ厚さｔとなるよう
に、ウェハ２ａの厚さを調整して作られている。
【００２３】一方、前記の平形パッケージ３は、ＩＧＢ
Ｔ１のエミッタ，コレクタに対応すして上下面に露出す
る一対の共通電極板３ａ，３ｂと、共通電極板３ａと３
ｂとの間に介装してシール結合したセラミック製の絶縁
外筒３ｃとからなり、これら部品でハーメチック構造の
パッケージを構成している。そして、前記のＩＧＢＴ
１，フライホイールダイオード２を図２のように配列し
てパッケージ下面側の共通電極板３ｂの上に搭載した上
で、さらに個々にＩＧＢＴ１のエミッタ集電電極１ａ，
およびフライホイールダイオード２の上面側の主電極と
パッケージ上面側の共通電極板３ａとの間には図３で示
すように放熱，加圧体を兼ねたコンタクト端子体４が個
別に介装されている。
【００２４】このコンタクト端子体４は、伝熱，導電性
のよいモリブデンなどで作られた方形状の板であり、上
面を平坦面に仕上げ、ＩＧＢＴ１対向する面にはエミッ
タ集電電極１ａと面接触し合う２条の凸部４ａを有し、
さらに周縁部には後記するようにゲート電極１ｂから引
出したワイヤとの接触を避けるための凹状切欠部４ｂが
形成してあり、その外形寸法はＩＧＢＴ１，フライホイ
ールダイオード２のチップサイズに対応しており、かつ
厚さ寸法は一定である。そして、このコンタクト端子体
４は、図１で示すように耐熱性の樹脂板，あるいはゴム
板で作られた位置決め板５を介してパッケージ内の定位
置に位置決め保持されている。なお、この位置決め板５
は、その外周縁が平形パッケージ３の絶縁外筒３ｃの内
壁面と接するように嵌まり込んでおり、かつその板面上
には図２に示したＩＧＢＴ１，フライホイールダイオー
ド２の配列に対応して前記コンタクト端子体４が嵌合す
る窓が開口している。なお、前記窓の周縁には図３に示
した切欠部４ｂと係合し合う舌辺を形成しておくのがよ
い。
【００２５】さらに、平形パッケージ３の絶縁外筒３ｃ
にはその内壁面の全周に沿って段付き部が形成されてお
り、この段付き部を配線台としてその面上にゲート配線
網６（図中に斜線を付して表す）が蒸着されており、こ
のゲート配線網６と各ＩＧＢＴ１のゲート電極１ｂとの
間が個々にゲートワイヤリード７を介してボンディング
接続されている。なお、ゲートワイヤリード７は、図３
に示したコンタクト端子体４の切欠部４ｂを通して引き
出すようにしているので端子体４と接触し合うおそれが
ない。そして、ゲート配線網６にはゲート用の外部導出
端子６ａを接続し、絶縁外筒３ｃを貫通してパッケージ
３の外に引き出すようにている。
【００２６】かかる組立構造においては、平形パッケー
ジ３に組み込まれたＩＧＢＴ１とフライホイールダイオ
ード２は同じ高さに揃って並んでおり、これにより、コ
ンタクト端子体４を介してＩＧＢＴ１，フライホイール
ダイオード２が平形パッケージ３の共通電極板３ａとの
間で均一に加圧接触される。そして、通電に伴ってＧＢ
Ｔ１のシリコン基板に発生する熱は、コレクタ側よりパ
ッケージ３の共通電極板３ａを通じて外部に放熱される
ほか、エミッタ側からもコンタクト端子体４を伝熱して
上面側の共通電極板３ａから放熱されるようになる。こ
れにより、従来のボンディングワイヤ方式のパッケージ
構造と比べて放熱効率が格段に高まるほか、電流容量を
約２倍に高めることが可能となる。また、エミッタの引
出しにボンディングワイヤを採用してないので、内部配
線インダクタンスも小さくなり、スイッチング動作に伴
って発生するサージを低く抑えることができる。
【００２７】次に、前記と異なる本発明の実施例を図
６，図７に示す。この実施例においては、平形パッケー
ジ３の下面側の共通電極板３ｂの上にコレクタ電極用基
板８を設け、かつこの上に熱可塑性導電シートとしての
はんだシート９を介してＩＧＢＴ１，フライホイールダ
イオード２を接合するようにしている。なお、コレクタ
電極用基板の周縁部にはゲート電極に対する配線台を設
けてここに図１と同様なゲート配線網６を形成し、ここ
からパッケージ３の絶縁外筒３ｃを貫通して外部導出端
子６ａを引き出している。
【００２８】また、パッケージ３の内部には位置決め用
の組立ガイド１０を組み込み、この組立ガイド１０で各
半導体チップ，コンタクト端子体４，およびはんだシー
ト９などの各部品を定位置に保持するようにしている。
この組立ガイド１０は、ＩＧＢＴ１，フライホイールダ
イオード２と個々に対応してチップ周域を取り囲む絶縁
物製の枠体であり、その下端を前記コレクタ電極用基板
８の上面に刻印形成した周溝としてなるスリット８ａに
嵌め込んで所定位置に起立状態に固定支持される。ま
た、該スリット８ａにはその内周側に沿ってはんだ逃げ
代８ｂとなる一段浅い溝部が形成されている。
【００２９】次に、前記構成の組立方法を図７により説
明する。まず、コレクタ電極用基板８に対する各半導体
チップ搭載部にそれぞれ組立ガイド１０をスリット８ａ
に嵌め込んで起立状態に固定する。続いて、各組立ガイ
ド１０の中にはんだシート９，ＩＧＢＴ１，フライホイ
ールダイオード２のチップ，およびコンタクト端子体４
を順に積み重ねて挿入した後、各コンタクト端子体４に
またがってその上に平坦なプレス板１１を当がい、かつ
外部からの加熱によりはんだシートを軟化温度まで高め
た状態で、プレス板１１に適宜な加圧力Ｆを加えて前記
組立体をプレス操作する。
【００３０】これにより、はんだシート９が塑性変形し
てＩＧＢＴ１とフライホイールダイオード２とのチップ
厚さ寸法の差，および各半導体チップ相互間での厚さ寸
法のばらつきを吸収し、ＩＧＢＴ１，フライホイールダ
イオード２の上面高さ，およびこの上に重ねたコンタク
ト端子体の上面が平行，かつ同一高さに揃うようになる
同時に、コレクタ電極用基板８と各チップの間がはんだ
接合される。なお、この場合にプレス操作により押し潰
されてチップ面域からはみ出したはんだシート９（ＩＧ
ＢＴ１とフライホイールダイオード２のチップ厚さ寸法
が異なるため、チップ厚さが大きなＩＧＢＴ側でははん
だシートのはみ出し量が多くなる）の余剰分は先記した
はんだ逃げ代８ｂに入り込むのでなんらの支障はない。
【００３１】その後に、前記組立体に平形パッケージ３
の絶縁外筒３ｃを組合わせてＩＧＢＴ１に対するゲート
電極引出し部を構築し、さらにコンタクト端子体４の上
に共通電極板３ａを載せて絶縁外筒３との間をシール接
合し、ハーメチックシール構造の平形パッケージを構成
する。なお、前記の組立方法を採用して実際に組立てた
平形パッケージ式のＩＧＢＴ複合モジュールの製品につ
いて検査したところ、各チップ相互間での高さ方向のば
らつきがいずれも±５０μｍ以内の許容範囲に収まって
いることが確認されている。
【００３２】また、はんだシートを利用した図７の組立
方法は、図１ないし図５で述べた先の実施例にも採用す
ることができる。また、図示の各実施例は、いずれもＩ
ＧＢＴモジュールを対象としたが、ＩＧＢＴ以外のＭＯ
Ｓトランジスタ，ＭＯＳ制御サイリスタなどの制御電極
付き半導体素子を組合わせて平形パッケージに組み込ん
だ加圧接触形の半導体モジュールに対しても同様に実施
できることは勿論である。
【００３３】
【発明の効果】以上述べたように、本発明によれば次記
の効果を奏する。 （１）請求項１ないし４の構成を採用することにより、
半導体チップの制御電極構造に不当な加圧力を加えるこ
となしに、複数個の半導体チップを平形パッケージ内に
組み込んで面接触による均一な加圧接触が達成できると
とも、各半導体チップにおける第一，および第二主面側
の電極から外部への放熱が行われる。これにより、放熱
性が飛躍的に向上して半導体装置としての電流容量の大
幅な増大化が図れるほか、主電極からの引出しにはボン
ディングワイヤを用いないので内部配線インダクタンス
も小さくなり、ハーメチックシール構造の平形パッケー
ジと組合わせて加圧接触形半導体装置の信頼性向上が図
れる。
【００３４】（２）また、請求項５のように平形パッケ
ージにＩＧＢＴとフライホイールダイオードを組み込ん
で組立てた複合デバイスに対し、請求項６、あるいは請
求項７ないし９項に記した構造を採用し、さらに請求項
１０の組立方法を併用することにより、平形パッケージ
内にＩＧＢＴ，フライホイールダイオードを配列して組
み込んだ状態で、各チップの第一主面をトータル的に平
行，かつ同じ高さに揃えることができる。これにより、
コンタクト端子体を介してＩＧＢＴ，フライホイールダ
イオードとパッケージの共通電極板との間を均一に加圧
接触することができて信頼性のより一層の向上化が図れ
る。
【図面の簡単な説明】
【図１】本発明の実施例による加圧接触形半導体装置の
組立構造を示す断面図
【図２】図１における平形パッケージ内部の部品配置を
表す平面図
【図３】図１におけるコンタクト端子体の構造図であっ
て、（ａ）は底面図、（ｂ）は側面図
【図４】図１におけるＩＧＢＴに採用した貼り合わせウ
ェハを示し、（ａ）は貼り合わせ前の状態図、（ｂ）は
貼り合わせ後の状態図
【図５】図１におけるフライホイールダイオードに採用
した貼り合わせウェハを示し、（ａ）は貼り合わせ前の
状態図、（ｂ）は貼り合わせ後の状態図
【図６】本発明の異なる実施例による加圧接触形半導体
装置の組立構造を示す断面図
【図７】図６の構成になる半導体装置の組立方法の説明
図
【符号の説明】
１ ＩＧＢＴ １ａ エミッタ集電電極 １ｂ ゲート電極 ２ フライホイールダイオード ３ 平形パッケージ ３ａ 上面側の共通電極板 ３ｂ 下面側の共通電極板 ３ｃ 絶縁外筒 ４ コンタクト端子体 ４ａ 凸部 ４ｂ 切欠部 ５ 位置決め板 ６ ゲート配線網 ６ａ 外部導出端子 ７ ゲートワイヤリード ８ コレクタ電極用基板 ８ａ スリット ８ｂ はんだ逃げ代 ９ はんだシート（熱可塑性の導電シート） １０ 組立ガイド

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】第一主面に第一の主電極と制御電極、第二
    主面に第二の主電極を有する半導体チップの複数個を並
    置して平形パッケージに組み込んだ半導体装置であっ
    て、両面に露出する一対の共通電極板の間に絶縁外筒を
    シール接合してなる平形パッケージの中に半導体チップ
    を組み込み、かつ各半導体チップの第一主電極とこれに
    対向するパッケージ側の共通電極板との間にそれぞれ加
    圧，放熱体を兼ねたコンタクト端子体を介装するととも
    に、各半導体チップの制御電極をパッケージの内周域に
    形成した制御電極配線網にワイヤ接続し、該配線網を介
    して制御電極の外部導出端子をパッケージ外に引出して
    組立て構成したことを特徴とする加圧接触形半導体装
    置。
  2. 【請求項２】請求項１記載の半導体装置において、平形
    パッケージ内に、各半導体チップの第一主電極と当接し
    合うコンタクト端子体を定位置に保持するための位置決
    め部材を組み込んだことを特徴とする加圧接触形半導体
    装置。
  3. 【請求項３】請求項１記載の半導体装置において、コン
    タクト端子体の周縁部に半導体チップの制御電極から引
    出した接続ワイヤとの接触を避ける切欠凹所を形成した
    ことを特徴とする加圧接触形半導体装置。
  4. 【請求項４】請求項１記載の半導体装置において、制御
    電極配線網を、半導体チップの周囲を取り巻いて平形パ
    ッケージの絶縁外筒の内周壁面上に形成し、かつ該内部
    配線網に一端を接続した外部導出端子を絶縁外筒を貫通
    してパッケージ外に引き出したことを特徴とする加圧接
    触形半導体装置。
  5. 【請求項５】請求項１記載の半導体装置において、第一
    主面に第一の主電極と制御電極、第二主面に第二の主電
    極を有する半導体チップが絶縁ゲート型バイポーラトラ
    ンジスタであり、同一の平形パッケージ内には複数個の
    絶縁ゲート型バイポーラトランジスタと並置してフライ
    ホイールダイオードを組み込み、かつ絶縁ゲート型バイ
    ポーラトランジスタ，およびフライホイールダイオード
    の第一主電極とこれに対向するパッケージの共通電極板
    との間にそれぞれ加圧，放熱体を兼ねたコンタクト端子
    体を介装して組立て構成したことを特徴とする加圧接触
    形半導体装置。
  6. 【請求項６】請求項５記載の半導体装置において、絶縁
    ゲート型バイポーラトランジスタ，およびフライホイー
    ルダイオードには、その第二主面に高濃度シリコン基板
    を貼り合わせた貼り合わせウェハを採用し、かつ各チッ
    プを同一高さ寸法に揃えたことを特徴とする加圧接触形
    半導体装置。
  7. 【請求項７】請求項５記載の半導体装置において、各半
    導体チップの第二主面と対向するパッケージの共通電極
    板上に電極用基板を設けるとともに、該電極用基板上に
    おけるチップマウント領域の周囲にスリットを形成し、
    このスリットにコンタクト端子体を定位置に保持するた
    めの位置決めガイドを嵌め込んで固定したことを特徴と
    する加圧接触形半導体装置。
  8. 【請求項８】請求項１，５，６，７のいずれかの項に記
    載の半導体装置において、各半導体チップの第二主面と
    これに対向する電極板との間にはんだシートなどの熱可
    塑性を有する導電シートを介装して両者間を接合したこ
    とを特徴とする加圧接触形半導体装置。
  9. 【請求項９】請求項７記載の半導体装置において、スリ
    ットの一部に、請求項８に記した導電シートの逃げ代を
    形成したことを特徴とする加圧接触形半導体装置。
  10. 【請求項１０】パッケージ内に熱可塑性の導電シート，
    半導体チップ，コンタクト端子体を挿入した仮組立状態
    で、導電シートを加熱しながら各半導体チップを一括し
    てその第一主面側からのプレス操作し、その加圧力で導
    電シートを塑性変形させて各チップの上面高さ，および
    平行度を揃えることを特徴とする請求項８に記載の加圧
    接触形半導体装置の組立方法。
JP02862394A 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法 Expired - Fee Related JP3180863B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP02862394A JP3180863B2 (ja) 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法
EP19970104435 EP0784342B1 (en) 1993-07-27 1994-07-25 Pressure contact type semiconductor device and assembly method therefor
DE1994621831 DE69421831T2 (de) 1993-07-27 1994-07-25 Halbleiterbauelement mit Druckkontakt und dessen Montage
EP19940305463 EP0637080B1 (en) 1993-07-27 1994-07-25 Pressure contact type semiconductor device
DE1994613160 DE69413160T2 (de) 1993-07-27 1994-07-25 Halbleiterbauelement mit Druckkontakt
US08/280,618 US5539220A (en) 1993-07-27 1994-07-26 Pressure contact semiconductor device in a flat package
US08/428,914 US5635427A (en) 1993-07-27 1995-04-25 Method for assembling a pressure contact semiconductor device in a flat package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-184271 1993-07-27
JP18427193 1993-07-27
JP02862394A JP3180863B2 (ja) 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法

Publications (2)

Publication Number Publication Date
JPH0794673A true JPH0794673A (ja) 1995-04-07
JP3180863B2 JP3180863B2 (ja) 2001-06-25

Family

ID=26366761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02862394A Expired - Fee Related JP3180863B2 (ja) 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法

Country Status (4)

Country Link
US (2) US5539220A (ja)
EP (2) EP0637080B1 (ja)
JP (1) JP3180863B2 (ja)
DE (2) DE69421831T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213960A (ja) * 1996-02-01 1997-08-15 Internatl Rectifier Corp Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造
US6281569B1 (en) 1997-09-17 2001-08-28 Kabushiki Kaisha Toshiba Pressure-contact semiconductor device
JP2011049575A (ja) * 2002-01-18 2011-03-10 Internatl Rectifier Corp ワンパッケージ化されたダイを有する半導体装置
JP2014135527A (ja) * 2014-04-30 2014-07-24 Rohm Co Ltd 半導体パワーモジュールおよびその製造方法
US8981542B2 (en) 2010-09-29 2015-03-17 Rohm Co., Ltd. Semiconductor power module and method of manufacturing the same
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
KR20170017857A (ko) * 2015-08-07 2017-02-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
FR2736206B1 (fr) * 1995-06-30 1997-08-08 Commissariat Energie Atomique Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
JPH09135023A (ja) * 1995-11-08 1997-05-20 Toshiba Corp 圧接型半導体装置
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
US5661315A (en) * 1995-12-28 1997-08-26 Asea Brown Boveri Ag Controllable power semiconductor component
DE19644009A1 (de) * 1996-10-31 1998-05-07 Siemens Ag Großflächiges Hochstrommodul eines feldgesteuerten, abschaltbaren Leistungs-Halbleiterschalters
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
DE19732738A1 (de) * 1997-07-30 1999-02-04 Asea Brown Boveri Leistungshalbleiterbauelemente mit druckausgleichender Kontaktplatte
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
FR2785447B1 (fr) * 1998-10-30 2000-12-15 Alstom Technology Procede de raccordement electrique de puces de transistor igbt montees sur une plaquette de circuits integres
EP1168446A3 (en) 2000-06-23 2008-01-23 Westcode Semiconductors Limited Housing semiconductor chips
GB0015484D0 (en) * 2000-06-23 2000-08-16 Westcode Semiconductors Limite Housing semiconductor chips
DE10102750B4 (de) * 2001-01-22 2006-04-20 Siemens Ag Schaltungsanordnung
JP2003258178A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6678163B1 (en) 2002-12-19 2004-01-13 Westcode Semiconductors Limited Housing for semiconductor chips
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
DE102004018476B4 (de) 2004-04-16 2009-06-18 Infineon Technologies Ag Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
WO2006063539A1 (de) * 2004-12-17 2006-06-22 Siemens Aktiengesellschaft Halbleiterschaltmodul
JP4498170B2 (ja) * 2005-03-02 2010-07-07 三菱電機株式会社 半導体装置及びその製造方法
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
DE102005050534B4 (de) * 2005-10-21 2008-08-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102007054709B4 (de) * 2007-11-16 2014-11-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat und mit einer Druckeinrichtung
EP2071621A1 (en) * 2007-12-11 2009-06-17 ABB Research Ltd. Semiconductor switching device with gate connection
EP2088623A1 (en) 2008-02-07 2009-08-12 ABB Oy A multi-component electrical module
KR101007133B1 (ko) * 2009-06-08 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
CN103681547A (zh) * 2012-09-21 2014-03-26 北京新创椿树整流器件有限公司 平板封装压接式引出电极绝缘栅双极型晶体管元件
CN107004674B (zh) * 2014-10-24 2018-09-07 Abb瑞士股份有限公司 半导体模块以及半导体模块的叠层布置
EP3462479B1 (en) * 2017-10-02 2020-12-09 General Electric Technology GmbH Semiconductor assembly with fault protection

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838997A1 (de) * 1978-09-07 1980-03-20 Bbc Brown Boveri & Cie Verfahren zur herstellung eines dichten gehaeuses fuer einen scheibenfoermigen, mindestens einen pn-uebergang aufweisenden halbleiterkoerper
US4313128A (en) * 1979-05-08 1982-01-26 Westinghouse Electric Corp. Compression bonded electronic device comprising a plurality of discrete semiconductor devices
JPH081914B2 (ja) * 1987-03-31 1996-01-10 株式会社東芝 圧接型半導体装置
JPH0628292B2 (ja) * 1988-11-11 1994-04-13 富士電機株式会社 逆阻止形トランジスタモジュール
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
EP0389756B1 (en) * 1989-02-02 1994-06-01 Matsushita Electric Industrial Co., Ltd. Method of assembling semiconductor devices
US4999077A (en) * 1989-08-31 1991-03-12 Xerox Corporation Method of fabricating full width scanning or imaging arrays from subunits
JPH0744264B2 (ja) * 1989-10-31 1995-05-15 株式会社東芝 圧接型半導体装置
US5045142A (en) * 1989-11-22 1991-09-03 Xerox Corporation Stand-off structure for flipped chip butting
JPH0744191B2 (ja) * 1989-12-15 1995-05-15 三菱電機株式会社 半導体装置およびそのための電極ブロック
JP2755761B2 (ja) * 1990-01-26 1998-05-25 株式会社東芝 半導体装置
JP3137375B2 (ja) * 1990-09-20 2001-02-19 株式会社東芝 圧接型半導体装置
JPH04160708A (ja) * 1990-10-22 1992-06-04 Nec Corp 電極端子の接続方法
DE59107655D1 (de) * 1991-02-22 1996-05-09 Asea Brown Boveri Abschaltbares Hochleistungs-Halbleiterbauelement
US5149662A (en) * 1991-03-27 1992-09-22 Integrated System Assemblies Corporation Methods for testing and burn-in of integrated circuit chips
EP0514615B1 (en) * 1991-05-23 1995-05-03 STMicroelectronics S.r.l. Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process
US5352629A (en) * 1993-01-19 1994-10-04 General Electric Company Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213960A (ja) * 1996-02-01 1997-08-15 Internatl Rectifier Corp Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造
US6281569B1 (en) 1997-09-17 2001-08-28 Kabushiki Kaisha Toshiba Pressure-contact semiconductor device
JP2011049575A (ja) * 2002-01-18 2011-03-10 Internatl Rectifier Corp ワンパッケージ化されたダイを有する半導体装置
US8981542B2 (en) 2010-09-29 2015-03-17 Rohm Co., Ltd. Semiconductor power module and method of manufacturing the same
JP2014135527A (ja) * 2014-04-30 2014-07-24 Rohm Co Ltd 半導体パワーモジュールおよびその製造方法
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
KR20170017857A (ko) * 2015-08-07 2017-02-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
US10504748B2 (en) 2015-08-07 2019-12-10 Center For Integrated Smart Sensors Foundation Method of packaging a power amplifier module having a unified pattern and ceramic sidewall

Also Published As

Publication number Publication date
EP0784342A3 (ja) 1997-08-20
EP0637080A1 (en) 1995-02-01
DE69413160T2 (de) 1999-02-18
EP0637080B1 (en) 1998-09-09
US5539220A (en) 1996-07-23
US5635427A (en) 1997-06-03
EP0784342A2 (en) 1997-07-16
DE69421831T2 (de) 2000-03-09
EP0784342B1 (en) 1999-11-24
DE69421831D1 (de) 1999-12-30
JP3180863B2 (ja) 2001-06-25
DE69413160D1 (de) 1998-10-15

Similar Documents

Publication Publication Date Title
JP3180863B2 (ja) 加圧接触形半導体装置およびその組立方法
KR100219345B1 (ko) 압접형 반도체 장치
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
JP2930074B1 (ja) 半導体装置
JP2801534B2 (ja) パワー半導体モジュールおよびそれに使用する絶縁金属基板
KR20040042793A (ko) 전력용 반도체장치
JP3129020B2 (ja) 半導体装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
US5874774A (en) Flat package semiconductor device
JP3284811B2 (ja) 半田接合方法および半導体製造治具と半導体装置の製造方法
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP3226088B2 (ja) 半導体装置
JP3264190B2 (ja) 半導体装置
JP3166527B2 (ja) 加圧接触形半導体装置
JPH06302734A (ja) 電力用半導体モジュール
JP7118204B1 (ja) 半導体装置
CN210403714U (zh) 一种功率模块
US20240105560A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN220400580U (zh) 高效散热单元式分立器件
KR102536643B1 (ko) 반도체 패키지
JPH08116020A (ja) 加圧接触形半導体装置
JPH098224A (ja) 半導体モジュールと電力変換装置
WO2021039530A1 (ja) 熱電変換装置
JP3180869B2 (ja) 加圧接触形半導体装置
US20200266130A1 (en) Semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees