JPS58127376A - Ｇｔｏサイリスタ - Google Patents
ＧｔｏサイリスタInfo
- Publication number
- JPS58127376A JPS58127376A JP57009689A JP968982A JPS58127376A JP S58127376 A JPS58127376 A JP S58127376A JP 57009689 A JP57009689 A JP 57009689A JP 968982 A JP968982 A JP 968982A JP S58127376 A JPS58127376 A JP S58127376A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- thyristor
- current
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
- H03K17/732—Measures for enabling turn-off
Landscapes
- Thyristors (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ブートターンオフ）？イリスタＶＣ関する。
ダイオード・トランジスタあるいはサイリスタな過電圧
から保護するために、抵抗およびコンデンサからなるス
ナバ回路を並列に接続することはよく知られている。し
かしＧＴＯ？イリスタの場合には、スナバ回路によって
オフ時に発生する過電圧から保護しようとすると大きな
抵抗およびコンデンサを用いな（すればならない。
から保護するために、抵抗およびコンデンサからなるス
ナバ回路を並列に接続することはよく知られている。し
かしＧＴＯ？イリスタの場合には、スナバ回路によって
オフ時に発生する過電圧から保護しようとすると大きな
抵抗およびコンデンサを用いな（すればならない。
例えば電圧約２５００Ｖで約１００ＯＡの電流をｌｋｌ
ｈないし１０ｋＩ（ｘで制御するＧＴＯｔイリスタのス
ナ／（回路では、通常のサイ替スタで０．５μＦ程直で
済むコンデンサに４μＦｉｍ嵐のものを必要とし、抵抗
の消費電力も１００Ｗから数百Ｗに増大する。従って大
きな場所と高い費用な必要とする。これはＧＴＯサイリ
スタの大きな通電電流を強制的Ｋｍ断する機能に由来す
るものである。
ｈないし１０ｋＩ（ｘで制御するＧＴＯｔイリスタのス
ナ／（回路では、通常のサイ替スタで０．５μＦ程直で
済むコンデンサに４μＦｉｍ嵐のものを必要とし、抵抗
の消費電力も１００Ｗから数百Ｗに増大する。従って大
きな場所と高い費用な必要とする。これはＧＴＯサイリ
スタの大きな通電電流を強制的Ｋｍ断する機能に由来す
るものである。
本発明はこれに対し、オフ時に発生する過電圧からコノ
バクトに構成できる回路により低い費用で保護されるＧ
ＴＯサイリスタを提供することを目的とする。
バクトに構成できる回路により低い費用で保護されるＧ
ＴＯサイリスタを提供することを目的とする。
この目的は、ＧＴＯサイリスタのグー）ｔ＆に隣接する
主電極にトランジスタのコレクタが接続され、さらにＧ
ＴＯサイリスタのゲート電極とこのトランジスタのニオ
ツタとの関に直列に二つ以上接続されたダイオードが挿
入され、その場合直列または並列となったＧＴＯ？イリ
スタのゲート電極、主電極間の接合，トランジスタのペ
ース、エイ、り関の接合および各ダイオードの接合がす
べて同一の整流方向を示すことによって達成される。
主電極にトランジスタのコレクタが接続され、さらにＧ
ＴＯサイリスタのゲート電極とこのトランジスタのニオ
ツタとの関に直列に二つ以上接続されたダイオードが挿
入され、その場合直列または並列となったＧＴＯ？イリ
スタのゲート電極、主電極間の接合，トランジスタのペ
ース、エイ、り関の接合および各ダイオードの接合がす
べて同一の整流方向を示すことによって達成される。
以下図を引用して本発明について説明する。第１図はＧ
ＴＯサイリスタＩＫ接続された保−回路を示し、サイリ
スタ１０カソードＫにトランジスタ２がコレクタによっ
て接続され、トランジスタ２の工ｉ２りＥとサイリスタ
ｌのケートＧｏの関には２個直列のダイオード３，４が
接続されている。
ＴＯサイリスタＩＫ接続された保−回路を示し、サイリ
スタ１０カソードＫにトランジスタ２がコレクタによっ
て接続され、トランジスタ２の工ｉ２りＥとサイリスタ
ｌのケートＧｏの関には２個直列のダイオード３，４が
接続されている。
この場合、各ダイスート３，４のえん層電圧の和がＧＴ
Ｏサイリスタ１のゲート、エミッタ間のえん層電圧とト
ランジスタ２のコレクタ、ニオツタ飽和電圧との和より
大きくなるようにしておく。
Ｏサイリスタ１のゲート、エミッタ間のえん層電圧とト
ランジスタ２のコレクタ、ニオツタ飽和電圧との和より
大きくなるようにしておく。
そのために必要であればダイオードは３個以上直列にし
てもよい。このＧＴＯサイリスタを点弧するには、グー
）Ｇｏに接続されたゲート端子Ｇにゲート電流を供給す
ると同時Ｋ、トランジスタ２のベースＢＫペース電流を
供給する。ダイオード３゜４のえん層電圧の和か王妃の
ようにＧＴＯサイリスタ１のゲート、エミッタ間のえん
層電圧とトラン７スタ２のコレクタ、エイ、夕飽和電圧
の和より大きいので、電極Ｇがらのケート電流がダイオ
ード３，４の一路へ流れることなく、サイリスタのグー
）Ｇｏに導かれて点弧に役立つ。このＧＴＯサイリスタ
ｌを通断するには、トランジスタ２０ペース電流を切れ
ばよ（、それＫよリトランジスタ２は連断され、主電流
はグー）Ｇｏよりダイオード３，４へ電流１ｍとなって
流れる。すなわちＧＴＯｔイリスタのターンオフ時には
主電流は第２図（ｂｌ Ｋ示すように■がすべてケート
Ｇｏｋａれる電流１１として転流する。
てもよい。このＧＴＯサイリスタを点弧するには、グー
）Ｇｏに接続されたゲート端子Ｇにゲート電流を供給す
ると同時Ｋ、トランジスタ２のベースＢＫペース電流を
供給する。ダイオード３゜４のえん層電圧の和か王妃の
ようにＧＴＯサイリスタ１のゲート、エミッタ間のえん
層電圧とトラン７スタ２のコレクタ、エイ、夕飽和電圧
の和より大きいので、電極Ｇがらのケート電流がダイオ
ード３，４の一路へ流れることなく、サイリスタのグー
）Ｇｏに導かれて点弧に役立つ。このＧＴＯサイリスタ
ｌを通断するには、トランジスタ２０ペース電流を切れ
ばよ（、それＫよリトランジスタ２は連断され、主電流
はグー）Ｇｏよりダイオード３，４へ電流１ｍとなって
流れる。すなわちＧＴＯｔイリスタのターンオフ時には
主電流は第２図（ｂｌ Ｋ示すように■がすべてケート
Ｇｏｋａれる電流１１として転流する。
このため餉２図ｒａｔに示すような通常のＧＴＯｔイリ
スタのターンオフ時に見られる過電圧による主電流■が
エミツタ層５の中央部に集中する埃象が阻止され、オフ
時に発生する過電圧によるターンオフ損失が起りＫ＜＜
、素子自体のオフ時の過電圧耐量が向上する。従って従
来のスナバ一路が省略できる。
スタのターンオフ時に見られる過電圧による主電流■が
エミツタ層５の中央部に集中する埃象が阻止され、オフ
時に発生する過電圧によるターンオフ損失が起りＫ＜＜
、素子自体のオフ時の過電圧耐量が向上する。従って従
来のスナバ一路が省略できる。
この保−一路に用いられるトランジスタ２には、上述の
容量のＧＴＯサイリスタに対してコレクタ、工建、タ関
電圧Ｖａｎが１０〜２０Ｖ ｓ 監のパワートランジス
タを用いればよく、ダイオード３，４は耐圧１０Ｖ Ｉ
ｉ ｌｉでよいため低い費用ですみ、占有容積も小さい
。しかもこのような保護１路はＧＴＯサイリスタと一体
化することもできる。以下の各図において端子の符号は
第１因の中に記入された端子符号に対応する。
容量のＧＴＯサイリスタに対してコレクタ、工建、タ関
電圧Ｖａｎが１０〜２０Ｖ ｓ 監のパワートランジス
タを用いればよく、ダイオード３，４は耐圧１０Ｖ Ｉ
ｉ ｌｉでよいため低い費用ですみ、占有容積も小さい
。しかもこのような保護１路はＧＴＯサイリスタと一体
化することもできる。以下の各図において端子の符号は
第１因の中に記入された端子符号に対応する。
第３図はダイオード３，４のみを一体化した例で、ＧＴ
Ｏ？イリスタｌのＰペース層６に設けられたグー）ｔｌ
ｉ７の上にダイオードチッ１８を二つ重ねてろう付し、
上面のカソード電極９に端子Ｅを接続する。さらにケー
ト電４に７およびエイツタ層ＩｓＫ設けられたカソード
電極１０ Ｋそれぞれ端子ＧおよびＫを接続する。この
サイリスタテ、１１を容器内に収容し、十１の各端子Ｅ
、Ｇ、Ｋにおよびアノード°端子Ａを鉛線１１で象徴し
た容器から外に引き出し、端子Ｅと端子にとの間にパワ
ートランジスタ２を外信けすれば第１図の回路が完成す
る。
Ｏ？イリスタｌのＰペース層６に設けられたグー）ｔｌ
ｉ７の上にダイオードチッ１８を二つ重ねてろう付し、
上面のカソード電極９に端子Ｅを接続する。さらにケー
ト電４に７およびエイツタ層ＩｓＫ設けられたカソード
電極１０ Ｋそれぞれ端子ＧおよびＫを接続する。この
サイリスタテ、１１を容器内に収容し、十１の各端子Ｅ
、Ｇ、Ｋにおよびアノード°端子Ａを鉛線１１で象徴し
た容器から外に引き出し、端子Ｅと端子にとの間にパワ
ートランジスタ２を外信けすれば第１図の回路が完成す
る。
第４図はさらにパワートランジスタ２も一体化したもの
で、カソード電極ｌＯの上Ｋ）９ンジスタチ、グ１２の
コレクタ電極１３をろう付し、そのエイツタ電極１４と
ダイオ−トチ、プ８のカソード電極９とに共通に端子Ｅ
を接続する。端子Ｇ、Ｅおよびトランジスタチップ１２
のペース端子Ｂを容６１１から引き出す。
で、カソード電極ｌＯの上Ｋ）９ンジスタチ、グ１２の
コレクタ電極１３をろう付し、そのエイツタ電極１４と
ダイオ−トチ、プ８のカソード電極９とに共通に端子Ｅ
を接続する。端子Ｇ、Ｅおよびトランジスタチップ１２
のペース端子Ｂを容６１１から引き出す。
第５図は二つのダイオードのうちの一つをＧＴＯサイリ
スタと同一のテップに内蔵せしめたもので、Ｐペース層
とその中に設けられたＮ領域１５との関に一つのダイオ
ードが形成され、その電極１６を介してもう一つのダイ
オ−トチ、プ８が接続されている。このダイオ−トチ、
プ８のカソード肯に接続された端子Ｅと端子にとの間に
パワートランジスタ２を外付けする。この場合端子Ｇか
らのゲート電流が二つのダイオードを介して流れないこ
とをさらに確実にするために、Ｎｉｋ域１５の拡散深さ
をＮＩｉ、夕層５の拡散深さより浅くし、内蔵ダイオー
ドのオン抵抗を高くすることも有効である。
スタと同一のテップに内蔵せしめたもので、Ｐペース層
とその中に設けられたＮ領域１５との関に一つのダイオ
ードが形成され、その電極１６を介してもう一つのダイ
オ−トチ、プ８が接続されている。このダイオ−トチ、
プ８のカソード肯に接続された端子Ｅと端子にとの間に
パワートランジスタ２を外付けする。この場合端子Ｇか
らのゲート電流が二つのダイオードを介して流れないこ
とをさらに確実にするために、Ｎｉｋ域１５の拡散深さ
をＮＩｉ、夕層５の拡散深さより浅くし、内蔵ダイオー
ドのオン抵抗を高くすることも有効である。
以上述べたように本発明はＧＴＯナイリスタのターンオ
フ時に主電極に電流集中が生じることによって素子擬製
を招く塊象を、ターンオフ時にゲート−路に接続された
ダイオードを通じて主電流を転流することＫよって阻止
するもので、低い費用で大きな抵抗およびコンデンサな
必要とするスナバ回路を省略することかで−、コスト的
にも占有空間の面からも得られる効果は極めて大きい。
フ時に主電極に電流集中が生じることによって素子擬製
を招く塊象を、ターンオフ時にゲート−路に接続された
ダイオードを通じて主電流を転流することＫよって阻止
するもので、低い費用で大きな抵抗およびコンデンサな
必要とするスナバ回路を省略することかで−、コスト的
にも占有空間の面からも得られる効果は極めて大きい。
第１図は本発明の一実施例を示す肋略図、＃Ｉ２図は本
発ＩＦＩＫよるＧＴＯｔイリスタターンオフ時の主電流
の転流現象の説明図で、ｉｌｌは本発明を実施しない時
、（ｂ）は本発明の與施時の状況を示すＧＴｏサイリス
タの要部断面り第３図は本発明による構成の一実施例な
示す！！部部面面図第４図。 第Ｓ図はそれぞれ異なる実施例を示す置部断面図である
。 １・・・ＧＴＯサイリスタ、２．１２・・・トランジス
タ、３．４８・・・ダイオード。
発ＩＦＩＫよるＧＴＯｔイリスタターンオフ時の主電流
の転流現象の説明図で、ｉｌｌは本発明を実施しない時
、（ｂ）は本発明の與施時の状況を示すＧＴｏサイリス
タの要部断面り第３図は本発明による構成の一実施例な
示す！！部部面面図第４図。 第Ｓ図はそれぞれ異なる実施例を示す置部断面図である
。 １・・・ＧＴＯサイリスタ、２．１２・・・トランジス
タ、３．４８・・・ダイオード。
Claims (1)
- ｌ）ゲート電極に隣接する主電極にトランジスタのコレ
クタが接続されさらに前記ゲート電極と前記トランジス
タのニオツタとの関に二つ以上の直列接続されたダイオ
ードが挿入され、その場合直列または１列となったゲー
ト電極−生電極間の接合、トランジスタのベースーエミ
、り関の接合および各ダイオードの接合がすべて四−の
整流方向を示すことを叫徴とするＧＴＯサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009689A JPS58127376A (ja) | 1982-01-25 | 1982-01-25 | Ｇｔｏサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009689A JPS58127376A (ja) | 1982-01-25 | 1982-01-25 | Ｇｔｏサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127376A true JPS58127376A (ja) | 1983-07-29 |
| JPH0547992B2 JPH0547992B2 (ja) | 1993-07-20 |
Family
ID=11727179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57009689A Granted JPS58127376A (ja) | 1982-01-25 | 1982-01-25 | Ｇｔｏサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127376A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163759U (ja) * | 1984-04-05 | 1985-10-30 | 株式会社明電舎 | ゲ−トタ−ンオフサイリスタ |
| JPS6130257U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
| JPS6130258U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
| JPS6130259U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
| JPS63122270A (ja) * | 1986-11-12 | 1988-05-26 | Toshiba Components Kk | サイリスタ |
| JPS63209174A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | 絶縁ゲ−ト型サイリスタ |
-
1982
- 1982-01-25 JP JP57009689A patent/JPS58127376A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163759U (ja) * | 1984-04-05 | 1985-10-30 | 株式会社明電舎 | ゲ−トタ−ンオフサイリスタ |
| JPS6130257U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
| JPS6130258U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
| JPS6130259U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
| JPH0328519Y2 (ja) * | 1984-07-27 | 1991-06-19 | ||
| JPS63122270A (ja) * | 1986-11-12 | 1988-05-26 | Toshiba Components Kk | サイリスタ |
| JPS63209174A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | 絶縁ゲ−ト型サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547992B2 (ja) | 1993-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469103A (en) | Diode circuit for high speed switching transistor | |
| JPH0145296B2 (ja) | ||
| JPS5947469B2 (ja) | 半導体デバイス | |
| USRE35854E (en) | Programmable protection circuit and its monolithic manufacturing | |
| US3694670A (en) | Easily switched silicon controlled rectifier | |
| US5077590A (en) | High voltage semiconductor device | |
| JPS58127376A (ja) | Ｇｔｏサイリスタ | |
| KR940006281A (ko) | 반도체 장치 | |
| JPH0787247B2 (ja) | 半導体装置 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JP3284809B2 (ja) | 大容量半導体装置 | |
| JPH0526773Y2 (ja) | ||
| JPS6257250A (ja) | 半導体装置 | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JPH09107091A (ja) | Ｍｏｓゲートサイリスタ及びその制御方法 | |
| JP2807297B2 (ja) | 半導体スイッチ素子のブリッジ回路 | |
| JPH07230733A (ja) | 半導体アレスタ | |
| JPS6048911B2 (ja) | 半導体装置 | |
| JP2744015B2 (ja) | 半導体スイツチング装置 | |
| WO2023099298A1 (en) | Semiconductor device and method for operating a semiconductor device | |
| JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS627160A (ja) | 半導体装置 | |
| JP3248383B2 (ja) | 半導体装置 | |
| JPS63265465A (ja) | 半導体装置 | |
| JPS6097722A (ja) | ゲ−トタ−ンオフサイリスタのトリガ回路 |