JP3284809B2 - 大容量半導体装置 - Google Patents
大容量半導体装置Info
- Publication number
- JP3284809B2 JP3284809B2 JP01027495A JP1027495A JP3284809B2 JP 3284809 B2 JP3284809 B2 JP 3284809B2 JP 01027495 A JP01027495 A JP 01027495A JP 1027495 A JP1027495 A JP 1027495A JP 3284809 B2 JP3284809 B2 JP 3284809B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- protection circuit
- overcurrent protection
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、複数個の電圧駆動型
素子（ＩＧＢＴなど）と一個の過電流保護回路とをモジ
ュール構造もしくは加圧接触構造のパッケージに収納す
る大容量半導体装置に関する。
素子（ＩＧＢＴなど）と一個の過電流保護回路とをモジ
ュール構造もしくは加圧接触構造のパッケージに収納す
る大容量半導体装置に関する。
【０００２】
【従来の技術】例えば絶縁ゲート型バイポーラトランジ
スタ（ＩＧＢＴ）などの電力用スイッチング素子におい
て、負荷短絡などによって素子が破壊することを防ぐ回
路として過電流保護回路がある。図３は従来から良く知
られている過電流保護回路とＩＧＢＴとの接続図を示
す。この過電流保護回路８はＭＯＳＦＥＴ１５、ダイオ
ード１６および抵抗１７で構成され、ＭＯＳＦＥＴ１５
のドレイン１８とダイオード１６のカソード１９とが接
続され、ＭＯＳＦＥＴ１５のゲート９・ソース１０間に
抵抗１７が接続される。ＩＧＢＴ３のゲート６にはダイ
オード１６のアノード１１が接続される。ＩＧＢＴ３は
電流検出用の付属エミッタ４を有し、この付属エミッタ
４がＭＯＳＦＥＴ１５のゲート９に接続され、ＩＧＢＴ
３の主エミッタ５がＭＯＳＦＥＴ１５のソース１０に接
続される。
スタ（ＩＧＢＴ）などの電力用スイッチング素子におい
て、負荷短絡などによって素子が破壊することを防ぐ回
路として過電流保護回路がある。図３は従来から良く知
られている過電流保護回路とＩＧＢＴとの接続図を示
す。この過電流保護回路８はＭＯＳＦＥＴ１５、ダイオ
ード１６および抵抗１７で構成され、ＭＯＳＦＥＴ１５
のドレイン１８とダイオード１６のカソード１９とが接
続され、ＭＯＳＦＥＴ１５のゲート９・ソース１０間に
抵抗１７が接続される。ＩＧＢＴ３のゲート６にはダイ
オード１６のアノード１１が接続される。ＩＧＢＴ３は
電流検出用の付属エミッタ４を有し、この付属エミッタ
４がＭＯＳＦＥＴ１５のゲート９に接続され、ＩＧＢＴ
３の主エミッタ５がＭＯＳＦＥＴ１５のソース１０に接
続される。
【０００３】ＩＧＢＴ３がオン状態で負荷短絡するとＩ
ＧＢＴ３に過電流が流れる。この過電流の一部が付属エ
ミッタ４からも流出し、この流出電流は正常動作時より
当然大きくなる。この流出電流は抵抗１７に流れ、抵抗
１７の両端の電圧は正常動作時より大きくなる。正常動
作時にはＭＯＳＦＥＴ１５のゲート電圧がしきい値以下
のため、ＭＯＳＦＥＴ１５は動作せずオフ状態である
が、抵抗１７の電圧が上昇してＭＯＳＦＥＴ１５のゲー
ト電圧がしきい値を越えるとＭＯＳＦＥＴ１５はオン状
態となる。このときドレイン１８・ソース１０間の電圧
は急激に低下し、ＩＧＢＴ３のゲート電圧も低下する。
ＩＧＢＴ３のゲート電圧が低下するとＩＧＢＴ３に流れ
ていた過電流は急激に低下し、ＩＧＢＴ３の破壊が防止
される。
ＧＢＴ３に過電流が流れる。この過電流の一部が付属エ
ミッタ４からも流出し、この流出電流は正常動作時より
当然大きくなる。この流出電流は抵抗１７に流れ、抵抗
１７の両端の電圧は正常動作時より大きくなる。正常動
作時にはＭＯＳＦＥＴ１５のゲート電圧がしきい値以下
のため、ＭＯＳＦＥＴ１５は動作せずオフ状態である
が、抵抗１７の電圧が上昇してＭＯＳＦＥＴ１５のゲー
ト電圧がしきい値を越えるとＭＯＳＦＥＴ１５はオン状
態となる。このときドレイン１８・ソース１０間の電圧
は急激に低下し、ＩＧＢＴ３のゲート電圧も低下する。
ＩＧＢＴ３のゲート電圧が低下するとＩＧＢＴ３に流れ
ていた過電流は急激に低下し、ＩＧＢＴ３の破壊が防止
される。
【０００４】
【発明が解決しようとする課題】前記のような過電流保
護回路は、通常ＩＧＢＴと同一半導体チップ内に集積さ
れる。しかし、ＩＧＢＴなどの電圧駆動型素子を複数個
並列にして構成する大容量半導体装置では、負荷短絡な
どが発生し過電流が流れる場合、各ＩＧＢＴが過電流保
護回路を内蔵していると、各々が独自に保護機能を働か
せ、保護特性のばらつきのため、保護機能が働いている
ＩＧＢＴと働いていないＩＧＢＴとが同時に存在するよ
うになり、各ＩＧＢＴ間で電流分担が不均一となり、破
壊するＩＧＢＴが発生する恐れがある。
護回路は、通常ＩＧＢＴと同一半導体チップ内に集積さ
れる。しかし、ＩＧＢＴなどの電圧駆動型素子を複数個
並列にして構成する大容量半導体装置では、負荷短絡な
どが発生し過電流が流れる場合、各ＩＧＢＴが過電流保
護回路を内蔵していると、各々が独自に保護機能を働か
せ、保護特性のばらつきのため、保護機能が働いている
ＩＧＢＴと働いていないＩＧＢＴとが同時に存在するよ
うになり、各ＩＧＢＴ間で電流分担が不均一となり、破
壊するＩＧＢＴが発生する恐れがある。
【０００５】またＩＧＢＴのスイッチング動作での電流
遮断において、電流遮断に要する時間はＩＧＢＴ毎にば
らつきがあり、特に電流分担に不均一があると、特定の
ＩＧＢＴに電流が集中し益々そのＩＧＢＴは、遮断時間
が長くなり、過大な電流を遮断することになり、破壊を
起こす可能性がある。この発明は、前記の課題を解決す
るために、複数個の電圧駆動型素子と一個の過電流保護
回路とを同一パッケージに収納し、この過電流保護回路
で複数個の電圧駆動型素子を一括制御することで負荷短
絡耐量の高い大容量半導体装置を提供することにある。
遮断において、電流遮断に要する時間はＩＧＢＴ毎にば
らつきがあり、特に電流分担に不均一があると、特定の
ＩＧＢＴに電流が集中し益々そのＩＧＢＴは、遮断時間
が長くなり、過大な電流を遮断することになり、破壊を
起こす可能性がある。この発明は、前記の課題を解決す
るために、複数個の電圧駆動型素子と一個の過電流保護
回路とを同一パッケージに収納し、この過電流保護回路
で複数個の電圧駆動型素子を一括制御することで負荷短
絡耐量の高い大容量半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】この発明は、前記の目的
を達成するために、電流検出用の付属エミッタを有する
電圧駆動型素子を複数個並設し、各電圧駆動型素子のコ
レクタ同士、主エミッタ同士及びゲート同士を共通に接
続して電圧駆動型素子を並列接続とし、ＭＯＳＦＥＴの
ドレインとダイオードのカソードとを接続し、ＭＯＳＦ
ＥＴのゲート・ソース間に抵抗を接続してなる過電流保
護回路のダイオードのアノードを電圧駆動型素子のゲー
トに接続し、ＭＯＳＦＥＴのソースに電圧駆動型素子の
主エミッタを接続した大容量半導体装置において、飽和
電圧（オン電圧）の最も低い電圧駆動型素子の付属エミ
ッタのみを過電流保護回路を構成するＭＯＳＦＥＴのゲ
ートに接続することである。この複数個の電圧駆動型素
子を一個の過電流保護回路で制御するように電圧駆動型
素子と過電流保護回路とが個別に構成される。また複数
個の電圧駆動型素子および一個の過電流保護回路が一個
のモジュール構造のパッケージに収納されるか、もしく
は一個の加圧接触構造のパッケージに収納されるとよ
い。
を達成するために、電流検出用の付属エミッタを有する
電圧駆動型素子を複数個並設し、各電圧駆動型素子のコ
レクタ同士、主エミッタ同士及びゲート同士を共通に接
続して電圧駆動型素子を並列接続とし、ＭＯＳＦＥＴの
ドレインとダイオードのカソードとを接続し、ＭＯＳＦ
ＥＴのゲート・ソース間に抵抗を接続してなる過電流保
護回路のダイオードのアノードを電圧駆動型素子のゲー
トに接続し、ＭＯＳＦＥＴのソースに電圧駆動型素子の
主エミッタを接続した大容量半導体装置において、飽和
電圧（オン電圧）の最も低い電圧駆動型素子の付属エミ
ッタのみを過電流保護回路を構成するＭＯＳＦＥＴのゲ
ートに接続することである。この複数個の電圧駆動型素
子を一個の過電流保護回路で制御するように電圧駆動型
素子と過電流保護回路とが個別に構成される。また複数
個の電圧駆動型素子および一個の過電流保護回路が一個
のモジュール構造のパッケージに収納されるか、もしく
は一個の加圧接触構造のパッケージに収納されるとよ
い。
【０００７】
【作用】ＩＧＢＴなどの電圧駆動型素子は電流を通電し
た時のコレクタ・エミッタ間の電圧つまりオン電圧が低
いＩＧＢＴほど大きな負荷電流が流れ、そのため負荷短
絡時などに流れる過電流値も大きくなり破壊しやすい。
複数個のＩＧＢＴを並列に接続する大容量半導体装置で
は、最も負荷短絡耐量が小さい、つまりオン電圧が最も
小さいＩＧＢＴに設けられた電流検出用の付属エミッタ
のみを過電流保護回路に接続し、この過電流保護回路で
全ＩＧＢＴを同時に制御することにより、負荷短絡等の
異常動作時でもオン電圧の低いＩＧＢＴに負荷電流が過
大に集中することなく、全ＩＧＢＴが確実に負荷電流を
遮断できるようにし、大容量半導体装置の破壊が防止で
きる。
た時のコレクタ・エミッタ間の電圧つまりオン電圧が低
いＩＧＢＴほど大きな負荷電流が流れ、そのため負荷短
絡時などに流れる過電流値も大きくなり破壊しやすい。
複数個のＩＧＢＴを並列に接続する大容量半導体装置で
は、最も負荷短絡耐量が小さい、つまりオン電圧が最も
小さいＩＧＢＴに設けられた電流検出用の付属エミッタ
のみを過電流保護回路に接続し、この過電流保護回路で
全ＩＧＢＴを同時に制御することにより、負荷短絡等の
異常動作時でもオン電圧の低いＩＧＢＴに負荷電流が過
大に集中することなく、全ＩＧＢＴが確実に負荷電流を
遮断できるようにし、大容量半導体装置の破壊が防止で
きる。
【０００８】また複数個のＩＧＢＴと一個の過電流保護
回路とを一個のモジュール構造のパッケージもしくは一
個の加圧接触構造（例えば平形構造）のパッケージに収
納することで、大容量半導体装置を小型化および軽量化
できる。
回路とを一個のモジュール構造のパッケージもしくは一
個の加圧接触構造（例えば平形構造）のパッケージに収
納することで、大容量半導体装置を小型化および軽量化
できる。
【０００９】
【実施例】図１は第１実施例を示し、同図（ａ）はモジ
ュール構造の平面図、同図（ｂ）はＡ−Ａで切断した断
面図を示す。コレクタ基板１上に電流検出用の付属エミ
ッタ４を有する複数個のＩＧＢＴ（ＩＧＢＴ２が１個と
ＩＧＢＴ３が複数個）が搭載され、一個の過電流保護回
路８が絶縁板７を介して搭載される。コレクタ基板１上
に図示されていない絶縁膜を介してエミッタ配線膜１２
およびゲート配線膜１３が金属膜で形成される。過電流
保護回路８は図示されていないＭＯＳＦＥＴ、ダイオー
ドおよび抵抗で構成され、これら部品は個別で構成され
るか、または１チップに集積される。同図にはＭＯＳＦ
ＥＴのゲート９、ソース１０およびダイオードのアノー
ド１１の各電極のみが示されている。ＭＯＳＦＥＴのゲ
ート９、ソース１０はオン電圧の最も低いＩＧＢＴ２の
付属エミッタ４、主エミッタ５にそれぞれボンデングワ
イヤー１４で接続され、ダイオードのアノード１１はゲ
ート配線膜１３にボンデングワイヤー１４で接続され
る。各ＩＧＢＴ（ＩＧＢＴ２および複数個のＩＧＢＴ
３）のコレクタ（コレクタ基板１に接する側にある）、
主エミッタ５およびゲート６はコレクタ基板１、エミッ
タ配線膜１２およびゲート配線膜１３にボンデングワイ
ヤー１４でそれぞれ接続する。同図（ｂ）において、コ
レクタ基板１上に絶縁板７を配置し、その上に過電流保
護回路８を構成する。
ュール構造の平面図、同図（ｂ）はＡ−Ａで切断した断
面図を示す。コレクタ基板１上に電流検出用の付属エミ
ッタ４を有する複数個のＩＧＢＴ（ＩＧＢＴ２が１個と
ＩＧＢＴ３が複数個）が搭載され、一個の過電流保護回
路８が絶縁板７を介して搭載される。コレクタ基板１上
に図示されていない絶縁膜を介してエミッタ配線膜１２
およびゲート配線膜１３が金属膜で形成される。過電流
保護回路８は図示されていないＭＯＳＦＥＴ、ダイオー
ドおよび抵抗で構成され、これら部品は個別で構成され
るか、または１チップに集積される。同図にはＭＯＳＦ
ＥＴのゲート９、ソース１０およびダイオードのアノー
ド１１の各電極のみが示されている。ＭＯＳＦＥＴのゲ
ート９、ソース１０はオン電圧の最も低いＩＧＢＴ２の
付属エミッタ４、主エミッタ５にそれぞれボンデングワ
イヤー１４で接続され、ダイオードのアノード１１はゲ
ート配線膜１３にボンデングワイヤー１４で接続され
る。各ＩＧＢＴ（ＩＧＢＴ２および複数個のＩＧＢＴ
３）のコレクタ（コレクタ基板１に接する側にある）、
主エミッタ５およびゲート６はコレクタ基板１、エミッ
タ配線膜１２およびゲート配線膜１３にボンデングワイ
ヤー１４でそれぞれ接続する。同図（ｂ）において、コ
レクタ基板１上に絶縁板７を配置し、その上に過電流保
護回路８を構成する。
【００１０】また図には示さないが、第２実施例として
加圧接触構造の平形パッケージに複数個のＩＧＢＴと１
個の過電圧保護回路を収納することもできる。この場
合、ＩＧＢＴの主エミッタとコレクタ基板が平形パッケ
ージの電極と加圧により接触する。その他の部分はモジ
ュール構造と同様にボンデングワイヤーによって接続さ
れる。
加圧接触構造の平形パッケージに複数個のＩＧＢＴと１
個の過電圧保護回路を収納することもできる。この場
合、ＩＧＢＴの主エミッタとコレクタ基板が平形パッケ
ージの電極と加圧により接触する。その他の部分はモジ
ュール構造と同様にボンデングワイヤーによって接続さ
れる。
【００１１】図２は図１の過電流保護回路とＩＧＢＴと
の接続図を示す。過電流保護回路８がＭＯＳＦＥＴ１
５、ダイオード１６および抵抗１７で構成される。この
過電流保護回路８がＩＧＢＴとは別に構成され、点線内
に示される。複数個のＩＧＢＴのうちオン電圧の低いＩ
ＧＢＴ２の電流検出用の付属エミッタ４が過電流保護回
路８のＭＯＳＦＥＴ１５のゲート９に接続される。この
ＩＧＢＴ２のゲート６および主エミッタ５がダイオード
１６のアノード１１およびＭＯＳＦＥＴ１５のソース１
０にそれぞれ接続される。またＭＯＳＦＥＴ１５のゲー
ト９・ソース１０間に抵抗１７が接続され、ドレイン１
８がダイオード１６のカソード１９に接続され過電流保
護回路８が構成される。複数個のＩＧＢＴが並列接続さ
れ、一個の大容量半導体装置として動作する。この大容
量半導体装置はコレクタ端子２２、エミッタ端子２０お
よびゲート端子２１で外部回路と接続する。また過電流
保護回路８の動作の説明で触れなかったダイオード１５
の働きについて説明する。大容量半導体装置のゲート端
子２１とエミッタ端子２０間に負のゲート電圧が印加さ
れるとき、ゲート端子２１が寄生ダイオード（図示され
ていないが、ＭＯＳＦＥＴのソース１０側がアノード、
ドレイン１８側がカソードの寄生ダイオードが構造上内
蔵されている）を介してエミッタ端子２０と短絡するこ
とを防止するために逆流防止のダイオード１６が必要で
あり、このダイオード１６の存在でゲート端子２１にゲ
ート逆電圧の印加が問題なく行える。
の接続図を示す。過電流保護回路８がＭＯＳＦＥＴ１
５、ダイオード１６および抵抗１７で構成される。この
過電流保護回路８がＩＧＢＴとは別に構成され、点線内
に示される。複数個のＩＧＢＴのうちオン電圧の低いＩ
ＧＢＴ２の電流検出用の付属エミッタ４が過電流保護回
路８のＭＯＳＦＥＴ１５のゲート９に接続される。この
ＩＧＢＴ２のゲート６および主エミッタ５がダイオード
１６のアノード１１およびＭＯＳＦＥＴ１５のソース１
０にそれぞれ接続される。またＭＯＳＦＥＴ１５のゲー
ト９・ソース１０間に抵抗１７が接続され、ドレイン１
８がダイオード１６のカソード１９に接続され過電流保
護回路８が構成される。複数個のＩＧＢＴが並列接続さ
れ、一個の大容量半導体装置として動作する。この大容
量半導体装置はコレクタ端子２２、エミッタ端子２０お
よびゲート端子２１で外部回路と接続する。また過電流
保護回路８の動作の説明で触れなかったダイオード１５
の働きについて説明する。大容量半導体装置のゲート端
子２１とエミッタ端子２０間に負のゲート電圧が印加さ
れるとき、ゲート端子２１が寄生ダイオード（図示され
ていないが、ＭＯＳＦＥＴのソース１０側がアノード、
ドレイン１８側がカソードの寄生ダイオードが構造上内
蔵されている）を介してエミッタ端子２０と短絡するこ
とを防止するために逆流防止のダイオード１６が必要で
あり、このダイオード１６の存在でゲート端子２１にゲ
ート逆電圧の印加が問題なく行える。
【００１２】
【発明の効果】ＩＧＢＴなどの電圧駆動型素子が複数個
並列に収納された大容量半導体装置において、オン電圧
の最も低い電圧駆動型素子を使って、同一パッケージに
収納され共通に使用される一個の過電流保護回路を動作
させ、全ての電圧駆動型素子を同時に制御することによ
って、負荷短絡時の過電流による破壊を防止し、負荷短
絡耐量の向上を図る。また複数個の電圧駆動型素子と一
個の過電流保護回路とを一個のモジュール構造のパッケ
ージもしくは一個の加圧接触構造（例えば平形構造）の
パッケージに収納することで、大容量半導体装置を小型
化および軽量化できる。
並列に収納された大容量半導体装置において、オン電圧
の最も低い電圧駆動型素子を使って、同一パッケージに
収納され共通に使用される一個の過電流保護回路を動作
させ、全ての電圧駆動型素子を同時に制御することによ
って、負荷短絡時の過電流による破壊を防止し、負荷短
絡耐量の向上を図る。また複数個の電圧駆動型素子と一
個の過電流保護回路とを一個のモジュール構造のパッケ
ージもしくは一個の加圧接触構造（例えば平形構造）の
パッケージに収納することで、大容量半導体装置を小型
化および軽量化できる。
【図１】図１は第１実施例を示し、（ａ）はモジュール
構造の平面図、（ｂ）はＡ−Ａで切断した断面図
構造の平面図、（ｂ）はＡ−Ａで切断した断面図
【図２】第１実施例の過電流保護回路とＩＧＢＴとの接
続図
続図
【図３】従来の過電流保護回路とＩＧＢＴとの接続図
１ コレクタ基板 ２ 低オン電圧ＩＧＢＴ ３ ＩＧＢＴ ４ 付属エミッタ ５ 主エミッタ ６ ゲート（ＩＧＢＴ） ７ 絶縁板 ８ 過電流保護回路 ９ ゲート（ＭＯＳＦＥＴ） １０ ソース １１ アノード １２ エミッタ配線膜 １３ ゲート配線膜 １４ ボンデングワイヤー １５ ＭＯＳＦＥＴ １６ ダイオード １７ 抵抗 １８ ドレイン １９ カソード ２０ エミッタ端子 ２１ ゲート端子 ２２ コレクタ端子
Claims (4)
- 【請求項１】電流検出用の付属エミッタを有する電圧駆
動型素子を複数個並設し、各電圧駆動型素子のコレクタ
同士、主エミッタ同士及びゲート同士を共通に接続して
電圧駆動型素子を並列接続とし、ＭＯＳＦＥＴのドレイ
ンとダイオードのカソードとを接続し、ＭＯＳＦＥＴの
ゲート・ソース間に抵抗を接続してなる過電流保護回路
のダイオードのアノードを電圧駆動型素子のゲートに接
続し、ＭＯＳＦＥＴのソースに電圧駆動型素子の主エミ
ッタを接続した大容量半導体装置において、飽和電圧
（オン電圧）の最も低い電圧駆動型素子の付属エミッタ
のみを過電流保護回路を構成するＭＯＳＦＥＴのゲート
に接続したことを特徴とする大容量半導体装置。 - 【請求項２】電圧駆動型素子と過電流保護回路とが個別
に構成されることを特徴とする請求項１記載の大容量半
導体装置 - 【請求項３】複数個の電圧駆動型素子および一個の過電
流保護回路が一個のモジュール構造のパッケージに収納
されることを特徴とする請求項１記載の大容量半導体装
置。 - 【請求項４】複数個の電圧駆動型素子および一個の過電
流保護回路が一個の加圧接触構造のパッケージに収納さ
れることを特徴とする請求項１記載の大容量半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01027495A JP3284809B2 (ja) | 1995-01-26 | 1995-01-26 | 大容量半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01027495A JP3284809B2 (ja) | 1995-01-26 | 1995-01-26 | 大容量半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204180A JPH08204180A (ja) | 1996-08-09 |
| JP3284809B2 true JP3284809B2 (ja) | 2002-05-20 |
Family
ID=11745743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01027495A Expired - Fee Related JP3284809B2 (ja) | 1995-01-26 | 1995-01-26 | 大容量半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3284809B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4220094B2 (ja) * | 1999-04-05 | 2009-02-04 | 三菱電機株式会社 | パワー半導体モジュール |
| CN110504258B (zh) * | 2019-08-21 | 2021-05-14 | 江苏中科君芯科技有限公司 | 一种igbt组件及其版图 |
-
1995
- 1995-01-26 JP JP01027495A patent/JP3284809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204180A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243902B2 (ja) | 半導体装置 | |
| US6268990B1 (en) | Semiconductor protection device and power converting system | |
| JP3074736B2 (ja) | 半導体装置 | |
| JP5157247B2 (ja) | 電力半導体装置 | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| JP3703435B2 (ja) | 半導体装置 | |
| US5005061A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
| US5559355A (en) | Vertical MOS semiconductor device | |
| JPH0531323B2 (ja) | ||
| JPH0653795A (ja) | 半導体装置 | |
| EP3987661B1 (en) | Device design for short circuit protection of transistors | |
| JP3183020B2 (ja) | 保護回路を内蔵した絶縁ゲート型半導体装置 | |
| JPH08148675A (ja) | 半導体装置 | |
| JP3284809B2 (ja) | 大容量半導体装置 | |
| JP3671751B2 (ja) | 半導体装置およびその使用方法 | |
| EP0691687A2 (en) | Vertical MOS semiconductor device | |
| JP2000324797A (ja) | スナバ装置 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| US5159425A (en) | Insulated gate device with current mirror having bi-directional capability | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPS58127376A (ja) | Ｇｔｏサイリスタ | |
| JP2004311901A (ja) | 半導体装置 | |
| JP2000217337A (ja) | 半導体装置及び電力変換装置 | |
| EP0920114A1 (en) | Power converter wherein mos gate semiconductor device is used | |
| JPH09130217A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |