JP5893225B2 - 半導体素子およびその製造方法、ならびに半導体装置 - Google Patents

Description

本発明は、半導体素子およびその製造方法、ならびに半導体装置に関し、特にめっき法により形成された電極構造を有する半導体素子およびその製造方法、ならびに半導体装置に関する。

半導体素子は、外部との電気的接続を担うリードフレームと共に、当該半導体素子を物理的および化学的に保護することを目的として、一般に樹脂封止される。このとき、半導体素子上には、リードフレームと接合されるための電極構造が形成されており、当該電極とリードフレームとは一般にはんだにより接合される。

上記電極構造としては、半導体層上に形成されており、かつ端部がポリイミド等の保護膜により保護されているアルミニウム（Ａｌ）電極上に、無電解めっき液を用いてニッケル（Ｎｉ）膜、および金（Ａｕ）膜の積層膜が形成された構造が広く知られている。この場合、Ａｌ電極上に開口部を有する保護膜上にも上記積層膜が成長されるが、Ｎｉ膜を形成した後Ａｕ膜を形成する際に、電極構造に係る各材料（Ａｌ、Ｎｉ、ポリイミド等）の間での熱膨張係数の差異により、Ｎｉ膜と保護膜との界面に隙間が形成されるという問題があった。

具体的には、Ｎｉ膜のめっき成膜後であってＡｕ膜のめっき成膜前に実施される水洗工程において、水洗に用いる水の温度（たとえば２３℃）がＮｉめっき浴の温度（たとえば８０℃以上８５℃以下）よりも低いために上記電極構造に係る各材料が冷却される。この結果、これらの材料間での熱膨張係数の差異から上記隙間が形成されると考えられる。この場合、一旦隙間が形成されてしまうと上記界面は粗さを有しているため、Ｎｉめっき浴とほぼ同じ温度の金めっき浴に浸漬させたとしても、凹凸部が引っかかり元のように密着した状態には戻らない。また、Ａｕめっき完了後にウエハが室温が室温に戻ったときにも同様の現象が生じて、Ｎｉめっき中のようにポリイミドと密着した状態ではなくなる。

特開平１０−１２５６８２号公報には、上記問題に対して、Ｎｉ膜のめっき成膜後であってＡｕ膜のめっき成膜前に実施される水洗工程に用いる水温をＮｉめっき浴の温度と同等程度とすることでＮｉ膜と保護膜との界面に隙間が生じることを抑制する、半導体素子の電極形成方法が記載されている。

また、半導体素子の裏面から表面の周縁に延びる補強材を半導体素子に装着させて、めっきにより積層膜を形成することにより、半導体素子に温度変動が加えられても半導体素子の変形を抑制することができ、Ｎｉ膜と保護膜との界面に隙間が生じることを抑制することができる半導体素子の電極形成方法が記載されている。

特開平１０−１２５６８２号公報

しかしながら、水洗工程に用いる水温をＮｉめっき浴の温度と同等程度とした場合であっても、上記電極構造を有する半導体素子は、めっき浴から大気中に取り出されて水洗される際の温度変動によっても、Ｎｉ膜と保護膜との界面に隙間が生じ得る。これは、当該半導体素子においては、Ｎｉ膜と保護膜とは分子間力により密着している状態にあるため、小さな力が加えられただけでも密着状態が乱されてしまうためである。

また、上記半導体素子の変形を抑制するための補強材により半導体素子を拘束した場合であっても、上記電極構造、すなわちめっき膜や保護膜等については拘束できない。そのため、これらの変位を十分に抑制することができず、電極構造を構成する材料の熱膨張係数の差異によってＮｉ膜や保護膜が収縮してＮｉ膜と保護膜との界面に隙間が生じることを十分に抑制することは困難である。

この場合、上記電極構造においてその後に成膜する材料（たとえばＡｕめっきやはんだ）が上記隙間に侵入するため、Ｎｉ膜が自身の膜応力によりＡｌ電極から剥離したり、実使用時の温度履歴によりＡｌ電極にクラックが進展し、素子破壊が引き起こされるという問題があった。

本発明は上記のような課題を解決するためになされたものである。本発明の主たる目的は、めっき膜と保護膜との界面に隙間が生じることを十分に抑制することができる半導体素子およびその製造方法、ならびに半導体装置を提供することにある。

本発明に係る半導体素子は、第１の主面を有し、第１の主面上に形成されている電極と、電極の表面上において開口部を有し、電極の少なくとも端部を覆うように形成されている保護膜と、開口部において電極上に形成されている第１めっき膜と、第１めっき膜の電極と接する面と反対側に位置する面上に形成されている第２めっき膜と、第２めっき膜上に形成されているはんだ層とを備え、保護膜は、開口部の側壁から開口部内に向けて延びる側縁部を含み、側縁部は、第１めっき膜と嵌合している嵌合部を有し、嵌合部は第１の主面に対して垂直な方向に延びる表面部分を有し、表面部分が第１めっき膜において表面部分よりも側壁側に位置する部分と接触することにより第１めっき膜と嵌合している。はんだ層は、側縁部と、側縁部上に形成されている第２めっき膜の外周面と、側壁とに接している。本発明の他の局面に従った半導体素子は、第１の主面を有し、第１の主面上に形成されている電極と、電極の表面上において開口部を有し、電極の少なくとも端部を覆うように形成されている保護膜と、開口部において電極上に形成されている第１めっき膜とを備える。保護膜は第１の主面と交差する方向に延びる内周側傾斜部分と外周側傾斜部分と、膜厚が最も厚い部分である保護膜頂点部分とを有する。内周側傾斜部分は、外周側傾斜部分と比べて開口部の内側に位置し、保護膜頂点部分を挟んで外周側傾斜部分と連なるように形成されている。保護膜は外周側傾斜部分の少なくとも一部において第１めっき膜と面接触することにより第１めっき膜と嵌合している。

本発明の半導体素子の製造方法は、第１の主面上に電極が形成されている半導体素
子を準備する工程と、電極の表面上において開口部を有し、電極の少なくとも端部を覆う保護膜を形成する工程と、開口部において電極上に第１めっき膜を形成する工程と、第１めっき膜において電極と接する面と反対側に位置する面上に第２めっき膜を形成する工程と、第２めっき膜上にはんだ層を形成する工程とを備え、保護膜を形成する工程は、開口部の側壁から開口部内に向けて延びる側縁部を形成する工程を含み、側縁部を形成する工程では、第１の主面に対して垂直な方向に延びる表面部分を有し、表面部分が第１めっき膜において表面部分よりも側壁側に位置する部分と接触することにより第１めっき膜と嵌合する嵌合部を形成する。はんだ層を形成する工程では、側縁部と、側縁部上に形成されている第２めっき膜の外周面と、側壁とに接するはんだ層が形成される。

本発明によれば、めっき膜と保護膜との界面に隙間が生じることを十分に抑制することができる半導体素子およびその製造方法、ならびに半導体装置を提供することができる。

実施の形態１に係る半導体素子を説明するための断面図である。 図１における領域ＩＩの拡大図である。 実施の形態１に係る半導体素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体素子を説明するための断面図である。 実施の形態１に係る半導体素子の変形例を説明するための断面図である。 実施の形態２に係る半導体素子を説明するための断面図である。 実施の形態２に係る半導体素子の製造方法を説明するための断面図である。 実施の形態２に係る半導体素子の変形例を説明するための断面図である。 実施の形態２に係る半導体素子の変形例の製造方法を説明するための断面図である。 実施の形態３に係る半導体素子を説明するための断面図である。 実施の形態３に係る半導体素子の製造方法を説明するための断面図である。 実施の形態４に係る半導体素子を説明するための断面図である。 図１２における領域ＸＩＩＩの拡大図である。 実施の形態４に係る半導体素子の変形例を説明するための断面図である。 実施例に係る半導体素子のＦＩＢ−ＳＩＭ像である。 比較例に係る半導体素子のＦＩＢ−ＳＩＭ像である。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。

（実施の形態１）
以下、本発明の実施の形態１について説明する。まず、図１を参照して、実施の形態１に係る半導体素子１０の構成を説明する。半導体素子１０は、半導体基板１上に所定のデバイス構造が形成された半導体素子である。半導体素子１０は、外部と熱的に接続されている熱拡散板２と、外部と電気的に接続されているリードフレーム３との間に挟まれるように配置されている。半導体基板１はリードフレーム３と対向する第１の主面１Ａと、第１の主面１Ａと反対側に位置して熱拡散板２と対向する第２の主面１Ｂとを有している。第１の主面１Ａには電極５が形成されており、電極５はリードフレーム３とはんだ４等を介して接合されている。第２の主面２Ｂには裏面電極（図示しない）が形成されており、該裏面電極ははんだ４を介して熱拡散板２と接合されている。

半導体基板１を構成する材料は、任意の半導体材料とすることができ、たとえば炭化珪素（ＳｉＣ）である。電極５を構成する材料は、任意の導電材料とすることができ、たとえば純アルミニウム（Ａｌ）である。他に、電極５を構成する材料は、珪素（Ｓｉ）や銅（Ｃｕ）を含むＡｌ合金、Ｃｕやニッケル（Ｎｉ）を主成分とする合金であってもよい。

半導体基板１の第１の主面１Ａ上には、電極５を含む電極構造が形成されている。具体的には、電極５の端部（第１の主面１Ａと交差する電極５の端面および当該端面から一定距離だけ電極５の中央部側に位置する部分）を覆うように、保護膜６が形成されている。保護膜６は電極５の中央部上において開口部を有している。保護膜６は、一般的な任意の保護膜により構成されていればよく、たとえばポリイミド膜として構成されていてもよいし、無機膜の積層構造として構成されていてもよい。また、感光性を有している材料で構成されていてもよいし、有していない材料で構成されていてもよい。保護膜６の膜厚は、４μｍ以上１０μｍ以下である。

図２を参照して、保護膜６の開口部の側壁６Ｅには、開口部内に向けて延びる側縁部６０が形成されている。側縁部６０は、半導体基板１の第１の主面１Ａと交差する方向に延びる表面部分６０Ａおよび側端部分６０Ｂを有している。

表面部分６０Ａは、側端部分６０Ｂと比べて側壁６Ｅ側に位置し、保護膜６の側壁６Ｅと連なるように形成されている。側端部分６０Ｂは、保護膜６において表面部分６０Ａよりも開口部の内側に位置し、表面部分６０Ａと連なるように形成されている。表面部分６０Ａと側壁６Ｅとが成す角度は鋭角であり、表面部分６０Ａと側端部分６０Ｂとが成す角度は鋭角である。言い換えると、表面部分６０Ａは第１の主面１Ａに対して傾斜している。つまり、表面部分６０Ａと側端部分６０Ｂとが連なる領域、すなわち開口部の内側に位置している部分の厚みが、表面部分６０Ａと側壁６Ｅとが連なる領域、すなわち開口部の側壁６Ｅ側に位置する部分の厚みよりも厚い。

表面部分６０Ａと側壁６Ｅとが連なる領域、すなわち開口部の側壁６Ｅ側に位置する部分の厚みはたとえば３μｍであり、側縁部６０の開口部の内側に位置している部分の厚みと側壁６Ｅ側に位置する部分の厚みとの差はたとえば０．０１μｍ以上１μｍ以下であり、好ましくは０．１μｍ以上０．５μｍである。半導体基板１の第１の主面１Ａに沿った方向における側縁部６０の幅、すなわち保護膜６の側壁６Ｅから最も開口部の内側に位置する部分までの距離は、たとえば１μｍ以上１０μｍ以下であり、好ましくは３μｍ以上７μｍである。

保護膜６の開口部内における電極５上、および保護膜６の側縁部６０の表面部分６０Ａの少なくとも一部上にはＮｉ膜７が形成されている。Ｎｉ膜７は、側縁部６０の表面部分６０Ａ上において、表面部分６０Ａと側端部分６０Ｂとが成す稜線から所定の距離だけ側壁６Ｅ側にせり出すように形成されている。このとき、側縁部６０において表面部分６０Ａと側端部分６０Ｂとが連なる領域の厚みが、表面部分６０Ａと側壁６Ｅとが連なる領域の厚みよりも厚いため、表面部分６０Ａと側端部分６０Ｂとが連なる側縁部６０上に位置するＮｉ膜７よりも、表面部分６０Ａと側壁６Ｅとが連なる側縁部６０上に位置するＮｉ膜７は第１の主面１Ａと垂直な方向において第１の主面１Ａ側に突出するように形成されている。

つまり、側縁部６０とＮｉ膜７とは表面部分６０Ａの少なくとも一部において面接触しており、側縁部６０とＮｉ膜７とは表面部分６０Ａ上において嵌合している。保護膜６とＮｉ膜７との界面は、表面部分６０ＡとＮｉ膜７との界面と、側端部分６０ＢとＮｉ膜７との界面を含んで形成されているが、そのうち少なくともＮｉ膜７の表層側に位置する表面部分６０Ａとの界面には隙間が形成されてない。Ｎｉ膜７の膜厚は、１μｍ以上１０μｍ以下であり、好ましくは３μｍ以上７μｍ以下である。

Ｎｉ膜７の電極５と接する面と反対側に位置する面上にはＡｕ膜８が形成されている。Ａｕ膜８の膜厚は０．０１μｍ以上０．３μｍ以下である。Ａｕ膜８は、めっき法により成膜され得るが、保護膜６とＮｉ膜７との上記界面には形成されていない。

Ａｕ膜８上にははんだ４が形成されており、はんだ４を介してリードフレーム３とＮｉ膜７とが接合されている（図１中では、Ａｕ膜８を便宜上記載したが、実際にはんだ接合するとＡｕ膜８は完全にはんだ４内に拡散し、Ｎｉ膜７とはんだ４とが合金化して接合される）。

図１および図２（ａ）は半導体素子１０の概略断面図を示しており、保護膜６の側縁部６０は、平面状に形成されている表面部分６０Ａおよび側端部分６０Ｂの２平面で規定されているが、これに限られるものではない。図２（ｂ）を参照して、たとえば、表面部分６０Ａおよび側端部分６０Ｂのうち少なくとも一方が曲面状に形成されていてもよい。また、側縁部６０は、表面部分６０Ａよりも保護膜６の側壁６Ｅ側において表面部分６０Ａ以外の部分（たとえば第１の主面１Ａと略平行な面で規定されている略平坦部分）を有していてもよい。

次に、図３を参照して、実施の形態１に係る半導体素子の製造方法について説明する。なお、図３に示す各図は、図１と異なり、表面部分６０Ａおよび側端部分６０Ｂが曲面状に形成されている場合において実施の形態１に係る半導体素子の製造方法を説明する概略断面図である。

実施の形態１に係る半導体素子の製造方法は、第１の主面１Ａ上に電極５が形成されている半導体素子（半導体基板１）を準備する工程（Ｓ１０）と、電極５の表面上において開口部を有し、電極５の少なくとも端部を覆う保護膜６を形成する工程（Ｓ２０）と、開口部において電極５上に第１めっき膜としてのＮｉ膜７を形成する工程（Ｓ３０）とを備える。

まず、第１の主面１Ａ上に電極５が形成されている半導体素子（半導体基板１）を準備する（工程（Ｓ１０））。第１の主面１Ａ上に電極５が形成されている半導体基板１は、任意の方法で準備すればよい。また、半導体基板１の第２の主面１Ｂ上には裏面電極が形成されている。

次に、電極５の表面上において開口部を有し、電極５の少なくとも端部を覆う保護膜６を形成する（工程（Ｓ２０））。本工程（Ｓ２０）では、保護膜６の開口部の側壁から開口部内に向けて延びる側縁部６０を形成する工程を含む。また、本工程（Ｓ２０）では、保護膜６を下層保護膜６１ｂと上層保護膜６２ｂの２層に分けて形成する。なお、以下、各保護膜について加熱処理（キュア）前のものに添え字ａ、キュア後のものに添え字ｂを付して標記する。

図３（ａ）を参照して、先の工程（Ｓ１０）において準備した半導体基板１の第１の主面１Ａ上に下層保護膜６１ａを形成する。下層保護膜６１ａを構成する材料はたとえばポリイミドである。具体的には、はじめにポリイミドをスピンコート法により電極５が形成されている第１の主面１Ａ上に塗布する。次に、ホットプレートに半導体基板１を載置して、たとえば加熱温度１２０℃で加熱時間３分の加熱処理を行って下層保護膜６１ａを乾燥させる。次に、写真製版加工を利用して、電極５の表面上に開口部を有し、少なくとも電極５の端部が覆われているように下層保護膜６１ａをパターニングする。下層保護膜６１ａのパターニングは、次工程（加熱処理工程）を行って下層保護膜６１ｂを形成したときにその開口端部が最終的に側縁部６０となるように行われる。これにより図３（ａ）に示す半導体素子が形成される。

次に、図３（ｂ）を参照して、図３（ａ）に示す半導体素子を加熱処理して、下層保護膜６１ａを硬化させる。具体的には、たとえば加熱温度３５０℃で加熱時間１時間程度の加熱処理を行う。これにより、下層保護膜６１ａは大きく収縮してキュア後の下層保護膜６１ｂとなるが、このときその開口端部は後退しつつ凸状となる。この結果、下層保護膜６１ｂの開口端部には、第１の主面１Ａと交差する方向に延びる少なくとも２つの面が形成される。凸状部分も含めて下層保護膜６１ｂの膜厚は、後の工程において形成されるＮｉ膜７の膜厚よりも薄くなるように設けられている。

次に、図３（ｃ）を参照して、下層保護膜６１ｂ上に上層保護膜６２ａを形成する。上層保護膜６２ａは、上述した下層保護膜６１ａと同様の方法で形成することができる。上層保護膜６２ａは、下層保護膜６１ｂの開口部よりも大きく、下層保護膜６１ｂの開口端部よりも後退している開口端部を有するように形成される。

図３（ｄ）を参照して、さらに上層保護膜６２ａは、所定の加熱処理がなされることにより硬化され、上層保護膜６２ｂとなる。上層保護膜６２ｂの膜厚は、半導体素子に求められる電気絶縁特性に応じて設けられていればよく、好ましくはＮｉ膜７の膜厚よりも厚く設けられている。上層保護膜６２ｂの開口部の内側に位置する端面６２Ｅは、保護膜６の側壁６Ｅとなる。

本実施の形態では、下層保護膜６１ａ，６１ｂと上層保護膜６２ａ，６２ｂとが同一の材料で構成されているが、これに限られるものではない。たとえば、下層保護膜６１ａ，６１ｂは比較的熱収縮率の高いポリイミド材料で、上層保護膜６２ａ，６２ｂは比較的熱収縮率の低い材料で構成されていてもよい。下層保護膜６１ａ，６１ｂは、収縮により表面部分６０Ａを有する側端部分６０Ｂとして形成される必要があるため、熱収縮率の高い材料で構成されるのが好ましい。これに対し、上層保護膜６２ａ，６２ｂは、側端部分６０Ｂのような凹凸が形成される必要がないため、熱収縮率の低い材料で構成されることができる。

次に、保護膜６の開口部において電極５上にＮｉ膜７を形成する（工程（Ｓ３０））。Ｎｉ膜７は、一般的な無電解めっき法により形成することができる。これにより、先の工程（Ｓ２０）において形成した側縁部６０と嵌合するようにＮｉ膜７を形成することができる。無電解Ｎｉめっきでの浴温度は８０℃以上８５℃以下である。Ｎｉ膜７を形成し終えた後、Ｎｉめっき浴から大気中に取りだし、純水により半導体素子を洗浄する。純水の温度は所定の温度であればよく、たとえば２３℃程度であればよい。つまり、純水をＮｉめっき浴の温度と同程度にまで加熱処理する必要がない。このとき、Ｎｉめっき浴の温度と純水の温度との間の約６０℃の温度差により、保護膜６やＮｉ膜７が収縮しても、傾斜した表面部分６０Ａにおける側縁部６０とＮｉ膜７との界面にはそれぞれの部材が収縮することに起因する押圧力が発生するので、少なくとも表面部分６０ＡとＮｉ膜７との界面において隙間が生じることは抑制されている。

つまり、表面部分６０Ａは第１の主面１Ａと交差する方向に延びており、かつ、側縁部６０において表面部分６０Ａと側端部分６０Ｂとが連なる領域の厚みが表面部分６０Ａと側壁６Ｅとが連なる領域の厚みよりも厚く形成されていることにより、Ｎｉ膜７において表面部分６０Ａと側端部分６０Ｂとが連なる側縁部６０上に位置する部分よりも、表面部分６０Ａと側壁６Ｅとが連なる側縁部６０上に位置する部分は第１の主面１Ａと垂直な方向において第１の主面１Ａ側に突出するように形成されている。そのため、Ｎｉ膜７が主に第１の主面１Ａの沿った方向でかつ保護膜６の開口部の内側に向かう方向に収縮し、かつ、保護膜６がＮｉ膜７とは反対方向に収縮しても、表面部分６０ＡとＮｉ膜７との界面は密着が保たれて隙間が生じない。なお、上記収縮において、側端部分６０ＢとＮｉ膜７との界面においては密着が保たれず、隙間が生じ得る。

次に、Ｎｉ膜７において電極５と接する面と反対側に位置する面上に、Ａｕ膜８を形成する。Ａｕ膜８は、一般的な無電解めっき法により形成することができる。上述のように、側縁部６０の表面部分６０ＡとＮｉ膜７との界面には隙間が形成されていないため、Ａｕめっき液が当該界面に侵入することを抑制することができる。その結果、当該界面に面したＮｉ膜７の腐食を抑制し、かつ当該界面にＡｕ膜が形成されることを防止することができる。この結果、Ｎｉ膜７の剥離や電極５にクラックが生じることを防止することができる。

また、図４を参照して、側端部分６０ＢとＮｉ膜７との界面においては密着が保たれず、隙間が生じ得るが、このような隙間が発生したとしても表面部分６０ＡとＮｉ膜７との界面の密着（嵌合）が保たれているため、当該隙間は外部空間と連通されておらず、Ａｕめっき液が当該隙間に侵入することを防止することができる。

無電解Ａｕめっきでの浴温度は８０℃程度である。Ａｕ膜８を形成した後、Ａｕめっき浴から大気中に取りだし、純水により半導体素子を洗浄する。このときも、Ｎｉ膜７形成後と同様に、純水の温度は所定の温度であればよく、たとえば２３℃程度であればよい。この場合にも、上述の理由により側縁部６０の表面部分６０ＡとＮｉ膜７との界面には隙間が形成されない。

なお、Ｎｉ膜７を形成する工程（Ｓ３０）において第２の主面１Ｂ上に形成されている裏面電極を保護するために、第２の主面１Ｂ上には予め保護部材を貼り付けておくのが好ましい。保護部材には、たとえば主な構成材料が粘着材にアクリル系またはシリコン系接着剤、基材にPETやポリオレフィンなどの高分子樹脂である保護テープや、石英基板などを用いることができる。

以上のようにして得られた半導体素子１０を用いて、実施の形態１に係る半導体装置１００を得ることができる。半導体素子１０をはんだ４を介して熱拡散板２上に接合し、さらにＡｕ膜８とリードフレーム３とをはんだ４を介して接合する。上述のように、側縁部６０の表面部分６０ＡとＮｉ膜７との界面に隙間が生じていないため、当該隙間にはんだ４が侵入することを防止することができる。以上のようにして、実施の形態１に係る半導体装置１００を得ることができる。

次に、実施の形態１に係る半導体素子およびその製造方法の作用効果について説明する。実施の形態１に係る半導体素子１０は、保護膜６の開口部の側壁から開口部内に向けて延びる側縁部６０を備え、側縁部６０は第１の主面１Ａに交差する方向に延びる表面部分６０Ａを有している。側縁部６０において表面部分６０Ａは、Ｎｉ膜７と接触することによりＮｉ膜７と嵌合している嵌合部を形成している。

これにより、Ｎｉ膜７およびＡｕ膜８をめっき法により成膜する場合であっても、めっき工程でのめっき浴の温度とめっき浴から取り出したときの大気の温度との差異、さらにはめっき工程でのめっき浴の温度とめっき後の水洗工程での純水の温度との差異に起因して半導体素子１０を構成する各部材が収縮し、保護膜６の側縁部６０における表面部分６０ＡとＮｉ膜７との界面に隙間が生じることを防止することができる。

この結果、半導体素子１０を用いて製造された半導体装置１００では、保護膜６とＮｉ膜７との界面にＡｕ膜８やはんだ４等が析出することを抑制することができるため、半導体素子１０の実使用時の温度履歴により、Ｎｉ膜７において保護膜６と接する部分で局部腐食が進行することを抑制することができる。

Ｎｉ膜７の局部腐食は、Ｎｉ膜７上に置換型Ａｕメッキ液を用いてＡｕ膜８を形成する際に、保護膜６とＮｉ膜７の界面に侵入したＡｕメッキ液中のＡｕイオンが、Ｎｉ膜７を溶出させることにより発生した電子を受け取り、Ｎｉ膜７上に析出することで発生する。このとき、Ｎｉ膜７の膜質が均一である場合には、Ｎｉ膜７において保護膜６との界面に位置する部分ではなく、主にＮｉ膜７の表面（遮るものが無く表出している面）が溶出することにより当該表面にＡｕが析出する。しかし、Ｎｉ膜７の膜質が不均一である場合には、Ｎｉ金属として安定でない部分、すなわちＮｉ膜７において保護膜６との界面に位置する部分の溶出速度が、Ｎｉ膜７の表面の溶出速度よりも速くなる。その結果、Ｎｉ膜７において保護膜６との界面に位置する部分で局部腐食が進行することとなる。

本実施の形態に係る半導体素子１０では、保護膜６の表面部分６０ＡとＮｉ膜７との界面に隙間が生じることを防止することができるため、仮にＮｉ膜７の膜質の均一性が低い場合にも、保護膜６との界面に位置する部分に反応性の高いＡｕメッキ液が多量に供給されることを防止することができるため、Ｎｉ膜７の局部腐食の進行を防止することができる。その結果、電極５にクラックが進展したり、電極５からＮｉ膜７が剥離して素子破壊に至るといった問題の発生を十分に抑制することができる。

また、実施の形態１に係る半導体素子の製造方法では、保護膜６を形成する工程において、保護膜６を２層の積層構造として形成することによりＮｉ膜７の膜厚よりも薄い側縁部６０を容易に形成することができる。さらに、側縁部６０における表面部分６０Ａは、熱収縮によって容易に形成することができる。さらに、Ｎｉ膜７およびＡｕ膜８を、いずれも一般的な無電解めっき法により形成し、かつ、水洗工程に用いる純水をめっき浴の温度程度にまで加熱しなくても、保護膜６とＮｉ膜７との界面に隙間が生じることを抑制しながら半導体素子１０を製造することができる。その結果、組み立て工数や製造コスト等を増加させることなく、容易に実施の形態１に係る半導体素子１０を得ることができる。

なお、図１および図２（ａ）に示すような側縁部６０は、実施の形態１に係る半導体素子の製造方法を用いて以下のようにして形成することができる。たとえば保護膜６における下層保護膜６１ａ，６１ｂを構成する材料に熱収縮率の小さいポリイミド材料を用いること、および保護膜６に対するキュア温度を低温化することのうちの少なくとも一方を行うことによって、ポリイミドの収縮量を抑制することができる。その結果、図１および図２（ａ）に示すような側縁部６０を形成することができる。

実施の形態１に係る半導体素子では、図５を参照して、上述のように表面部分６０Ａおよび側端部分６０Ｂが曲面状に形成されていてもよい。さらに、側縁部６０は、表面部分６０Ａよりも保護膜６の側壁６Ｅ側において第１の主面１Ａと略平行な面で規定されている略平坦部分を有していてもよい。このようにしても、表面部分６０Ａは保護膜６やＮｉ膜７の収縮する方向に対して交差する方向に延びており、保護膜６の側縁部６０における表面部分６０ＡとＮｉ膜７との界面に隙間が生じることを防止することができる。

なお、実施の形態１に係る半導体素子では、半導体基板１と熱拡散板２とを接合する材料、およびＡｕ膜８とリードフレーム３とを接合する材料にはんだ４を用いているが、これに限られるものではない。これらを接合する材料には、たとえばナノ銀（Ａｇ）ペーストを用いてもよい。また、実施の形態１に係る半導体素子では、Ａｌからなる電極５上に、Ｎｉ膜７およびＡｕ膜８が積層した電極構造を有しているが、これに限られるものではない。たとえば、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ、Ｎｉ／Ａｇ、またはＮｉ／Ｐｄ／Ａｇなどの積層膜が保護膜６の開口部上に積層されてなる電極構造に対しても、当該保護膜６に側縁部６０を形成しておくことにより、実施の形態１に係る半導体素子およびその製造方法と同様の効果を奏することができる。

（実施の形態２）
次に、実施の形態２に係る半導体素子およびその製造方法について説明する。図６を参照して、実施の形態２に係る半導体素子は、基本的には実施の形態１に係る半導体素子と同様の構成を備えるが、表面部分６０Ａが側縁部６０上に形成されている凸状部分６０Ｃの１つの面として形成されている点で異なる。

具体的には、図６を参照して、側縁部６０は、保護膜６の側壁６Ｅ側において第１の主面１Ａと略平行な面で規定されている略平坦部分６０Ｄと、略平行部分６０Ｄに対して第１の主面１Ａと垂直な方向の上方に突出している凸状部分６０Ｃとを有している。

表面部分６０Ａは、凸状部分６０Ｃの一つの面として形成されている。当該凸状部分６０Ｃでは、表面部分６０Ａと第１の主面１Ａに沿う方向において反対側に位置する面が側端部分６０Ｂとして規定されている。言い換えれば、凸状部分６０Ｃは、側縁部６０において保護膜６の開口部と隣接する端部に形成されている。

この場合、側縁部６０の表面部分６０ＡとＮｉ膜７との界面は、第１の主面１Ａと垂直な方向に延びている。さらに、側縁部６０において表面部分６０Ａと側端部分６０Ｂとにより規定される凸状部分６０Ｃの厚みが略平坦部分６０Ｄの厚みよりも厚く形成されていることにより、Ｎｉ膜７において側縁部６０の凸状部分６０Ｃ上に位置する部分よりも、略平坦部分６０Ｄ上に位置する部分は第１の主面１Ａと垂直な方向において第１の主面１Ａ側に突出するように形成されている。そのため、上述のように第１の主面１Ａに沿った方向において半導体素子１０の各部材が収縮した場合であっても表面部分６０ＡとＮｉ膜７との界面に隙間が生じることを抑制することができる。なお、図６（ｂ）を参照して、実施の形態２に係る半導体素子においても、たとえば、表面部分６０Ａおよび側端部分６０Ｂのうち少なくとも一方が曲面状に形成されていてもよい。このようにしてもこれらが平面状に形成されている場合と同様の効果を奏することができる。

図７を参照して、実施の形態２に係る半導体素子の製造方法について説明する。実施の形態２に係る半導体素子の製造方法は、実施の形態１に係る半導体素子の製造方法と基本的には同様の構成を備えるが、保護膜６を形成する工程（Ｓ２０）において表面部分６０Ａを形成する方法が異なる。

表面部分６０Ａの形成方法は、下層保護膜６１ｂの開口端部に凸状部分６０Ｃを形成することができる任意の方法を採用することができるが、図７を参照して、たとえば下層保護膜６１ｂを部分的にエッチングすることにより表面部分６０Ａ（図６参照）を形成することができる。

具体的には、まず、図７（ａ）を参照して、実施の形態１に係る半導体素子の製造方法と同様の方法により、半導体基板１の第１の主面１Ａ上に下層保護膜６１ｂを形成する。具体的には、はじめにポリイミドをスピンコート法により電極５が形成されている第１の主面１Ａ上に塗布する。次に、ホットプレートに半導体基板１を載置して、たとえば加熱温度１２０℃で加熱時間３分の加熱処理を行って下層保護膜６１ａを乾燥させる。次に、写真製版加工を利用して、電極５の表面上に開口部を有し、少なくとも電極５の端部が覆われているように下層保護膜６１ａをパターニングする。半導体素子を加熱処理して、下層保護膜６１ａを硬化させる。具体的には、たとえば加熱温度３５０℃で加熱時間１時間程度の加熱処理を行う。これにより、下層保護膜６１ａは収縮してキュア後の下層保護膜６１ｂとなる。このときの下層保護膜６１ｂの膜厚は、Ｎｉ膜７の膜厚よりも薄く、たとえば１μｍ以上５μｍ以下である。

次に、図７（ｂ）を参照して、下層保護膜６１ｂの開口端部にフォトレジストを用いてマスクパターン１１を形成する。第１の主面１Ａに沿う方向におけるマスクパターン１１の幅は、たとえば２μｍ以上４μｍ以下である。また、マスクパターン１１の膜厚は、たとえば２μｍ以上４μｍ以下である。次に、マスクパターン１１をエッチングマスクとして、下層保護膜６１ｂを減膜する。減膜する方法は、マスクパターン１１と下層保護膜６１ｂとで選択比を所定の値以上とすることのできる任意の方法を採用することができるが、たとえばアッシングにより実施され得る。下層保護膜６１ｂにおいてマスクパターン１１に保護されていない領域の膜厚は、アッシングによってたとえば１μｍ以上４μｍ以下に減じられる。アッシング後、マスクパターン１１はアセトン等によって下層保護膜６１ｂに対して選択的に除去される。これにより、図７（ｃ）に示すような凸状部分６０Ｃを有する下層保護膜６１ｂが形成される。

その後は、実施の形態１に係る半導体素子の製造方法と同様に処理することにより、実施の形態２に係る半導体素子をえることができる。つまり、実施の形態２に係る半導体素子の製造方法は、実施の形態１に係る半導体素子の製造方法と同様の効果を奏することができる。

また、実施の形態２に係る半導体素子の製造方法において、マスクパターン１１を形成する位置は下層保護膜６１ｂの開口端部に限られるものではない。言い換えると、実施の形態２に係る半導体素子において、側縁部６０に設けられている凸状部分６０Ｃは、任意の箇所に設けられていても良い。図７（ｂ）を参照して、たとえば、マスクパターン１１を下層保護膜６１ｂの開口端部から所定の距離だけ離れた位置に形成することにより、図８に示すように、凸状部分６０Ｃが側端部分６０Ｂから所定の距離だけ側壁６Ｅ側に形成される。この場合には、表面部分６０Ａも保護膜６の側壁６Ｅ側に形成されることになるため、Ｎｉ膜７を表面部分６０Ａよりも側壁６Ｅ側にさらに広く形成する必要があるが、実施の形態２に係る半導体素子と同等の効果を奏することができる。なお、図８（ｂ）を参照して、この場合にも、たとえば、側端部分６０Ｂが曲面状に形成されていてもよい。このようにしてもこれが平面上に形成されている場合と同様の効果を奏することができる。

また、実施の形態２に係る半導体素子の製造方法において、側縁部６０の凸状部分６０Ｃ（異なる観点から言えば表面部分６０Ａ）は、マスクパターン１１を用いて下層保護膜６１ｂを減膜することにより形成されるが、これに限られるものではない。図９を参照して、下層保護膜６１ｂ上にさらに保護膜１２を形成することにより、凸状部分６０Ｃが形成されてもよい。

たとえば図９（ａ）を参照して、図７（ａ）に示す下層保護膜６１ｂを形成した後、下層保護膜６１ｂ上の所定の位置に、下層保護膜６１ｂを構成するポリイミド１２を追加塗布する。ポリイミド１２は、たとえばディスペンサーを用いて一筆書きで塗布される。ポリイミド１２は、たとえば熱収縮率の高いポリイミドである。

図９（ｂ）を参照して、追加塗布がされた後に下層保護膜６１ｂに対する加熱処理と同様の処理を行い、ポリイミド１２を硬化して凸状部分６０Ｃとする。その後は、実施の形態１に係る半導体素子の製造方法と同様に処理することにより、図８に示す実施の形態２に係る半導体素子を得ることができる。

なお、図８（ａ）に示す側縁部６０は、実施の形態２に係る半導体素子の製造方法において、たとえばポリイミド１２を構成する材料を熱収縮率の低いポリイミドを用いて形成された凸状部分６０ｃを所定のレジストマスクで保護し、当該マスクの周囲をエッチングすることにより形成することができる。

（実施の形態３）
次に、実施の形態３に係る半導体素子およびその製造方法について説明する。実施の形態３に係る半導体素子は、基本的には実施の形態１に係る半導体素子と同様の構成を備えるが、表面部分６０Ａが側縁部６０上に形成されている凹状部分６０Ｆの１つの面として形成されている点で異なる。

具体的には、図１０を参照して、側縁部６０は、保護膜６の側壁６Ｅ側において第１の主面１Ａと略平行な面で規定されている略平坦部分６０Ｄと、略平行部分６０Ｄに対して第１の主面１Ａと垂直な方向の下方に陥没している凹状部分６０Ｆとを有している。表面部分６０Ａは、凹状部分６０Ｆの一つの面として形成されている。つまり、側縁部６０において凹状部分６０Ｆよりも保護膜６の開口部の内側には、凹状部分６０Ｆが形成されている領域の膜厚よりも厚みが厚く、表面部分６０Ａを有する部分が形成されている。

この場合、側縁部６０の表面部分６０ＡとＮｉ膜７との界面は、第１の主面１Ａと垂直な方向に延びている。さらに凹状部分６０Ｆに隣接し、かつ保護膜６の開口部の内側に位置する部分の厚みが凹状部分６０Ｆの厚みよりも厚く形成されている。言い換えれば、凹状部分６０Ｆよりも保護膜６の開口部の内側に位置する部分と凹状部分６０Ｆとの関係は、実施の形態２における凸状部分６０Ｃと略平行部分６０Ｄとの関係と同等である。そのため、上述のように第１の主面１Ａに沿った方向において半導体素子１０の各部材が収縮した場合であっても表面部分６０ＡとＮｉ膜７との界面に隙間が生じることを抑制することができる。つまり、実施の形態１に係る半導体素子と同様の効果を奏することができる。なお、図１０（ｂ）を参照して、実施の形態３に係る半導体素子においても、たとえば、側端部分６０Ｂが曲面状に形成されていてもよい。このようにしてもこれが平面上に形成されている場合と同様の効果を奏することができる。

図１１を参照して、実施の形態３に係る半導体素子の製造方法について説明する。実施の形態３に係る半導体素子の製造方法は、実施の形態１に係る半導体素子の製造方法と基本的には同様の構成を備えるが、保護膜６を形成する工程（Ｓ２０）において表面部分６０Ａの形成する方法が異なる。

具体的には、まず、図１１（ａ）を参照して、実施の形態１に係る半導体素子の製造方法と同様の方法により、半導体基板１の第１の主面１Ａ上に下層保護膜６１ａを形成する。具体的には、はじめにポリイミドをスピンコート法により電極５が形成されている第１の主面１Ａ上に塗布する。次に、ホットプレートに半導体基板１を載置して、たとえば加熱温度１２０℃で加熱時間３分の加熱処理を行って下層保護膜６１ａを乾燥させる。次に、写真製版加工を利用して、電極５の表面上に開口部を有し、少なくとも電極５の端部が覆われているように下層保護膜６１ａをパターニングする。半導体素子を加熱処理して、下層保護膜６１ａを硬化させる。具体的には、たとえば加熱温度３５０℃で加熱時間１時間程度の加熱処理を行う。これにより、下層保護膜６１ａは収縮してキュア後の下層保護膜６１ｂとなる。このときの下層保護膜６１ｂの膜厚は、Ｎｉ膜７の膜厚よりも薄く、たとえば１μｍ以上５μｍ以下である。

次に、図１１（ｂ）を参照して、下層保護膜６１ｂ上の所定の位置に開口部を有するマスクパターン１３を形成する。マスクパターン１３は、所定のエッチング方法において下層保護膜６１ｂに対してマスク材料となり得る任意の材料とすればよいが、たとえば窒化珪素（ＳｉＮｘ）膜を用いることができる。ＳｉＮｘは、任意の方法で成膜されていればよいが、たとえばスパッタ法や低温プラズマＣＶＤ法により成膜すればよい。なお、マスクパターン１３を構成する材料は、ＳｉＮｘに限られるものではなく、たとえば酸化珪素（ＳｉＯｘ）等であってもよい。

第１の主面１Ａに沿う方向におけるマスクパターン１３の開口部の幅は、たとえば２μｍ以上４μｍ以下である。また、マスクパターン１３の膜厚は、たとえば２μｍ以上４μｍ以下である。次に、マスクパターン１３をマスクとして、開口部下に位置する下層保護膜６１ｂを減膜する。減膜する方法は、マスクパターン１３と下層保護膜６１ｂとで選択比を所定の値以上とすることのできる任意の方法を採用することができるが、たとえばアッシングやエッチングにより実施され得る。下層保護膜６１ｂにおいてマスクパターン１３に保護されていない領域の膜厚は、アッシングによってたとえば０．１μｍ以上４．５μｍ以下に減じられる。図１１（ｃ）を参照して、アッシング後は、マスクパターン１３を除去せずに、マスクパターン１３上に上層保護膜６２ａを形成することができる。なお、マスクパターン１３は、任意の方法で除去した後、上層保護膜６２ａを形成してもよい。

その後は、実施の形態１に係る半導体素子の製造方法と同様に処理することにより、実施の形態３に係る半導体素子をえることができる。つまり、実施の形態３に係る半導体素子の製造方法は、実施の形態１に係る半導体素子の製造方法と同様の効果を奏することができる。なお、図１０（ａ）に示す側縁部６０は、たとえば保護膜６における下層保護膜６１ａ，６１ｂを構成する材料に熱収縮率の小さいポリイミド材料を用いること、および保護膜６に対するキュア温度を低温化することのうちの少なくとも一方を行うことによって、形成することができる。

なお、実施の形態１〜実施の形態３において、保護膜６は下層保護膜６１と上層保護膜６２の２層が積層した積層構造を有しているが、これに限られるものではなく、３層以上の保護膜が積層した積層構造を有していてもよい。

（実施の形態４）
次に、図１２および図１３を参照して、実施の形態４に係る半導体素子およびその製造方法について説明する。図１２は、実施の形態４に係る半導体素子における保護膜６の開口端部の構成を示す断面図であり、図１３は、図１２中領域ＸＩＩＩの部分拡大図である。実施の形態４に係る半導体素子は、基本的には実施の形態１に係る半導体素子と同様の構成を備えるが、保護膜６が無機膜の積層構造として構成されていておらず、無機膜の単層構造として形成されている点で異なる。すなわち、実施の形態４に係る半導体素子の製造方法は、基本的には実施の形態１に係る半導体素子の製造方法と同様の構成を備えるが、保護膜６を形成する工程（Ｓ２０）において下層保護膜６１ａ，６１ｂに相当する保護膜６のみが形成される点で異なる。言い換えると、実施の形態４における保護膜６は、実施の形態１〜実施の形態３に係る側縁部６０に相当するものとして形成される。

保護膜６の開口端部には、半導体基板１の第１の主面１Ａと交差する方向に延びる内周側傾斜部分６０Ｇおよび外周側傾斜部分６０Ｉが形成されている。内周側傾斜部分６０Ｇは、実施の形態１〜実施の形態３における側端部分６０Ｂに相当する。また、外周側傾斜部分６０Ｉは実施の形態１〜実施の形態３における表面部分６０Ａに相当する。

内周側傾斜部分６０Ｇは、外周側傾斜部分６０Ｉと比べて開口部の内側に位置し、保護膜６において膜厚が最も厚い部分である保護膜頂点部分６０Ｈを挟んで外周側傾斜部分６０Ｉと連なるように形成されている。外周側傾斜部分６０Ｉは、外周側傾斜部分６０Ｉよりも開口部の外側において、第１の主面１Ａと平行な表面を有する平行部分６０Ｊと接続されている。内周側傾斜部分６０Ｇは、たとえば曲面として形成されていてもよいし、複数の平面を有するように形成されていてもよい。

図１３を参照して、外周側傾斜部分６０Ｉの幅（第１の主面１Ａに沿った方向であって、保護膜６の開口端部が延びる方向に垂直な方向における保護膜頂点部分６０Ｈと平行部分６０Ｊとの距離）Ｗは、後述する実施例の結果から、たとえば２．５μｍである。外周側傾斜部分６０Ｉの高さ（第１の主面１Ａに垂直な方向における保護膜頂点部分６０Ｈと平行部分６０Ｊとの距離）Ｈは、後述する実施例の結果から、たとえば０．６μｍである。

内周側傾斜部分６０Ｇと第１の主面１Ａとの成す角度は、たとえば３０度であってもよいし、９０度であってもよい。好ましくは、内周側傾斜部分６０Ｇと第１の主面１Ａとの成す角度は、３０度以上９０度未満であり、より好ましくは４５度以上６０度以下である。

保護膜６の膜厚は、たとえば１μｍ以上６μｍ以下である。保護膜６の開口部内における電極５上、および保護膜６の内周側傾斜部分６０Ｇ、保護膜頂点部分６０Ｈ、外周側傾斜部分６０Ｉ、および平行部分６０Ｊの少なくとも一部上にはＮｉ膜７が形成されている。このとき、保護膜頂点部分６０Ｈにおける保護膜６の厚みが、内周側傾斜部分６０Ｇと外周側傾斜部分６０Ｉにおける保護膜６の厚みよりも厚い。そのため、保護膜頂点部分６０Ｈ上に位置するＮｉ膜７よりも、内周側傾斜部分６０Ｇと外周側傾斜部分６０Ｉ上に位置するＮｉ膜７は、第１の主面１Ａと垂直な方向において第１の主面１Ａ側に突出するように形成されている。

保護膜６とＮｉ膜７とは外周側傾斜部分６０Ｉの少なくとも一部において面接触しており、保護膜６とＮｉ膜７とは外周側傾斜部分６０Ｉ上において嵌合している。保護膜６とＮｉ膜７との界面は、外周側傾斜部分６０ＩとＮｉ膜７との界面と、内周側傾斜部分６０ＧとＮｉ膜７との界面を含んで形成されているが、そのうち少なくともＮｉ膜７の表層側に位置する外周側傾斜部分６０Ｉとの界面には隙間が形成されてない。

また、実施の形態４に係る半導体素子の製造方法は、たとえば以下のように実施し得る。実施の形態４に係る半導体素子の製造方法は、第１の主面１Ａ上に電極５が形成されている半導体素子（半導体基板１）を準備する工程（Ｓ１０）と、電極５の表面上において開口部を有し、電極５の少なくとも端部を覆う保護膜６を形成する工程（Ｓ２０）と、開口部において電極５上に第１めっき膜および第２めっき膜としてのＮｉ膜７／Ａｕ膜８を形成する工程（Ｓ３０）とを備える。

半導体基板１を準備する工程（Ｓ１０）は、実施の形態１に係る半導体素子の製造方法における半導体基板１を準備する工程（Ｓ１０）と同様に実施され得る。電極５は、たとえばスパッタ法により膜厚が２μｍ以上６μｍ以下の金属膜として第１の主面１Ａ上に形成された後、当該金属膜上にスピンコート法により形成され膜厚が２μｍ以上８μｍ以下のフォトレジストをマスクとして該写真製版により加工される。フォトレジストマスクは加工後に有機溶剤等により除去される。

保護膜６を形成する工程（Ｓ２０）は、たとえば以下のように実施し得る。
保護膜６を構成する材料は、たとえばポリイミドである。ポリイミドをスピンコート法により第１の主面１Ａ上に塗布した後、たとえば加熱温度１２０℃で加熱時間３分の加熱処理を行って乾燥させる。その後、写真製版加工を利用して、電極５の表面上に開口部を有し、少なくとも電極５の端部が覆われているように保護膜をパターニングする。

次に、半導体素子を加熱処理して保護膜を硬化させ、保護膜６を形成する。具体的には、たとえば加熱温度３５０℃で加熱時間１時間程度の加熱処理を行う。これにより、保護膜は大きく収縮してキュア後の保護膜６となるが、このときその開口端部は後退しつつ凸状となる。この結果、保護膜６の開口端部には、第１の主面１Ａと交差する方向に延びる少なくとも２つの面が形成される。保護膜頂点部分６０Ｈも含めて保護膜６の膜厚は、後の工程において形成されるＮｉ膜７の膜厚よりも薄くなるように設けられており、たとえば１μｍ以上６μｍ以下である。

Ｎｉ膜７を形成する工程（Ｓ３０）は、実施の形態１に係る半導体素子の製造方法におけるＮｉ膜７を形成する工程（Ｓ３０）と同様に実施され得る。すなわち、Ｎｉ膜７を無電解めっき法により電極５上に形成し、その後当該Ｎｉ膜７表面を乾燥させずにＮｉ膜７において電極５と接する面と反対側に位置する面上に、無電解めっき法によりＡｕ膜８を形成する。

このとき、Ｎｉ膜７を形成する工程（Ｓ３０）において第２の主面１Ｂ上に形成されている裏面電極を保護するために、保護部材としてたとえば保護テープを第２の主面１Ｂ上に貼りつけていてもよいが、この場合には保護テープの耐薬品性の観点からＮｉ膜７の膜厚を１０μｍ程度以下とする必要がある。一方で、保護部材として石英基板を用いた場合にはこの限りではなく、Ｎｉ膜７の膜厚をたとえば１５μｍ以上２０μｍ以下としても、することも可能である。

このようにしても、実施の形態４に係る半導体素子は、実施の形態１に係る半導体素子と同等の効果を奏することができる。すなわち、実施の形態４に係る半導体素子によれば、保護膜６の外周側傾斜部分６０ＩとＮｉ膜７との界面に隙間が生じることを防止することができる。この結果、実施の形態４に係る半導体素子を用いて製造された半導体装置では、保護膜６とＮｉ膜７との界面にＡｕ膜８やはんだ４等が析出することを抑制することができるため、半導体素子１０の実使用時の温度履歴により電極５にクラックが進展したり、電極５からＮｉ膜７が剥離して素子破壊に至るといった問題の発生を十分に抑制することができる。

実施の形態１〜実施の形態４に係る半導体素子の製造方法において、電極５は第１の主面１Ａ上に形成されているが、これに限られるものではない。図１４に、実施の形態４に係る半導体素子の変形例を示す。図１４に示すように、電極５はたとえば半導体基板１に埋め込まれて形成されていてもよい。この場合、保護膜６は、第１の主面１Ａ上において電極５と半導体基板１の界面上を覆うように形成されていればよい。また、実施の形態１〜実施の形態３に係る半導体素子においても同様の構成とすることができる。このようにしても、実施の形態１〜実施の形態４に係る半導体素子と同様の効果を奏することができる。

なお、実施の形態１〜実施の形態４に係る半導体素子の製造方法において、Ｎｉ膜７を形成する工程（Ｓ３０）においてＮｉ膜７をめっき成膜する前に、保護膜６の開口部内に露出した電極５表面に対して一般的な前処理（脱脂、エッチング、ダブルジンケートなど）を行ってもよい。

次に、実施例について説明する。
実施の形態４に係る半導体素子について、Ａｕ膜８形成後にＮｉ膜７の局部腐食の有無を評価した。

具体的には、実施例として、膜厚が６μｍの保護膜６と、膜厚が１５μｍのＮｉ膜７とが形成されている実施の形態４に係る半導体素子を作製した。

また、比較例として、膜厚が６μｍの保護膜と、膜厚が１０μｍのＮｉ膜とが形成されている半導体素子を作製した。該保護膜の開口端部には、実施の形態４に係る半導体素子と同様に内周側傾斜部分６０Ｇおよび外周側傾斜部分６０Ｉが形成されているが、外周側傾斜部分６０Ｉ上にまでＮｉ膜７が形成されていない点で、上記実施例に係る半導体素子と異なる。つまり、比較例に係る半導体素子は、保護膜とＮｉ膜とが外周側傾斜部分上において嵌合していない。

このようにして作製した実施例および比較例に係る半導体素子について断面観察を行った。断面観察は、集束イオンビーム走査型イオン顕微鏡（ＦＩＢ−ＳＩＭ）を用いて行った。図１５は実施例に係る半導体素子のＦＩＢ−ＳＩＭ像である。図１６は比較例に係る半導体素子のＦＩＢ−ＳＩＭ像である。また、図１５および図１６は、いずれも半導体素子に形成した断面部を４５度傾斜させて撮影した像である。

図１６に示す比較例に係る半導体素子では、保護膜においてその上部にＮｉ膜が形成されている部分の表面は半導体基板の表面（第１の主面）に略平行となっていた。さらに、図１６において点線で囲っている部分の保護膜との界面に位置するＮｉ膜が局部腐食していることが確認された（Ｎｉ膜と比べて濃い色合いの部分が局部腐食している部分）。

一方、図１５に示す実施例に係る半導体素子では、保護膜とＮｉ膜とが嵌合していることが確認された。さらに、図１５において保護膜との界面に位置するＮｉ膜は局部腐食していないことが確認された。

この結果から、保護膜６とＮｉ膜７とが嵌合するために必要な寸法条件を見積もることができる。図１５，１６から、Ｎｉ膜はめっき法により等方的に成膜されるため、外周側傾斜部分６０Ｉの幅Ｗは、保護膜頂点部分６０Ｈよりも上方（第１の主面１Ａに垂直な方向において電極５と反対側）に形成されているＮｉ膜７の厚みと同等となる。つまり、保護膜６とＮｉ膜７とが嵌合し、Ｎｉ膜７と外周側傾斜部分６０Ｉとが面接触する領域を広く確保する観点からは、Ｎｉ膜７の膜厚を保護膜６の膜厚よりも十分に厚くすることが好ましい。たとえば、開口外縁部から十分に離れた場所での保護膜６の膜厚が２．５μｍ、Ｎｉ膜７の膜厚が６μｍ、外周側傾斜部分６０Ｉの幅Ｗが２．５μｍ、外周側傾斜部分６０Ｉの高さＨが０．６μｍ、内周側傾斜部分６０Ｇと電極５との接点から保護膜頂点部分６０Ｈまでの水平方向（第１の主面１Ａに沿った方向であって、保護膜６の開口端部が延びる方向に垂直な方向）での距離（内周側傾斜部分６０Ｇの幅）が２．５μｍ以下である実施例に係る半導体素子では、図１６に示すようなＮｉ膜７の局部腐食を防止することができると考えられる。

Ｎｉ膜７の膜厚は、たとえば保護膜６において内周側傾斜部分６０Ｇの内周側端部から保護膜頂点部分６０Ｈまでの表面距離よりも厚い。異なる観点から言えば、第１の主面１Ａに沿った方向における内周側傾斜部分６０Ｇの内周側端部から保護膜頂点部分６０Ｈまでの距離に応じて、保護膜６やＮｉ膜７の膜厚の好適条件が異なる。

第１の主面１Ａに沿った方向における内周側傾斜部分６０Ｇの内周側端部から保護膜頂点部分６０Ｈまでの距離が長く形成される場合には、保護膜６の膜厚を薄くすることにより、内周側傾斜部分６０Ｇの内周側端部から保護膜頂点部分６０Ｈまでの表面距離が長くなることを防止することができる。つまり、保護膜６の開口端部の形状や膜厚を制御することにより、Ｎｉ膜７の膜厚を厚くすることなく保護膜６とＮｉ膜７とを十分に嵌合させることが可能となる。Ｎｉ膜７の膜厚を厚くすることなく保護膜６とＮｉ膜７とを十分に嵌合させる観点から、内周側傾斜部分６０Ｇと電極５との接点から保護膜頂点部分６０Ｈまでの水平方向での距離は、開口外縁部から十分に離れた場所での保護膜６の膜厚と同等以下であるのが好ましい。異なる観点から言えば、Ｎｉ膜７の膜厚を厚くすることなく保護膜６とＮｉ膜７とを十分に嵌合させる観点から、内周側傾斜部分６０Ｇと電極５との接触角は４５°以上であるのが好ましい。さらに異なる観点から言えば、Ｎｉ膜７の膜厚を厚くすることなく保護膜６とＮｉ膜７とを十分に嵌合させる観点から、内周側傾斜部分６０Ｇと電極５との接点と保護膜頂点部分６０Ｈとを結ぶ線分と、第１の主面１Ａとの成す角度が４５°以上であるのが好ましい。なお、このようなことは実施の形態４に係る半導体素子に限られず、実施の形態１〜実施の形態３に係る半導体素子においても同様である。

以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。

本発明は、電極の表面上に保護膜による開口部が形成されており、かつ当該表面上にめっき法により積層電極構造が形成されている半導体素子に特に有利に適用される。

１ 半導体基板、１Ａ 第１の主面、１Ｂ 第２の主面、２ 熱拡散板、３ リードフレーム、４ はんだ、５ 電極、６ 保護膜、６Ｅ 側壁、７ Ｎｉ膜、８ Ａｕ膜、１０ 半導体素子、１１，１３ マスクパターン、１２ 保護膜、６０ 側縁部、６０Ａ 表面部分、６０Ｂ 側端部分、６０Ｃ 凸状部分、６０Ｄ 略平坦部分、６０Ｆ 凹状部分、６０Ｇ 内周側傾斜部分、６０Ｈ 保護膜頂点部分、６０Ｉ 外周側傾斜部分、６０Ｊ 平行部分、６１ａ，６１ｂ 下層保護膜、６２ａ，６２ｂ 上層保護膜、６２Ｅ 端面。

Claims (12)

1. 第１の主面を有し、
   前記第１の主面上に形成されている電極と、
   前記電極の表面上において開口部を有し、前記電極の少なくとも端部を覆うように形成されている保護膜と、
   前記開口部において前記電極上に形成されている第１めっき膜と、
   前記第１めっき膜の前記電極と接する面と反対側に位置する面上に形成されている第２めっき膜と、
   前記第２めっき膜上に形成されているはんだ層とを備え、
   前記保護膜は、前記開口部の側壁から前記開口部内に向けて延びる側縁部を含み、
   前記側縁部は、前記第１めっき膜と嵌合している嵌合部を有し、
   前記嵌合部は前記第１の主面に対して垂直な方向に延びる表面部分を有し、前記表面部分が前記第１めっき膜において前記表面部分よりも前記側壁側に位置する部分と接触することにより前記第１めっき膜と嵌合し、
   前記はんだ層は、前記側縁部と、前記側縁部上に形成されている前記第２めっき膜の外周面と、前記側壁とに接している、半導体素子。
2. 前記嵌合部は、前記側縁部のうち前記開口部の内側に位置する部分であり、前記開口部の側壁側に位置する部分より厚みが厚くなっている、請求項１に記載の半導体素子。
3. 前記側縁部は、上方に突出している凸状部分を有し、
   前記表面部分は前記凸状部分の１つの面として形成されている、請求項１または請求項２に記載の半導体素子。
4. 前記側縁部は、下方に陥没している凹状部分を有し、
   前記表面部分は前記凹状部分の１つの面として形成されている、請求項１または請求項２に記載の半導体素子。
5. 前記保護膜は１つの樹脂層からなる単層構造を有している、請求項１〜４のいずれか１項に記載の半導体素子。
6. 前記保護膜は複数の樹脂層が積層した積層構造を有している、請求項１〜４のいずれか１項に記載の半導体素子。
7. 前記電極はアルミニウムを含み、
   前記第１めっき膜はニッケルを含み、
   前記第２めっき膜は金を含む、請求項５または請求項６に記載の半導体素子。
8. 請求項１〜請求項７のいずれか１項に記載の半導体素子を備える、半導体装置。
9. 第１の主面上に電極が形成されている半導体素子を準備する工程と、
   前記電極の表面上において開口部を有し、前記電極の少なくとも端部を覆う保護膜を形成する工程と、
   前記開口部において前記電極上に第１めっき膜を形成する工程と、
   前記第１めっき膜において前記電極と接する面と反対側に位置する面上に第２めっき膜を形成する工程と、
   前記第２めっき膜上にはんだ層を形成する工程とを備え、
   前記保護膜を形成する工程は、前記開口部の側壁から前記開口部内に向けて延びる側縁部を形成する工程を含み、
   前記側縁部を形成する工程では、前記第１の主面に対して垂直な方向に延びる表面部分を有し、前記表面部分が前記第１めっき膜において前記表面部分よりも前記側壁側に位置する部分と接触することにより前記第１めっき膜と嵌合する嵌合部を形成し、
   前記はんだ層を形成する工程では、前記側縁部と、前記側縁部上に形成されている前記第２めっき膜の外周面と、前記側壁とに接する前記はんだ層が形成される、半導体素子の製造方法。
10. 前記側縁部を形成する工程では、上方に突出している凸状部分または下方に陥没している凹状部分を有する前記側縁部が形成され、
    前記表面部分は前記凸状部分または前記凹状部分の１つの面として形成される、請求項９に記載の半導体素子の製造方法。
11. 前記側縁部を形成する工程では、前記保護膜を部分的にエッチングすることにより前記嵌合部を形成する、請求項９に記載の半導体素子の製造方法。
12. 第１の主面を有し、
    前記第１の主面上に形成されている電極と、
    前記電極の表面上において開口部を有し、前記電極の少なくとも端部を覆うように形成されている保護膜と、
    前記開口部において前記電極上に形成されている第１めっき膜とを備え、
    前記保護膜は、前記第１の主面と交差する方向に延びる内周側傾斜部分と外周側傾斜部分と、膜厚が最も厚い部分である保護膜頂点部分とを有し、
    前記内周側傾斜部分は、前記外周側傾斜部分と比べて前記開口部の内側に位置し、前記保護膜頂点部分を挟んで前記外周側傾斜部分と連なるように形成されており、
    前記保護膜は前記外周側傾斜部分の少なくとも一部において前記第１めっき膜と面接触することにより前記第１めっき膜と嵌合している、半導体素子。