CN111384022A - 具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统 - Google Patents

具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统 Download PDF

Info

Publication number
CN111384022A
CN111384022A CN201911391579.8A CN201911391579A CN111384022A CN 111384022 A CN111384022 A CN 111384022A CN 201911391579 A CN201911391579 A CN 201911391579A CN 111384022 A CN111384022 A CN 111384022A
Authority
CN
China
Prior art keywords
carbon
based material
conductive
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911391579.8A
Other languages
English (en)
Other versions
CN111384022B (zh
Inventor
仲野英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111384022A publication Critical patent/CN111384022A/zh
Application granted granted Critical
Publication of CN111384022B publication Critical patent/CN111384022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及具有碳基导电元件的重分布层，制造方法以及相关的半导体装置封装和系统。半导体装置封装包含具有碳基导电元件的重分布层RDL。所述RDL的所述碳基材料可以具有低电阻率并且可以是薄的(例如，小于约0.2μm)。相邻的钝化材料也可以是薄的(例如，小于约0.2μm)。形成所述半导体装置封装的方法包含在具有牺牲衬底的初始支撑晶片上形成所述碳基材料(例如，在高温(例如，至少约550℃)下)。稍后或分别地，可以形成所述封装的装置区域的组件，然后将其结合到所述初始支撑晶片，随后去除所述牺牲衬底以留下结合到所述装置区域的所述碳基材料。

Description

具有碳基导电元件的重分布层、制造方法以及相关的半导体 装置封装和系统
优先权要求
本申请要求2018年12月31日提交的美国专利申请序列号16/236,681“具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统”的权益。
技术领域
在各个实施例中，本公开总体上涉及重分布层、制造方法和半导体装置封装。更特别地，本文公开的实施例涉及包括碳基导电元件的重分布层、其制造方法以及相关的半导体装置封装和系统。
背景技术
随着电子行业的发展并涵盖越来越多的不同应用(例如，智能手机和其它移动装置、越来越紧凑的个人计算机(例如，膝上型计算机、平板计算机)、人工智能、物联网和云计算)，对包括多个半导体装置的高密度、小形状因子模块化封装的需求不断增加，例如在具有堆叠半导体管芯的封装中。在此些结构中，形状因子尤其在设计移动应用方面可能是重要的考虑因素，其中重要的形状因子考虑因素不仅包含封装的占用面积(例如，长度和宽度)，还包含封装的高度。
封装可以包含重分布层(RDL)，其中半导体管芯的触点在较大区域上重分布。RDL通常通过将金属材料(例如，以导电迹线和/或过孔的形式)和介电材料(例如，钝化材料)增加和图案化到衬底表面上以对输入/输出(I/O)布局进行路线改变从而形成更宽松的间距占用面积来限定。此重分布通常可以使用金属材料(例如，铝或铜)来对外围焊盘进行路线改变从而形成区域阵列配置。为了获得有效的电导率并补偿金属材料的电阻率，导电迹线和通孔的金属材料的厚度通常为几微米，相邻的介电材料也是如此。设计和制造具有小高度形状因子的封装的RDL(其仍有效地导电以进行重分布)继续提出了挑战。
发明内容
公开了一种半导体装置封装。半导体装置封装包括重分布层，所述重分布层包含包括导电碳基材料的导电元件。重分布层的导电元件限定了小于约0.2μm的竖直高度。钝化材料介于重分布层的导电元件之间并且限定了小于约0.2μm的另一竖直高度。包括电路系统的半导体管芯的装置区域连接到重分布层的导电元件。
还公开了一种用于制造半导体装置封装的方法。所述方法包括在牺牲衬底上形成碳基材料。所述方法还包含反转牺牲衬底并将牺牲衬底键合到包括半导体装置组件的另一晶片。在键合之后，去除牺牲衬底以在另一晶片上留下碳基材料。
还公开了一种用于制造半导体装置封装的方法。所述方法包括形成初始支撑晶片。形成初始支撑晶片包括在牺牲衬底上形成导电碳基材料。初始支撑晶片的表面键合到包括半导体装置组件的另一晶片。去除牺牲衬底，并且在导电碳基材料上形成钝化材料。
还公开了一种重分布层，其包括至少一个层级的包括碳基材料的导电元件。所述至少一个层级中的一个层级的导电元件限定了小于约0.2μm的高度。重分布层还包含在导电元件周围的钝化材料。导电元件可通过钝化材料到达其它导电材料。
还公开了一种电子系统，其包括至少一个输入装置、至少一个输出装置和处理器装置，所述处理器装置可操作地耦合到至少一个输入装置和至少一个输出装置。所述电子系统还包括半导体装置，所述半导体装置包括至少一个存储器管芯、重分布层和钝化材料。重分布层包括导电碳基材料的导电元件。导电元件限定了小于约0.2μm的高度并且电连接到至少一个存储器管芯。钝化材料电隔离重分布层的导电元件并且还限定了小于约0.2μm的高度。
附图说明
图1是根据本公开的一个实施例的半导体装置封装的横截面正视示意图。
图2是图1的半导体装置封装的一部分的放大且更详细的示意图。
图3是根据本公开的一个实施例的单一化(singulated)半导体装置封装的横截面正视示意图。
图4到15是在制造根据本公开的实施例的图1和2的半导体装置封装的各个加工阶段期间的横截面正视示意图，其中根据本公开的实施例，图6到8的图示阶段在图4的图示阶段之后并且在图5的图示阶段之前，并且其中根据本公开的另一实施例，图9到11的图示阶段在图4的图示阶段之后并且在图5的图示阶段之前。
图16到20结合图4和6是在制造根据本公开的一个实施例的半导体装置封装的各个加工阶段期间的横截面正视示意图，其中图16示出了图6的阶段之后的一个阶段。
图21和22结合图4到15是在制造根据本公开的一个实施例的半导体装置封装的各个加工阶段期间的横截面正视示意图，其中图21示出了图15的阶段之后的一个阶段。
图23到25结合图4、6和16到18，是在制造根据本公开的一个实施例的半导体装置封装的各个加工阶段期间的横截面正视示意图，其中图23示出了图18的阶段之后的一个阶段。
图26到31是在制造根据本公开的一个实施例的半导体装置封装的各个加工阶段期间的横截面正视示意图。
图32到36是在制造根据本公开的一个实施例的半导体装置封装的各个加工阶段期间的横截面正视示意图。
图37到41是在制造图3的单一化半导体装置封装的各个加工阶段期间的横截面正视示意图。
图42是包含根据本公开的一或多个实施例的至少一个半导体装置封装的电子系统的框图。
具体实施方式
因此，公开了半导体装置封装及其制造方法，其中封装包含包括碳基导体(例如，碳基导电元件)的重分布层(RDL)。重分布层的碳基材料可能会表现出极低的电阻率，从而即使只存在碳基材料的一个薄的(例如，竖直高度相对较小的)区域，也可以使重分布层有效地以快速速率传输功率、接地和数据信号。重分布层的薄度还可以使得周围的绝缘区域(例如，介电间(interdielectric)材料区域、钝化材料区域)变薄并且仍然用作绝缘体。也就是说，利用薄的重分布层，可以以较小的量(例如，厚度)的绝缘材料(相较于较厚的重分布层所需)来更可靠地实现周围绝缘材料对重分布层的材料的良好覆盖(例如，良好的“阶梯覆盖”(例如，均匀覆盖))。例如，重分布层的较低厚度可以使得较小的量的钝化材料能够确保重分布层的结构的侧壁的充分覆盖。因此，较薄的重分布层可以使得较薄的周围绝缘区域能够实现足够的覆盖和绝缘。另外，可以通过高温形成工艺在与形成有其它半导体装置组件的晶片分开的衬底上形成碳基材料。因此，用于形成碳基材料的高温工艺不会不利地影响其它半导体装置组件的制造。所得的半导体装置封装表现出非常低的高度形状因子，从而能够改善包含此些封装的三维堆叠中的缩放比例。
如本文使用，术语“重分布层”是指并且包含包括导电元件并被放置在带有键合焊盘或其它端子的半导体管芯的表面上的区域，所述区域使得能够在选定的半导体管芯和另一组件的横向偏移位置处进行组件到组件的电连接。重分布层(RDL)可以包括至少一个导电区域(例如，单层导电迹线、或竖直互连的多层)和与导电材料相邻的至少一个绝缘(例如，钝化)材料区域。
如本文使用，术语“碳基”在涉及材料时是指并且包含包括至少50at.％的碳、基本由碳或碳同素异形体组成或由碳或碳同素异形体组成的材料。“碳基”材料包含但不限于石墨烯、碳纳米管、碳纳米芽和碳纳米带的碳同素异形体。
如本文使用，术语“低电阻率”在涉及材料的表现性质时，是指约10-6Ω·cm或以下的电阻或电阻率。
如本文使用，术语“衬底”是指并且包含其上形成有组件(例如，存储器单元内的那些)的基底材料或其它构造。衬底可以是半导体衬底、支撑结构上的基底半导体材料、金属电极或其上形成有一或多个材料、结构或区域的半导体衬底。衬底可以是常规的硅衬底或包含半导电材料的其它块状衬底。如本文使用，术语“块状衬底”不仅是指并且包含硅晶片，而且还是指并且包含绝缘体上硅(“SOI”)衬底(例如，蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底)、基底半导体基础上的外延硅层或其它半导体或光电材料(例如，硅-锗(Si1- xGex，其中x例如为0.2和0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)等)。此外，当在以下描述中提及“衬底”时，可能已利用先前的工艺阶段在基底半导体结构或基础中形成材料、区域或结。
如本文使用，术语“晶片”不仅是指并且包含单一材料(例如，单晶硅)的常规的、基本上圆形的晶片，而且是指并且包含绝缘体上硅(SOI)结构形式的其它块状衬底、以及包括其它材料(例如，半导体材料(例如，锗、砷化镓))的块状衬底、以及用于在其上制造结构(例如，RDL)的衬底(除上述以外，所述衬底可以包括其它材料，例如玻璃或陶瓷)。
如本文使用，术语“层”和“膜”是指并且包含位于结构上的材料层级、片层或涂层，除非另外指出，否则所述层级、片层或涂层在材料的各部分之间可以是连续的或不连续的，可以是平面的或非平面的，并且可以是保形的或非保形的。
如本文使用，术语“牺牲”在涉及材料、区域、结构或组件时是指并且包含在制造过程中处于初步或中间阶段并且旨在在制造过程完成之前全部或大部分去除的材料、区域、结构或组件。
如本文使用，术语“横向”或“水平”是指并且包含平行于参考材料或结构所位于的衬底的主表面的方向。相应的区域或材料的宽度和长度可以被限定为水平面中的尺寸。
如本文使用，术语“纵向”或“竖直”是指并且包含垂直于参考材料或结构所位于的衬底的主表面的方向。相应的区域或材料的高度可以被限定为竖直面中的尺寸。
如本文使用，术语“厚度”、“薄度”或“高度”是指并且包含在正交于具有不同成分的紧邻材料或区域的最接近表面的直线方向上的尺寸。
如本文使用，术语“在……之间”是用于描述一个材料、区域或子区域相对于至少两个其它材料、区域或子区域的相对安排的空间相对术语。术语“在……之间”可以涵盖一个材料、区域或子区域与其它材料、区域或子区域直接相邻的安排以及一个材料、区域或子区域与其它材料、区域或子区域间接相邻的安排。
如本文使用，术语“接近”是用于描述一个材料、区域或子区域在另一材料、区域或子区域附近的安排的空间相对术语。术语“接近”包含间接相邻、直接相邻和存在于内部的安排。
如本文使用，术语“邻近”在涉及材料或区域时是指并且表示具有标识成分的下一个最接近的材料或区域。具有标识成分以外的其它成分的材料或区域可以安排在具有标识成分的一个材料或区域和其“邻近”材料或区域之间。例如，“邻近”导电材料的区域的钝化材料的区域是例如多个钝化材料区域中最接近导电材料的特定区域的钝化材料区域。“邻近”材料或区域可以直接或间接地接近具有标识成分的区域或材料。
如本文使用，术语“约”和“大约”在涉及特定参数的数值使用时包含数值和一定程度的与所述数值的差异(本领域普通技术人员将理解，其在特定参数的可接受公差内)。例如，关于数值的“约”或“大约”可以包含在数值的90.0％到110.0％的范围内(例如，在数值的95.0％到105.0％的范围内，在数值的97.5％到102.5％的范围内，在数值的99.0％到101.0％的范围内，在数值的99.5％到100.5％的范围内，或在数值的99.9％到100.1％的范围内)的另外的数值。
如本文使用，术语“基本上”在涉及参数、性质或条件时是指并且包含与给定值相等或在一定程度的与给定值的差异之内的参数、性质或条件，使得本领域普通技术人员将理解，此给定值应可接受地满足，例如在可接受制造公差之内。举例来说，取决于基本上满足的特定参数、性质或条件，当给定值至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足时，所述参数、性质或条件可以“基本上”是所述给定值。
如本文使用，一个元件在另一元件“上(on/over)”的提及是指并且包含所述元件直接地位于所述另一元件的顶部，与其相邻(例如，横向相邻、竖直相邻)，在其下方或与其直接接触。它还包含所述元件间接地位于所述另一元件的顶部，与其相邻(例如，横向相邻、竖直相邻)，在其下方或在其附近，并且两个元件之间存在其它元件。相反，当一个元件被称为“直接在”另一元件“上”或“直接”与另一元件“相邻”时，则不存在中间元件。
如本文使用，为易于描述可以使用其它空间相对术语，例如“下方”、“下”、“底部”、“上方”、“上”、“顶部”等，以以描述如图所示一个元件或特征与另外一或多个元素或特征的关系。除非另有说明，否则空间相对术语旨在涵盖除图中所描绘的定向之外的材料的不同定向。例如，如果附图中的材料被反转，则被描述为在其它元件或特征“下方”或“之下”或“底部”的元件将被定向为在所述其它元件或特征“上方”或“顶部”。因此，取决于使用所述术语的上下文，术语“下方”可以涵盖上方和下方两个定向，这对于本领域普通技术人员来说是显而易见的。可以以其它方式定向材料(旋转九十度、反转等)，并且本文使用的空间相对描述语应相应地解释。
如本文使用，术语“包括(comprises/comprising)”和/或“包含(includes/including)”指定所述特征、区域、阶段、操作、元件、材料、组件和/或群组的存在，但是不排除存在或增加一或多个其它特征、区域、阶段、操作、元素、材料、组件和/或其群组。
如本文使用，“和/或”包含一或多个相关联的所列项目的任何和所有组合。
如本文使用，单数形式的“一个/一种(a/an)”和“所述”旨在还包含复数形式，除非上下文另外明确指出。
如本文使用，术语“配置(configured/configuration)”是指并且表示参考材料、结构、组合件或设备的大小、形状、材料成分、定向和布置，以便以预定方式促进参考材料、结构、组合件或设备的参考操作或性质。
本文呈现的图示并不旨在作为任何特定组件、装置或系统的实际视图，而仅仅是用于描述本公开的实施例的理想化表示。
以下描述提供了具体细节，例如材料类型、材料厚度和加工条件，以便提供对所公开的封装、方法和系统的实施例的透彻描述。然而，本领域普通技术人员将理解，可以在不采用这些具体细节的情况下实践封装、方法和系统的实施例。实际上，可以结合工业中采用的常规半导体制造技术来实践封装、方法和系统的实施例。
除非上下文另有指示，否则本文描述的材料可以通过任何合适的技术形成，包含但不限于旋涂、毯式涂覆、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强ALD、物理气相沉积(“PVD”)(例如，溅射)或外延生长。取决于待形成的具体材料，用于沉积或生长所述材料的技术可以由本领域普通技术人员选择。
除非上下文另外指出，否则本文所述材料的去除可以通过任何合适的技术来实现，包含但不限于蚀刻(例如，干法蚀刻、湿法蚀刻、气相蚀刻)、离子铣削、磨料平坦化(例如，研磨或化学机械平坦化(CMP))或其它已知方法。
本文所述的制造工艺并未形成用于加工半导体装置结构的完整工艺流程。工艺流程的其余部分，无论所述阶段之前或之后的阶段，对于本领域普通技术人员来说都是已知的。因此，本文仅描述理解本结构、组合件、系统和方法的实施例所必需的方法和半导体装置结构。
现在将参考附图，其中类似的附图标记始终表示类似的组件。附图不一定按比例绘制。
图1示出了根据本公开的一个实施例的半导体装置封装100。半导体装置封装100包含重分布层102(RDL)，其包含具有低电阻率的导电碳基材料104。任选地，另一导电材料(“籽晶材料”106)可以在碳基材料104上方。
在一些实施例中，碳基导电材料104可以被配置成可以与半导体管芯的电路系统(例如，与管芯的上装置区域103的电路系统)电连接的导电迹线或通孔，所述导电迹线或通孔通向其它导电组件，例如通过用于连接焊料凸点的凸点下金属化层(UBM)的开口118，或者其它外部导电元件(未示出)可以被安排用于组件到组件的连接。
在一些实施例中，碳基材料104可以基本由电阻率为约10-6Ω·cm的石墨烯组成或由其组成。不论碳基材料104的区域的宽度或厚度如何，都可以表现出这种低电阻率。如果存在，则籽晶材料106可以包括镍(Ni)、铜(Cu)和镍(Ni)双层或被构想用于在其上生长碳基材料(例如，石墨烯)的另一导电材料，基本由其组成或由其组成。
具有这样的低电阻率，碳基材料104可以形成为薄的(例如，以籽晶材料106(如果存在)来限定低竖直高度HR)。例如，碳基材料104(单独或与籽晶材料106结合)可以限定小于约
Figure BDA0002345089740000071
(小于约0.2μm)(例如，小于约
Figure BDA0002345089740000072
(小于约0.1μm)，小于约
Figure BDA0002345089740000073
(小于约0.05μm))的高度HR(并且因此，RDL 102可以限定高度HR)。高度HR可以全部或主要(例如，至少50％)由碳基材料104限定。如果存在，籽晶材料106可以比碳基材料104更薄(例如，定义较小的竖直高度)。
导电材料(例如，碳基材料104和籽晶材料106(如果存在))可以被形成为与半导体管芯的表面109(例如，半导体管芯的上装置区域103的表面109)接触的离散导电元件107(例如，导电迹线、导电通孔)。可以由衬底112支撑的下装置区域110可以在衬底112和上装置区域103之间，位于RDL 102下方。导电元件107之间的空间可以填充有钝化材料114。另一钝化材料116可以覆盖钝化材料114和碳基材料104以及籽晶材料106(如果存在)的导电元件107，并且可通过另一钝化材料116中的开口118到达导电元件107。钝化材料114、116可以各自或都包括电绝缘材料(例如，氮化物(例如，氮化硅(Si3N4)、氧氮化硅(SiOxNy)、碳氮化硅(SiCN)))，基本由其组成或由其组成。在一些实施例中，钝化材料114和另一钝化材料116可以具有相同的化学成分。在其它实施例中，它们可以具有不同的化学成分。
因为导电元件107的导电材料(例如，碳基材料104和籽晶材料106(如果存在))限定了低高度HR，所以导电元件107之间的钝化材料114也限定了低高度HR。并且，由于RDL 102主要包括具有低电阻率的碳基材料104，因此在RDL 102材料上方的另一钝化材料116也可以是薄的(例如，限定低竖直高度HI)并且仍然表现出足够的电绝缘性质。在一些实施例中，另一钝化材料116可以限定小于约
Figure BDA0002345089740000081
(小于约0.2μm)(例如，小于约
Figure BDA0002345089740000082
(小于约0.1μm)，小于约
Figure BDA0002345089740000083
(小于约0.05μm))的高度HI。
因为导电元件107(例如，导电迹线、导电通孔)的高度HR和另一钝化材料116的高度HI均小于0.2μm，所以与RDL 102的这些导电元件107包含具有较高电阻率的导电材料(例如，铝(Al)，其厚度可能大约为3μm到5μm，并覆盖有相似厚度的钝化材料)的情况相比，半导体装置封装100可以显著更薄。具有低电阻率的碳基材料104的使用可以实现显著的高度形状因子节省，这适应了半导体装置结构的三维堆叠中的竖直缩放。
尽管未详细示出图1的上装置区域103，但是图2示出了放大图。上装置区域103可以包含介电间材料122、124、126(例如，绝缘材料)，其与通过导电塞129电连接的导电材料(例如，金属)123、125、127交错并相邻。
与半导体管芯的上装置区域103相邻的可以是下装置区域110，其可以包含半导体装置(例如，半导体存储器装置)的有源电路系统。例如，可以包含动态随机存取存储器(DRAM)电路系统或NAND闪速存储器电路系统形式的存储器电路系统。有源电路系统通过导电材料(例如，材料123、125、127)与外部导电元件电连通，所述导电材料包含被配置为RDL102的前述部分中的通孔105′和导电迹线105″的碳基材料104。
参考图3，示出了半导体装置封装300的另一实施例。与图1的半导体装置封装100一样，半导体装置封装300可以包含具有离散结构的重分布层102，所述离散结构提供了包含碳基材料104和任选的籽晶材料106的导电元件107。如上所述，导电碳基材料104可以被配置为通孔和导电迹线，并且导电元件107可以通过导电材料与其它组件电连接，所述导电材料通过钝化材料114中的开口118接触导电元件107，所述钝化材料114可以延伸在离散元件107之间并覆盖其以限定RDL 102上方的高度HI。
RDL 102的导电元件107和钝化材料114可以与装置区域310的表面309接触，其中装置区域310包含堆叠管芯结构(例如，半导体管芯的三维(3D)堆叠)。装置区域310的上管芯320可以包含逻辑管芯，而装置区域310的下管芯330可以包含多个DRAM管芯。当装置区域310被表征为具有主从类型的架构时，上部320的管芯可以可替代地被称为“控制器”管芯，并且下部330的管芯可以被称为“存储器”管芯。各个管芯的通孔340(例如，硅通孔(TSV))和TSV之间的导电柱可以延伸通过装置区域310的上管芯320和下管芯330，并且接触RDL 102的碳基材料104的导电元件107。下管芯330的侧面可以由介电模塑料350限定边界，并且半导体装置封装300可以被称为“单一化立方体”。
与图1的半导体装置封装100一样，由于因使用具有低电阻率的碳基材料104而实现的RDL 102中的导电元件107和钝化材料114的厚度较薄，因此图3的半导体装置封装300可以表现出改善的高度形状因子。
尽管图1到3的结构示出了包括碳基材料104的RDL 102的一个高程(elevation)，但是在其它实施例中，RDL 102内的多个高程可以包含碳基材料104，每一个高程都可以表现出较低高度HR的薄度，并且受益于因碳基材料104的低电阻率而改善的高度形状因子。
因此，公开了一种半导体装置封装，其包括重分布层，所述重分布层包含包括导电碳基材料的导电元件。重分布层的导电元件限定了小于约0.2μm的竖直高度。钝化材料在重分布层的导电元件上方并且限定了小于约0.2μm的另一竖直高度。包括电路系统的半导体管芯的装置区域连接到重分布层的导电元件。
本公开的半导体装置封装(例如，图1和2的半导体装置封装100、图3的半导体装置封装300)可以通过利用高温形成工艺形成碳基材料104的方法来制造。如本文使用，术语“高温”是指并且表示超过550℃的温度。例如，碳基材料104可以是在高温下形成的石墨烯。可能需要如此高的温度以充分形成石墨烯。即使如此，通过所公开的方法，形成石墨烯(或其它碳基材料104)的高温可能不会有损坏装置区域103、110(图1和2)、310(图3)的组件或材料的风险，因为装置区域103、110、310的组件和材料可以与石墨烯(或其它碳基材料104)分开形成(例如，在单独的支撑晶片上)，或在形成石墨烯(或其它碳基材料104)之后形成。例如，并且如下文进一步讨论，可以在装置晶片上形成装置区域103、110、310的材料之前、之后或同时，在高温下在初始支撑晶片的牺牲衬底上形成碳基材料104。可以将初始支撑晶片及其碳基材料104结合到装置晶片，然后去除初始支撑晶片的牺牲材料，以留下支撑在装置晶片的装置区域103、110、310上的碳基材料104。
因此，公开了一种重分布层，其包括至少一个层级的包括碳基材料的导电元件。所述至少一个层级中的一个层级的所述导电元件限定了小于约0.2μm的高度。重分布层还包含导电元件周围的钝化材料。导电元件可通过钝化材料到达其它导电材料。
参考图4到15，示出了制造图1和2的半导体装置封装100的方法的阶段。参考图4，可以在初始支撑晶片的牺牲衬底410上形成牺牲基底材料408(例如，通过CVD)。牺牲基底材料408可以包括介电材料(例如，二氧化硅(SiO2)、氮化硅(Si3N4)、碳氮化硅(SiCN)、硅碳氧(SiCO))，基本由其组成或由其组成。牺牲衬底410可以包括硅(例如，单晶硅、多晶硅)或能够在后续加工期间支撑牺牲基底材料408的任何另一材料，基本由其组成或由其组成。
牺牲基底材料408可以表现出连续表面411，导电元件107的离散结构和中间钝化材料114可以在所述连续表面411上形成以制造初始支撑晶片500，如图5中所示。在最初形成时，导电元件107相对于其最终定向反转，使得它们的籽晶材料106位于碳基材料104下方。
在一些实施例中，可以通过在形成钝化材料114之前形成并图案化籽晶材料106和碳基材料104来制造初始支撑晶片500(图5)，如图6到8中所示，其示出了方框A所示的初始支撑晶片500的部分中的另外的加工阶段。
参考图6，可以在牺牲基底材料408的表面411上形成籽晶材料106(例如，通过PVD，通过CVD，通过电镀)。因此，牺牲基底材料408可以被构想和配置成提供在其上形成籽晶材料106的足够的表面结构(例如，光滑连续结构)。可以在籽晶材料106上形成碳基材料104(例如，通过微波等离子体CVD(MPCVD)，通过高温CVD，通过等离子体CVD，通过磁控管CVD，通过等离子体增强CVD)以限定厚度HR。可以在高温下进行形成，以使得能够形成碳基材料104(例如，石墨烯)，并且使用下面的籽晶材料106来使碳基材料104在材料形成时粘附到结构上。在其它实施例中，牺牲基底材料408可以并入或被构想成用作形成碳基材料104的籽晶材料。因此，在这些实施例中，可以省略单独的籽晶材料106，并且可以直接在牺牲基底材料108上形成碳基材料104。
参考图7，可以图案化碳基材料104和籽晶材料106(例如，通过光刻和蚀刻(例如，干法蚀刻、湿法蚀刻))以去除材料104、106的选定部分并且限定导电元件107的离散结构和开口702，牺牲基底材料408的表面411的选定区域在所述开口702中暴露。例如，在碳基材料104是石墨烯的实施例中，可以通过等离子体干法蚀刻将其图案化，然后可以通过氯基蚀刻来去除籽晶材料106的下面部分。在一些实施例中，还可以去除下面的牺牲基底材料408的一些部分以形成开口702。开口702可以限定小于一微米(小于1μm)的宽度，并且碳基材料104和籽晶材料106的薄度可以适应在没有通常与蚀刻通过较厚材料(例如，复杂的掩模材料、倾斜的侧壁、塌陷的结构)相关的困难的情况下形成开口702。
参考图8，然后可以通过在开口702(图7)中并且任选地在导电元件107上方形成钝化材料114(例如，通过CVD)来填充开口702(图7)，如图8中所示的结构800中所示。在形成钝化材料114以覆盖导电元件107的实施例中，然后可以对结构800进行平坦化(例如，CMP)以通过钝化材料114暴露导电元件107，如图5的初始支撑晶片500的结构。
在其它实施例中，可以通过首先形成并图案化钝化材料114，然后形成碳基材料104的导电元件107的离散结构和其中的籽晶材料106来形成初始支撑晶片500(图5)的结构，如图9到11中所示，其示出了方框A所示的初始支撑晶片500的部分中的另外的加工阶段。例如，钝化材料114可以形成为HR的厚度，如图9中所示；图案化以形成暴露牺牲基底材料408的表面411的区域的开口1002，如图10中所示；然后，可以在开口1002中顺序地形成籽晶材料106和碳基材料104，以形成导电元件107的离散结构，从而表现出低厚度HR，并得到图5的初始支撑晶片500。
然后，可以如图12中的箭头B所示翻转(例如，反转)初始支撑晶片500(无论通过图6到8中所示的阶段，通过图9到11中所示的阶段还是通过其它方法形成)，并将其结合到装置晶片1200上，所述装置晶片1200被分别制造成包含由衬底112支撑的上装置区域103和下装置区域110。更特别地，可以使初始支撑晶片500的表面501(例如，上表面)与装置晶片1200的上表面1201接触，并且两个表面501、1201键合在一起以形成图13的结合结构1300。在一些实施例中，装置晶片1200的上表面1201可以包含介电材料(例如，介电间材料122(图2))，其被配置或构想成具有悬空键，当与初始支撑晶片500的表面501的材料(例如，钝化材料114)接触时，所述悬空键将与所述材料化学键合，以将初始支撑晶片500固定到装置晶片1200。因此，初始支撑晶片500可以通过“介电键合”键合到装置晶片1200。
在结合结构1300中，RDL 102的导电元件107包含在装置晶片1200的上表面1201上(例如，直接在其上)的碳基材料104和在碳基材料104上方的籽晶材料106。在本阶段，牺牲基底材料408覆盖RDL 102和钝化材料114，并且牺牲基底410覆盖牺牲基底材料408。
因为初始支撑晶片500及其碳基材料104是与装置晶片1200的制造分开地制造的，所以用于形成碳基材料104的高温形成工艺不会有不利地影响装置区域的材料或组件(例如，上和下装置区域103、110的材料和组件)的风险。因此，甚至可能需要高温来形成的石墨烯或另一碳基材料104也可以在RDL 102中使用，而高温形成工艺不会破坏所制造的半导体装置的其它材料。
然后，可以去除初始支撑晶片500的牺牲材料以暴露RDL 102的导电元件107和中间钝化材料114。例如，可以去除牺牲衬底410(例如，通过蚀刻(例如，湿法蚀刻，通过干法刻蚀)，通过研磨)以形成图14的结构1400；然后，可以去除牺牲基底材料408(例如，通过蚀刻(例如，湿法蚀刻、干法蚀刻)，通过研磨)以形成图15的结构1500。在一些实施例中，牺牲衬底410的去除和牺牲基底材料408的去除可以是两个不同的阶段。在其它实施例中，牺牲衬底410和牺牲基底材料408可以一起被去除或基本上一起被去除以形成结构1500。
然后，可以在导电元件107(例如，在RDL 102的籽晶材料106上或直接在其上)和钝化材料114上形成另一钝化材料116(图1)，然后将其图案化以形成开口118(图1)，以形成图1的半导体装置封装100。
因此，公开了一种用于制造半导体装置封装的方法。所述方法包括在牺牲衬底上形成碳基材料。所述方法还包含反转牺牲衬底并将牺牲衬底键合到包括半导体装置组件的另一晶片。在键合之后，去除牺牲衬底以在另一晶片上留下碳基材料。
在一些实施例中，具有中间钝化材料114的导电元件107可以直到初始支撑晶片被翻转并结合到装置晶片1200之后才形成。例如，参考图16，可以通过在牺牲基底材料408上形成籽晶材料106并在籽晶材料106上形成碳基材料104来制造初始支撑晶片1600。因此，初始支撑晶片1600的上表面1601可以是碳基材料104的连续表面，或者在一些实施例中是形成在碳基材料104上的介电材料(未示出)。然后，可以翻转初始支撑晶片1600(如箭头B所示)并将其结合到装置晶片1200的上表面1201，从而形成图17的结合结构1700。然后，如上所述，可以去除牺牲衬底410和牺牲基底材料408，以将籽晶材料106暴露在碳基材料104上，如图18中所示。
然后，可以以与上文关于图7描述的方式相同的方式将籽晶材料106和碳基材料104图案化，但是形成暴露装置晶片1200的上表面1201的区域的开口1902。然后，可以形成钝化材料114以填充开口1902并覆盖RDL 102的导电元件107，并且将其图案化以形成开口118，以形成图20的半导体装置封装2000。图20的半导体装置封装2000可以与图1的半导体装置封装100相同，只是在图20的半导体装置封装2000中，钝化材料114可以在导电元件107之间和上方是连续的，而在图1的半导体装置封装100中，导电元件107之间的钝化材料114与导电元件107上方的另一钝化材料116分开形成。然而，在钝化材料114和另一钝化材料116具有相同成分的实施例中，半导体装置封装100、2000之间可以没有视觉上的区别。
在一些实施例中，可以在去除初始支撑晶片500的牺牲材料(例如，牺牲衬底410和牺牲基底材料408)同时或之后去除一些或全部籽晶材料106。例如，进一步参考在图4到15中所示的方法并返回参考图15，可以去除暴露的籽晶材料106和钝化材料114的相邻部分(例如，通过CMP，通过研磨，通过蚀刻)以仅留下碳基材料104暴露，如图21中所示。因此，重分布层2102的导电元件2107可以由碳基材料104组成并且可以限定高度HR′。高度HR′可以很薄，小于约
Figure BDA0002345089740000131
(小于约0.2μm)(例如，小于约
Figure BDA0002345089740000132
(小于约0.1μm)，小于约
Figure BDA0002345089740000133
(小于约0.05μm))。然后，可以在碳基材料104和钝化材料114上(例如，直接在其上)形成另一钝化材料116至HI的厚度，并且将其图案化以形成开口118，如图22中所示，从而形成实现了显著的高度形状因子节省的半导体装置封装2200。
作为另一实例，进一步参考图4、6和16到20中所示的方法并返回参考图18，可以去除籽晶材料106(例如，通过CMP，通过研磨，通过蚀刻)以留下碳基材料104暴露并限定高度HR′，如图23中所示。然后，可以图案化碳基材料104(例如，通过光刻和蚀刻(例如，干法蚀刻、湿法蚀刻))以形成暴露装置晶片1200的上表面1201的区域的开口2402，如图24中所示。然后，可以形成钝化材料114以填充开口2402并覆盖由碳基材料104组成的RDL 2102的导电元件2107。然后，可以图案化钝化材料114(例如，通过光刻和蚀刻)以形成开口118。通过使用具有低电阻率和低高度的碳基材料104，所得的半导体装置封装2500还可以受益于显著的高度形状因子节省。
在一些实施例中，可以在形成导电元件107的导电材料之前并且在翻转和键合之前形成在导电元件107上限定了高度HI的另一钝化材料116。例如，参考图26，另一钝化材料116可以在牺牲基底材料408上(例如，直接在其上)，例如以形成限定了高度HI的连续膜。可以在另一钝化材料116上依次形成籽晶材料106和碳基材料104，如图27中所示。可以图案化籽晶材料106和碳基材料104以形成暴露另一钝化材料116的区域的开口2802，如图28中所示。然后，可以形成钝化材料114以至少填充开口2802，从而形成初始支撑晶片2900，如图29中所示，其中上表面2901暴露了碳基材料104和导电元件107之间的钝化材料114。然后，可以将初始支撑晶片2900反转并结合到装置晶片1200，其中初始支撑晶片2900的上表面2901接触装置晶片1200的上表面1201，如图30中所示。然后，可以去除初始支撑晶片2900的牺牲材料(例如，牺牲衬底410、牺牲基底材料408)，从而在包含碳基材料104的导电元件107上留下另一钝化材料116，如图31中所示。然后，可以图案化钝化材料116以形成开口118。所得的结构可以与图1的半导体装置封装100等同或相同。
作为另一实例，参考图32，可以在牺牲基底材料408上形成钝化材料114至HR+HI的高度。可以去除(例如，蚀刻)钝化材料114的部分以形成完全限定在钝化材料114中的开口3302，如图33中所示。可以在开口3302中形成籽晶材料106和碳基材料104以形成RDL 102的导电元件107，如图34中所示，从而形成具有钝化材料114的连续区域的初始支撑晶片3400。然后，可以将初始支撑晶片3400反转并结合以将初始支撑晶片3400的上表面3401键合到装置晶片1200的上表面1201，如图35中所示。然后，可以去除牺牲材料(例如，牺牲衬底410和牺牲基底材料408)，在导电元件107上方和之间留下钝化材料114，如图36中所示。然后，可以图案化钝化材料114以形成开口118。所得的结构可以与图20的半导体装置封装2000等同或相同。
RDL 102中的碳基材料104也可以用在晶片上芯片的实施例中，其中在形成碳基材料104之后但在翻转晶片之前，在初始支撑晶片上方构造装置层(例如，装置区域310(图3))的组件。参考图37，可以例如使用图26到29所示的方法或使用图32到34所示的方法制造初始支撑晶片3700。然后，可以在初始支撑晶片3700上形成装置区域310(图3)的材料和组件(例如，通过诸如在2018年5月10日提交的美国专利申请序列号15/976,398中描述的方法)。
例如，装置区域310(图3)的上部320的材料和组件可以形成在初始支撑晶片3700的上表面3701上或结合到其上，如图38中所示。在一些实施例中，上部320可以形成在与初始支撑晶片3700分开的另一衬底3802(例如，另一硅晶片)上，其中此另一衬底3802被加工成在将结构键合到初始支撑晶片3700之前通过背侧介电材料3814暴露通孔340(图3)的一部分。所得的结构3800包含多个管芯位置3810，每个管芯位置3810的有源表面包括有源电路系统3806(例如，DRAM电路系统或NAND闪速存储器电路系统形式的存储器电路系统)。有源电路系统3806可以随后与例如铜柱形式的外部导电元件电连通，所述铜柱可以占用与导电元件107连通的开口118(图3)。管芯位置3810之间是划线区域3820，从而界定了所谓的“街道(street)”。
在结构3800上(例如，在背侧介电材料3814上)，可以形成另一部分3930的材料和组件，其将成为半导体装置封装300(图3)的下管芯330(图3)的一部分。可以形成通孔340，以从初始支撑晶片3700中的碳基材料104延伸到另一部分3930的上管芯，如图39中所示。开口3902可以形成在划线区域3820中，通过另一部分3930延伸到上部320。开口3902可以填充有模塑料350，如图40中所示。然后，可以反转结构并去除牺牲材料(牺牲衬底410和牺牲基底材料408)，如图41中所示。可以通过钝化材料114形成开口118，然后可以将结构分离，或在通过划线区域3820的切割线C处(图40)“单一化”为单个半导体管芯(例如，单个单一化半导体装置封装300)。可以以非常窄的切割锯片宽度实现单一化。
值得注意的是，通过图37到41的方法，用于形成碳基材料104的高温工艺不会有损害装置区域310的组件或材料的风险，因为装置区域310是在形成碳基材料104之后形成的，或者是分开形成的并且随后在已经形成的碳基材料104上方键合。
应当认识到，图40的结构的初始支撑晶片3700部分可以通过任何其它上述用于形成初始支撑晶片的方法以其它方式形成。例如，初始支撑晶片3700可以首先形成为图5的初始支撑晶片500，并且钝化材料114的上部(即，限定了高度HI的部分)可以在去除牺牲衬底410和牺牲基底材料408之后形成。另外，在一些实施例中，可以在形成钝化材料114的此另外的部分之前去除籽晶材料106，如上文关于图21到25讨论的方法。
因此，公开了一种用于制造半导体装置封装的方法。所述方法包括形成初始支撑晶片。形成初始支撑晶片包括在牺牲衬底上形成导电碳基材料。初始支撑晶片的表面键合到包括半导体装置组件的另一晶片。去除牺牲衬底，并且在导电碳基材料上形成钝化材料。
根据本公开的实施例的半导体装置(例如，半导体装置封装100(图1)、300(图3)、2000(图20)、2200(图22)、2500(图25))可以在本公开的电子系统的实施例中使用。例如，参考图42，示出了根据本公开的实施例的说明性电子系统4200的框图。电子系统4200可以包括例如计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、具有Wi-Fi或蜂窝功能的平板计算机(例如，
Figure BDA0002345089740000151
或
Figure BDA0002345089740000152
平板计算机、电子书、电子阅读器、导航装置)。电子系统4200包含至少一个存储器装置4202。存储器装置4202可以包含例如本文描述的半导体装置封装(例如，半导体装置封装100(图1)、300(图3)、2000(图20)、2200(图22)、2500(图25))。此存储器装置可以任选地包含被配置成用于其它功能的管芯(例如，逻辑管芯、RF管芯或二者)。电子系统4200可以进一步包含至少一个电子信号处理器装置4204(通常被称为“微处理器”)。电子系统4200可以进一步包含一或多个输入装置4206，用于由用户例如使用鼠标或其它指向装置、键盘、触摸板、按钮或控制面板将信息输入到电子系统4200中。电子系统4200可以进一步包含一或多个输出装置4208，用于通过例如监视器、显示器、打印机、音频输出插孔、扬声器等向用户输出信息(例如，视觉或音频输出)。在一些实施例中，输入装置4206和输出装置4208可以包括单个触摸屏装置，其既可以用于向电子系统4200输入信息，也可以用于向用户输出视觉信息。输入装置4206和输出装置4208可以与一或多个存储器装置4202和电子信号处理器装置4204电连通。还可以考虑到，代替单独的存储器和信号处理器装置4202和4204，可以将单个组合件4200可以被配置为包含处理器和/或其它管芯功能的封装中的系统。
因此，公开了一种电子系统，其包括至少一个输入装置、至少一个输出装置以及可操作地耦合到至少一个输入装置和至少一个输出装置的处理器装置。电子系统还包括半导体装置，所述半导体装置包括至少一个存储器管芯、重分布层和钝化材料。重分布层包括导电碳基材料的导电元件。导电元件限定了小于约0.2μm的高度并且电连接到至少一个存储器管芯。钝化材料电隔离重分布层的导电元件并且还限定了小于约0.2μm的高度。
尽管已经结合附图描述了某些说明性实施例，但是本领域普通技术人员将认识并理解，本公开涵盖的实施例不限于本文明确示出和描述的那些实施例。相反，可以在不背离本公开涵盖的实施例的范围的情况下对本文描述的实施例进行许多增加、删除和修改，例如下文要求的那些(包含合法的等同物)。另外，来自一个所公开的实施例的特征可以与另一所公开的实施例的特征组合或由其替代，但同时仍涵盖在本公开的范围内。

Claims (26)

1.一种半导体装置封装，其包括：
重分布层，其包含包括导电碳基材料的导电元件，所述重分布层的所述导电元件限定了小于约0.2μm的竖直高度；
钝化材料，其介于所述重分布层的所述导电元件之间并且限定了小于约0.2μm的另一竖直高度；和
包括电路系统的半导体管芯的装置区域，其连接到所述重分布层的所述导电元件。
2.根据权利要求1所述的半导体装置封装，其中所述导电碳基材料表现出约10-6Ω·m或更小的电阻率。
3.根据权利要求1所述的半导体装置封装，其中所述导电碳基材料包括石墨烯。
4.根据权利要求3所述的半导体装置封装，其中所述导电碳基材料由石墨烯组成。
5.根据权利要求1所述的半导体装置封装，其中所述重分布层的所述导电元件进一步包括与所述导电碳基材料相邻的另一导电材料，所述导电碳基材料和所述另一导电材料限定了小于约0.2μm的竖直高度。
6.根据权利要求5所述的半导体装置封装，其中所述另一导电材料包括铜(Cu)和镍(Ni)的双层或者包括镍(Ni)。
7.根据权利要求1所述的半导体装置封装，其中所述钝化材料包括绝缘氮化物材料。
8.根据权利要求1所述的半导体装置封装，其进一步包括从所述导电碳基材料延伸到所述装置区域的通孔。
9.一种用于制造半导体装置封装的方法，所述方法包括：
在牺牲衬底上形成碳基材料；
反转所述牺牲衬底；
将所述牺牲衬底键合到包括半导体装置组件的另一晶片；和
在所述键合之后，去除所述牺牲衬底以在所述另一晶片上留下所述碳基材料。
10.根据权利要求9所述的方法，其进一步包括在所述碳基材料上形成钝化材料，所述碳基材料和所述钝化材料限定了小于约0.2μm的高度。
11.根据权利要求9所述的方法，其进一步包括：在所述牺牲衬底上形成所述碳基材料之前：
直接在所述牺牲衬底上形成牺牲基底材料，所述牺牲基底材料包括介电材料；和
直接在所述牺牲基底材料上形成籽晶材料，
其中在所述牺牲衬底上形成所述碳基材料包括直接在所述籽晶材料上形成所述碳基材料。
12.根据权利要求11所述的方法，其进一步包括在去除所述牺牲衬底之后，去除所述籽晶材料。
13.根据权利要求12所述的方法，其进一步包括在去除所述籽晶材料之后，图案化所述碳基材料以限定离散结构。
14.根据权利要求11所述的方法，其进一步包括在去除所述牺牲衬底之后，图案化所述碳基材料和所述籽晶材料以限定由开口隔开的离散结构。
15.根据权利要求9所述的方法，其进一步包括：
图案化所述碳基材料以形成离散结构，所述离散结构限定了所述离散结构之间的开口；和
用钝化材料填充所述开口。
16.根据权利要求15所述的方法，其中在反转所述牺牲衬底之前，图案化所述碳基材料。
17.根据权利要求15所述的方法，其中在反转所述牺牲衬底之后，图案化所述碳基材料。
18.根据权利要求9所述的方法，其进一步包括在所述牺牲衬底上形成所述碳基材料之前：
在所述牺牲衬底上形成钝化材料；和
图案化所述钝化材料以定义开口，
其中在所述牺牲衬底上形成所述碳基材料包括在所述钝化材料中限定的所述开口中形成所述碳基材料。
19.根据权利要求18所述的方法，其进一步包括在去除所述牺牲衬底之后，在所述碳基材料上形成另一钝化材料。
20.一种用于制造半导体装置封装的方法，所述方法包括：
形成初始支撑晶片，其包括：
在牺牲衬底上形成导电碳基材料；
将所述初始支撑晶片的表面键合到包括半导体装置组件的另一晶片；
去除所述牺牲衬底；和
在所述导电碳基材料上形成钝化材料。
21.根据权利要求20所述的方法，其中在牺牲衬底上形成导电碳基材料包括在半导体衬底上的介电材料上形成石墨烯。
22.根据权利要求20所述的方法，其中形成导电碳基材料包括在至少550℃的温度下形成所述导电碳基材料，而不将包括所述半导体装置组件的所述另一晶片暴露于所述温度。
23.一种重分布层，其包括：
至少一个层级的包括碳基材料的导电元件，所述至少一个层级中的一个层级的所述导电元件限定了小于约0.2μm的高度；和
在所述导电元件周围的钝化材料，所述导电元件可通过所述钝化材料到达其它导电材料。
24.根据权利要求23所述的重分布层，其中所述碳基材料基本由石墨烯组成。
25.根据权利要求23所述的重分布层，其中所述导电元件进一步包括与所述碳基材料直接接触的籽晶材料。
26.一种电子系统，其包括：
至少一个输入装置；
至少一个输出装置；
处理器装置，其可操作地耦合到所述至少一个输入装置和所述至少一个输出装置；和
半导体装置，其包括：
至少一个存储器管芯；
重分布层，其包括导电碳基材料的导电元件，所述导电元件限定了小于约0.2μm的高度并且电连接到所述至少一个存储器管芯；和
钝化材料，其电隔离所述重分布层的所述导电元件并且限定了小于约0.2μm的高度。
CN201911391579.8A 2018-12-31 2019-12-30 具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统 Active CN111384022B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/236,681 US10854549B2 (en) 2018-12-31 2018-12-31 Redistribution layers with carbon-based conductive elements, methods of fabrication and related semiconductor device packages and systems
US16/236,681 2018-12-31

Publications (2)

Publication Number Publication Date
CN111384022A true CN111384022A (zh) 2020-07-07
CN111384022B CN111384022B (zh) 2024-02-27

Family

ID=71124140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911391579.8A Active CN111384022B (zh) 2018-12-31 2019-12-30 具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统

Country Status (2)

Country Link
US (3) US10854549B2 (zh)
CN (1) CN111384022B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11932946B2 (en) 2021-11-10 2024-03-19 Lyten, Inc. Tuning porous surface coatings using a plasma spray torch
US20230212729A1 (en) * 2021-11-10 2023-07-06 Lyten, Inc. Tuned porous surface coatings

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017372A1 (en) * 2003-07-22 2005-01-27 Lua Edmund Koon Tian Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
CN102197476A (zh) * 2008-08-29 2011-09-21 先进微装置公司 包括用于导通孔的碳基材料的半导体器件
CN102980917A (zh) * 2011-09-06 2013-03-20 英飞凌科技股份有限公司 传感器装置及方法
CN104143545A (zh) * 2013-05-08 2014-11-12 英飞凌科技股份有限公司 封装布局和形成封装布局的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320543A (ja) 1994-04-01 1995-12-08 Whitaker Corp:The 異方導電性接着構造物及びその製造方法
JP3694825B2 (ja) 1999-11-18 2005-09-14 日本航空電子工業株式会社 導体パターンの形成方法及びコネクタ、フレキシブルプリント配線板、異方導電性部材
US7521851B2 (en) 2003-03-24 2009-04-21 Zhidan L Tolt Electron emitting composite based on regulated nano-structures and a cold electron source using the composite
JP4563110B2 (ja) 2004-08-20 2010-10-13 積水化学工業株式会社 導電性微粒子の製造方法
TWI323901B (en) 2004-11-26 2010-04-21 Hon Hai Prec Ind Co Ltd Anisotropic conductive material
CN100404242C (zh) 2005-04-14 2008-07-23 清华大学 热界面材料及其制造方法
US7402909B2 (en) 2005-04-28 2008-07-22 Intel Corporation Microelectronic package interconnect and method of fabrication thereof
JP2007073388A (ja) 2005-09-08 2007-03-22 Tokai Rubber Ind Ltd 異方性導電膜およびその製造方法
CN101054467B (zh) 2006-04-14 2010-05-26 清华大学 碳纳米管复合材料及其制备方法
JP2009117591A (ja) 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
CN101662894B (zh) 2008-08-27 2011-09-21 富葵精密组件(深圳)有限公司 封装基板以及封装结构
JP5075180B2 (ja) 2009-03-31 2012-11-14 コリア・インスティテュート・オブ・サイエンス・アンド・テクノロジー 導電性粒子及びこれを含む異方性導電フィルム
CN101989583B (zh) 2009-08-05 2013-04-24 清华大学 散热结构及使用该散热结构的散热系统
JP5550515B2 (ja) * 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP5842349B2 (ja) 2011-03-18 2016-01-13 富士通株式会社 シート状構造体、シート状構造体の製造方法、電子機器及び電子機器の製造方法
US8586871B2 (en) 2011-07-19 2013-11-19 The Charles Stark Draper Laboratory, Inc. Interconnect schemes, and materials and methods for producing the same
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
KR20150078320A (ko) 2013-12-30 2015-07-08 삼성전기주식회사 이방 전도성 필름 및 그 제조방법
US9953957B2 (en) 2015-03-05 2018-04-24 Invensas Corporation Embedded graphite heat spreader for 3DIC
US10170426B2 (en) 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
KR101867787B1 (ko) 2015-10-26 2018-06-14 사빅 글로벌 테크놀러지스 비.브이. 탄소 나노튜브 쉘 물질의 제조 방법
JP7190426B2 (ja) 2017-04-11 2022-12-15 信越ポリマー株式会社 電気コネクターおよびその製造方法
KR102329799B1 (ko) * 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지
US10217726B1 (en) 2017-08-31 2019-02-26 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
US10418255B2 (en) 2017-12-01 2019-09-17 Micron Technology, Inc. Semiconductor device packages and related methods
US10319696B1 (en) 2018-05-10 2019-06-11 Micron Technology, Inc. Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages
US20190378781A1 (en) 2018-06-07 2019-12-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3d applications
US10593647B2 (en) * 2018-06-27 2020-03-17 Powertech Technology Inc. Package structure and manufacturing method thereof
US11450560B2 (en) * 2018-09-24 2022-09-20 Intel Corporation Microelectronic assemblies having magnetic core inductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017372A1 (en) * 2003-07-22 2005-01-27 Lua Edmund Koon Tian Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
CN102197476A (zh) * 2008-08-29 2011-09-21 先进微装置公司 包括用于导通孔的碳基材料的半导体器件
CN102980917A (zh) * 2011-09-06 2013-03-20 英飞凌科技股份有限公司 传感器装置及方法
CN104143545A (zh) * 2013-05-08 2014-11-12 英飞凌科技股份有限公司 封装布局和形成封装布局的方法

Also Published As

Publication number Publication date
US10854549B2 (en) 2020-12-01
CN111384022B (zh) 2024-02-27
US11749608B2 (en) 2023-09-05
US20230411299A1 (en) 2023-12-21
US20210057342A1 (en) 2021-02-25
US20200211967A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US11532584B2 (en) Package substrate with high-density interconnect layer having pillar and via connections for fan out scaling
US20230411299A1 (en) Device packages including redistribution layers with carbon-based conductive elements, and methods of fabrication
TW201731025A (zh) 堆疊電晶體
US11309192B2 (en) Integrated circuit package supports
US10396013B2 (en) Advanced through substrate via metallization in three dimensional semiconductor integration
JP2024019275A (ja) 接合メモリ装置およびその製作方法
TWI758359B (zh) 具有銅合金濺鍍晶種層及高密度互連件之封裝體基體
TW202101737A (zh) 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法
JP7330301B2 (ja) 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法
JP2022534943A (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
WO2018190817A1 (en) Integrated circuit interconnects
US20240170435A1 (en) Anisotropic conductive film with carbon-based conductive regions and related semiconductor device assemblies and methods
US11652045B2 (en) Via contact patterning method to increase edge placement error margin
US20210408377A1 (en) Methods for forming memory devices, and associated devices and systems
US11367684B2 (en) Recessed metal interconnects to mitigate EPE-related via shorting
CN114388434A (zh) 用于改进通孔集成的自组装单分子层的应用
US11521923B2 (en) Integrated circuit package supports
US11610810B2 (en) Maskless air gap enabled by a single damascene process
CN112530879B (zh) 微电子装置和微电子装置制造
US11101171B2 (en) Apparatus comprising structures including contact vias and conductive lines, related methods, and memory devices
US11742283B2 (en) Integrated thin film resistor and memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant