CN109671698A - 重布线层结构及其制备方法 - Google Patents

重布线层结构及其制备方法 Download PDF

Info

Publication number
CN109671698A
CN109671698A CN201811409091.9A CN201811409091A CN109671698A CN 109671698 A CN109671698 A CN 109671698A CN 201811409091 A CN201811409091 A CN 201811409091A CN 109671698 A CN109671698 A CN 109671698A
Authority
CN
China
Prior art keywords
layer
adhesion
rewiring
inorganic dielectric
rerouting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811409091.9A
Other languages
English (en)
Inventor
戴风伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811409091.9A priority Critical patent/CN109671698A/zh
Publication of CN109671698A publication Critical patent/CN109671698A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

本发明提供了一种重布线层结构及其制备方法。该重布线层结构包括顺序层叠的衬底、第一无机介质层、第一粘附层和重布线层，重布线层具有多个表面，其中与第一粘附层接触的表面为第一表面，第一表面之外的表面为其它表面，重布线层结构还包括：第二粘附层，设置在重布线层的其它表面中的至少一个表面，且第二粘附层具有导电性；第二无机介质层，覆盖第二粘附层和重布线层设置。上述重布线层结构中通过将重布线层的多个表面包覆粘附层材料，提高了其与无机介质层之间的结合力，从而提高了具有该重布线层结构的封装器件的性能。

Description

重布线层结构及其制备方法
技术领域
本发明涉及微电子封装技术领域，具体而言，涉及一种重布线层结构及其制备方法。
背景技术
半导体工业通过持续减小最小特征尺寸来继续提高各种各样电子元件的整合密度，使得在给定的面积下可以集成更多的电子元件。目前，各种封装结构中均可能用到重布线层(Redistribution Layers，RDL)。重布线层是倒装芯片组件中芯片与封装之间的接口界面，目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。
在现有的后道封装中，通常采用无机材料做多层重布线层之间的介质层。然而，由于无机材料与RDL之间结合力很差，也有人采用聚合物材料做介质层，但采用聚合物材料做介质层时，RDL(Cu或Al)与绝缘介质层之间结合力差，从而严重影响了封装器件的性能。
发明内容
本发明的主要目的在于提供一种重布线层结构及其制备方法，以解决现有技术中重布线层与介质层之间结合力差而影响封装器件性能的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种重布线层结构，包括顺序层叠的衬底、第一无机介质层、第一粘附层和重布线层，重布线层具有多个表面，其中与第一粘附层接触的表面为第一表面，第一表面之外的表面为其它表面，重布线层结构还包括：第二粘附层，设置在重布线层的其它表面中的至少一个表面，且第二粘附层具有导电性；第二无机介质层，覆盖第二粘附层和重布线层设置。
进一步地，第二粘附层设置在重布线层的全部其它表面上。
进一步地，第二粘附层的厚度为20～200nm。
进一步地，形成第二粘附层的粘附材料包括Ti和/或Ta。
进一步地，重布线层、第二粘附层和第二无机介质层均为沿远离衬底的方向层叠的多个，且相邻的两层重布线层之间的部分位置通过部分第二粘附层连接以实现电导通且相邻的两层重布线层之间的另一部分位置通过第二无机介质层间隔。
根据本发明的另一方面，提供了一种重布线层结构的制备方法，包括以下步骤：S1，在衬底上顺序形成第一无机介质层、第一粘附层和重布线层，以使第一粘附层位于第一无机介质层与重布线层之间并与重布线层的第一表面接触，重布线层具有多个表面，第一表面之外的表面为其它表面；S2，采用光刻工艺形成覆盖于重布线层的其它表面中的至少一个表面上的第二粘附层，且第二粘附层具有导电性；S3，在衬底上形成第二无机介质层，使第二无机介质层覆盖第二粘附层和重布线层。
进一步地，步骤S2包括：在衬底上形成覆盖重布线层的光刻胶层，并将光刻胶层图形化处理，以使重布线层的其它表面裸露；在衬底上沉积粘附材料，以在重布线层的裸露表面上形成第二粘附层，优选沉积的工艺为PVD；去除图形化后的光刻胶层。
进一步地，第二粘附层的厚度为20～200nm。
进一步地，形成第二粘附层的粘附材料包括Ti和/或Ta。
进一步地，在步骤S3之后，制备方法还包括：S4，去除位于重布线层远离衬底一侧的部分第二粘附层，以使第二粘附层的部分表面裸露；S5，在衬底上形成另一层重布线层，以覆盖于第二粘附层的裸露表面。
进一步地，在步骤S5之后，制备方法还包括：重复执行步骤S2至步骤S4，以得到多层重布线层。
应用本发明的技术方案，提供了一种重布线层结构，该重布线层结构中通过将重布线层的多个表面包覆粘附层材料，提高了其与无机介质层之间的结合力，从而提高了具有该重布线层结构的封装器件的性能。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本申请实施方式所提供的一种重布线层结构的剖面结构示意图；
图2示出了在本申请实施方式所提供的重布线层结构的制备方法中，在在衬底上顺序形成第一无机介质层、第一粘附层和重布线层后的基体剖面结构示意图；
图3示出了在图2所示的衬底上形成覆盖重布线层的光刻胶层并将光刻胶层图形化处理后的基体剖面结构示意图；
图4示出了在图3所示的重布线层的裸露表面上形成第二粘附层并去除图形化后的光刻胶层后的基体剖面结构示意图；
图5示出了在图4所示的衬底上形成第二无机介质层后的基体剖面结构示意图；
图6示出了在图5所示的衬底上形成另一层重布线层后的基体剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、第一无机介质层；30、第一粘附层；40、重布线层；50、光刻胶层；60、第二粘附层；70、第二无机介质层。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中RDL(Cu或Al)与绝缘介质层之间结合力差，从而严重影响了封装器件的性能。本发明的发明人针对上述问题进行研究，提出了一种重布线层结构，如图1，包括顺序层叠的衬底10、第一无机介质层20、第一粘附层30和重布线层40，重布线层40具有多个表面，其中与第一粘附层30接触的表面为第一表面，第一表面之外的表面为其它表面，重布线层结构还包括第二粘附层60和第二无机介质层70，第二粘附层60设置在重布线层40的其它表面中的至少一个表面，且第二粘附层60具有导电性；第二无机介质层70覆盖第二粘附层60和重布线层40设置。
本发明的上述重布线层结构中通过将重布线层的多个表面包覆粘附层材料，提高了其与无机介质层之间的结合力，从而提高了具有该重布线层结构的封装器件的性能。
在本发明的上述重布线层结构中，衬底10可以为硅晶圆；本领域技术人员可以根据现有技术对形成上述第一无机介质层20、第一粘附层30、重布线层40和第二无机介质层70的种类进行合理选取，如上述第一无机介质层20可以为SiO2或SiN等绝缘介质层，上述第二无机介质层70可以与第一无机介质层20为相同种类。
在本发明的上述重布线层结构中，为了提高第二无机介质层70与重布线层40之间的结合力，优选地，上述第二粘附层60设置在重布线层40的全部其它表面上；优选地，上述第二粘附层60的厚度为20～200nm。
在本发明的上述重布线层结构中，第二粘附层60可以通过物理气相沉积工艺(PVD)形成，为了提高第二无机介质层70与重布线层40之间的结合力，优选地，形成该第二粘附层60的粘附材料包括Ti和/或Ta。
在本发明的上述重布线层结构中，优选地，重布线层40、第二粘附层60和第二无机介质层70均为沿远离衬底10的方向层叠的多个，且相邻的两层重布线层40之间的部分位置通过部分第二粘附层60连接以实现电导通且相邻的两层重布线层40之间的另一部分位置通过第二无机介质层70间隔。
根据本发明的另一方面，还提供了一种重布线层结构的制备方法，如图2至图6所示，包括以下步骤：S1，在衬底10上顺序形成第一无机介质层20、第一粘附层30和重布线层40，以使第一粘附层30位于第一无机介质层20与重布线层40之间并与重布线层40的第一表面接触，重布线层40具有多个表面，第一表面之外的表面为其它表面；S2，采用光刻工艺形成覆盖于重布线层40的其它表面中的至少一个表面上的第二粘附层60，且第二粘附层60具有导电性；S3，在衬底10上形成第二无机介质层70，使第二无机介质层70覆盖第二粘附层60和重布线层40。
下面将更详细地描述根据本发明提供的重布线层结构的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：在衬底10上顺序形成第一无机介质层20、第一粘附层30和重布线层40，以使第一粘附层30位于第一无机介质层20与重布线层40之间并与重布线层40的第一表面接触，重布线层40具有多个表面，第一表面之外的表面为其它表面，如图2所示。
在上述步骤S1中，采用的衬底10可以为硅晶圆；本领域技术人员可以根据现有技术对形成上述第一无机介质层20、第一粘附层30和重布线层40的种类进行合理选取，如上述第一无机介质层20可以为SiO2或SiN等绝缘介质层。本领域技术人员还可以根据现有技术对形成上述第一无机介质层20、第一粘附层30和重布线层40的工艺进行合理设定，在此不再赘述。
在完成上述步骤S1之后，执行步骤S2：采用光刻工艺形成覆盖于重布线层40的其它表面中的至少一个表面上的第二粘附层60，且第二粘附层60具有导电性，如图3和图4所示。
在一种优选的实施方式中，上述步骤S2包括：在衬底10上形成覆盖重布线层40的光刻胶层50，并将光刻胶层50图形化处理，以使重布线层40的其它表面裸露，如图3所示；在衬底10上沉积粘附材料，以在重布线层40的裸露表面上形成第二粘附层60，如图4所示；去除图形化后的光刻胶层50。
在上述优选的实施方式中，形成第二粘附层60的沉积工艺可以为物理气相沉积工艺(PVD)。为了提高第二无机介质层70与重布线层40之间的结合力，更为优选地。上述第二粘附层60的厚度为20～200nm；形成该第二粘附层60的粘附材料包括Ti和/或Ta。
在完成上述步骤S2之后，执行步骤S3：在衬底10上形成第二无机介质层70，使第二无机介质层70覆盖第二粘附层60和重布线层40，如图5所示。
在上述步骤S3中，可以采用化学气相沉积工艺(CVD)或物理气相沉积工艺(PVD)形成上述第二无机介质层70，本领域技术人员可以根据现有技术对形成上述第二无机介质层70的工艺条件进行合理设定，在此不再赘述；并且，上述第二无机介质层70可以与第一无机介质层20为相同种类，如SiO2或SiN等绝缘介质。
在一种优选的实施方式中，在上述步骤S3之后，本发明的上述制备方法还包括：S4，去除位于重布线层40远离衬底10一侧的部分第二粘附层60，以使第二粘附层60的部分表面裸露；S5，在衬底10上形成另一层重布线层40，以覆盖于第二粘附层60的裸露表面。
更为优选地，在上述步骤S5之后，制备方法还包括：重复执行步骤S2至步骤S4，以得到多层重布线层40。
通过上述优选的实施方式，以形成具有多层重布线层40层叠的重布线层结构，如图6所示。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
上述重布线层结构中通过将重布线层的多个表面包覆粘附层材料，提高了其与无机介质层之间的结合力，从而提高了具有该重布线层结构的封装器件的性能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种重布线层结构，包括顺序层叠的衬底(10)、第一无机介质层(20)、第一粘附层(30)和重布线层(40)，其特征在于，所述重布线层(40)具有多个表面，其中与所述第一粘附层(30)接触的表面为第一表面，所述第一表面之外的表面为其它表面，所述重布线层结构还包括：
第二粘附层(60)，设置在所述重布线层(40)的其它表面中的至少一个表面，且所述第二粘附层(60)具有导电性；
第二无机介质层(70)，覆盖所述第二粘附层(60)和所述重布线层(40)设置。
2.根据权利要求1所述的重布线层结构，其特征在于，所述第二粘附层(60)设置在所述重布线层(40)的全部其它表面上。
3.根据权利要求1或2所述的重布线层结构，其特征在于，所述第二粘附层(60)的厚度为20～200nm。
4.根据权利要求1或2所述的重布线层结构，其特征在于，形成所述第二粘附层(60)的粘附材料包括Ti和/或Ta。
5.根据权利要求1或2所述的重布线层结构，其特征在于，所述重布线层(40)、第二粘附层(60)和所述第二无机介质层(70)均为沿远离所述衬底(10)的方向层叠的多个，且相邻的两层所述重布线层(40)之间的部分位置通过部分所述第二粘附层(60)连接以实现电导通且相邻的两层所述重布线层(40)之间的另一部分位置通过所述第二无机介质层(70)间隔。
6.一种重布线层结构的制备方法，其特征在于，包括以下步骤：
S1，在衬底(10)上顺序形成第一无机介质层(20)、第一粘附层(30)和重布线层(40)，以使所述第一粘附层(30)位于所述第一无机介质层(20)与所述重布线层(40)之间并与所述重布线层(40)的第一表面接触，所述重布线层(40)具有多个表面，所述第一表面之外的表面为其它表面；
S2，采用光刻工艺形成覆盖于所述重布线层(40)的其它表面中的至少一个表面上的第二粘附层(60)，且所述第二粘附层(60)具有导电性；
S3，在所述衬底(10)上形成第二无机介质层(70)，使所述第二无机介质层(70)覆盖所述第二粘附层(60)和所述重布线层(40)。
7.根据权利要求6所述的制备方法，其特征在于，所述步骤S2包括：
在所述衬底(10)上形成覆盖所述重布线层(40)的光刻胶层(50)，并将所述光刻胶层(50)图形化处理，以使所述重布线层(40)的其它表面裸露；
在所述衬底(10)上沉积粘附材料，以在所述重布线层(40)的裸露表面上形成所述第二粘附层(60)，优选所述沉积的工艺为PVD；
去除图形化后的所述光刻胶层(50)。
8.根据权利要求6或7所述的制备方法，其特征在于，所述第二粘附层(60)的厚度为20～200nm。
9.根据权利要求6或7所述的制备方法，其特征在于，形成所述第二粘附层(60)的粘附材料包括Ti和/或Ta。
10.根据权利要求6所述的制备方法，其特征在于，在所述步骤S3之后，所述制备方法还包括：
S4，去除位于所述重布线层(40)远离所述衬底(10)一侧的部分所述第二粘附层(60)，以使所述第二粘附层(60)的部分表面裸露；
S5，在所述衬底(10)上形成另一层所述重布线层(40)，以覆盖于所述第二粘附层(60)的裸露表面。
11.根据权利要求10所述的制备方法，其特征在于，在所述步骤S5之后，所述制备方法还包括：
重复执行所述步骤S2至步骤S4，以得到多层所述重布线层(40)。
CN201811409091.9A 2018-11-23 2018-11-23 重布线层结构及其制备方法 Pending CN109671698A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811409091.9A CN109671698A (zh) 2018-11-23 2018-11-23 重布线层结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811409091.9A CN109671698A (zh) 2018-11-23 2018-11-23 重布线层结构及其制备方法

Publications (1)

Publication Number Publication Date
CN109671698A true CN109671698A (zh) 2019-04-23

Family

ID=66142155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811409091.9A Pending CN109671698A (zh) 2018-11-23 2018-11-23 重布线层结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109671698A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200616122A (en) * 2004-11-12 2006-05-16 Advanced Semiconductor Eng Redistribution layer and circuit structure thereof
US20110074032A1 (en) * 2006-07-13 2011-03-31 Oki Semiconductor Co., Ltd. Semiconductor device
CN104051384A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 半导体器件的封装方法和装置
US20170243840A1 (en) * 2015-08-26 2017-08-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US9793229B1 (en) * 2016-11-23 2017-10-17 Chipmos Technologies Inc. Insulating protrusion in the trench of a re-distribution layer structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200616122A (en) * 2004-11-12 2006-05-16 Advanced Semiconductor Eng Redistribution layer and circuit structure thereof
US20060103020A1 (en) * 2004-11-12 2006-05-18 Ho-Ming Tong Redistribution layer and circuit structure thereof
US20110074032A1 (en) * 2006-07-13 2011-03-31 Oki Semiconductor Co., Ltd. Semiconductor device
CN104051384A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 半导体器件的封装方法和装置
US20170243840A1 (en) * 2015-08-26 2017-08-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US9793229B1 (en) * 2016-11-23 2017-10-17 Chipmos Technologies Inc. Insulating protrusion in the trench of a re-distribution layer structure

Similar Documents

Publication Publication Date Title
US9997497B2 (en) Through silicon via structure
US9991200B2 (en) Air gap structure and method
EP2747136B1 (en) High density organic bridge device and method
CN101714539B (zh) 用于tsv铜附着的z形结构
US7951647B2 (en) Performing die-to-wafer stacking by filling gaps between dies
CN104835793B (zh) 晶片封装体及其制造方法
CN207852664U (zh) 防脱落重布线结构及具有该重布线结构的半导体封装器件
US9159673B2 (en) Forming interconnect structures using pre-ink-printed sheets
US20060207790A1 (en) Bonding pads having slotted metal pad and meshed via pattern
CN106409803A (zh) 半导体装置
TW201310586A (zh) 半導體結構及其製造方法
CN103107157A (zh) 晶片封装体及其形成方法
US11728558B2 (en) Semiconductor structure including antenna
CN109727954A (zh) 半导体结构
CN108109985A (zh) 多芯片堆叠封装方法及封装体
CN107134413A (zh) 半导体装置以及制造的方法
US8624348B2 (en) Chips with high fracture toughness through a metal ring
US5196089A (en) Multilayer ceramic substrate for mounting of semiconductor device
JP2007273624A (ja) 半導体装置及びその製造方法
CN109524384A (zh) 半导体装置及其制作方法
CN107078068A (zh) 晶圆级芯片的封装方法及封装体
CN109671698A (zh) 重布线层结构及其制备方法
CN110071082A (zh) 具有环绕填充线的接合垫
CN105990285B (zh) 半导体结构与其制备方法
KR101487082B1 (ko) 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423