CN110459524A - 封装用基板、芯片及封装方法 - Google Patents
封装用基板、芯片及封装方法 Download PDFInfo
- Publication number
- CN110459524A CN110459524A CN201910739303.8A CN201910739303A CN110459524A CN 110459524 A CN110459524 A CN 110459524A CN 201910739303 A CN201910739303 A CN 201910739303A CN 110459524 A CN110459524 A CN 110459524A
- Authority
- CN
- China
- Prior art keywords
- region
- line
- pad
- positive pole
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 229910000679 solder Inorganic materials 0.000 claims description 63
- 238000003466 welding Methods 0.000 claims description 53
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 239000003550 marker Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 230000005611 electricity Effects 0.000 description 6
- 210000002186 septum of brain Anatomy 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本公开提供一种封装用基板、芯片及封装方法，其中电源正极焊盘以及电源负极焊盘交错设置，在另一面设置晶圆时，能够缩短晶圆电源bump距离基板电源正极焊盘或电源负极焊盘的距离，从而降低电源路径的等效电阻和等效电感，减小供电网络(PDN power delivery network)阻抗，进而解决交流噪声的问题。
Description
技术领域
本公开涉及封装技术，尤其涉及一种封装用基板、芯片及封装方法。
背景技术
封装(Package)是把集成电路装配为芯片最终产品的过程。简单地说，就是把生产出来的集成电路裸片(Die)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。
基于现有技术的封装方式得到芯片中，晶圆的电源到封装基板电源的路径过长。这部分电路会增加电路中的等效串联电阻(ESR)，从而增加直流损耗。同时，这部分电路还会增加等效串联电感(ESL)，导致交流噪声的问题。尤其当芯片尺寸较大时，上述的两种技术问题显得更为明显。
发明内容
本公开提供一种封装用基板、芯片及封装方法，以解决现有技术中由于封装时电源路径较长，导致的交流噪声的问题。
本公开的第一个方面是提供一种封装用基板，包括：
基板上设置有电源正极焊盘以及电源负极焊盘；
所述电源正极焊盘以及所述电源负极焊盘设置在所述基板的第一面，且间隔设置；
所述电源正极焊盘包括第一连通区域和与所述第一连通区域相连的多个第一分隔区域，多个所述第一分隔区域间隔设置以在所述电源正极焊盘上形成多个第一凹槽；
所述电源负极焊盘包括第二连通区域和与所述第二连通区域相连的多个第二分隔区域，多个所述第二分隔区域间隔设置以在所述电源负极焊盘上形成多个第二凹槽；
其中，多个所述第一分隔区域分别伸入多个所述第二凹槽，多个所述第二分隔区域分别伸入多个所述第一凹槽。
在一种可选的实施方式中，所述阻焊层包括多组往复子界线，相邻的所述往复子界线相接，所述阻焊层由阻焊剂形成；所述往复子界线包括相互平行的第一线、第二线，与所述第一线垂直的第一连接线、第二连接线；
所述第一连接线的一端与所述第一线的第一端连接，所述第一连接线的另一端与所述第二线的第一端连接；
所述第二连接线的一端与所述第一线的第二端连接，所述第二连接线的另一端与相邻往复子界线的第二线的第二端连接。
在一种可选的实施方式中，所述往复子界线的第一线位于相邻的所述第一分隔区域与所述第二分隔区域之间，所述往复子界线中的第二线位于相邻的所述第二分隔区域与另一个所述第二分隔区域之间；
所述往复子界线中的第一连接线位于所述第一连通区域与所述第二分隔区域之间，所述往复子界线中的第二连接线位于所述第二连通区域与所述第一分隔区域之间。
在一种可选的实施方式中，所述晶圆区域正投影与所述第一面的所述第一分隔区域、所述第二分隔区域以及所述阻焊层所在区域正投影重叠。
在一种可选的实施方式中，所述晶圆的电源接线穿过设置在所述基板的通孔，并固定在所述基板的所述第一面。
在一种可选的实施方式中，所述电源正极焊盘和/或电源负极焊盘设置有阻焊区域，用于将所述电源正极焊盘和/或电源负极焊盘分隔为多个露铜区域。
在一种可选的实施方式中，多个所述露铜区域为多个矩形区域，所述矩形区域之间设置有所述阻焊区域；
其中，所述阻焊区域包括纵向阻焊区域，所述纵向阻焊区域包括所述阻焊层，以及在所述阻焊层的延伸方向延长所述阻焊层的延伸线；
垂直于所述延伸方向设置有横向阻焊区域，所述横向阻焊区域与所述纵向阻焊区域垂直设置。
本公开的第二个方面是提供一种芯片，包括晶圆，如第一方面所述的封装用基板。
本公开的第三个方面是提供一种封装方法，包括如第一方面所述的封装用基板封装晶圆
本公开实施例提供的封装用基板、芯片及封装方法的技术效果是：
本公开实施例提供的封装用基板、芯片及封装方法，包括：基板上设置有电源正极焊盘以及电源负极焊盘；电源正极焊盘以及电源负极焊盘设置在基板的第一面，且间隔设置；电源正极焊盘包括第一连通区域和与第一连通区域相连的多个第一分隔区域，多个第一分隔区域间隔设置以在电源正极焊盘上形成多个第一凹槽；电源负极焊盘包括第二连通区域和与第二连通区域相连的多个第二分隔区域，多个第二分隔区域间隔设置以在电源负极焊盘上形成多个第二凹槽；其中，多个第一分隔区域分别伸入多个第二凹槽，多个第二分隔区域分别伸入多个第一凹槽；阻焊层设置在电源正极焊盘与电源负极焊盘之间且分隔电源正极焊盘与电源负极焊盘。本公开实施例提供的封装用基板、芯片及封装方法，其中电源正极焊盘以及电源负极焊盘交错设置，在另一面设置晶圆时，能够缩短晶圆电源bump距离基板电源正极焊盘或电源负极焊盘的距离，从而降低电源路径的等效电阻和等效电感，减小供电网络(PDN power delivery network)阻抗，进而解决交流噪声的问题。
附图说明
图1为本发明一示例性实施例示出的封装用基板的示意图；
图2为本发明一示例性实施例示出的基板第一面的示意图；
图3为本发明一示例性实施例示出的基板第二面的示意图；
图4为本发明一示例性实施例示出的现有技术中的基板示意图；
图5为本发明另一示例性实施例示出的现有技术中的基板示意图；
图6为本发明一示例性实施例示出的基板第一面的示意图；
图7为本发明一示例性实施例示出的多种阻焊层的示意图；
图8为本发明再一示例性实施例示出的基板第一面的示意图。
具体实施方式
图1为本发明一示例性实施例示出的封装用基板的示意图；
图2为本发明一示例性实施例示出的基板第一面的示意图；
图3为本发明一示例性实施例示出的基板第二面的示意图。
如图1所示，本实施例提供的封装用基板包括第一面11、第二面12。
其中，第一面11与第二面12相对设置，基板是一薄片状物体，其具有两个相对的平面，其中一面为第一面11，另一面为第二面12。
封装基板是印刷线路板中的术语，基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。封装基板是半导体芯片封装的载体。
基板是覆铜箔层压板，铜箔层可以作为导体，从而实现基板与其他的部件的电连接。
具体的，结合图2，基板的第一面11设置有电源焊盘，具体包括电源正极焊盘111以及电源负极焊盘112。设置有基板的芯片通电后，基板上的电源焊盘能够通电，电源正极焊盘111与电源正极相连，使得电源正极焊盘111通电后也接通正极电，且整个电源正极焊盘111位于同一电位，电源负极焊盘112与电源负极相连，使得电源负极焊盘112通电后接通负极电，且整个电源负极区域112位于同一电位。
进一步的，例如芯片中的电源线可以被分为正极线和负极线，正极线与电源正极焊盘111连接，负极线与电源负极焊盘112连接。
可选的，在基板的第一面覆盖有铜箔层，为了使电源正极焊盘111与电源负极焊盘112相隔离，不会造成短路的问题，还需要在电源正极焊盘111与电源负极焊盘112之间设置阻焊层113。
阻焊层113可以由阻焊剂构成。
其中，虚线框选区域为晶圆区域。
其中，参考图3，在基板的第二面12具有晶圆区域121，可以将晶圆设置在第二面12上。在基板上还可设置通孔，晶圆的接头可以穿过通孔，被固定在电源区域，当芯片接电时，基板上的电源焊盘也会通电，进而使得晶圆通电。
图4为本发明一示例性实施例示出的现有技术中的基板示意图。
图5为本发明另一示例性实施例示出的现有技术中的基板示意图。
如图4、图5所示，该示意图表现的是基板设置有电源焊盘的第一面。在第一面中，41、51分别为正极电源焊盘，42、52分别为负极电源焊盘。
现有技术的方案中，可以在基板的第二面固定晶圆，其中，虚线框选区域为基板第二面对应的晶圆区域，晶圆的电源焊点(bump)例如在43、或53所在的位置，在这种情况下，就会导致晶圆的电源bump到封装基板电源正极焊盘距离较远，ESR(等效串联电阻)较大，进而增加直流损耗，ESL(等效串联电感)也较大，会导致交流噪声的问题。
图6为本发明一示例性实施例示出的基板第一面的示意图。为了解决这一技术问题，本实施例提供的封装基板中，在电源正极焊盘111与电源负极焊盘112之间设置有阻焊层113，该组焊层113能够使电源正极焊盘111与电源负极焊盘112间隔设置。从而在第二面设置晶圆时，晶圆的电源bump设置位置距离电源正极焊盘111、电源负极焊盘112不会太远。
其中，电源正极焊盘111包括第一连通区域1111和与第一连通区域1111相连的多个第一分隔区域1112，多个第一分隔区域1112间隔设置以在电源正极焊盘上形成多个第一凹槽1113。
其中，第一连通区域1111是由于阻焊层未覆盖到全部的电源正极焊盘111形成的，进而使得这一区域形成一连通区域。
具体的，电源负极焊盘112包括第二连通区域1121和与第二连通区域1121相连的多个第二分隔区域1122，多个第二分隔区域间隔设置以在电源负极焊盘112上形成多个第二凹槽1123。
其中，第二连通区域1121是由于阻焊层113未覆盖到全部的电源负极焊盘112形成的，进而使得这一区域形成一连通区域。
多个第一分隔区域1112分别伸入多个第二凹槽1123，多个第二分隔区域1122分别伸入多个第一凹槽1113。通过这样的设置，使电源负极焊盘、电源正极焊盘交错分布。进而在第二面设置晶圆时，晶圆的电源bump设置位置距离电源正极焊盘111、电源负极焊盘112不会太远。例如，在图3所示的基板的第二面的晶圆区域121中122所示位置设置晶圆电源bump时，即对应于图6所示基板第一面中的位置61，其与电源正极焊盘111以及电源负极焊盘112的距离相较于现有技术短很多。从而能够减小电源路径上的等效电感和等效电阻。
再进一步的，为了在焊接晶圆时，晶圆电源bump设置位置能够同时距离电源正极焊盘111以及电源负极焊盘112都较近，可以使晶圆区域121与电源正极焊盘111与所述电源负极焊盘112的交错区域重叠设置，从而更进一步的缩短晶圆电源bump到电源正极焊盘或电源负极焊盘的距离。
具体的，在电源正极焊盘111与所述电源负极焊盘112之间设置有阻焊层113，通过阻焊层113分隔电源正极焊盘111与所述电源负极焊盘112。
进一步的，如图所示，多个第一分隔区域1112垂直于第一连通区域1111分布，多个第二分隔区域1122垂直于第二连通区域1121分布。也可以根据需求，使分隔区域与连通区域呈非垂直的方式分布，本申请不对此进行限制。
进一步的，为了便于在基板上设置阻焊层113，该阻焊层113可以设置在与第二面12晶圆区域121对应区域范围，并且通过阻焊层113将基板的第一面11划分出两部分，分别形成电源正极焊盘111、电源负极焊盘112。
电源正极焊盘111包括第一连通区域1111、多个第一分隔区域1112。其中，第一连通区域1111是由于阻焊层未覆盖到全部的电源正极焊盘111形成的，进而使得这一区域形成一连通区域。
阻焊层113的设置将电源正极焊盘111分割成多个第一分隔区域1112，如图6中共有4个第一分割区域1112，4个第一分隔区域1112之间通过第一连通区域1111连通，具体的第一分隔区域1112与第一连通区域为一体结构，例如一体铺铜设计。
电源负极焊盘112包括第二连通区域1121、多个第二分隔区域1122，图6中第二分隔区域1122为3个，第一分隔区域1112与第二分隔区域1122依次排布，第一分隔区域1112与第二分隔区域1122中间由阻焊层113隔开。
其中，第二连通区域1121是由于阻焊层113未覆盖到全部的电源负极焊盘112形成的，进而使得这一区域形成一连通区域。
同样的，阻焊层113的设置将电源负极焊盘112分割成多个第二分隔区域1122，如图6中共有3个第二分隔区域1122，第二分隔区域1122呈矩形，3个第二分隔区域1122之间通过第二连通区域1121连通，第二分隔区域1122与第二连通区域1121为一体结构。第一分隔区域1112与第二分隔区域1122位置可以互换，即在本实施例中可以是第一分隔区域1112可以为3个、第二分隔区域1122为4个。本申请的第一分隔区域1112与第二分隔区域1122的设置数量不进行限定，例如第一分隔区域1112可以为5个、相应的第二分隔区域1122为4个，本领域的技术人员可以根据需求进行灵活设置。
其中，多个第一分隔区域1112与多个第二分隔区域1122之间设置有阻焊层113。即通过阻焊层113将基板的第一面划分出两部分，多个第一分隔区域1112与多个第二分隔区域1122依次排布，形成电源正极焊盘111与电源负极焊盘112交错设置。
具体的，在第二面12设置的晶圆区域121与第一面11的第一分隔区域1112、第二分隔区域1122以及阻焊层113所在区域投影重叠。可以参考图6中虚线框选区域。
进一步的，在晶圆区域121设置晶圆时，晶圆位置处于电源正极焊盘111、电源负极焊盘112的交错位置，进而使得晶圆的电源bump位置与电源正极焊盘111、电源负极焊盘112的距离都较短。
实际应用时，在基板上可以设置通孔，固定晶圆时，可以将晶圆固定在第二面12上，并将其电源线穿过基板的通孔，从而可以将电源接线固定在第一面11上。
具体可以将正极接线固定在电源正极焊盘111上，将负极接线固定在电源负极焊盘112上。
图7为本发明一示例性实施例示出的阻焊层的示意图。
如图7所示，阻焊层包括多组往复子界线，相邻的往复子界线相接。
该往复子界线例如可以是齿形线，还可以是三角形的线，往复子界线还可以是曲线，将多个往复子界线相接，能够得到一阻焊层113。
所述往复子界线中的第一线L1位于相邻的所述第一分隔区域1112与所述第二分隔区域1122之间，所述往复子界线中的第二线L2位于相邻的所述第二分隔区域1122与另一个所述第一分隔区域1112之间。
所述往复子界线中的第一连接线L3位于所述第一连通区域1111与所述第二分隔区域1122之间，所述往复子界线中的第二连接线L4位于所述第二连通区域1121与所述第一分隔区域1112之间。
通过多个往复子界线相连，可以形成阻焊层113，进而通过该阻焊层113可以将第一面11分隔为两部分，一部分为电源正极焊盘111，另一部分为电源负极焊盘112。
其中，往复子界线可以例如齿形线、三角形线等。往复子界线的形状可以根据需求进行设置，本实施例不对此进行限制。
如图7所示，往复子界线具体可以包括相互平行的第一线L1、第二线L2，与第一线L1垂直的第一连接线L3、第二连接线L4；第一连接线L3的一端与第一线L1的第一端连接，第一连接线L3的另一端与第二线L2的第一端连接；第二连接线L4的一端与第一线L1的第二端连接，第二连接线L4的另一端与相邻往复子界线的第二线L2的第二端连接。
具体的，阻焊层由阻焊剂形成。一般是绿色或者其它颜色，覆盖在布有铜线上面的那层薄膜，它起绝缘，还有防止焊锡附着在不需要焊接的一些铜线上。
本实施例提供的封装用基板，包括：基板上设置有电源正极焊盘以及电源负极焊盘；电源正极焊盘以及电源负极焊盘设置在基板的第一面，且电源正极焊盘与电源负极焊盘之间设置阻焊层，以使第一分隔区域与第二分隔区域依次交错排布；基板的第二面设置有晶圆区域，晶圆区域正投影与电源正极焊盘、电源负极焊盘以及阻焊层所在区域的正投影相互重叠。本实施例提供的封装用基板，在基板的一面设置有电源正极焊盘、电源负极焊盘，其中电源正极焊盘以及电源负极焊盘交错设置，在另一面设置晶圆时，能够缩短晶圆电源bump距离基板电源正极焊盘或电源负极焊盘的距离，从而降低电源路径所产生的等效电阻和等效电感，减小PDN阻抗，进而解决交流噪声的问题。
图8为本发明再一示例性实施例示出的基板第一面的示意图。
如图8所示，在电源正极焊盘111和/或电源负极焊盘112设置有阻焊区域114，用于将电源正极焊盘和/或电源负极焊盘分隔为多个露铜区域115。
其中，现有技术中的封装基板在焊接时，容易产生卷翘的问题。为了解决这一问题，本实施例提供的基板中在图2所示的实施例基础上，在第一面11上进一步设置阻焊区域114，从而将第一面11分割为多个露铜区域115，露铜区域115可以是矩形。
具体的，多个矩形的露铜区域115的尺寸可以相同，也可以不同。
设置有阻焊区域114，能够防止焊接时局部锡量过大导致焊接不良，或导致受热不均匀造成的基板变形的问题。
在焊接时，由于设置有阻焊区域114，锡不会流到基板的大部分区域中，进而不会导致基板局部过热，造成基板卷翘的问题。
具体的，阻焊区域114可以设置在电源正极焊盘111，还可以设置在电源负极焊盘112，还可以同时设置在电源正极焊盘111以及电源负极焊盘112。
进一步的，本实施例提供的阻焊区域114可以是阻焊剂形成的。
实际应用时，多个露铜区域115为多个矩形区域，矩形区域之间设置有阻焊区域114。即通过阻焊区域114分割形成多个露铜区域115。
其中，由于基板第一面11上还设置有阻焊层113，也是由阻焊剂形成，因此，在设置阻焊区域114时，可以利用已有的阻焊层113，形成完整的阻焊区域114。
具体的，设置的阻焊层113可以是齿形的。例如如图7中的齿形阻焊层113。
其中，所述阻焊区域114包括纵向阻焊区域1141，以及垂直于所述纵向阻焊区域1141设置的横向阻焊区域1142。
具体的，所述阻焊层113和所述阻焊区域114在所述第一面的正投影重叠，且所述阻焊层113和所述阻焊区域114一体设置。
进一步的，纵向阻焊区域1141包括阻焊层113中的纵向部分，以及在阻焊层113纵向部分的延伸方向延长阻焊层的延伸线。
在设置纵向阻焊区域1141时，可以充分的利用已设置的阻焊层113，将其纵向的部分作为阻焊区域1141的一部分，由于阻焊层113的没有贯穿整个第一面11，因此，可以将阻焊层113进行延伸，得到其延伸线，将阻焊层113及其延伸线作为纵向阻焊区域1141。
实际应用时，阻焊区域114还包括横向阻焊区域1142。横向阻焊区域1142垂直于纵向阻焊区域1141，也就是垂直于阻焊层的延伸线方向。
其中，横向阻焊区域1142也可以与阻焊层113的横向部分重叠，即可以包括阻焊层113的横向部分。
为了使得第一面11上形成多个矩形的露铜区域115，还可以在第一面11上设置多个横向的阻焊区域114，进而使横向阻焊区域1142与纵向阻焊区域1141相交，形成多个矩形的露铜区域115。
其中，阻焊层113以及阻焊区域114可以是具有一定宽度的线，可以通过阻焊剂在第一面11上设置阻焊层113以及阻焊区域114。
本公开实施例还提供一种芯片，包括晶圆，如上所述的任一项封装用基板。
可以基于上述的封装用基板固定晶圆，形成芯片。
本公开实施例还提供一种封装方法，使用如上所述的任一项封装用基板封装晶圆。
其中，可以将晶圆的电源线焊接在上述任一项封装用基板的第一面中，从而使得电源线路径较短，能够解决现有技术中的交流噪声问题。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在以上描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种封装用基板，其特征在于，包括：
基板上设置有电源正极焊盘以及电源负极焊盘；
所述电源正极焊盘以及所述电源负极焊盘设置在所述基板的第一面，且间隔设置；
所述电源正极焊盘包括第一连通区域和与所述第一连通区域相连的多个第一分隔区域，多个所述第一分隔区域间隔设置以在所述电源正极焊盘上形成多个第一凹槽；
所述电源负极焊盘包括第二连通区域和与所述第二连通区域相连的多个第二分隔区域，多个所述第二分隔区域间隔设置以在所述电源负极焊盘上形成多个第二凹槽；
其中，多个所述第一分隔区域分别伸入多个所述第二凹槽，多个所述第二分隔区域分别伸入多个所述第一凹槽；
阻焊层设置在所述电源正极焊盘与所述电源负极焊盘之间且分隔所述电源正极焊盘与所述电源负极焊盘。
2.根据权利要求1所述的封装用基板，其特征在于，多个所述第一分隔区域垂直于所述第一连通区域分布，多个所述第二分隔区域垂直于所述第二连通区域分布。
3.根据权利要求1所述的封装用基板，其特征在于，所述阻焊层包括多组往复子界线，相邻的所述往复子界线相接，所述阻焊层由阻焊剂形成；所述往复子界线包括相互平行的第一线、第二线，与所述第一线垂直的第一连接线、第二连接线；
所述第一连接线的一端与所述第一线的第一端连接，所述第一连接线的另一端与所述第二线的第一端连接；
所述第二连接线的一端与所述第一线的第二端连接，所述第二连接线的另一端与相邻往复子界线的第二线的第二端连接。
4.根据权利要求3所述的封装用基板，其特征在于，所述往复子界线的第一线位于相邻的所述第一分隔区域与所述第二分隔区域之间，所述往复子界线中的第二线位于相邻的所述第二分隔区域与另一个所述第二分隔区域之间；
所述往复子界线中的第一连接线位于所述第一连通区域与所述第二分隔区域之间，所述往复子界线中的第二连接线位于所述第二连通区域与所述第一分隔区域之间。
5.根据权利要求1-4任一项所述的封装用基板，其特征在于，
与所述基板的第一面相对的第二面设置有晶圆区域，所述晶圆区域正投影与所述第一面的所述第一分隔区域、所述第二分隔区域以及所述阻焊层所在区域的正投影重叠。
6.根据权利要求1-4任一项所述的封装用基板，其特征在于，所述晶圆的电源接线穿过设置在所述基板的通孔，并固定在所述基板的所述第一面。
7.根据权利要求1-4任一项所述的封装用基板，其特征在于，所述电源正极焊盘和/或电源负极焊盘设置有阻焊区域，用于将所述电源正极焊盘和/或电源负极焊盘分隔为多个露铜区域。
8.根据权利要求7所述的封装用基板，其特征在于，多个所述露铜区域为多个矩形区域，所述矩形区域之间设置有所述阻焊区域；
其中，所述阻焊区域包括纵向阻焊区域；
和垂直于所述纵向阻焊区域设置的横向阻焊区域。
9.根据权利要求8所述的封装用基板，其特征在于，所述阻焊层和所述阻焊区域在所第一面的正投影重叠，且所述阻焊层和所述阻焊区域一体设置。
10.一种芯片，其特征在于，包括晶圆，如权利要求1-9任一项所述的封装用基板。
11.一种封装方法，其特征在于，包括使用如权利要求1-9任一项所述的封装用基板封装晶圆。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910739303.8A CN110459524A (zh) | 2019-08-12 | 2019-08-12 | 封装用基板、芯片及封装方法 |
| CN201921857486.5U CN210516714U (zh) | 2019-08-12 | 2019-10-31 | 芯片、电路板和超算设备 |
| CN201911052965.4A CN110648992B (zh) | 2019-08-12 | 2019-10-31 | 基板、芯片、电路板和超算设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910739303.8A CN110459524A (zh) | 2019-08-12 | 2019-08-12 | 封装用基板、芯片及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110459524A true CN110459524A (zh) | 2019-11-15 |
Family
ID=68485944
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910739303.8A Pending CN110459524A (zh) | 2019-08-12 | 2019-08-12 | 封装用基板、芯片及封装方法 |
| CN201921857486.5U Active CN210516714U (zh) | 2019-08-12 | 2019-10-31 | 芯片、电路板和超算设备 |
| CN201911052965.4A Active CN110648992B (zh) | 2019-08-12 | 2019-10-31 | 基板、芯片、电路板和超算设备 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921857486.5U Active CN210516714U (zh) | 2019-08-12 | 2019-10-31 | 芯片、电路板和超算设备 |
| CN201911052965.4A Active CN110648992B (zh) | 2019-08-12 | 2019-10-31 | 基板、芯片、电路板和超算设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (3) | CN110459524A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114878037A (zh) * | 2022-04-28 | 2022-08-09 | 中航电测仪器股份有限公司 | 一种微型重叠花应变计 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI474451B (zh) * | 2011-09-15 | 2015-02-21 | Chipmos Technologies Inc | 覆晶封裝結構及其形成方法 |
| CN204179105U (zh) * | 2014-10-24 | 2015-02-25 | 佛山市国星光电股份有限公司 | 一种具有平衡应力的线路基板 |
| CN108735708B (zh) * | 2018-07-18 | 2024-01-19 | 北京比特大陆科技有限公司 | 芯片结构、及其封装方法以及电子设备 |
-
2019
- 2019-08-12 CN CN201910739303.8A patent/CN110459524A/zh active Pending
- 2019-10-31 CN CN201921857486.5U patent/CN210516714U/zh active Active
- 2019-10-31 CN CN201911052965.4A patent/CN110648992B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114878037A (zh) * | 2022-04-28 | 2022-08-09 | 中航电测仪器股份有限公司 | 一种微型重叠花应变计 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN210516714U (zh) | 2020-05-12 |
| CN110648992A (zh) | 2020-01-03 |
| CN110648992B (zh) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104900634B (zh) | 封装结构及其所适用的堆栈式封装模块 | |
| CN105452886B (zh) | 半导体器件的制造方法 | |
| CN103582292B (zh) | 印刷线路板、印刷电路板和印刷电路板制造方法 | |
| CN104241259A (zh) | 半导体器件和电子器件 | |
| CN103824834A (zh) | 一种具有改进型封装结构的半导体器件及其制造方法 | |
| CN103515365A (zh) | 一种大功率压接式igbt器件 | |
| CN103887292B (zh) | 堆叠式双芯片封装结构及其制备方法 | |
| CN107546180A (zh) | 半导体装置 | |
| CN104701272B (zh) | 一种芯片封装组件及其制造方法 | |
| CN108933124A (zh) | 电子装置 | |
| CN105280580A (zh) | 引线封装体和电子部件的三维堆叠 | |
| CN110459524A (zh) | 封装用基板、芯片及封装方法 | |
| CN107564875A (zh) | 半导体装置 | |
| CN105870115A (zh) | 一种多芯片3d封装结构 | |
| CN104934398A (zh) | 电子部件和引线框架 | |
| CN216145614U (zh) | 智能功率模块 | |
| CN110707056A (zh) | 封装组件及其制造方法、以及降压型变换器的封装组件 | |
| CN103715161A (zh) | 芯片装置，芯片封装和用于制作芯片装置的方法 | |
| CN211181981U (zh) | 具有多电极导电引出端排结构的电容器 | |
| CN105070700B (zh) | 一种高效导热半导体芯片制作及封装方法 | |
| CN208336200U (zh) | 芯片封装体 | |
| CN203733785U (zh) | 一种具有改进型封装结构的半导体器件 | |
| CN108962844A (zh) | 芯片封装体及封装方法 | |
| CN207474451U (zh) | 一种引线框架 | |
| CN209515657U (zh) | 一种封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191115 |
|
| WD01 | Invention patent application deemed withdrawn after publication |