CN110648992A - 基板、芯片、电路板和超算设备 - Google Patents

基板、芯片、电路板和超算设备 Download PDF

Info

Publication number
CN110648992A
CN110648992A CN201911052965.4A CN201911052965A CN110648992A CN 110648992 A CN110648992 A CN 110648992A CN 201911052965 A CN201911052965 A CN 201911052965A CN 110648992 A CN110648992 A CN 110648992A
Authority
CN
China
Prior art keywords
substrate
height
solder
solder mask
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911052965.4A
Other languages
English (en)
Other versions
CN110648992B (zh
Inventor
周涛
苏丹
孙永刚
曹流圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bitmain Technologies Inc
Beijing Bitmain Technology Co Ltd
Original Assignee
Beijing Bitmain Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Bitmain Technology Co Ltd filed Critical Beijing Bitmain Technology Co Ltd
Publication of CN110648992A publication Critical patent/CN110648992A/zh
Application granted granted Critical
Publication of CN110648992B publication Critical patent/CN110648992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本申请提供一种基板、芯片、电路板和超算设备,其中,该基板包括基板本体,基板本体的第一表面上设置有第一焊盘和第二焊盘;第一表面具有映射区域,映射区域为裸晶圆在第一表面上映射的区域;映射区域上设置有支撑部,支撑部用于支撑第一表面。在封装过程中,由于基板的受力较为均匀,基板上的设置第一焊盘的部位、基板上的设置第二焊盘的部位受力也较为均匀,从而,这两个部位不会出现变形;从而,防止了基板出现受损和变形。进一步的,由于基板不会出现变形,从而裸晶圆可以与基板的第二表面进行良好接触,裸晶圆的受力均匀,裸晶圆不会出现破裂,裸晶圆也不会与基板之间出现碰撞和撞击,保证了裸晶圆不受损伤。

Description

基板、芯片、电路板和超算设备
本申请要求于2019年08月12日提交中国专利局、申请号为201910739303.8、申请名称为“封装用基板、芯片及封装方法”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。
技术领域
本申请涉及数据处理领域,例如涉及一种基板、芯片、电路板和超算设备。
背景技术
数据处理芯片作为电路板上的重要部件,为电路板上的其他元器件的正常工作以及超算设备的正常工作提供服务,其中,数字处理芯片可以简称为芯片。
现有技术中,可以将裸晶圆设置在基板的上表面;在基板上会设置多个管脚,如信号管脚,其中,在基板的下表面会设置有两个大的焊盘,分别为第一焊盘和第二焊盘;裸晶圆在基板的下表面的映射区域可以横跨第一焊盘和第二焊盘。可以在基板的下表面设置阻焊层,阻焊层会分布在第一焊盘和第二焊盘之间、以及基板下表面的边缘;阻焊层的厚度大于第一焊盘的高度,阻焊层的高度也大于第二焊盘的高度。
然而现有技术中,在使用封装治具将裸晶圆封装在基板上的过程中,基板的下表面会与封装治具进行接触,阻焊层可以作为基板的下表面与封装治具进行接触时的支撑点。在封装过程中,基板会受力,阻焊层作为支撑点会导致基板上的设置第一焊盘的部位出现弯曲变形、基板上的设置第二焊盘的部位出现弯曲变形,进而导致基板受损;并且若基板产生变形,会使得裸晶圆不能与基板进行良好的接触,会导致裸晶圆出现破裂以及裸晶圆撞击基板的情况。
发明内容
本申请提供一种基板、芯片、电路板和超算设备,以解决现有技术中基板受损、变形,进一步的,会使得裸晶圆不能与基板进行良好的接触,会导致裸晶圆出现破裂以及裸晶圆撞击基板的问题。
第一方面,本申请提供一种基板,包括:
基板本体,所述基板本体的第一表面上设置有第一焊盘和第二焊盘;
所述第一表面具有映射区域,所述映射区域为裸晶圆在所述第一表面上映射的区域;所述映射区域上设置有支撑部,所述支撑部用于支撑所述第一表面。
进一步地,所述支撑部包括至少一个凸形部和至少一个凹形部;所述至少一个凸形部与所述第一焊盘一体成型,所述至少一个凹形部与所述第二焊盘一体成型;
所述至少一个凸形部嵌入所述至少一个凹形部中,所述至少一个凸形部与所述至少一个凹形部之间具有缝隙。
进一步地,所述至少一个凸形部所构成的结构嵌入至所述至少一个凹形部所构成的结构中。
进一步地,每个凸形部与每个凹形部之间是一一对应的,每个凸形部嵌入至与凸形部对应的每一凹形部中。
进一步地,各所述凸形部的形状是一致的,各所述凸形部的大小相同。
进一步地,所述每个凸形部为长方形。
进一步地,所述缝隙中设置有第一阻焊层,所述基板本体的第一表面的裸露表面上设置有第二阻焊层。
进一步地,所述第一阻焊层与所述第二阻焊层之间的高度差值,在第一预设差值范围之内。
进一步地,所述第一阻焊层的高度等于所述第二阻焊层的高度。
进一步地,所述第一阻焊层的高度小于所述第二阻焊层的高度,所述第一阻焊层的表面设置有至少一个第一阻焊点。
进一步地,所述第二阻焊层的高度与第一高度之间的差值,在第二预设差值范围之内;所述第一高度,为所述第一阻焊层的高度与所述第一阻焊点的高度之和。
进一步地,各所述第一阻焊点的高度相同;
所述第一阻焊层的高度与所述第一阻焊点的高度之和,等于所述第二阻焊层的高度。
进一步地,所述第一阻焊层的高度大于所述第二阻焊层的高度,所述第二阻焊层的表面设置有至少一个第二阻焊点。
进一步地,所述第一阻焊层的高度与第二高度之间的差值,在第三预设差值范围之内;所述第二高度,为所述第二阻焊层的高度与所述第二阻焊点的高度之和。
进一步地,各所述第二阻焊点的高度相同;
所述第二阻焊层的高度与所述第二阻焊点的高度之和,等于所述第一阻焊层的高度。
进一步地,所述第一阻焊层、所述第二阻焊层、所述第一焊盘、所述第二焊盘,四者之间的高度是一致的。
进一步地,所述支撑部包括N个第三阻焊点,N为大于等于2的正整数;
N个所述第三阻焊点中的M个第三阻焊点,位于所述第一焊盘的表面上;N个所述第三阻焊点中的N-M个第三阻焊点,位于所述第二焊盘的表面上,M为大于等于1、且小于N的正整数。
进一步地,所述第一焊盘与所述第二焊盘之间设置有第三阻焊层;
每个所述第三阻焊点的顶端与所述第三阻焊层的顶端之间的高度差值,在第四预设差值范围之内。
进一步地,每个所述第三阻焊点的顶端与所述第三阻焊层的顶端齐平。
进一步地,所述基板本体的第一表面的裸露表面上设置有第四阻焊层;所述第三阻焊层与所述第四阻焊层之间的高度差值,在第五预设差值范围之内。
进一步地,所述第三阻焊层的高度等于所述第四阻焊层的高度。
进一步地,所述第三阻焊层的高度大于所述第四阻焊层的高度,所述第四阻焊层的表面设置有至少一个第四阻焊点。
进一步地,所述第三阻焊层的高度与第三高度之间的差值,在第六预设差值范围之内;所述第三高度,为所述第四阻焊层的高度与所述第四阻焊点的高度之和。
进一步地,各所述第四阻焊点的高度相同;
所述第四阻焊层的高度与所述第四阻焊点的高度之和,等于所述第三阻焊层的高度。
进一步地,所述第三阻焊层的高度小于所述第四阻焊层的高度,所述第三阻焊层的表面设置有至少一个第五阻焊点。
进一步地,所述第四阻焊层的高度与第四高度之间的差值,在第七预设差值范围之内;所述第四高度,为所述第三阻焊层的高度与所述第五阻焊点的高度之和。
进一步地,各所述第五阻焊点的高度相同;
所述第三阻焊层的高度与所述第五阻焊点的高度之和,等于所述第四阻焊层的高度。
进一步地,位于所述第一焊盘的边缘的第三阻焊点的密度,大于位于所述第一焊盘的中心区域的第三阻焊点的密度;位于所述第二焊盘的边缘的第三阻焊点的密度,大于位于所述第二焊盘的中心区域的第三阻焊点的密度。
进一步地,各所述第三阻焊点的形状是一致的,且各所述第三阻焊点的大小相同。
进一步地,每个所述第三阻焊点为长方形。
进一步地,所述基板本体的第二表面上具有用于设置裸晶圆的第一区域,所述第一表面与所述第二表面相对;
所述映射区域为所述第一区域在所述第一表面上的映射;所述映射区域、所述支撑部所构成的第二区域,两者之间是部分重叠的、或者是全部重叠的。
进一步地,在所述映射区域与所述第二区域是部分重叠时,所述第二区域覆盖住所述映射区域,且所述第二区域的面积大于所述映射区域的面积。
进一步地,所述第一焊盘为电源输入焊盘,所述第二焊盘为电源输出焊盘;或者,所述第一焊盘为电源输出焊盘,所述第二焊盘为电源输入焊盘。
第二方面,本申请提供一种芯片,裸晶圆和如第一方面任一项所述的基板,所述基板用于封装所述裸晶圆。
第三方面,本申请提供一种电路板,所述电路板上设置有至少一个如第二方面所述的芯片。
第四方面,本申请提供一种超算设备,所述超算设备中设置有至少一个如第三方面所述的电路板。
进一步地,所述超算设备中的各所述电路板之间相互并联。
在以上的各方面中,通过提供由基板本体构成基板,在基板本体的第一表面上设置有第一焊盘和第二焊盘;并且,第一表面具有映射区域,映射区域为裸晶圆在第一表面上映射的区域;在映射区域上设置有支撑部,支撑部用于支撑第一表面。由于在基板本体的第一表面上设置有支撑部,支撑部可以支撑基板的第一表面,裸晶圆施加给基板的力、支撑部给予基板的力可以相互抵消,即,裸晶圆施加给基板的力可以给予支撑部;进而支撑部可以分散基板的受力。从而,在封装过程中,由于基板的受力较为均匀,基板上的设置第一焊盘的部位、基板上的设置第二焊盘的部位受力也较为均匀,从而,这两个部位不会出现变形;从而,防止了基板出现受损和变形。进一步的,由于基板不会出现变形,从而裸晶圆可以与基板的第二表面进行良好接触,裸晶圆的受力均匀,裸晶圆不会出现破裂,裸晶圆也不会与基板之间出现碰撞和撞击,保证了裸晶圆不受损伤。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1为本申请提供的基板的结构示意图一;
图2为本申请提供的基板的结构示意图二;
图3为本申请提供的基板的结构示意图三;
图4为本申请提供的基板的结构示意图四;
图5为本申请提供的基板的结构示意图五;
图6为本申请实施例提供的一种基板的结构示意图一;
图7为本申请实施例提供的一种基板的结构示意图二;
图8为本申请实施例提供的一种基板的结构示意图三;
图9为本申请实施例提供的另一种基板的结构示意图一;
图10为本申请实施例提供的另一种基板的结构示意图二;
图11为本申请实施例提供的另一种基板的结构示意图三;
图12为本申请实施例提供的另一种基板的结构示意图四;
图13为本申请实施例提供的另一种基板的结构示意图一;
图14为本申请实施例提供的另一种基板的结构示意图二;
图15为本申请实施例提供的另一种基板的结构示意图三;
图16为本申请实施例提供的另一种基板的结构示意图四;
图17为本申请实施例提供的又一种基板的结构示意图一;
图18为本申请实施例提供的又一种基板的结构示意图二;
图19为本申请实施例提供的再一种基板的结构示意图一;
图20为本申请实施例提供的再一种基板的结构示意图二;
图21为本申请实施例提供的再一种基板的结构示意图三;
图22为本申请实施例提供的再一种基板的结构示意图四;
图23为本申请实施例提供的再一种基板的结构示意图五;
图24为本申请实施例提供的再一种基板的结构示意图六;
图25为本申请实施例提供的一种芯片的结构示意图一;
图26为本申请实施例提供的一种芯片的结构示意图二;
图27为本申请实施例提供的一种电路板的结构示意图;
图28为本申请实施例提供的一种超算设备的结构示意图。
附图标记:
1:现有技术中的基板;
2:现有技术中的裸晶圆;
3:现有技术中的第一焊盘;
4:现有技术中的第二焊盘;
5:现有技术中的阻焊层;
6:基板;
7:基板本体;
8:第一焊盘;
9:第二焊盘;
10:映射区域;
11:支撑部;
12:裸晶圆;
13:凸形部;
14:凹形部;
15:第一阻焊层;
16:第二阻焊层;
17:第一阻焊点;
18:第二阻焊点;
19:第三阻焊点;
20:第三阻焊层;
21:第四阻焊层;
22:第四阻焊点;
23:第五阻焊点;
24:芯片;
25:电路板;
26:超算设备。
具体实施方式
为了能够更加详尽地了解本申请实施例的特点与技术内容,下面结合附图对本申请实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本申请实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
本申请实施例应用于基板、芯片、电路板、超算设备中。需要说明的是,当本申请实施例的方案应用于现在基板、芯片、电路板、超算设备,或未来可能出现的基板、芯片、电路板、超算设备时,各个结构的名称可能发生变化,但这并不影响本申请实施例方案的实施。
需要指出的是,本申请实施例中涉及的名词或术语可以相互参考,不再赘述。
数据处理芯片可以为电路板上的其他元器件的正常工作以及超算设备的正常工作提供服务,其中,数字处理芯片可以简称为芯片。其中,芯片由裸晶圆和基板构成,基板用于对裸晶圆进行封装。
图1为本申请提供的基板的结构示意图一,图1示出的是从现有技术中基板1的上表面的视角俯视基板1时,可以看到的基板1的视图,如图1所示,可以将裸晶圆2设置在基板1的上表面;图2为本申请提供的基板的结构示意图二,图2示出的是从现有技术中基板1的下表面的视角仰视基板1时,可以看到的基板1的视图,如图2所示,在基板1上会设置多个管脚,如信号管脚,其中,在基板的下表面会设置有两个大的焊盘,分别为第一焊盘3和第二焊盘4;第一焊盘3上用于设置第一管脚,第二焊盘4上用于设置第二管脚。例如,第一管脚为VDD管脚,第二管脚为VSS管脚;或者,第一管脚为VSS管脚,第二管脚为VDD管脚。其中,VDD管脚是电源电压管脚、或者是漏记电压管脚;VSS管脚是接地电压管脚,或者是电源负极管脚。可知,裸晶圆2在基板1的上表面,第一焊盘3和第二焊盘4在基板1的下表面。图3为本申请提供的基板的结构示意图三,图3为基板1的透视图,如图3所示,裸晶圆2在基板1的下表面的映射区域可以横跨第一焊盘3和第二焊盘4。
图4为本申请提供的基板的结构示意图四,图4为基板1的剖面示意图,如图4所示,需要在基板1的下表面设置阻焊层5,阻焊层5会分布在第一焊盘3和第二焊盘4之间、以及基板1下表面的边缘;阻焊层5的厚度大于第一焊盘3的高度,阻焊层5的高度也大于第二焊盘4的高度。
若采用上述基板1的结构,图5为本申请提供的基板的结构示意图五,图5为基板1的剖面示意图,如图5所示,在使用封装治具将裸晶圆2封装在基板1上的过程中,基板1的下表面会与封装治具进行接触,阻焊层5可以作为基板1的下表面与封装治具进行接触时的支撑点;如图5所示,在封装过程中,基板1会受力,阻焊层5作为支撑点会导致基板1上的设置第一焊盘3的部位出现弯曲变形、基板上的设置第二焊盘4的部位出现弯曲变形,进而导致基板受损;如图5所示,若基板1产生变形,会使得裸晶圆2不能与基板1进行良好的接触,会导致裸晶圆2出现破裂以及裸晶圆2撞击基板1的情况。
本申请提供的基板、芯片、电路板和超算设备,旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
图6为本申请实施例提供的一种基板的结构示意图一,图7为本申请实施例提供的一种基板的结构示意图二,图8为本申请实施例提供的一种基板的结构示意图三,如图6-图8所示,该基板6包括:基板本体7,基板本体7的第一表面上设置有第一焊盘8和第二焊盘9。
第一表面具有映射区域10,映射区域10为裸晶圆12在第一表面上映射的区域;映射区域10上设置有支撑部11,支撑部11用于支撑第一表面。
示例性地,本实施例提供的基板6由基板本体7构成;基板6用于设置多个管脚,管脚例如是信号管脚。
基板本体7具有第一表面和第二表面,第一表面和第二表面为两个相对面;第一表面上设置有第一焊盘8和第二焊盘9;裸晶圆12可以被设置在基板6的第二表面上。示例性地,第一表面为基板本体7的下表面,第二表面为基板本体7的上表面。
并且,从之前的介绍可知,在裸晶圆12映射到基板本体7的第一表面的时候,裸晶圆12可以在第一表面形成一个映射区域10。在现有技术中,并且,裸晶圆12在基板本体7的第一表面的映射区域,可以横跨第一焊盘8和第二焊盘9。
在本实施例中,可以在第一表面的映射区域10上,设置支撑部11。支撑部11可以是任意形状,只需要支撑部11可以支撑住基板本体7的第一表面即可。
图6示出的从现有技术中基板6的第二表面的视角俯视基板6时,可以看到的基板6的视图。如图6所示,支撑部11可以横跨第一焊盘8和第二焊盘9,进而支撑部11可以支撑基板本体7的第一表面;举例来说,支撑部11为一个长方形形状,或者,支撑部11为一个圆形形状。
或者,如图7所示,支撑部11由两个小的结构构成,支撑部的一部分位于第一焊盘8上,支撑部11的另一部分位于第二焊盘9上,进而支撑部11可以支撑基板本体7的第一表面;举例来说,支撑部11的每一个部分为一个长方形形状,或者,支撑部11的每一个部分为一个圆形形状。
基于本实施例提供的基板6,可以在基板本体7的第一表面上设置阻焊层。
从而,如图8所示,图8为基板6的剖面结构示意图,在使用封装治具将裸晶圆12封装在基板6的过程中,基板6的第一表面会与封装治具进行接触,阻焊层可以作为基板6的第一表面封装治具进行接触时的支撑点;并且,支撑部11可以支撑基板6的第一表面,进而支撑部11可以分散基板6的受力。从而,在封装过程中,由于基板6的受力较为均匀,基板6上的设置第一焊盘8的部位、基板6上的设置第二焊盘9的部位受力也较为均匀,从而,这两个部位不会出现变形,进而,防止了基板6出现受损和变形。进一步的,由于基板6不会出现变形,从而裸晶圆12可以与基板6的第二表面进行良好接触,裸晶圆12的受力均匀,裸晶圆12不会出现破裂,裸晶圆12也不会与基板6之间出现碰撞和撞击,保证了裸晶圆12不受损伤。
本实施例,通过提供由基板本体7构成基板6,在基板本体7的第一表面上设置有第一焊盘8和第二焊盘9;并且,在第一表面的映射区域10上设置有支撑部11,支撑部11用于支撑第一表面;其中,映射区域10为裸晶圆12在第一表面上映射的区域。由于在基板本体7的第一表面上设置有支撑部11,支撑部11可以支撑基板6的第一表面,裸晶圆12施加给基板6的力、支撑部11给予基板6的力可以相互抵消,即,裸晶圆12施加给基板6的力可以给予支撑部11;进而支撑部11可以分散基板6的受力。从而,在封装过程中,由于基板6的受力较为均匀,基板6上的设置第一焊盘8的部位、基板6上的设置第二焊盘9的部位受力也较为均匀,从而,这两个部位不会出现变形;从而,防止了基板6出现受损和变形。进一步的,由于基板6不会出现变形,从而裸晶圆12可以与基板6的第二表面进行良好接触,裸晶圆12的受力均匀,裸晶圆12不会出现破裂(die crack),裸晶圆12也不会与基板6之间出现碰撞和撞击(bumpcrack),保证了裸晶圆12不受损伤。
图9为本申请实施例提供的另一种基板的结构示意图一,在图6-图8所示实施例的基础上,如图9所示,本实施例提供的基板6中,支撑部11包括至少一个凸形部13和至少一个凹形部14;至少一个凸形部13与第一焊盘8一体成型,至少一个凹形部14与第二焊盘9一体成型。
至少一个凸形部13嵌入至少一个凹形部14中,至少一个凸形部13与至少一个凹形部14之间具有缝隙。
示例性地,凸形部13与凹形部14之间的关系,可以包括以下几种实现方式。
第一种实现方式、至少一个凸形部13所构成的结构嵌入至至少一个凹形部14所构成的结构中。
第二种实现方式、每个凸形部13与每个凹形部14之间是一一对应的,每个凸形部13嵌入至与凸形部13对应的每一凹形部14中。
在上述第二种实现方式中,示例性地,各凸形部13的形状是一致的,各凸形部13的大小相同;示例性地,每个凸形部13为长方形。
示例性地,在图6-图8所示实施例的基础上,支撑部11由至少一个凸形部13和至少一个凹形部14所构成。并且,至少一个凸形部13与第一焊盘8连接,至少一个凸形部13位于第一焊盘8与第二焊盘9之间的位置上;至少一个凹形部14与第二焊盘9连接,至少一个凹形部14位于第一焊盘8与第二焊盘9之间的位置上;并且,为了便于结构的稳固性,至少一个凸形部13与第一焊盘8之间是一体成型的,即,各凸形部13都与第一焊盘8之间是一体成型的;至少一个凹形部14与第二焊盘9之间是一体成型的,即,各凹形部14都与第二焊盘9之间是一体成型的。
为了使得由至少一个凸形部13和至少一个凹形部14所构成的支撑部11,可以良好的支撑住基板本体7的第一表面,并且可以分散裸晶圆12施加给基板本体7的力、以及分散基板本体7在安装过程中的受力,可以将至少一个凸形部13嵌入至少一个凹形部14中;进而增加了基板本体7的第一表面的支撑面积和受力面积,进而分散基板本体7的受力。并且,由于至少一个凸形部13与第一焊盘8之间是一体成型的,至少一个凹形部14与第二焊盘9之间是一体成型的,可知,凸形部13是第一焊盘8的一部分,凹形部14是第二焊盘9的一部分;需要将第一焊盘8与第二焊盘9之间分离,两者之间需要具有一定间隙,从而,至少一个凸形部13和至少一个凹形部14之间是具有缝隙的。
关于,至少一个凸形部13与至少一个凹形部14之间的关系,可以包括以下几种实现方式。
第一种实现方式:至少一个凸形部13所构成的结构,嵌入至了至少一个凹形部14所构成的结构中。其中,凸形部13与凹形部14之间不是一一对应的关系。例如,图10为本申请实施例提供的另一种基板的结构示意图二,如图10所示,两个凸起的结构构成了一个凹形部14;可以将所有凸形部13,嵌入到至少一个凹形部14中的一个凹形部14中。或者,图11为本申请实施例提供的另一种基板的结构示意图三,如图11所示,两个凸起的结构构成了一个凹形部14;可以将部分凸形部13,嵌入到部分凹形部14中,例如,将一个凸形部13嵌入到一个凹形部14中,将另外两个凸形部13嵌入到另一个凹形部14中。其中,各凸形部13、各凹形部14的形状、大小,可以根据实际需求进行涉及,本申请对此不做限定。
第二种实现方式:每个凸形部13与每个凹形部14之间是一一对应的;从而,可以将每个凸形部13,嵌入到与凸形部13对应的每个凹形部14中。图12为本申请实施例提供的另一种基板的结构示意图四,如图12所示,每个凸形部13与每个凹形部14之间是一一对应的。其中,各凸形部13、各凹形部14的形状、大小,可以根据实际需求进行涉及,本申请对此不做限定。
优选的,在第二种实现方式中,为了便于可以生产制造基板6,可以设置各个凸形部13的形状是一致的,例如,每个凸形部13为长方形,或者,每个凸形部13为椭圆形;并且,设置各个凸形部13的大小是相同的。
本实施例,通过在上述实施例的基础上,将支撑部11设置为由至少一个凸形部13和至少一个凹形部14构成;从而,可以将至少一个凸形部13嵌入至少一个凹形部14中,增加了基板本体7的第一表面的支撑面积和受力面积,进而分散基板本体7的受力;并且,至少一个凸形部13与第一焊盘8之间是一体成型的,至少一个凹形部14与第二焊盘9之间是一体成型的,从而,凸形部13是第一焊盘8的一部分,凹形部14是第二焊盘9的一部分。并且,提供了凸形部13与凹形部14之间的多种设计关系,可以进一步的保证了支撑部11可以分散基板本体7的受力。
图13为本申请实施例提供的另一种基板的结构示意图一,在上述任一实施例的基础上,如图13所示,本实施例提供的基板6中,缝隙中设置有第一阻焊层,基板本体的第一表面的裸露表面上设置有第二阻焊层。
第一阻焊层与第二阻焊层之间的高度差值,在第一预设差值范围之内。
关于第一阻焊层与第二阻焊层之间的关系,包括以下几种实现方式。
第一种实现方式、第一阻焊层的高度等于第二阻焊层的高度。
第二种实现方式、第一阻焊层的高度小于第二阻焊层的高度,第一阻焊层的表面设置有至少一个第一阻焊点。示例性地,第二阻焊层的高度与第一高度之间的差值,在第二预设差值范围之内;第一高度,为第一阻焊层的高度与第一阻焊点的高度之和。
示例性地,各第一阻焊点的高度相同;第一阻焊层的高度与第一阻焊点的高度之和,等于第二阻焊层的高度。
第三种实现方式、第一阻焊层的高度大于第二阻焊层的高度,第二阻焊层的表面设置有至少一个第二阻焊点。示例性地,第一阻焊层的高度与第二高度之间的差值,在第三预设差值范围之内;第二高度,为第二阻焊层的高度与第二阻焊点的高度之和。
示例性地,各第二阻焊点的高度相同;第二阻焊层的高度与第二阻焊点的高度之和,等于第一阻焊层的高度。
第四种实现方式、第一阻焊层、第二阻焊层、第一焊盘、第二焊盘,四者之间的高度是一致的。
示例性地,需要在基板本体7的第一表面上设置阻焊层。由于至少一个凸形部13与至少一个凹形部14之间具有缝隙,可以在缝隙中设置第一阻焊层15;并且,由于需要在基板本体7的裸露的表面上需要全部覆盖阻焊层,从而还需要在基板本体7的第一表面的裸露表面上设置第二阻焊层16。
并且,第一阻焊层15与第二阻焊层16之间的高度差值,在第一预设差值范围之内。即,第一阻焊层15的高度与第二阻焊层16的高度,两者可以相同或不同。并且,可以根据实际需求,第一阻焊层15的平整度、第二阻焊层16的平整度,根据实际需求进行设置,本申请对此不做限定。
关于第一阻焊层15与第二阻焊层16之间的高度关系,包括以下几种实现方式。
第一种实现方式:为了保证基板本体7的第一表面上的阻焊层的平整度,可以设置第一阻焊层15的高度等于第二阻焊层16的高度。从而,基板本体7的第一表面上的阻焊层的平整度较好,进而可以使得基板本体7的第一表面上的阻焊层的受力均匀。
第二种实现方式:可以设置第一阻焊层15的高度小于第二阻焊层16的高度;此时,图14为本申请实施例提供的另一种基板的结构示意图二,如图14所示,为了保证基板本体7的第一表面上的阻焊层的受力均匀,可以在第一阻焊层15的表面设置至少一个第一阻焊点17。并且,可以将第一阻焊层15的高度与第一阻焊点17的高度之和,称为第一高度;从而,第二阻焊层16的高度与第一高度之间的差值,是在第二预设差值范围之内的。
优选的,此时,为了保证基板本体7的第一表面上的阻焊层的平整度,并且,保证基板本体7的第一表面上的阻焊层的受力均匀,可以设置各第一阻焊点17的高度是相同的,并且,设置第一阻焊层15的高度与第一阻焊点17的高度之和,等于第二阻焊层16的高度。进而,在设置裸晶圆12、以及安装基板6的时候,保证基板本体7的第一表面上的阻焊层的受力均匀,进一步的保证了基板6的受力均匀。
其中,各第一阻焊点17的形状可以相同或不同,各第一阻焊点17的大小可以相同或不同;对于第一阻焊点17的形状、大小,本申请不做限定。并且,对于相邻的第一阻焊点17之间的间距,不做限定。
优选的,第一阻焊点17可以为正方形。
第三种实现方式:可以设置第一阻焊层15的高度大于第二阻焊层16的高度;此时,图15为本申请实施例提供的另一种基板的结构示意图三,如图15所示,为了保证基板本体7的第一表面上的阻焊层的受力均匀,可以在第二阻焊层16的表面设置至少一个第二阻焊点18。并且,可以将第二阻焊层16的高度与第二阻焊点18的高度之和,称为第二高度;从而,第一阻焊层15第三预设差值范围与第二高度之间的差值,是在第三预设差值范围之内的。
优选的,此时,为了保证基板本体7的第一表面上的阻焊层的平整度,并且,保证基板本体7的第一表面上的阻焊层的受力均匀,可以设置各第二阻焊点18的高度是相同的,并且,设置第二阻焊层16的高度与第二阻焊点18的高度之和,等于第一阻焊层15的高度。进而,在设置裸晶圆12、以及安装基板6的时候,保证基板本体7的第一表面上的阻焊层的受力均匀,进一步的保证了基板6的受力均匀。
其中,各第二阻焊点18的形状可以相同或不同,各第二阻焊点18的大小可以相同或不同;对于第二阻焊点18的形状、大小,本申请不做限定。并且,对于相邻的第二阻焊点18之间的间距,不做限定。
优选的,第二阻焊点18可以为正方形。
第四种实现方式:可以设置第一阻焊层15、第二阻焊层16、第一焊盘8、第二焊盘9,四者之间的高度是一致;从而,调整了第一焊盘8和第二焊盘9的高度,使得基板本体7上的焊盘与阻焊层之间高度是相同的。进而,在设置裸晶圆12、以及安装基板6的时候,保证基板本体7的第一表面上的阻焊层的受力均匀,进一步的保证了基板6的受力均匀。
基于图6-图15所示实施例中的任一实施例,图16为本申请实施例提供的另一种基板的结构示意图四,如图16所示,采用图6-图15所示实施例中的任一实施例,可以得到如图16所示的基板6,图16示出了基板6的剖面结构示意图,从基板6的剖面结构示意图中可知,裸晶圆12在基板本体7的第一表面上具有映射区域10,通过改变第一焊盘8和第二焊盘9的形状,使得第一焊盘8和第二焊盘9在映射区域10上具有交叉;同时也改变了基板本体7上原来的阻焊层的形状;从而,增大了基板本体7的第一表面的支撑面积和受力面积,在设置裸晶圆12、以及安装基板本体7的时候,可以分散基板本体7的受力。
本实施例,通过在上述实施例的基础上,在凸形部13与凹形部14之间的缝隙中设置第一阻焊层15,在基板本体7的第一表面的裸露表面上设置有第二阻焊层16。可以设置第一阻焊层15与第二阻焊层16之间的高度相同,进而保证基板本体7的第一表面上的阻焊层的平整度,并且,保证基板本体7的第一表面上的阻焊层的受力均匀。在第一阻焊层15的高度小于第二阻焊层16的高度时,在第一阻焊层15的表面设置第一阻焊点17;在第一阻焊层15的高度大于第二阻焊层16的高度时,在第二阻焊层16的表面设置第二阻焊点18;从而,在设置裸晶圆12、以及安装基板6的时候,保证基板本体7的第一表面上的阻焊层的受力较为均匀,进一步的保证了基板6的受力较为均匀。
图17为本申请实施例提供的又一种基板的结构示意图一,图18为本申请实施例提供的又一种基板的结构示意图二,在图6-图8所示实施例的基础上,如图17-图18所示,本实施例提供的基板6中,支撑部11包括N个第三阻焊点19,N为大于等于2的正整数。
N个第三阻焊点19中的M个第三阻焊点19,位于第一焊盘8的表面上;N个第三阻焊点19中的N-M个第三阻焊点19,位于第二焊盘9的表面上,M为大于等于1、且小于N的正整数。
示例性地,位于第一焊盘8的边缘的第三阻焊点19的密度,大于位于第一焊盘8的中心区域的第三阻焊点19的密度;位于第二焊盘9的边缘的第三阻焊点19的密度,大于位于第二焊盘9的中心区域的第三阻焊点19的密度。
示例性地,各第三阻焊点19的形状是一致的,且各第三阻焊点19的大小相同。
示例性地,每个第三阻焊点19为长方形。
示例性地,在图6-图8所示实施例的基础上,支撑部11由N个第三阻焊点19构成。N个第三阻焊点19分布在第一焊盘8的表面上、以及第二焊盘9的表面上。即,M个第三阻焊点19,位于第一焊盘8的表面上;剩余的N-M个第三阻焊点19,位于第二焊盘9的表面上。
其中,第一焊盘8上的第三阻焊点19的个数、第二焊盘8上的第三阻焊点19的个数,两者相同或不同。
并且,每个第三阻焊点19的形状可以相同或不同,每个第三阻焊点19的大小可以相同或不同,本申请对此不做限制。优选的,为了使得便于生产基板本体7,可以设置各第三阻焊点19的形状是一致的,且各第三阻焊点19的大小相同。优选的,每个第三阻焊点19为长方形,或者,每个第三阻焊点19为正方形,或者,每个第三阻焊点19为圆形。
进一步的,为了使得第一焊盘8可以承受的力更多,可以调整第一焊盘8上的第三阻焊点19的密度;优选的,位于第一焊盘8的边缘的第三阻焊点19的密度,大于位于第一焊盘8的中心区域的第三阻焊点19的密度,从而,使得第一焊盘8上的支撑力更加可靠。
为了使得第二焊盘9可以承受的力更多,可以调整第二焊盘9的第三阻焊点19的密度;优选的,位于第二焊盘9的边缘的第三阻焊点19的密度,大于位于第二焊盘9的中心区域的第三阻焊点19的密度,从而,使得第二焊盘9上的支撑力更加可靠。
示例性地,第一焊盘8与第一焊盘8上的第三阻焊点19,可以是一体成型的;第二焊盘9与第二焊盘9上的第三阻焊点19,可以是一体成型的。
示例性地,第三阻焊点19可以只设置在映射区域10之内。或者,第三阻焊点19可以设置在映射区域10之内,同时,第三阻焊点19可以设置在映射区域10之外。本实施例对此不做限制。
本实施例,通过将支撑部11设置为由N个第三阻焊点19所构成,并且,将一部分第三阻焊点19设置在第一焊盘8的表面上,将另一部分第三阻焊点19设置在第二焊盘9的表面上。从而可以增大第一焊盘8和第二焊盘9的受力面积,进而增大基板本体7的受力面积,进而分散基板本体7的受力。从而,在封装过程中,由于基板6的受力较为均匀,基板6上的设置第一焊盘8的部位、基板6上的设置第二焊盘9的部位受力也较为均匀,从而,这两个部位不会出现变形;从而,防止了基板6出现受损和变形。进一步的,由于基板6不会出现变形,从而裸晶圆12可以与基板6的第二表面进行良好接触,裸晶圆12的受力均匀,裸晶圆12不会出现破裂,裸晶圆12也不会与基板6之间出现碰撞和撞击,保证了裸晶圆12不受损伤。
图19为本申请实施例提供的再一种基板的结构示意图一,在图17-图18所示实施例的基础上,如图19所示,本实施例提供的基板6中,第一焊盘8与第二焊盘9之间设置有第三阻焊层20;每个第三阻焊点19的顶端与第三阻焊层20的顶端之间的高度差值,在第四预设差值范围之内。
示例性地,每个第三阻焊点19的顶端与第三阻焊层20的顶端齐平。
示例性地,基板本体7的第一表面的裸露表面上设置有第四阻焊层21;第三阻焊层20与第四阻焊层21之间的高度差值,在第五预设差值范围之内。
其中,第三阻焊层20与第四阻焊层21之间的关系,可以包括以下几种实现方式。
第一种实现方式、第三阻焊层20的高度等于第四阻焊层21的高度。
第二种实现方式、第三阻焊层20的高度大于第四阻焊层21的高度,第四阻焊层21的表面设置有至少一个第四阻焊点22。
在第二种实现方式中,示例性地,第三阻焊层20的高度与第三高度之间的差值,在第六预设差值范围之内;第三高度,为第四阻焊层21的高度与第四阻焊点22的高度之和。示例性地,各第四阻焊点22的高度相同;第四阻焊层21的高度与第四阻焊点22的高度之和,等于第三阻焊层20的高度。
第三种实现方式、第三阻焊层20的高度小于第四阻焊层21的高度,第三阻焊层20的表面设置有至少一个第五阻焊点23。
在第三种实现方式中,示例性地,第四阻焊层21的高度与第四高度之间的差值,在第七预设差值范围之内;第四高度,为第三阻焊层20的高度与第五阻焊点23的高度之和。示例性地,各第五阻焊点23的高度相同;第三阻焊层20的高度与第五阻焊点23的高度之和,等于第四阻焊层21的高度。
示例性地,在图17-图18所示实施例的基础上,需要在基板本体7的第一表面上设置阻焊层,由于第一焊盘8与第二焊盘9之间具有缝隙,从而可以在第一焊盘8与第二焊盘9之间设置第三阻焊层20。
其中,每个第三阻焊点19的顶端与第三阻焊层20的顶端之间的高度差值,设置在第四预设差值范围之内。由此,在安装基板本体7的时候,基板本体7的第一表面上的器件可以与其他器件进行良好的接触,可以将每个第三阻焊点19的顶端与第三阻焊层20的顶端齐平。
图20为本申请实施例提供的再一种基板的结构示意图二,如图20所示,图20示出了基板6的剖面结构示意图,第三阻焊点19的顶端与第三阻焊层20的顶端齐平,从而在安装基板6的时候,第三阻焊点19的顶端、第三阻焊层20的顶端都会与其他器件进行接触,从而基板6可以与其他器件进行良好接触。
由于需要在基板本体7的第一表面上设置阻焊层,从而还需要在基板本体7的第一表面的裸露表面上设置第四阻焊层21。并且,可以设置第三阻焊层20与第四阻焊层21之间的高度差值,在第五预设差值范围之内,即,第三阻焊层20的高度与第四阻焊层21的高度,两者之间相同或不同。
关于第三阻焊层20的高度与第四阻焊层21的高度,两者之间的关系,可以包括以下几种实现方式。
第一种实现方式:为了保证基板本体7的第一表面上的阻焊层的平整度,可以设置第三阻焊层20的高度与第四阻焊层21的高度相同。如图20所示,第三阻焊层20的高度与第四阻焊层21的高度相同,从而,基板本体7的第一表面上的阻焊层的平整度较好,进而可以使得基板本体7的第一表面上的阻焊层的受力均匀。
第二种实现方式:可以设置第三阻焊层20的高度大于第四阻焊层21的高度;此时,图21为本申请实施例提供的再一种基板的结构示意图三,如图21所示,为了保证基板本体7的第一表面上的阻焊层的受力均匀,可以在第四阻焊层21的表面设置有至少一个第四阻焊点22。并且,将第四阻焊层21的高度与第四阻焊点22的高度之和,称为第三高度;从而,第三阻焊层20的高度与第三高度之间的差值,在第六预设差值范围之内。
优选的,此时,为了保证基板本体7的第一表面上的阻焊层的平整度,并且,保证基板本体7的第一表面上的阻焊层的受力均匀,可以设置各第四阻焊点22的高度相同;并且,图22为本申请实施例提供的再一种基板的结构示意图四,如图22所示,设置第四阻焊层21的高度与第四阻焊点22的高度之和,等于第三阻焊层20的高度。进而,在设置裸晶圆12、以及安装基板6的时候,保证基板本体7的第一表面上的阻焊层的受力均匀,进一步的保证了基板6的受力均匀。
其中,各第四阻焊点22的形状可以相同或不同,各第四阻焊点22的大小可以相同或不同;对于第四阻焊点22的形状、大小,本申请不做限定。并且,对于相邻的第四阻焊点22之间的间距,不做限定。
优选的,第四阻焊点22可以为正方形。
第三种实现方式:可以设置第三阻焊层20的高度小于第四阻焊层21的高度;此时,图23为本申请实施例提供的再一种基板的结构示意图五,如图23所示,为了保证基板本体7的第一表面上的阻焊层的受力均匀,可以在第三阻焊层20的表面设置有至少一个第五阻焊点23。并且,可以将第三阻焊层20的高度与第五阻焊点23的高度之和,称为第四高度;从而,第四阻焊层21的高度与第四高度之间的差值,是在第七预设差值范围之内的。
优选的,此时,为了保证基板本体7的第一表面上的阻焊层的平整度,并且,保证基板本体7的第一表面上的阻焊层的受力均匀,可以设置各第五阻焊点23的高度相同,并且,图24为本申请实施例提供的再一种基板的结构示意图六,如图24所示,设置第三阻焊层20的高度与第五阻焊点23的高度之和,等于第四阻焊层21的高度。进而,在设置裸晶圆12、以及安装基板6的时候,保证基板本体7的第一表面上的阻焊层的受力均匀,进一步的保证了基板6的受力均匀。
其中,各第五阻焊点23的形状可以相同或不同,各第五阻焊点23的大小可以相同或不同;对于第五阻焊点23的形状、大小,本申请不做限定。并且,对于相邻的第五阻焊点23之间的间距,不做限定。
优选的,第五阻焊点23可以为正方形。
本实施例,通过在图17-图18所示实施例的基础上,第一焊盘8与第二焊盘9之间设置有第三阻焊层20,基板本体7的第一表面的裸露表面上设置有第四阻焊层21。可以设置第三阻焊层20的高度与第四阻焊层21的高度相同,从而保证了基板本体7的第一表面上的阻焊层的平整度。在第三阻焊层20的高度大于第四阻焊层21的高度时,在第四阻焊层21的表面设置至少一个第四阻焊点22;在第三阻焊层20的高度小于第四阻焊层21的高度时,在第三阻焊层20的表面设置至少一个第五阻焊点23;从而,在设置裸晶圆12、以及安装基板6的时候,保证基板本体7的第一表面上的阻焊层的受力较为均匀,进一步的保证了基板6的受力较为均匀。
进一步地,在上述任一实施例的基础上,在基板6中,基板本体7的第二表面上具有用于设置裸晶圆12的第一区域,第一表面与第二表面相对;映射区域10为第一区域在第一表面上的映射;映射区域10、支撑部11所构成的第二区域,两者之间是部分重叠的、或者是全部重叠的。
示例性地,在映射区域10与第二区域是部分重叠时,第二区域覆盖住映射区域10,且第二区域的面积大于映射区域10的面积。
示例性地,第一焊盘8为电源输入焊盘,第二焊盘9为电源输出焊盘;或者,第一焊盘8为电源输出焊盘,第二焊盘9为电源输入焊盘。
示例性地,基板本体7的第二表面上具有第一区域,第一区域用于设置裸晶圆12;裸晶圆12映射到基板本体7的第一表面的时候,可以形成一个映射区域10。并且,第一表面与第二表面相对,例如,第一表面为基板本体7的下表面,第二表面为基板本体7的上表面。从而可知,映射区域10为第一区域在第一表面上的映射。
在本申请中支撑部11所构成了一个第二区域,可知,第二区域在基板本体7的第一表面上,映射区域10也在基板本体7的第一表面上。
其中,关于映射区域10与第二区域,两者之间的关系,包括以下几种实现方式。
第一种实现方式:映射区域10与第二区域,两者之间是部分重叠的,此时,裸晶圆12的面积与支撑部11的面积不同,即,裸晶圆12的面积大于支撑部11的面积,或者,裸晶圆12的面积小于支撑部11的面积。示例性地,示例性地,在映射区域10与第二区域是部分重叠时,为了使得支撑部11可以承受住裸晶圆12施加给基板本体7的力,需要使得第二区域覆盖住映射区域10,并且第二区域的面积大于映射区域10的面积;从而,在设置裸晶圆12、或者安装基板6的时候,支撑部11的面积是大于裸晶圆12的面积的,支撑部11可以分散裸晶圆12施加给基板本体7的力,进而分散基板6的受力。
第二种实现方式:映射区域10与第二区域,两者之间是全部重叠的,此时,裸晶圆12的面积与支撑部11的面积相同。
在申请中,第一焊盘8为电源输入焊盘,第二焊盘9为电源输出焊盘;或者,第一焊盘8为电源输出焊盘,第二焊盘9为电源输入焊盘。
图25为本申请实施例提供的一种芯片的结构示意图一,图26为本申请实施例提供的一种芯片的结构示意图二,如图25-图26所示,芯片24包括了裸晶圆12和如上任一实施例提供的基板6,基板6用于封装裸晶圆12。
示例性地,芯片24由裸晶圆12和基板6构成,基板6可以采用如上任一实施例提供的基板6。
其中,基板6的结构和原理可以参见如上任一实施例提供的基板6,不再赘述。
本实施例,通过在芯片24中设置如上任一实施例提供的基板6;由于在基板本体的第一表面上设置有支撑部,支撑部可以支撑基板6的第一表面,裸晶圆12施加给基板6的力、支撑部给予基板6的力可以相互抵消,即,裸晶圆12施加给基板6的力可以给予支撑部;进而支撑部可以分散基板6的受力。从而,在封装过程中,由于基板6的受力较为均匀,基板6上的设置第一焊盘的部位、基板6上的设置第二焊盘的部位受力也较为均匀,从而,这两个部位不会出现变形;从而,防止了基板6出现受损和变形。进一步的,由于基板6不会出现变形,从而裸晶圆12可以与基板6的第二表面进行良好接触,裸晶圆12的受力均匀,裸晶圆12不会出现破裂,裸晶圆12也不会与基板6之间出现碰撞和撞击,保证了裸晶圆12不受损伤。进而保证了芯片24的正常工作。
图27为本申请实施例提供的一种电路板的结构示意图,如图27所示,电路板25上设置有如上实施例提供的芯片24。
示例性地,可以电路板25中,设置如上实施例提供的芯片24。其中,可以在电路板25中设置一个或多个芯片24。
电路板25中的不同的芯片24的结构,可以相同或不同。例如,一个芯片24的基板中设置有如图9所提供的支撑部;另一个24的基板中设置有如图17所提供的支撑部。
其中,芯片2中的基板的结构和原理可以参见如上任一实施例提供的基板,不再赘述。
本实施例,通过在电路板25上设置有如上实施例提供的芯片24;在芯片24中设置如上任一实施例提供的基板;由于在基板本体的第一表面上设置有支撑部,支撑部可以支撑基板的第一表面,裸晶圆施加给基板的力、支撑部给予基板的力可以相互抵消,即,裸晶圆施加给基板的力可以给予支撑部;进而支撑部可以分散基板的受力。从而,在封装过程中,由于基板的受力较为均匀,基板上的设置第一焊盘的部位、基板上的设置第二焊盘的部位受力也较为均匀,从而,这两个部位不会出现变形;从而,防止了基板出现受损和变形。进一步的,由于基板不会出现变形,从而裸晶圆可以与基板的第二表面进行良好接触,裸晶圆的受力均匀,裸晶圆不会出现破裂,裸晶圆也不会与基板之间出现碰撞和撞击,保证了裸晶圆不受损伤。进而保证了芯片24的正常工作,进一步地,保证了电路25的正常工作。
图28为本申请实施例提供的一种超算设备的结构示意图,如图28所示,超算设备26中设置有上实施例提供的电路板25。
示例性地,超算设备26中的各电路板25之间相互并联。
示例性地,超算设备26的机箱上可设置有滑槽,滑槽用于与超算设备26中的各电路板25滑动连接。
示例性地,超算设备26的机箱两侧还可设置有风扇,风扇的散热风道可与电路板25上的散热器的散热腔保持一致,从而快速的将机箱内电路板25产生的热量散发到机箱外,进而提供超算设备26的性能。
示例性地,在超算设备26中设置一个或多个电路板25,该电路板25采用上述实施例提供的电路板。电路板25的结构和功能,可以参见上述实施例的介绍,不再赘述。
本实施例中,可以将多个电路板25进行并联,然后将并联的电路板25设置在超算设备26中。在一种实施方式中,超算设备26可以为超算服务器。
电路板25与超算设备26的连接方式可以选择固定连接或滑动连接的方式。示例性地,可以在超算设备26的机箱上设置有一个或多个滑槽,然后将电路板25设置在滑槽中,使得电路板25可以在滑槽上滑动。
其中,在超算设备26中设置多个电路板25的时候,多个电路板25中的每一个电路板25的结构可以相同或不同。举例来说,超算设备26中设置2个电路板25,一个电路板25中的芯片的基板中,设置有如图9所提供的支撑部;一个电路板25中的芯片的基板中,设置有如图17所提供的支撑部。
本实施例,通过在超算设备26中设置上述实施例提供一个或多个的电路板25。在电路板25上设置有如上实施例提供的芯片;在芯片24中设置如上任一实施例提供的基板;由于在基板本体的第一表面上设置有支撑部,支撑部可以支撑基板的第一表面,裸晶圆施加给基板的力、支撑部给予基板的力可以相互抵消,即,裸晶圆施加给基板的力可以给予支撑部;进而支撑部可以分散基板的受力。从而,在封装过程中,由于基板的受力较为均匀,基板上的设置第一焊盘的部位、基板上的设置第二焊盘的部位受力也较为均匀,从而,这两个部位不会出现变形;从而,防止了基板出现受损和变形。进一步的,由于基板不会出现变形,从而裸晶圆可以与基板的第二表面进行良好接触,裸晶圆的受力均匀,裸晶圆不会出现破裂,裸晶圆也不会与基板之间出现碰撞和撞击,保证了裸晶圆不受损伤。进而保证了芯片的正常工作,进一步地,保证了电路25的正常工作。
当用于本申请中时,虽然术语“第一”、“第二”等可能会在本申请中使用以描述各元件,但这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。比如,在不改变描述的含义的情况下,第一元件可以叫做第二元件,并且同样第,第二元件可以叫做第一元件,只要所有出现的“第一元件”一致重命名并且所有出现的“第二元件”一致重命名即可。第一元件和第二元件都是元件,但可以不是相同的元件。
本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的,除非上下文清楚地表明,否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地,如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外,当用于本申请中时,术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素,和/或组件的存在,但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。
上述技术描述可参照附图,这些附图形成了本申请的一部分,并且通过描述在附图中示出了依照所描述的实施例的实施方式。虽然这些实施例描述的足够详细以使本领域技术人员能够实现这些实施例,但这些实施例是非限制性的;这样就可以使用其它的实施例,并且在不脱离所描述的实施例的范围的情况下还可以做出变化。比如,流程图中所描述的操作顺序是非限制性的,因此在流程图中阐释并且根据流程图描述的两个或两个以上操作的顺序可以根据若干实施例进行改变。作为另一个例子,在若干实施例中,在流程图中阐释并且根据流程图描述的一个或一个以上操作是示例性地,或是可删除的。另外,某些步骤或功能可以添加到所申请的实施例中,或两个以上的步骤顺序被置换。所有这些变化被认为包含在所申请的实施例以及权利要求中。
另外,上述技术描述中使用术语以提供所描述的实施例的透彻理解。然而,并不需要过于详细的细节以实现所描述的实施例。因此,实施例的上述描述是为了阐释和描述而呈现的。上述描述中所呈现的实施例以及根据这些实施例所申请的例子是单独提供的,以添加上下文并有助于理解所描述的实施例。上述说明书不用于做到无遗漏或将所描述的实施例限制到本申请的精确形式。根据上述教导,若干修改、选择适用以及变化是可行的。在某些情况下,没有详细描述为人所熟知的处理步骤以避免不必要地影响所描述的实施例。
本申请中应用了具体实施例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (37)

1.一种基板,其特征在于,包括:
基板本体,所述基板本体的第一表面上设置有第一焊盘和第二焊盘;
所述第一表面具有映射区域,所述映射区域为裸晶圆在所述第一表面上映射的区域;所述映射区域上设置有支撑部,所述支撑部用于支撑所述第一表面。
2.根据权利要求1所述的基板,其特征在于,所述支撑部包括至少一个凸形部和至少一个凹形部;所述至少一个凸形部与所述第一焊盘一体成型,所述至少一个凹形部与所述第二焊盘一体成型;
所述至少一个凸形部嵌入所述至少一个凹形部中,所述至少一个凸形部与所述至少一个凹形部之间具有缝隙。
3.根据权利要求2所述的基板,其特征在于,所述至少一个凸形部所构成的结构嵌入至所述至少一个凹形部所构成的结构中。
4.根据权利要求2所述的基板,其特征在于,每个凸形部与每个凹形部之间是一一对应的,每个凸形部嵌入至与凸形部对应的每一凹形部中。
5.根据权利要求4所述的基板,其特征在于,各所述凸形部的形状是一致的,各所述凸形部的大小相同。
6.根据权利要求5所述的基板,其特征在于,所述每个凸形部为长方形。
7.根据权利要求2所述的基板,其特征在于,所述缝隙中设置有第一阻焊层,所述基板本体的第一表面的裸露表面上设置有第二阻焊层。
8.根据权利要求7所述的基板,其特征在于,所述第一阻焊层与所述第二阻焊层之间的高度差值,在第一预设差值范围之内。
9.根据权利要求8所述的基板,其特征在于,所述第一阻焊层的高度等于所述第二阻焊层的高度。
10.根据权利要求8所述的基板,其特征在于,所述第一阻焊层的高度小于所述第二阻焊层的高度,所述第一阻焊层的表面设置有至少一个第一阻焊点。
11.根据权利要求10所述的基板,其特征在于,所述第二阻焊层的高度与第一高度之间的差值,在第二预设差值范围之内;所述第一高度,为所述第一阻焊层的高度与所述第一阻焊点的高度之和。
12.根据权利要求11所述的基板,其特征在于,各所述第一阻焊点的高度相同;
所述第一阻焊层的高度与所述第一阻焊点的高度之和,等于所述第二阻焊层的高度。
13.根据权利要求8所述的基板,其特征在于,所述第一阻焊层的高度大于所述第二阻焊层的高度,所述第二阻焊层的表面设置有至少一个第二阻焊点。
14.根据权利要求13所述的基板,其特征在于,所述第一阻焊层的高度与第二高度之间的差值,在第三预设差值范围之内;所述第二高度,为所述第二阻焊层的高度与所述第二阻焊点的高度之和。
15.根据权利要求14所述的基板,其特征在于,各所述第二阻焊点的高度相同;
所述第二阻焊层的高度与所述第二阻焊点的高度之和,等于所述第一阻焊层的高度。
16.根据权利要求8所述的基板,其特征在于,所述第一阻焊层、所述第二阻焊层、所述第一焊盘、所述第二焊盘,四者之间的高度是一致的。
17.根据权利要求1所述的基板,其特征在于,所述支撑部包括N个第三阻焊点,N为大于等于2的正整数;
N个所述第三阻焊点中的M个第三阻焊点,位于所述第一焊盘的表面上;N个所述第三阻焊点中的N-M个第三阻焊点,位于所述第二焊盘的表面上,M为大于等于1、且小于N的正整数。
18.根据权利要求17所述的基板,其特征在于,所述第一焊盘与所述第二焊盘之间设置有第三阻焊层;
每个所述第三阻焊点的顶端与所述第三阻焊层的顶端之间的高度差值,在第四预设差值范围之内。
19.根据权利要求18所述的基板,其特征在于,每个所述第三阻焊点的顶端与所述第三阻焊层的顶端齐平。
20.根据权利要求18所述的基板,其特征在于,所述基板本体的第一表面的裸露表面上设置有第四阻焊层;所述第三阻焊层与所述第四阻焊层之间的高度差值,在第五预设差值范围之内。
21.根据权利要求20所述的基板,其特征在于,所述第三阻焊层的高度等于所述第四阻焊层的高度。
22.根据权利要求20所述的基板,其特征在于,所述第三阻焊层的高度大于所述第四阻焊层的高度,所述第四阻焊层的表面设置有至少一个第四阻焊点。
23.根据权利要求22所述的基板,其特征在于,所述第三阻焊层的高度与第三高度之间的差值,在第六预设差值范围之内;所述第三高度,为所述第四阻焊层的高度与所述第四阻焊点的高度之和。
24.根据权利要求23所述的基板,其特征在于,各所述第四阻焊点的高度相同;
所述第四阻焊层的高度与所述第四阻焊点的高度之和,等于所述第三阻焊层的高度。
25.根据权利要求20所述的基板,其特征在于,所述第三阻焊层的高度小于所述第四阻焊层的高度,所述第三阻焊层的表面设置有至少一个第五阻焊点。
26.根据权利要求25所述的基板,其特征在于,所述第四阻焊层的高度与第四高度之间的差值,在第七预设差值范围之内;所述第四高度,为所述第三阻焊层的高度与所述第五阻焊点的高度之和。
27.根据权利要求25所述的基板,其特征在于,各所述第五阻焊点的高度相同;
所述第三阻焊层的高度与所述第五阻焊点的高度之和,等于所述第四阻焊层的高度。
28.根据权利要求17所述的基板,其特征在于,位于所述第一焊盘的边缘的第三阻焊点的密度,大于位于所述第一焊盘的中心区域的第三阻焊点的密度;位于所述第二焊盘的边缘的第三阻焊点的密度,大于位于所述第二焊盘的中心区域的第三阻焊点的密度。
29.根据权利要求17所述的基板,其特征在于,各所述第三阻焊点的形状是一致的,且各所述第三阻焊点的大小相同。
30.根据权利要求17所述的基板,其特征在于,每个所述第三阻焊点为长方形。
31.根据权利要求1-30任一项所述的基板,其特征在于,所述基板本体的第二表面上具有用于设置裸晶圆的第一区域,所述第一表面与所述第二表面相对;
所述映射区域为所述第一区域在所述第一表面上的映射;所述映射区域、所述支撑部所构成的第二区域,两者之间是部分重叠的、或者是全部重叠的。
32.根据权利要求31所述的基板,其特征在于,在所述映射区域与所述第二区域是部分重叠时,所述第二区域覆盖住所述映射区域,且所述第二区域的面积大于所述映射区域的面积。
33.根据权利要求1-30任一项所述的基板,其特征在于,所述第一焊盘为电源输入焊盘,所述第二焊盘为电源输出焊盘;或者,所述第一焊盘为电源输出焊盘,所述第二焊盘为电源输入焊盘。
34.一种芯片,其特征在于,包括:裸晶圆和如权利要求1-33任一项所述的基板,所述基板用于封装所述裸晶圆。
35.一种电路板,其特征在于,所述电路板上设置有至少一个如权利要求34所述的芯片。
36.一种超算设备,其特征在于,所述超算设备中设置有至少一个如权利要求35所述的电路板。
37.根据权利要求36所述的超算设备,其特征在于,所述超算设备中的各所述电路板之间相互并联。
CN201911052965.4A 2019-08-12 2019-10-31 基板、芯片、电路板和超算设备 Active CN110648992B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910739303.8A CN110459524A (zh) 2019-08-12 2019-08-12 封装用基板、芯片及封装方法
CN2019107393038 2019-08-12

Publications (2)

Publication Number Publication Date
CN110648992A true CN110648992A (zh) 2020-01-03
CN110648992B CN110648992B (zh) 2021-09-07

Family

ID=68485944

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910739303.8A Pending CN110459524A (zh) 2019-08-12 2019-08-12 封装用基板、芯片及封装方法
CN201921857486.5U Active CN210516714U (zh) 2019-08-12 2019-10-31 芯片、电路板和超算设备
CN201911052965.4A Active CN110648992B (zh) 2019-08-12 2019-10-31 基板、芯片、电路板和超算设备

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201910739303.8A Pending CN110459524A (zh) 2019-08-12 2019-08-12 封装用基板、芯片及封装方法
CN201921857486.5U Active CN210516714U (zh) 2019-08-12 2019-10-31 芯片、电路板和超算设备

Country Status (1)

Country Link
CN (3) CN110459524A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114878037A (zh) * 2022-04-28 2022-08-09 中航电测仪器股份有限公司 一种微型重叠花应变计

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000599A (zh) * 2011-09-15 2013-03-27 南茂科技股份有限公司 覆晶封装结构及其形成方法
CN204179105U (zh) * 2014-10-24 2015-02-25 佛山市国星光电股份有限公司 一种具有平衡应力的线路基板
CN108735708A (zh) * 2018-07-18 2018-11-02 北京比特大陆科技有限公司 芯片结构、及其封装方法以及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000599A (zh) * 2011-09-15 2013-03-27 南茂科技股份有限公司 覆晶封装结构及其形成方法
CN204179105U (zh) * 2014-10-24 2015-02-25 佛山市国星光电股份有限公司 一种具有平衡应力的线路基板
CN108735708A (zh) * 2018-07-18 2018-11-02 北京比特大陆科技有限公司 芯片结构、及其封装方法以及电子设备

Also Published As

Publication number Publication date
CN210516714U (zh) 2020-05-12
CN110648992B (zh) 2021-09-07
CN110459524A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
US6756685B2 (en) Semiconductor device
US20050230824A1 (en) BGA semiconductor device having a dummy bump
CN107978569B (zh) 芯片封装结构及其制造方法
US20120127674A1 (en) Semiconductor device assemblies including elongated fasteners
US8779603B2 (en) Stacked semiconductor device with heat dissipation
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
US8811031B2 (en) Multichip module and method for manufacturing the same
KR101562717B1 (ko) Ic 다이를 위한 코너 구조
US20070165388A1 (en) Interconnection pattern design
TWI544584B (zh) Copper substrate with barrier structure and manufacturing method thereof
JP2006294976A (ja) 半導体装置およびその製造方法
CN110648992B (zh) 基板、芯片、电路板和超算设备
CN110326092B (zh) 半导体装置及其制造方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
US7361982B2 (en) Bumpless chip package
US20100007008A1 (en) Bga package
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
KR20140038078A (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP2002208657A (ja) 半導体装置及び半導体装置実装用基板
US11139228B2 (en) Semiconductor device
CN110931444B (zh) 电子结构
US20240008208A1 (en) Standoff And Support Structures for Reliable Land Grid Array and Hybrid Land Grid Array Interconnects
US20030054589A1 (en) Method of improving mount assembly in a multilayer PCB's
TW202036807A (zh) 陶瓷基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant