KR100376878B1 - 웨이퍼 레벨 패키지의 제조방법 - Google Patents

Abstract

본 발명은 열 사이클링 테스트시에 금속배선의 파괴가 일어나는 것을 방지할 수 있는 웨이퍼 레벨 패키지의 제조방법을 개시한다. 개시된 본 발명의 웨이퍼 레벨 패키지의 제조방법은, 우선, 복수개의 반도체 칩들로 이루어진 웨이퍼 상에 소프트한 재질의 유전층 폴리머를 도포하고, 상기 유전층 폴리머의 소정 부분들을 식각하여 각 반도체 칩의 본드 패드를 노출시킨다. 그 다음, 상기 유전층 폴리머 상에 스퍼터링 공정을 통해 Ti/Ni/Cu 적층막을 1∼2㎛ 정도의 두께로 증착한 후, 적층막 위에 도금 공정을 통해 Cu막을 6∼11㎛ 정도의 두께로 형성한다. 그리고나서, 상기 Cu막 및 Ti/Ni/Cu 적층막을 패터닝하여 7㎛ 이상의 두께를 갖으면서, 일단은 본드 패드와 연결되고, 타단은 원형의 볼 랜드를 갖는 Cu막 및 Ti/Ni/Cu 적층막으로 이루어진 금속배선을 형성한다. 다음으로, 상기 금속배선 위에 솔더 마스크층을 도포한 후, 상기 솔더 마스크층의 소정 부분을 제거하는 것에 의해서 상기 금속배선의 볼 랜드를 노출시키고, 이어서, 상기 노출된 볼 랜드 상에 솔더 볼을 부착시킨다. 그리고나서, 웨이퍼 레벨 패키지가 얻어지도록, 상기 결과물을 웨이퍼의 스크라이브 라인을 따라 절단한다.

Description

웨이퍼 레벨 패키지의 제조방법{METHOD FOR FABRICATING WAFER LEVEL PACKAGE}

본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로서, 특히, 열 사이클링 테스트시에 금속배선의 파괴가 일어나는 것을 방지할 수 있는 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.

기존의 패키지는, 먼저, 수 개의 반도체 칩들을 포함하는 웨이퍼를 그의 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하고, 그런다음, 개개의 반도체 칩별로 패키징 공정을 실시하는 것에 의해 제조되었다.

그러나, 상기 패키징 공정은 자체적으로 많은 단위 공정들, 예를들어, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 반도체 칩별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징에 소요되는 시간이 너무 많다는 문제점을 안고 있다.

이에 따라, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시하고, 그런다음, 웨이퍼의 스크라이브 라인을 따라 절단하여 개개의 패키지를 제조하는 방법이 제시되었다. 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지 (Wafer Level Package)라 칭하며, 이러한 웨이퍼 레벨 패키지는 본드 패드의 재배치가 필수적으로 이루어져야 하는 바, 금속배선의 사용이 이루어지고 있다.

도 1은 종래 기술에 따라 제조된 웨이퍼 레벨 패키지를 도시한 요부 단면도로서, 이를 설명하면 다음과 같다.

웨이퍼, 즉, 웨이퍼를 구성하는 반도체 칩(1)의 전면 상에 하부 절연층(3 : 이하, 유전층 폴리머라 칭함)이 도포되며, 상기 반도체 칩(1)의 본드 패드(2)는 그상부의 유전층 폴리머 부분이 식각되는 것에 의해서 노출된다. 금속막이 상기 유전층 폴리머(3) 상에 증착되며, 공지된 포토리소그라피 공정을 통해 상기 금속막이 패터닝되는 것에 의해서 일단은 상기 본드 패드(2)와 전기적으로 연결되고, 타단은 원형의 볼 랜드(4a)를 갖는 금속배선(4)이 형성된다. 상부 절연층(5 : 이하, 솔더 마스크라 칭함)이 상기 금속배선(4)을 포함한 유전층 폴리머(3) 상에 도포되며, 상기 금속배선(4)의 타단 상부, 즉, 볼 랜드(4a)는 그 상부의 솔더 마스크 부분이 제거되는 것에 의해 노출된다. 외부 접속 단자로서 기능하는 솔더 볼(6)이 노출된 금속배선(4)의 볼 랜드(4a) 상에 부착된다.

여기서, 상기한 공정들은 웨이퍼 레벨에서 실시되며, 이후, 상기 웨이퍼의 스크라이브 라인을 따라 절단되는 것에 의해 개개의 반도체 칩으로 분리되고, 이 결과로, 웨이퍼 레벨 패키지가 얻어진다.

그러나, 전술한 웨이퍼 레벨 패키지는 그 제조 후에 수행되는 신뢰성 테스트, 예컨데, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 후에 수행되는 열 사이클링 테스트(Temperature cycling test) 동안에 변형 및 응력에 의해 솔더 볼의 파괴가 초래됨은 물론, 금속배선의 파괴가 초래됨으로써, 상기 금속배선의 신뢰성이 확보되지 못하는 문제점이 있다.

자세하게, 패키지는 솔더 볼을 이용한 PCB에의 실장 후, 열 사이크링 테스트를 수행하여 상기 솔더 볼 및 패키지 자체에 대한 신뢰성을 테스트하게 된다. 그런데, 상기 열 사이클링 테스트시에는 패키지에 열이 가해지는 바, 반도체 칩과 금속배선 및 솔더 볼 사이의 열팽창 특성 차이에 의해서 솔더 조인트(solder joint) 부위, 즉, 솔더 볼과 금속배선, 또는, 솔더 볼과 PCB 사이에서 상기 솔더 볼의 변형, 또는, 응력에 의한 파괴 등이 발생된다.

한편, 솔더 조인트 부위에서의 솔더 볼의 변형 및 파괴를 방지하기 위해, 종래에는 탄성계수가 1GPa 이상인 하드(hard)한 유전층 폴리머 대신에 탄성계수가 1GPa 이하인 소프트(soft)한 유전층 폴리머를 사용하여, 상기 소프트한 유전층 폴리머가 외력에 의한 버퍼층으로 기능하도록 하는 것에 의해 솔더 볼 및 패키지의 신뢰성이 어느 정도 이상 확보되도록 하고 있다.

그러나, 상기 소프트한 재질의 유전층 폴리머를 이용하는 방법은 솔더 볼의 신뢰성은 어느 정도 확보할 수 있으나, 열 사이클링 테스트 동안, 금속배선에 큰 응력이 인가될 경우, 상기 금속배선이 파괴됨은 물론, 그 하부의 유전층 폴리머 부분이 함께 파괴되는 현상이 발생된다. 이것은, 웨이퍼 레벨 패키지의 제작시, 금속배선의 두께는 고려되지 않고, 단지, 유전층 폴리머의 재질만이 고려된 결과이다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 금속배선의 두께를 조절하는 것에 의해, 그 자신은 물론, 유전층 폴리머의 파괴도 방지할 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공하는데, 그 목적이 있다.

도 1은 종래의 웨이퍼 레벨 패키지를 도시한 단면도.

도 2는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 도시한 단면도.

도 3a는 7㎛ 이하 두께의 금속배선에 대한 볼 쉐어 테스트 후, 파괴된 솔더 볼 부위를 보여주는 사진.

도 3b는 9㎛ 이상 두께의 금속배선에 대한 볼 쉐어 테스트 후, 파괴된 솔더 볼 부위를 보여주는 사진.

* 도면의 주요 부분에 대한 부호의 설명 *

11 : 반도체 칩 12 : 본드 패드

13 : 유전층 폴리머 14 : Ti/Ni/Cu 적층막

15 : Cu막 16 : 금속배선

16a : 볼 랜드 17 : 솔더 마스크

18 : 솔더 볼 20 : 웨이퍼 레벨 패키지

상기와 같은 목적을 달성하기 위하여, 본 발명은, 우선, 복수개의 반도체 칩들로 이루어진 웨이퍼 상에 소프트한 재질의 유전층 폴리머를 도포하고, 상기 유전층 폴리머의 소정 부분들을 식각하여 각 반도체 칩의 본드 패드를 노출시킨다. 그 다음, 상기 유전층 폴리머 상에 스퍼터링 공정을 통해 Ti/Ni/Cu 적층막을 1∼2㎛ 정도의 두께로 증착한 후, 상기 적층막 상에 Cu막을 6∼11㎛ 정도의 두께로 형성한다. 그리고나서, 상기 Cu막 및 Ti/Ni/Cu 적층막을 패터닝하여 7㎛ 이상의 두께를 갖으면서, 일단은 본드 패드와 연결되고, 타단은 원형의 볼 랜드를 갖는 Cu막 및 Ti/Ni/Cu 적층막으로 이루어진 금속배선을 형성한다. 다음으로, 상기 금속배선 상에 솔더 마스크층을 도포한 후, 상기 솔더 마스크층의 소정 부분을 제거하는 것에 의해서 상기 금속배선의 볼 랜드를 노출시키고, 이어서, 상기 노출된 볼 랜드 상에 솔더 볼을 부착시킨다. 그리고나서, 웨이퍼 레벨 패키지가 얻어지도록, 상기 결과물을 웨이퍼의 스크라이브 라인을 따라 절단한다.

본 발명에 따르면, 금속배선이 7㎛ 이상의 두께를 갖도록 함으로써, 열 사이클링 테스트시, 상기 금속배선의 파괴는 물론, 그 하부의 유전층 폴리머의 파괴가 일어나는 것도 방지할 수 있고, 그래서, 웨이퍼 레벨 패키지의 신뢰성을 확보할 수 있다.

(실시예)

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명하도록 한다.

도 2는 본 발명에 따른 웨이퍼 레벨 패키지를 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.

먼저, 상부면에 본드 패드들(12)이 배치된 반도체 칩들(11)로 구성되는 웨이퍼의 전면 상에 탄성계수가 1GPa 이하인 소프트한 재질의 유전층 폴리머(13), 예컨데, 폴리이미드(polyimide)를 스핀 코팅(spin coating) 방식으로 도포한다. 그런다음, 반도체 칩(11)의 본드 패드들(12)이 노출되도록, 공지된 포토리소그라피 공정을 통해 상기 본드 패드(12) 상부의 유전층 폴리머 부분을 식각·제거한다.

그 다음, 상기 유전층 폴리머(13) 상에 스퍼터링 공정을 통해 Ti/Ni/Cu 적층막(14)을 증착하고, 상기 Ti/Ni/Cu 적층막(14) 상에 전기 도금 또는 무전해 도금 공정을 통해 Cu막(15)을 형성한다. 이때, 상기 Ti/Ni/Cu 적층막(14)과 Cu막(15)은 그들의 두께 합이 7㎛ 이상, 예컨데, Ti/Ni/Cu 적층막(14)은 1∼2㎛ 정도, 그리고, Cu막(15)은 6∼7㎛ 정도로 형성한다. 계속해서, 상기 Cu막(15) 및 Ti/Ni/Cu 적층막(14)을 패터닝하여, 일단은 본드 패드(12)와 전기적으로 연결되고, 타단은 원형의 볼 랜드(16a)를 갖는 금속배선(16)을 형성한다.

다음으로, 상기 금속배선(16) 및 유전층 폴리머(13) 상에 감광성 물질로 이루어진 솔더 마스크층(17)을 스핀 코팅 방식으로 도포하고, 이어서, 상기 솔더 마스크층(17)에 대한 노광 현상 공정을 행하여, 후속에서 솔더 볼이 부착될 금속배선 부분, 즉, 볼 랜드(16a)를 노출시킨다. 그리고나서, 노출된 금속배선(16)의 볼 랜드(16a) 상에 외부로의 접속 단자로서 기능하는 솔더 볼(18)을 부착한다.

이후, 각각의 반도체 칩들로 분리되도록, 상기 결과물을 웨이퍼의 스크라이브 라인을 따라 절단하는 것을 통해, 도시된 바와 같이, 웨이퍼 레벨 패키지(20)를 완성한다.

상기한 공정을 통해 제조된 본 발명에 따른 웨이퍼 레벨 패키지에서의 금속배선은 도 1에 도시된 종래 기술에 따른 웨이퍼 레벨 패키지에서의 금속배선 보다 두껍다. 즉, 종래의 웨이퍼 레벨 패키지에서의 금속배선은 대략 1∼2㎛ 두께 정도를 갖도록 형성되는 반면, 본 발명의 웨이퍼 레벨 패키지에서의 금속배선은 7㎛ 이상의 두께를 갖도록 형성된다.

여기서, 금속배선의 두께를 7㎛ 이상으로 조절함으로써, 열 사이크링 테스트시, 본 발명에 따른 웨이퍼 레벨 패키지에서의 금속배선의 파괴는 방지되며, 아울러, 유전층 폴리머의 파괴도 방지된다.

자세하게, 도 3a 및 도 3b는 금속배선의 두께에 따른 볼 쉐어 테스트(ball shear test) 후, 파괴된 솔더 볼 부위를 보여주는 사진 및 이에 대한 XRD 결과를 보여주는 그래프이다.

우선, 금속배선의 두께가 7㎛ 이하인 종래의 경우, 볼 쉐어 테스트의 결과로 파괴된 솔더 볼 부위는 도 3a에 보여지는 바와 같으며, 이때, XRD의 결과, Si이 관찰되는 것으로부터 금속배선의 파괴는 물론, 유전층 폴리머의 파괴가 모두 일어났음을 알 수 있다.

반면, 금속배선의 두께가 7㎛ 이상, 바람직하게는, 9㎛ 정도인 본 발명의 경우, 볼 쉐어 테스트의 결과로 파괴된 솔더 볼 부위는 도 3b에 보여지는 바와 같으며, 이때, XRD의 결과, In, Sn 및 Cu만이 관찰되는 바, 이것으로부터 금속배선은 물론, 유전층 폴리머의 파괴가 일어나지 않았음을 알 수 있다.

따라서, 본 발명에서와 같이, 금속배선의 두께를 7㎛ 이상으로 할 경우, 상기 금속배선은 솔더 조인트 부위에서의 기계적 강도를 어느 정도 유지하면서, 그 자신의 파괴가 방지됨은 물론, 그 하부의 유전층 폴리머의 파괴도 방지할 수 있게 되는 바, 결과적으로, 웨이퍼 레벨 패키지의 신뢰성이 확보된다.

부연하여, 하기의 표 1은 -55℃∼125℃의 온도 범위에서 30분을 1싸이클로 하는 조건에서 수행된 금속배선의 두께에 따른 열 사이클링 테스트의 결과를 보여주는 실제 실험 결과이다. 여기서, 앞의 숫자는 결함이 발생된 샘플의 수, 그리고, 뒤의 숫자는 전체 샘플의 수를 나타낸다.

(표 1)

	200cycle	300cycle	400cycle
3㎛	7/16	13/16	15/16
7㎛	0/16	0/16	11/16
9㎛	0/12	0/12	0/12
12㎛	0/16	0/16	0/16
15㎛	0/17	0/17	0/17

상기 표 1로부터, 금속배선의 두께가 7㎛ 이상일 때, 열 사이클링 테스트에 대한 금속배선의 신뢰성이 확보될 수 있음을 알 수 있다.

그러므로, 전술한 바와 같이, 금속배선의 두께를 7㎛ 이상으로 할 경우, 열 사이클링 테스트시, 그 자신은 물론, 유전층 폴리머의 신뢰성이 확보되며, 결과적으로, 웨이퍼 레벨 키지의 신뢰성이 확보된다.

이상에서 설명한 바와 같이, 본 발명은 금속배선의 두께를 7㎛ 이상으로 조절함으로써, 후속에서 수행되는 열 사이클링 테스트시에 그 자신의 파괴는 물론, 유전층 폴리머의 파괴도 방지할 수 있으며, 그래서, 웨이퍼 레벨 패키지의 신뢰성을 향상시킬 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

1. 상부면에 본드 패드들이 배치된 반도체 칩들로 구성되는 웨이퍼를 제공하는 단계;

   상기 웨이퍼의 전면 상에 상기 본드 패드들을 노출시키는 탄성계수가 1GPa 이하인 소프트한 재질의 유전층 폴리머를 형성하는 단계;

   상기 유전층 폴리머 상에 스퍼터링 공정을 통해 1∼2㎛ 두께로 Ti/Ni/Cu 적층막을 형성하는 단계;

   상기 Ti/Ni/Cu 적층막 상에 도금 공정을 통해 6∼11㎛ 두께로 Cu막을 형성하는 단계;

   상기 Cu막 및 Ti/Ni/Cu 적층막을 패터닝하여, 일단은 상기 본드 패드와 연결되고, 타단은 원형의 볼 랜드를 갖는 금속배선을 형성하는 단계;

   상기 금속배선 상에 볼 랜드를 노출시키는 솔더 마스크를 형성하는 단계;

   상기 노출된 볼 랜드 상에 솔더 볼을 부착시키는 단계; 및

   각각의 반도체 칩들로 분리되도록, 상기 웨이퍼를 절단하는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
2. 제 1 항에 있어서, 상기 도금 공정은, 전기 도금 또는 무전해 도금으로 행하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.