KR20100112072A - 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지 - Google Patents

리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지 Download PDF

Info

Publication number
KR20100112072A
KR20100112072A KR1020100017202A KR20100017202A KR20100112072A KR 20100112072 A KR20100112072 A KR 20100112072A KR 1020100017202 A KR1020100017202 A KR 1020100017202A KR 20100017202 A KR20100017202 A KR 20100017202A KR 20100112072 A KR20100112072 A KR 20100112072A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
die pad
lead
lead portion
Prior art date
Application number
KR1020100017202A
Other languages
English (en)
Inventor
유상수
심창한
백성관
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Publication of KR20100112072A publication Critical patent/KR20100112072A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지에 대한 것으로 더 상세하게는 리드프레임에 실리콘산화막을 형성하여 반도체패키지의 신뢰성을 향상시키는 것에 관한 것으로, 리드프레임 제조 방법은 (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계; 및 (b) 상기 다이패드 및 리드부에 실리콘산화막을 형성하는 단계; 를 포함하며 상기 실리콘산화막은 SiOx (x=1~2)이고, 두께는 5nm~ 35nm인 것을 특징으로 한다.

Description

리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지 {Lead frame, method of manufacturing the same and semiconductor package, method of manufacturing the same}
본 발명은 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지에 대한 것으로 더 상세하게는 리드프레임에 실리콘산화막을 형성하여 반도체패키지의 신뢰성을 향상시키는 구성에 관한 것이다
리드프레임은 반도체칩과 함께 반도체패키지를 구성하는 것으로서, 반도체칩을 지지하는 동시에, 상기 반도체칩과 외부회로(예, PCB)를 전기적으로 연결시켜 주는 기능을 한다.
리드프레임에 반도체칩을 결합하여 반도체패키지를 제조하는 공정은 완성된 리드프레임에 접착제를 도팅(dotting)하고, 반도체칩을 합착한 다음 도전성 본딩 와이어를 연결한 후 몰딩수지(일예로 EMC : epoxy molding compound)로 몰딩(molding)하는 순서로 진행된다. 이 때 리드프레임에 반도체칩을 접착시키는 접착제로 열 전달 특성이 우수한 미세 은 입자(Ag particle) 및 수지(resin)가 혼합된 에폭시(epoxy)가 흔히 사용된다.
도 1 은 구리 기판에 에폭시를 도팅한 경우 레진의 블리딩 현상이 일어난 실험 결과를 찍은 사진이고, 도 2는 PPF(pre plated frame) 도금한 기판에 에폭시를 도팅한 경우 레진의 블리딩 현상을 나타낸 것이다. 도면에 나타난 바와 같이 표면 처리하지 않은 구리 소재 또는 PPF를 도금한 원소재 기판을 사용하여 제조한 리드프레임에 반도체칩을 합착하기 위하여 에폭시를 도팅(dotting)하면 레진이 블리딩되는 현상(화살표 표시한 부분)이 발생한다. 특히 몰딩시 몰딩수지의 접착력을 증가시키기 위하여 리드프레임 표면에 러프(rough)를 형성하는 경우, 이 러프 때문에 표면에너지가 증가하여 레진의 블리딩 현상이 심화된다. 이와 같이 종래에는 블리딩된 레진으로 인하여 몰딩시 몰딩수지가 리드프레임에 완전히 밀착되지 않아 반도체패키지의 오작동을 유발하고 신뢰성을 저하시키는 문제점이 있다. 이러한 블리딩 현상을 방지하기 위하여 화학약품처리를 하는 경우도 있으나 추가적인 공정 및 고비용이 소요되는 단점이 있으며, 이를 통하여도 개선이 쉽지 않다.
또한 표면처리 하지 않은 리드프레임은 공정상 발생하는 열과 습기에 의하여 표면의 산화가 발생하기도 한다. 이를 막기 위하여 리드프레임에 추가적으로 은(Ag) 도금 또는 니켈(Ni), 납(Pd), 금(Au) 등의 귀금속을 적층시키는 PPF(pre plated frame) 도금이 수행되는데 이러한 도금 공정은 귀금속에 따른 제조 비용의 증가를 가지고 오는 문제점이 있다.
본 발명은 종래 리드프레임이 가지는 블리딩 현상 및 이에 따른 문제점을 해결하기 위한 것으로 더 상세하게는 리드프레임에 실리콘산화막을 형성하여 반도체패키지의 신뢰성을 향상시키는 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지에 관한 것이다.
본 발명에 의한 리드프레임은 원소재 기판을 패터닝하여 형성된 다이패드 및 리드부; 및 상기 다이패드에 형성되며 SiOx (x=1~2)의 화학적 조성을 가진 실리콘산화막; 을 포함하는 것을 특징으로 한다.
여기서 상기 실리콘산화막은 상기 다이패드 및 상기 리드부에 형성되며, SiOx (x=1~2)의 화학적 조성을 가지고 두께는 5nm~ 35nm일 수 있다.
본 발명에 의한 리드프레임 제조 방법은 (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계; 및 (b) 상기 다이패드 및 리드부에 실리콘산화막을 형성하는 단계; 를 포함한다. 여기서 상기 실리콘산화막은 플라즈마 반응, CVD(chemical vapor deposition) 방법, 스퍼터링, 솔-젤(sol-gel)방법 또는 증착법 중 어느 하나를 이용하여 형성할 수 있으며, 상기 실리콘산화막은 SiOx 의 화학식을 가지며 산소의 함량은 x=1~2범위이다. 또한 이렇게 형성된 실리콘산화막의 두께는 5nm ~ 35nm인 것을 특징으로 한다.
또 따른 실시예에 의한 리드프레임 제조 방법은 (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계; 및 (b) 상기 다이패드 및 리드부에 실리콘산화막을 형성하는 단계; 및 (c) 상기 리드부가 드러나도록 실리콘산화막을 제거하는 단계;로 구성된다. 이 때 실리콘산화막은 플라즈마 반응, CVD방법, 스퍼터링, sol-gel 방법 또는 증착법 중 어느 하나를 이용하여 형성할 수 있으며, 상기 실리콘산화막은 SiOx (x=1~2)이다.
또 다른 실시예에 의한 리드프레임 제조 방법은 (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계; (b) 상기 다이패드 및 상기 리드부에 PR(photo resist)을 도포하는 단계; (c) 상기 (b) 단계의 PR을 선택적으로 노출하고 현상한 다음 상기 다이패드 상부에 도포된 PR을 제거하는 단계; (d)상기 다이패드 및 상기 리드부에 실리콘산화막을 형성하는 단계; 및 (e) 상기 리드부에 도포된 PR 및 실리콘산화막을 제거하는 단계; 로 구성된다. 이 때 이 때 실리콘산화막은 플라즈마 반응, CVD방법, 스퍼터링, sol-gel 방법 또는 증착법 중 어느 하나를 이용하여 형성할 수 있으며, 상기 실리콘산화막은 SiOx (x=1~2)이다.
본 발명에 의한 반도체패키지 제조 방법은 (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계; (b) 상기 다이패드 및 리드부에 실리콘산화막을 형성하는 단계; (c) 실리콘산화막이 형성된 상기 다이패드 상에 반도체칩을 배치하는 단계; 및 (d) 상기 반도체칩 및 상기 리드부를 전기적으로 연결하는 와이어 본딩을 실시하는 단계; 및 (e) 상기 반도체칩을 몰딩 수지로 밀봉하는 단계;로 구성되며, 이 때 상기 실리콘산화막은 SiOx (x=1~2)이며, 두께는 5nm ~35nm인 것을 특징으로 한다.
본 발명에 다른 실시 예에 의한 반도체패키지 제조 방법은 (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계; (b) 상기 다이패드 및 상기 리드부에 PR(photo resist)을 도포하는 단계; (c) 상기 (b) 단계의 PR을 선택적으로 노출하고 현상한 다음 상기 다이패드 상부에 도포된 PR을 제거하는 단계; (d) 상기 다이패드 및 상기 리드부에 실리콘산화막을 형성하는 단계; (e) 상기 리드부에 도포된 PR 및 실리콘산화막을 제거하는 단계; (f) 상기 PR 및 실리콘산화막이 제거된 상기 리드부에 구리 도금 및 산화방지 코팅을 실시하는 단계; (g) 상기 실리콘산화막이 형성된 상기 다이패드 상에 반도체칩을 배치하는 단계; (h) 상기 반도체칩 및 상기 리드부를 전기적으로 연결하는 와이어 본딩을 실시하는 단계; 및 (i) 상기 반도체칩을 몰딩 수지로 밀봉하는 단계; 를 포함하는 반도체패키지 제조 방법을 제공한다.
여기서 상기 실리콘산화막은 SiOx (x=1~2)인 것을 특징으로 한다.
본 발명에 의한 반도체패키지는 다이패드 및 리드부를 구비한 리드프레임에 있어서, 상기 다이패드에 형성되며 SiOx (x=1~2)의 화학적 조성을 가진 실리콘산화막; 상기 다이패드에 형성된 상기 실리콘산화막 위에 배치된 반도체칩; 상기 반도체칩과 상기 리드부를 연결하는 본딩 와이어; 및 상기 반도체칩을 둘러싸도록 배치되는 몰딩수지; 를 포함한다.
여기서 상기 실리콘산화막은 상기 다이패드 및 상기 리드부에 형성되며, SiOx (x=1~2)의 화학적 조성을 가지고 두께는 5nm~ 35nm인 것을 특징으로 한다.
본 발명에 의해 제조된 리드프레임 및 반도체패키지는 종래의 리드프레임이 가지는 블리딩 현상 및 이에 따른 문제점을 해결하고, 반도체패키지의 신뢰성을 개선한 것을 특징으로 한다.
도 1 및 도 2는 레진의 블리딩 현상을 나타낸 실험 결과이다.
도 3은 본 발명에 의하여 제조된 반도체패키지의 구성을 나타낸 단면도이다.
도 4a 및 도 4b는 본 발명의 제1실시 예에 의한 리드프레임을 제조 방법을 순차적으로 도시한 단면도들이다
도 5a, 도 5b, 도 5c, 도 5d 및 도 5e는 본 발명의 제2실시 예에 의한 리드프레임을 제조 방법을 순차적으로 도시한 단면도들이다
도 6a, 도 6b, 및 도 6c는 본 발명의 제3실시 예에 의한 리드프레임을 제조 방법을 순차적으로 도시한 단면도들이다.
도 7 및 도 8은 본 발명에 의한 리드프레임의 특징으로 확인하기 위하여 레진의 블리딩 실험을 한 결과이다.
도 9는 본 발명에 의한 리드프레임의 특징으로 확인하기 위한 필 오프 테스트 결과이다.
도 10은 본 발명에 의해 제조된 반도체패키지의 MSL(Moisture sensitivity level) 테스트 결과이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 3은 본 발명에 의해 제조된 반도체패키지의 단면도를 도시하고 있다. 도 3을 참조하면 반도체패키지(300)는 리드프레임(100) 및 리드프레임(100)에 탑재된 반도체칩(200)을 포함한다.
리드프레임(100)은 반도체칩(200)이 안착하는 다이패드(110) 및 리드부(120)를 포함한다. 리드부(120)는 반도체칩(200)의 외주변을 따라 나란하게 배열되고 반도체칩(200)의 전극패드와 본딩 와이어(220)로 연결되어 입출력 신호의 배선을 제공한다. 본딩 와이어(220)는 도전성을 띠는 금(Au)소재로 형성되어 반도체칩(200)과 리드부(120)를 전기적으로 연결한다.
이 때 다이패드(110) 및 리드부(120)상에는 도금층(미도시)이 형성될 수도 있다. 도금층이 형성된 경우 도금층(미도시)를 통하여 본딩 와이어(220)는 리드부(120)와 연결된다. 이 때 다이패드(110) 및 리드부(120)의 일 면에 형성되는 도금층(미도시)은 니켈, 팔라듐, 은, 티타늄 및 금으로부터 선택된 어느 하나를 포함할 수 있다. 도금층(미도시)은 단일층으로 형성할 수 있고 적층된 형태일 수 있다.
반도체칩(200)은 몰딩 수지(250)로 밀봉된다. 몰딩 수지(250)는 EMC(epoxy molding compound)와 같은 수지를 포함하고 반도체칩(200)을 외부의 충격 및 오염으로부터 보호한다. 반도체패키지(300)저면은 외부로 노출되어 미 도시된 회로 기판과의 전기적 연결이 가능하다.
이하 도 4 내지 도 6의 리드프레임 단면도를 바탕으로 본 발명에 의한 리드프레임 제조 방법을 순서대로 설명한다.
본 발명에 의한 실리콘산화막이 형성된 리드프레임은 크게 두가지 종류로 분류할 수 있다. 하나는 (1) 리드프레임의 리드부를 포함하여 실리콘산화막을 형성하는 경우와, (2) 리드부를 제외하고 실리콘산화막을 형성하는 경우가 있다.
먼저 리드프레임의 리드부를 포함하여 실리콘산화막을 형성하는 제1실시예는 도 4a에 도시된 바와 같이 원소재 기판을 패터닝하여 다이패드(110) 및 리드부(120)를 형성하는 제1단계로부터 시작된다.
이 때 원소재 기판은 구리를 사용할 수 있으며, 이는 리드프레임을 이루는 금속 층에 해당하고 원소재 기판의 두께를 통하여 리드프레임의 두께를 용이하게 조절할 수 있다. 원소재 기판위에는 다이패드(110) 및 리드부(120)에 해당하는 패턴 대로 일 면에 도금층(미도시)을 형성할 수 도 있다.
원소재 기판에 원하는 패턴 대로 마스킹(masking) 한 후 에칭, 스탬핑 또는 펀칭 등을 사용하여 다이패드(110)와 리드부(120)를 형성한다.
다음으로 도 4b에 도시된 바와 같이 제1단계에서 형성한 다이패드(110) 및 리드부(120)에 실리콘산화막(140)을 형성한다.
이 때 상기 실리콘산화막(140)의 화학적 조성은 SiOx (x=1~2)이며, 때로는 실리콘산화막(140)에 미량의 탄소(C), 수소(H), 질소(N) 성분이 추가될 수도 있다. 실리콘산화막(140)은 플라즈마 반응, CVD방법, 스퍼터링, sol-gel 방법 또는 증착법 중 어느 하나를 이용하여 형성할 수 있다. 실리콘산화막(140)의 두께는 5nm이상 35nm이하인 것을 특징으로 한다. 실리콘산화막의 두께가 5nm 미만인 경우 본 발명에 의한 레진의 블리딩을 방지하고, 구리 기판의 산화를 막아주는 본 발명의 효과를 달성하기 어렵다. 또한 실리콘산화막(140)은 부도체 이기 때문에 전기가 통하지 않으므로 와이어 본딩할 때는 기판에 직접 와이어를 연결하여야 하는데 실리콘산화막(140)의 두께가 35nm초과인 경우 와이어 본딩시 가하는 힘으로 실리콘산화막(140) 뚫을 수 없어 반도체칩과 리드프레임의 전기적 연결이 불가능한 문제가 있다.
본 발명에 의하여 리드부(120)를 제외하고 실리콘산화막(140)을 형성한 리드프레임을 제조하는 과정은 다시 크게 제2실시예와 제3실시예로 구별할 수 있다. 제2실시예는 리드부상의 와이어 본딩부를 제외하고 실리콘산화막을 형성하는 것이며, 제3실시예는 실리콘산화막을 형성한 후 와이어가 본딩될 리드부 상의 실리콘산화막을 추후에 제거하는 것이다. 이하에서는 리드부상에 와이어가 본딩되므로, 설명의 편의를 위하여, 리드부상에 위치할 와이어 본딩부를 특별히 정의하지 않고 리드부로 설명하기로 한다.
제2실시예는 다음과 같은 단계로 진행된다. 도 5a에 도시된 바와 같이 원소재 기판을 패터닝하여 다이패드(110) 및 리드부(120)를 형성한 다음, 도 5b처럼 형성된 상기 다이패드(110) 및 상기 리드부(120)에 빛에 민감한 물질인 PR(Photo Resist, 감광액)(160)을 고르게 도포한다.
다음으로 도 5c처럼 리드부(120)를 제외한 부분만 마스킹하고 나머지 부분은 노광기를 사용하여 광원에 노출한 후 현상(developing)한 다음 화학물질이나 반응성 가스를 이용하여 빛에 노출되지 않은 다이패드(110) 부분의 PR만 선택적으로 제거한다.
도 5d는 다이패드(110) 및 PR이 도포된 리드부(120)에 플라즈마 반응, CVD방법, 스퍼터링, sol-gel 방법 또는 증착법 중 어느 하나를 이용하여 실리콘산화막(140)을 형성하는 단계이다. 이 때 상기 실리콘산화막(140)의 화학적 조성은 SiOx (x=1~2)이며, 때로는 실리콘산화막(140)에 미량의 탄소(C), 수소(H), 질소(N) 성분이 추가될 수도 있다. 실리콘산화막(140)은 플라즈마 반응, CVD방법, 스퍼터링, sol-gel 방법 또는 증착법 중 어느 하나를 이용하여 형성할 수 있다. 제1실시예와 달리 실리콘산화막(140)의 두께에는 제한이 없다. 그러나 바람직하게 실리콘산화막(140)의 두께는 5nm 이상 10um 인 것이 좋다. 실리콘산화막(140)의 두께가 5nm 미만인 경우 본 발명에 의한 레진의 블리딩을 방지하고, 구리 기판의 산화를 막아주는 본 발명의 효과를 달성하기 어렵다. 또한 실리콘산화막(140)의 두께가 10um초과인 경우 공정시간이 과다하게 소요되며, 경제적으로 손실이 큰 문제가 있다.
마지막으로 도 5e는 리드부(120)에 남아있던 PR(160)을 제거하는 PR 스트리핑(stripping)을 행하여 리드부(120)의 원소재 기판이 노출되게 한다. 상술한 방법으로 실리콘산화막이 형성된 리드프레임을 제조한다.
이어서, 본 발명에 의한 리드프레임을 이용하여 반도체패키지를 생성하는 과정을 간단히 설명한다.
도 5e와 같이 형성된 리드프레임 상에 반도체칩을 배치한다. 반도체칩은 실리콘산화막(140)이 형성된 다이패드(110) 상에 배치된다.
다음으로 반도체칩과 리드부(120)를 전기적으로 연결하는 와이어 본딩을 실시하기 전, 와이어 본딩을 실시할 리드부(120) 상에 구리 도금 및 산화방지 코팅을 실시할 수 있다. 리드부(120)를 형성하는 원소재 기판은 구리를 사용하나 불술물이 포함되어 있을 수 있다. 또한 공정 과정에서 리드부의 표면에 흠집이 존재할 수 있다. 따라서, 와이어 본딩을 실시하기 전, 와이어 본딩이 실시될 리드부의 표면에 순수한 구리를 도금하는 카파 스트라이크(Cu-strike) 도금을 실시함으로써, 신뢰성이 향상된 반도체패키지를 생성할 수 있다. 또한 구리의 산화를 막기 위하여 구리 도금층 위에 산화방지 코팅을 실시할 수 있다. 예를 들어 산화방지 코팅으로 유기물층을 생성하는 안티 타니시(Anti-tarnish) 코팅 방식을 이용할 수 있다. 이 때 실리콘산화막(140)이 형성된 부분은 구리 도금 및 산화방지 코팅을 실시하지 아니한다. 와이어 본딩을 실시하는 과정에서 리드프레임은 열공정에 노출되므로, 실리콘산화막(140)이 형성되지 않은 리드부의 표면은 산화가 일어나 반도체패키지의 신뢰성이 저하되는 문제가 발생한다. 그러나 구리 도금 및 산화방지 코팅을 실시함으로써 이런 문제를 미연에 방지하고, 보다 신뢰성이 향상된 반도체패키지를 제조할 수 있다.
다음으로, 반도체칩과 리드부(120)를 전기적으로 연결하는 와이어 본딩을 실시하고, EMC(epoxy molding compound)와 같은 몰딩 수지로 반도체칩을 감싸도록 밀봉하여 반도체패키지를 제조할 수 있다.
제3실시예의 경우, 도 6a와 같이 원소재 기판을 패터닝하여 다이패드(110) 및 리드부(120)를 형성하고, 도 6b처럼 상기 다이패드(110) 및 리드부(120)에 실리콘산화막(140)을 형성한다. 다음으로 도 6c에 나타난 바와 같이 상기 리드부(120) 상의 실리콘산화막(140)을 에칭을 통하여 제거한 후 완성된 리드프레임을 얻는 단계로 구성된다.
제3실시예에서 실리콘산화막(140)을 제거하는 방법의 일 실시예로 원소재 기판 표면에 형성된 실리콘산화막(140)에 PR을 도포하고, 마스크를 사용하여 선택적 노출 후 현상하여 상기 와이어 밴딩이 실시될 리드부(120)가 드러나도록 한 다음, 드러난 리드부 (120)상의 실리콘산화막을 화학물질로 제거하여 리드프레임을 완성하는 방법이 있다. 다른 실시예로 실리콘산화막(140)이 형성된 다이패드(110)를 프레스 마스킹 러버(press masking rubber)로 마스킹하고 리드부(120)만 노출시킨 다음, 노출된 리드부(120)에 플루오르화수소(HF) 용액을 처리하여 리드부(120)상의 실리콘산화막(140)을 제거한다. 또 다른 실시예로 리드부(120)상에 형성된 실리콘산화막을 플라즈마, 스파터링으로 깍아내어 제거하는 방법도 있다.
제2실시예의 경우와 같이 실리콘산화막이 제거된 리드부는 와이어 본딩을 실시하기 전, 와이어 본딩을 실시할 리드부(120) 상에 카파 스트라이크 (Cu-strike) 도금 및 안티 타니시(Anti-tarnish) 코팅을 실시할 수 있다.
이하 도 7 내지 도 10에서 본 발명에 의한 실리콘산화막이 코팅된 리드프레임은 어떤 특징으로 갖는지 알아본다.
도 7 및 도 8은 본 발명에 의한 리드프레임의 특징을 알아보기 위하여 에폭시를 도팅한 실험 결과이다. 도 7의 (a)와 도 8의 (a)는 각각 표면 처리가 되지 않은 원소재 기판에 에폭시를 도팅한 결과이며, 도 7의 (b) 내지 (d) 및 도 8의 (b) 내지 (d)는 원소재 기판에 SiO2인 실리콘산화막을 형성한 후 에폭시를 도팅한 결과이다. 도 7 및 도 8에 사용된 원소재 기판은 순수한 구리(Cu)이며, 사용한 에폭시의 종류는 레진 블리딩이 심하게 발생되는 것으로 알려진 Ablebond 8340 (도 7의 경우, 이하 시료1이라 함) 및 QMI-519 (도 8의 경우, 이하 시료2라 함)이다. 본 실험에서 실리콘산화막은 플라즈마 장비를 사용하여 CVD(chemical vapor deposition, 화학기상증착)방법으로 형성하였는데 도 7의 (b) 및 도 8의 (b)는 600nm 두께로, 도 7의 (c) 및 도 8의 (c)은 35nm 두께로, 도 7의 (d) 및 도 8의 (d)은 10nm두께로 실리콘산화막을 형성하였다.
실험결과 표면 처리가 되지 않은 구리 기판에 시료 1 및 시료 2를 도팅한 도 7(a) 및 도 8(a)의 경우 레진이 블리딩된 것을 관찰할 수 있다. 하지만 실리콘산화막을 10nm이상 형성시킨 도 7(b)~(d) 및 도 8(b)~(d)에서는 레진의 블리딩 현상이 전혀 일어나지 않은 것을 확인할 수 있다.
도 9 은 본 발명에 의한 리드프레임의 특징을 알아보기 위하여 테스트 테이프를 이용한 필 오프(peel off) 실험을 수행한 결과이다. 도 9의 (a)는 구리 기판에 실리콘산화막을 형성하지 않은 제1군이며, (b)는 구리 기판에 실리콘산화막을 형성한 제2군이다. 실리콘살화막의 두께는 5nm, 10nm, 35nm, 600nm로 각각 2개씩 형성하였다. 제1군 및 제2군은 300℃의 건조한 조건의 핫플레이트에서 5분간 가열하고 가열 후 테스트 테이프로 필 오프(peel off)를 수행하여 구리 기판의 산화가 발생하였는지 확인하였다.
제1군의 경우 도 9(a)에서 확인할 수 있는 바와 같이 테스트 테이프에 구리기판의 산화층이 붙어 있으나, 제2군의 경우 도 9(b)에서 보이는 바와 같이 모든 테스트 테이프가 깨끗하다. 이는 실리콘산화막이 공기와 구리 기판의 접촉을 막아 구리의 산화를 방지하는 반면, 제1군의 경우 구리 표면에서 산소와 반응하여 CuO, CuO2와 같은 산화층이 생겼기 때문이다.
도 10은 본 발명에 의한 리드프레임의 효과를 알아보기 위하여 MSL(moisture sensitivity level) 테스트를 수행한 결과이다. MSL 테스트는 반도체패키지의 신뢰성을 알아보기 위한 실험으로, 악조건에 반도체패키지를 노출시켜 리드프레임표면과 몰딩수지의 계면에서 크랙(crack)이 발생하는 것을 X-ray로 촬영하는 방법으로 진행된다. 본 실험 결과 크랙이 적게 발생하여 MSL 레벨이 높을수록(즉, MSL-1에 가까울수록) 반도체패키지 조립 후 몰딩수지와 리드프레임이 우수한 접착력을 가지므로 장시간의 수분, 고온 환경에 노출되더라도 안정적이므로 반도체패키지의 신뢰도가 높다고 본다. 또한 크랙이 많이 발생하여 MSL 레벨이 낮을수록 수분 및 고온의 환경에서 반도체패키지의 변성(delamination)이 발생할 확률이 높은 것을 의미한다.
본 실험에서는 원소재 기판(구리)을 표면 처리하지 않고 제조한 리드프레임을 몰딩한 반도체패키지(Cu Ref.)를 기준으로, 본 발명에 의하여 실리콘산화막을 형성하여 제조한 리드프레임을 포함한 반도체패키지(샘플 1 내지3)를 비교하여 MSL 테스트를 수행하였다. 이 때 샘플1의 경우 SiO1 .7, 샘플2인 경우 SiO1 .6, 샘플3인 경우 SiO1 .5로 산소함량을 달리하여 기판의 윗면에 실리콘산화막을 형성하였다. 도 10a 경우 외부조건의 제한이 없는 상태이며, 도 10b의 경우 85℃, 습도 85%에서 72시간 동안 노출하였고, 도 10c의 경우 85℃, 습도 85%에서 168시간 동안 노출한 것이다.
실험 결과 Cu Ref. 의 경우 도 10a 내지 도 10c에 나타난 바와 같이 붉은색으로 표시된 크랙이 많이 나타난 것을 확인할 수 있으며, 본 발명에 의한 리드프레임을 포함한 반도체패키지의 경우 (샘플 1 내지 3) 크랙이 적게 발생하였다. 샘플1과 Cu Ref을 비교하면 도 10a의 경우 약 1.7배, 도 10b의 경우 약 2.3배, 도 10c의 경우 약 2.1배 정도 샘플1의 몰딩수지 접착력이 우수한 것을 확인할 수 있다. 또한 샘플1 보다 샘플3의 크랙이 더 적게 발생하는 것을 확인할 수 있는데 이로부터 실리콘산화막의 산소 함량이 클수록 높은 몰딩 수지 접착력을 보이는 경향성을 발견할 수 있다. 이는 산소의 조성에 따라 실리콘산화막의 밀도가 변화할 수 있기 때문인데, 산소의 함량과 밀도는 비례하므로 SiO에 비하여 SiO2는 밀도가 더 높아 수분 및 공기의 침투가 더 어렵다.
본 발명에 의한 리드프레임은 반도체칩을 접착할 때 레진의 블리딩 현상이 일어나지 않으며, 몰딩시 EMC와 같은 몰딩수지가 리드프레임에 완전히 밀착되며, 이로 인하여 반도체패키지의 오작동을 방지하고, 신뢰성을 향상시키는 장점이 있다. 또한 공정상 발생하는 열과 습기에 의하여 구리 기판의 표면이 산화되는 것을 실리콘산화막이 막아주는 효과가 있다.
또한 단가가 비싼 귀금속 도금 및 PPF도금 공정에 비하여 실리콘산화막을 형성하는 공정은 비교적 저렴하여 비용면에서 경쟁력을 가지며, 기존의 장비를 이용하여 실리콘산화막을 형성시킬 수 있어 추가적인 장비 구입 비용이 들지 않아 경제적이다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100: 리드프레임
110: 다이패드
120: 리드부
140: 실리콘산화막
160: PR(photo resist)
200: 반도체칩
220: 본딩 와이어
250: 몰딩 수지
300: 반도체패키지

Claims (14)

  1. 원소재 기판을 패터닝하여 형성된 다이패드 및 리드부; 및
    상기 다이패드에 형성되며 SiOx (x=1~2)의 화학적 조성을 가진 실리콘산화막;
    을 포함하는 리드프레임.
  2. 제1항에 있어서
    상기 실리콘산화막은
    상기 다이패드 및 상기 리드부에 형성되며, SiOx (x=1~2)의 화학적 조성을 가지고 두께는 5nm~ 35nm인 리드프레임.
  3. (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 제1단계; 및
    (b) 상기 다이패드 및 상기 리드부에 실리콘산화막을 형성하는 제2단계;
    를 포함하는 리드프레임 제조 방법.
  4. 제3항에 있어서
    상기 실리콘산화막은 SiOx (x=1~2)이고, 두께는 5nm ~ 35nm인 리드프레임 제조 방법.
  5. 제3항에 있어서
    상기 (b) 단계 이후에
    상기 리드부가 드러나도록 상기 실리콘산화막을 제거하는 단계; 를 더 포함하며,
    상기 실리콘산화막은 SiOx (x=1~2)인 리드프레임 제조 방법.
  6. 제3항에 있어서
    상기 실리콘산화막은 플라즈마 반응, CVD방법, 스퍼터링, sol-gel 방법 또는 증착법 중 어느 하나를 이용하여 형성하는 리드프레임 제조 방법.
  7. (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계;
    (b) 상기 다이패드 및 상기 리드부에 PR(photo resist)을 도포하는 단계;
    (c) 상기 (b) 단계의 PR을 선택적으로 노출하고 현상한 다음 상기 다이패드 상부에 도포된 PR을 제거하는 단계;
    (d) 상기 다이패드 및 상기 리드부에 실리콘산화막을 형성하는 단계; 및
    (e) 상기 리드부에 도포된 PR 및 실리콘산화막을 제거하는 단계;
    를 포함하는 리드프레임 제조 방법
  8. 제7항에 있어서
    상기 실리콘산화막은 SiOx (x=1~2)인 것을 특징으로 하는 리드프레임 제조 방법.
  9. (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계;
    (b) 상기 다이패드 및 상기 리드부에 실리콘산화막을 형성하는 단계;
    (c) 상기 실리콘산화막이 형성된 상기 다이패드 상에 반도체칩을 배치하는 단계; 및
    (d) 상기 반도체칩 및 상기 리드부를 전기적으로 연결하는 와이어 본딩을 실시하는 단계; 및
    (e) 상기 반도체칩을 몰딩 수지로 밀봉하는 단계;
    를 포함하는 반도체패키지 제조 방법.
  10. 제9항에 있어서
    상기 실리콘산화막은 SiOx (x=1~2)이며, 두께는 5nm ~ 35nm인 것을 특징으로 하는 반도체패키지 제조 방법.
  11. (a) 원소재 기판을 패터닝하여 다이패드 및 리드부를 형성하는 단계;
    (b) 상기 다이패드 및 상기 리드부에 PR(photo resist)을 도포하는 단계;
    (c) 상기 (b) 단계의 PR을 선택적으로 노출하고 현상한 다음 상기 다이패드 상부에 도포된 PR을 제거하는 단계;
    (d) 상기 다이패드 및 상기 리드부에 실리콘산화막을 형성하는 단계;
    (e) 상기 리드부에 도포된 PR 및 실리콘산화막을 제거하는 단계;
    (f) 상기 PR 및 실리콘산화막이 제거된 상기 리드부에 구리 도금 및 산화방지 코팅을 실시하는 단계;
    (g) 상기 실리콘산화막이 형성된 상기 다이패드 상에 반도체칩을 배치하는 단계;
    (h) 상기 반도체칩 및 상기 리드부를 전기적으로 연결하는 와이어 본딩을 실시하는 단계; 및
    (i) 상기 반도체칩을 몰딩 수지로 밀봉하는 단계;
    를 포함하는 반도체패키지 제조 방법.
  12. 제11항에 있어서
    상기 실리콘산화막은 SiOx (x=1~2)인 것을 특징으로 하는 리드프레임 제조 방법.
  13. 다이패드 및 리드부를 구비한 리드프레임에 있어서,
    상기 다이패드에 형성되며 SiOx (x=1~2)의 화학적 조성을 가진 실리콘산화막;
    상기 다이패드에 형성된 상기 실리콘산화막 위에 배치된 반도체칩;
    상기 반도체칩과 상기 리드부를 연결하는 본딩 와이어; 및
    상기 반도체칩을 둘러싸도록 배치되는 몰딩수지;
    를 포함하는 반도체패키지.
  14. 제13항에 있어서
    상기 실리콘산화막은
    상기 다이패드 및 상기 리드부에 형성되며, SiOx (x=1~2)의 화학적 조성을 가지고 두께는 5nm~ 35nm인 반도체패키지.
KR1020100017202A 2009-04-08 2010-02-25 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지 KR20100112072A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090030514 2009-04-08
KR20090030514 2009-04-08

Publications (1)

Publication Number Publication Date
KR20100112072A true KR20100112072A (ko) 2010-10-18

Family

ID=43132153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017202A KR20100112072A (ko) 2009-04-08 2010-02-25 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지

Country Status (1)

Country Link
KR (1) KR20100112072A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053239A (zh) * 2023-04-03 2023-05-02 中科华艺(天津)科技有限公司 一种多芯片组件的封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053239A (zh) * 2023-04-03 2023-05-02 中科华艺(天津)科技有限公司 一种多芯片组件的封装结构

Similar Documents

Publication Publication Date Title
JP3010525B2 (ja) ヒートシンクが内装された半導体パッケージ及びヒートシンクの表面処理方法
JP3420748B2 (ja) 半導体装置及びその製造方法
JP3877717B2 (ja) 半導体装置およびその製造方法
JP3062086B2 (ja) Ｉｃパッケージ
CN107369668B (zh) 用于制造半导体封装元件的半导体结构
JPH05308107A (ja) 半導体装置及びその製作方法
CN206301777U (zh) 半导体封装件
TWI333265B (en) Window manufacture method of semiconductor package type printed circuit board
US20050093121A1 (en) Chip package and substrate
US6348741B1 (en) Semiconductor apparatus and a manufacturing method thereof
JP2018056247A (ja) 電子部品収納用パッケージおよび電子装置および電子部品収納用パッケージの製造方法
JP2784122B2 (ja) 半導体装置の製法
JP4067507B2 (ja) 半導体モジュールおよびその製造方法
TWI379396B (en) Pre-plated leadframe having enhanced encapsulation adhesion
KR20100112072A (ko) 리드프레임 제조 방법과 그에 따른 리드프레임 및 반도체패키지 제조 방법과 그에 따른 반도체패키지
JP2000068303A (ja) 半導体装置の製造方法
JP4663172B2 (ja) 半導体装置の製造方法
KR100592866B1 (ko) 반도체 모듈 및 그 제조 방법
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
JP4413206B2 (ja) 半導体装置およびその製造方法
JP2005109068A (ja) 半導体装置およびその製造方法
JP2017500750A (ja) リードフレーム表面を処理するための方法および処理されたリードフレーム表面を有するデバイス
KR960011161B1 (ko) 반도체 장치
TWI388040B (zh) 具散熱片之半導體封裝結構及其製造方法
JP2002164387A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid