DE10243757A1 - Verfahren zur Herstellung von Halbleiterchips - Google Patents

Verfahren zur Herstellung von Halbleiterchips

Info

Publication number
DE10243757A1
DE10243757A1 DE2002143757 DE10243757A DE10243757A1 DE 10243757 A1 DE10243757 A1 DE 10243757A1 DE 2002143757 DE2002143757 DE 2002143757 DE 10243757 A DE10243757 A DE 10243757A DE 10243757 A1 DE10243757 A1 DE 10243757A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
semiconductor
substrate
carrier
layer
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2002143757
Other languages
English (en)
Inventor
Berthold Dr. Hahn
Volker Dr. Härle
Stephan Dr. Kaiser
Andreas Dr. Plößl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OSRAM Opto Semiconductors GmbH
Original Assignee
OSRAM Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0079Processes for devices with an active region comprising only III-V compounds wafer bonding or at least partial removal of the growth substrate

Abstract

Bei einem Verfahren zur Herstellung von Halbleiterchips, bei dem eine auf einem Substrat aufgewachsene Halbleiterschicht mit ihrer von dem Substrat abgewandten Seite auf einen Träger aufgebracht wird und von dem Substrat durch Bestrahlen mit einem gepulsten Laserstrahl getrennt wird, ist erfindungsgemäß vorgesehen, daß der thermische Ausdehnungskoeffizient des Trägers aT auf das Strahlungsprofil und die Pulslänge der Laserstrahlpulse und auf den thermischen Ausdehnungskoeffizienten der Halbleiterschicht aHL und den thermischen Ausdehnungskoeffizienten aS des Substrats abgestimmt gewählt wird, um Verspannungen zwischen Substrat, Halbleiterschicht und Träger während der Herstellung zu reduzieren.

Description

  • [0001]
    Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterchips, bei dem eine auf einem Substrat aufgewachsene Halbleiterschicht mit ihrer von dem Substrat abgewandten Seite auf einen Träger aufgebracht wird und von dem Substrat durch Bestrahlen mit einem gepulsten Laserstrahl getrennt wird.
  • [0002]
    Ein derartiges Verfahren kommt beispielsweise bei der Herstellung substratloser Lumineszenzdioden auf Basis von GaN zum Einsatz. Dabei wird zunächst eine Halbleiterschicht oder eine Halbleiterschichtfolge auf einem geeigneten Substrat aufgewachsen. Die Halbleiterschicht wird mit einem Träger verbunden und dann durch Laserbeschuß vom Substrat abgelöst. Nach dem Zerteilen des Trägers mit der darauf aufgebrachten Halbleiterschicht entstehen die vereinzelten Chips. Ein Vorteil dieser Vorgehensweise besteht darin, daß der Träger entsprechend seiner mechanischen, elektrischen, thermischen und optischen Eigenschaften unabhängig von den Anforderungen an das Wachstumssubstrat für die Halbleiterschicht gewählt werden kann.
  • [0003]
    Die Trennung der Halbleiterschicht von dem Substrat kann beispielsweise durch Laserablösen, wie in der Druckschrift WO 98/14986 beschrieben, erfolgen. Dabei wird die für die Ablösung von GaN- und GaInN-Schichten von einem Saphirsubstrat die frequenzverdreifachte Strahlung eines Q-switch Nd:YAG-Lasers bei 355 nm verwendet. Das Saphirsubstrat ist für Strahlung dieser Wellenlänge transparent. Die Strahlungsenergie wird in einer etwa 100 nm dicken Grenzschicht am Übergang zwischen dem Saphirsubstrat und der GaN-Halbleiterschicht absorbiert. Bei Pulsenergien oberhalb von 200 mJ/cm2 werden an der Grenzfläche Temperaturen von mehr als 850 °C erreicht. Die GaN-Grenzschicht zersetzt sich bei dieser Temperatur un ter Freisetzung von Stickstoff, die Bindung zwischen der Halbleiterschicht und dem Substrat wird getrennt.
  • [0004]
    Der Träger dient zur Stabilisierung der dünnen Halbleiterschicht nach der Trennung vom Wachstumssubstrat, da die Schichtdicke der Halbleiterschicht in der Regel so gering ist, daß ansonsten die Gefahr einer Beschädigung der Halbleiterschicht besteht.
  • [0005]
    Bei dem bekannten Verfahren des Laserablösens dünnen Halbleiterschichten besteht die Gefahr, daß bei der Ablösung der Halbleiterschicht aufgrund unvollständiger Materialzersetzung Reste des Substratmaterials an der Halbleiterschicht haften bleiben. So wurden Saphirkörner mit einem Durchmesser zwischen 5 μm und 100 μm auf GaN-Schichten gefunden, die in der beschriebenen Weise von Saphirsubraten abgelöst wurden. Diese Rückstände müssen für die weitere Verarbeitung der GaN-Schichten aufwendig entfernt werden, oder es wird nur ein Teil der GaN-Schicht für die Prozessierung von Chips verwendet.
  • [0006]
    Hier setzt die Erfindung an. Der Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, liegt die Aufgabe zugrunde, ein verbessertes Herstellungsverfahren für Halbleiterchips anzugeben, bei dem eine auf einem Substrat aufgewachsene Halbleiterschicht auf einen Träger aufgebracht wird und von dem Substrat durch Bestrahlen mit einem gepulsten Laserstrahl getrennt wird.
  • [0007]
    Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 23.
  • [0008]
    Erfindungsgemäß ist bei einem Verfahren der eingangs genannten Art vorgesehen, daß der thermische Ausdehnungskoeffizient des Trägers aT abgestimmt auf das Strahlungsprofil und die Pulslänge der Laserstrahlpulse und auf den thermischen Aus dehnungskoeffizienten der Halbleiterschicht aHL und den thermischen Ausdehnungskoeffizienten aS des Substrats gewählt wird. Dadurch können Verspannungen zwischen Substrat, Halbleiterschicht und Träger während der Herstellung deutlich reduziert werden. Die Gefahr von Rißbildungen im Träger oder in der Halbleiterschicht wird damit stark herabgesetzt.
  • [0009]
    Die Erfindung baut dabei auf der Beobachtung der gegenwärtigen Erfinder auf, dass sich die Spotprofile der zur Ablösung der Halbleiterschichten verwendeten Laserpulse oft nach dem Laserbeschuß auf der Halbleiteroberfläche erkennen lassen. Im Fall der Ablösung von GaN-Halbleiterschichten bleibt etwa nach der Dissoziation des GaN metallisches Gallium auf der Oberfläche zurück. Untersuchungen der Erfinder ergaben weiter, daß an den Rändern der Laserspots Risse im GaN-Material entstehen, die bei einer weiteren Prozessierung des Materials zum lokalen Abplatzen der Halbleiterschicht von dem darunterliegenden Träger führen.
  • [0010]
    Es wurde nun gefunden, daß hierfür vor allem thermische Effekte verantwortlich sind. Um etwa bei einer GaN-Halbleiterschicht eine Dissoziation des GaN zu erreichen, müssen lokal Temperaturen von etwa 800 °C bis 1000 °C in der Halbleiterschicht erreicht werden. Fällt die Energiedichte am Rand des Laserspots stark ab, so können im Inneren des Laserspots die für die Ablösung erforderlichen Temperaturen erreicht werden, während das Halbleitermaterial in unmittelbarer Umgebung des Laserspots vergleichsweise kalt bleibt.
  • [0011]
    Zwar fallen die an der GaN-Oberfläche erreichten Temperaturen über die Schichtdicke der Halbleiterschicht deutlich ab, doch werden an der Trägerseite der Halbleiterschicht im Bereich des Laserspots noch Temperaturen von bis zu 400 °C erreicht. Somit entstehen aufgrund der lokal unterschiedlichen Temperaturen im Laserspot und außerhalb des Spots sowohl in der Halbleiterschicht als auch im Träger aufgrund der im allgemeinen unterschiedlichen thermischen Ausdehnungskoeffizienten des Halbleitermaterials und des Trägermaterials Zugverspannungen, die zur beobachteten Ausbildung von Rissen im Halbleitermaterial an den Laserspoträndern führen können.
  • [0012]
    Bei der weiteren Prozessierung von derartigen mit Rissen versehenen Halbleiterschichten entsteht beispielsweise das Problem, daß Säure entlang der Risse unter die Halbleiterschicht kriechen und dort etwa eine Bondmetallisierung zerstört.
  • [0013]
    Nach der Erfindung werden nun spezielle, in ihren thermischen Eigenschaften adaptierte Trägermaterialien verwendet. Dabei werden für die Wahl des thermischen Ausdehnungskoeffizienten des Trägers aT insbesondere zwei Prozeßschritte in Betracht gezogen:
    • 1) Der Bondprozeß: Beim Bondprozeß wird das Substrat mit der darauf epitaxierten Halbleiterschicht zusammen mit dem Träger ganzflächig auf eine Temperatur von typischerweise etwa 400 °C aufgeheizt und anschließend wieder allmählich auf Zimmertemperatur abgekühlt. In diesem Schritt ist der Verspannungshaushalt des Schichtpakets Substrat/Halbleiterschicht/Träger im wesentlichen durch das Substrat und den Träger bestimmt. Weichen die thermischen Ausdehnungskoeffizienten von Substrat und Träger, aS und aT, zu stark voneinander ab, so kann sich das Schichtpaket beim Abkühlen verbiegen. Es können sich auch Risse im Träger bilden, so daß das entstehende Chip keine ausreichende Stabilität mehr aufweist. Dieses Problem ist in der 1 illustriert. Bei dem dort schematisch dargestellten Waferpaket 10 ist eine GaN-Halbleiterschicht 14 auf einem Saphirsubstrat 12 aufgewachsen. Die von dem Substrat 12 abgewandte Seite der Halbleiterschicht 14 ist mit einer Kontaktmetallisierung 16 versehen. Auf der Kontaktmetallisierung 16 ist als Träger ein Bondwafer 18 bei einer Temperatur von etwa 400 °C aufgelötet. Ist nun der thermische Ausdehnungskoeffizient aT des Trägers wesentlich kleiner als der thermische Ausdehnungskoeffizient as des Saphirsubstrats, so können sich bei diesem Bondschritt Risse 20 im Bondwafer 18 bilden.
    • 2) Der Laserbeschuß: Bei diesem Prozeßschritt wird das Halbleitermaterial innerhalb des Laserspots lokal auf eine Temperatur oberhalb der Zersetzungstemperatur des Halbleitermaterials aufgeheizt, während das Substratmaterial aufgrund seiner vernachlässigbaren Absorption der Laserstrahlung kalt bleibt. Da durch den Laserbeschuß die Bindung zwischen dem Halbleitermaterial und dem Substrat durch Dissoziation aufgehoben wird, bestimmt der Unterschied der thermischen Ausdehnungskoeffizienten von Halbleiterschicht und Träger, aHL und aT, den Verspannungshaushalt im Schichtpaket. Bei großem Unterschied zwischen aHL und aT können Zugverspannungen entstehen, die zur Rissbildung im Halbleitermaterial an den Stellen der Spotränder führen können.
  • [0014]
    2 erläutert die Problematik wieder für die Ablösung einer GaN-Schicht 14 von einem Saphirsubstrat 12. Bei Beschuß des Waferpakets 10 mit kurzen Laserpulsen 22 eines Excimerlasers wird die Laserstrahlung in einem grenznahen Bereich 24 der GaN-Schicht 14 absorbiert und erzeugt dort Temperaturen von 800 °C bis 1000 °C. Auf der dem Substrat abgewandeten Seite der Halbleiterschicht 14 und im angrenzenden Bereich 26 werden noch Temperaturen bis zu etwa 400 °C erreicht. Außerhalb des Laserspots bleibt die GaN-Schicht 14 und die Bondmetallschicht 16 vergleichsweise kalt. Die Temperatur in den unmittelbar an den Laserspot angrenzenden Bereichen 28 und 30 liegt typischerweise deutlich unterhalb von 300 °C. Bei Bestehen stark unterschiedlicher thermischer Ausdehnungskoeffizienten zwischen der GaN-Schicht 14 und dem Material des Bondwafers 18 können so Risse 32 in der epitaktischen GaN-Schicht 14 entstehen.
  • [0015]
    Um Rissbildungen im Träger und in der Epischicht zu vermeiden, muß daher ein Trägermaterial gewählt werden, dessen thermischer Ausdehnungskoeffizient aT sich weder von dem thermischen Ausdehnungskoeffizienten des Substrats aS noch von dem thermischen Ausdehnungskoeffizienten der Halbleiterschicht aHL zu stark unterscheidet. In die Wahl eines geeigneten thermischen Ausdehnungskoeffizienten aT geht auch, wie weiter unten ausführlich geschildert, das Strahlungsprofil und die Pulslänge der Laserstrahlung ein.
  • [0016]
    Insbesondere ist in einer bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens vorgesehen, dass der thermische Ausdehnungskoeffizient des Trägers aT näher an dem thermischen Ausdehnungskoeffizienten der Halbleiterschicht aHL als an dem thermischen Ausdehnungskoeffizienten aS des Substrats gewählt wird. Mit einer derartigen Wahl kann die Ausbildung von Rissen in der Halbleiterschicht wirkungsvoll reduziert oder ganz vermieden werden.
  • [0017]
    Dabei ist es zweckmäßig, wenn sich der thermische Ausdehnungskoeffizient des Trägers aT um 45% oder weniger, bevorzugt um 40% oder weniger von dem thermischen Ausdehnungskoeffizienten aS des Substrats unterscheidet. Insbesondere ist für ein Saphirsubstrat mit a(Al2O3) = 7,5·10-6 K- 1
    ein Trägermaterial bevorzugt, dessen thermischer Ausdehnungskoeffizient aT zwar unterhalb von a(Al2O3) liegt, aber größer als 4,125·10-6K- 1, insbesondere größer als 4,5·10-6K- 1 ist.
  • [0018]
    Mit Bezug auf die thermischen Eigenschaften der Halbleiterschicht ist es erfindungsgemäß vorteilhaft, wenn sich der thermische Ausdehnungskoeffizient des Trägers aT um 35% oder weniger, bevorzugt von 25% oder weniger von dem thermischen Ausdehnungskoeffizienten aHL der Halbleiterschicht unterscheidet. Insbesondere bei Ablösung einer GaN-basierten Halbleiterschicht mit a(GaN) = 4,3·10-6K- 1
    ist ein Trägermaterial bevorzugt, dessen thermischer Ausdehnungskoeffizient aT zwar oberhalb von a(GaN) liegt, aber kleiner als 5,8·10-6K- 1, insbesondere kleiner als 5,6·10-6 K- 1 ist.
  • [0019]
    Für die Ablösung einer GaN- oder GaInN-Schicht von einem Saphirsubstrat ist somit ein Träger mit einem thermischen Ausdehnungskoeffizienten zwischen 4,125·10-6K- 1 und 5,8·10-6 K- 1, insbesondere zwischen 4,5·10-6K- 1 und 5,6·10-6K- 1 besonders gut geeignet.
  • [0020]
    Bei einer derartigen Wahl des thermischen Ausdehnungskoeffizienten aT kann für die Trennung der Halbleiterschicht von dem Substrat eine große Pulslänge der Laserstrahlpulse, insbesondere eine Pulslänge größer als 15 ns gewählt werden, ohne dass sich eine Rißbildung in der Halbleiterschicht ergibt.
  • [0021]
    In einer besonders bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens umfaßt der Träger Molybdän. Molybdän weist mit a(Mo) = 5,21·10-6K- 1
    einen thermischen Ausdehnungskoeffizienten auf, der deutlich näher an a(GaN) liegt, als etwa GaAs mit a(GaAs) = 6,4·10-6 K- 1. Bei dem Waferpaket Molybdän-Bondwafer/GaN-Halbleiterschicht/Saphir-Substrat ist die vorgenannte Problematik der Rißbildung beim Laserbeschuß deutlich reduziert. Molybdän ist zudem stabil genug, so daß beim Bonden oder beim Abkühlen von der Bondtemperatur auf Zimmertemperatur keine Risse entstehen.
  • [0022]
    In einer weiteren bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens umfaßt der Träger eine Eisen-Nickel-Kobalt-Legierung, die mit a(Fe-Ni-Co) = 5,1·10-6K- 1
    ebenfalls einen günstigen thermischen Ausdehnungskoeffizienten aufweist. Auch Wolfram, mit a(Wo) = 4,7·10-6K- 1
    hat sich als vorteilhaftes Material für den Träger herausgestellt. Dabei sind die metallischen Trägermaterialien aufgrund ihrer Zähigkeit während des Bondprozesses und während des Abkühlens auf Zimmertemperatur kaum rißempfindlich.
  • [0023]
    Es ist im Rahmen der Erfindung auch möglich, bei der Auswahl des thermischen Ausdehnungskoeffizienten des Trägers eine größere Toleranz bezogen auf den thermischen Ausdehnungskoeffizienten der Halbleiterschicht zuzulassen, wenn kürzere Laserpulse verwendet werden. So kann sich nach der Erfindung der thermische Ausdehnungskoeffizient des Trägers aT um 35% oder mehr von dem thermischen Ausdehnungskoeffizienten aHL der Halbleiterschicht unterscheiden, wenn für die Trennung der Halbleiterschicht von dem Substrat eine kleine Pulslänge der Laserstrahlpulse, insbesondere eine Pulslänge kleiner als etwa 15 ns gewählt wird. Dies gestattet insbesondere die Verwendung eines GaAs-Bondwafers mit a(GaAs) = 6,4·10-6K- 1 bei kurzen Pulsdauern.
  • [0024]
    In einer bevorzugten Weiterentwicklung des erfindungsgemäßen Verfahrens ist vorgesehen, daß die Laserstahlpulse ein planes räumliches Strahlungsprofil, insbesondere ein rechteckartiges oder trapezartiges räumliches Strahlungsprofil mit einem zentralen Plateau aufweisen. Dabei ist unter einem planen räumlichen Strahlungsprofil eine Intensitätsverteilung des Laserstrahls zu verstehen, bei der sich an einen zentralen Bereich mit im wesentlichen konstanter Intensität jeweils steile Flanken mit rasch abfallender Intensität anschließen. Die relative Schwankung der Strahlintensität im zentralen Bereich ist vorzugsweise geringer als 5 Prozent. Durch ein solches Strahlprofil wird die Anzahl der Substratrückstände gegenüber herkömmlichen Ablöseverfahren deutlich verringert.
  • [0025]
    Es versteht sich, daß das Verfahren Maßnahmen zur Verbesserung der Strahlqualität, wie etwa einen nachgeschalteten Strahlhomogenisierer vorsehen kann.
  • [0026]
    Werden Laserpulse mit einem Strahlprofil verwendet, das an den Rändern einen weniger abrupten Abfall der Intensität aufweist, können weniger strenge Anforderungen an die thermischen Eigenschaften des Trägermaterials gestellt werden, da die Verspannungskräfte im Schichtpaket dann geringer ausfallen.
  • [0027]
    Bevorzugt wird erfindungsgemäß zur Erzeugung der Laserstahlpulse ein Excimer-Laser, insbesondere mit XeF, XeBr, XeCl, KrCl oder KrF als laseraktivem Medium eingesetzt. Excimerlaser weisen aufgrund der hohen Verstärkung und der Resonatorgeometrie ein für die Erfindung gut geeignetes planes Strahlungsprofil auf. Auch ist die Emissionswellenlänge zwischen 200 nm und 400 nm für die Ablösung von Nitrid-Verbindungshalbleitern gut geeignet.
  • [0028]
    Bei Halbleiterschichten mit größerer lateraler Ausdehnung kann es vorteilhaft sein, zur Trennung der Halbleiterschicht von dem Substrat mehrere Einzelbereiche der Halbleiterschicht nacheinander mit Laserpulsen zu bestrahlen. Dadurch kann eine zu große Aufweitung des Laserstrahls vermieden werden, die die Energiedichte unterhalb die Zersetzungsschwelle für das Halbleitermaterial sinken lassen könnte. Es versteht sich, daß sich die Einzelbereiche mit Vorteil teilweise überlappen und zusammen die gesamte abzulösende Fläche abdecken.
  • [0029]
    Das Verfahren ist besonders gut für Halbleiterschichten anwendbar, die mindestens einen Nitrid-Verbindungshalbleiter enthalten. Nitrid-Verbindungshalbleiter sind beispielsweise Nitridverbindungen von Elementen der dritten und/oder fünften Hauptgruppe des Periodensystems wie GaN, AlGaN, InGaN, AlIn-GaN, AlN oder InN. Die Halbleiterschicht kann dabei auch eine Mehrzahl von Einzelschichten umfassen.
  • [0030]
    Für das epitaktische Aufwachsen von Nitrid-Verbindungshalbleiter-Schichten eignet sich als Substrat insbesondere Silizium, Siliziumkarbid oder Aluminiumoxid. Saphirsubstrate sind für die UV-Strahlung des Excimerlasers durchlässig, so daß die Halbleiterschichten dann vorteilhaft durch Bestrahlung durch das Saphirsubstrat hindurch abgelöst werden können.
  • [0031]
    Die Halbleiterschicht wird beispielsweise mittels eines Gold-Zinn-Lots mit einem hohen Goldanteil von 65 bis 85 Gew-% oder mit einem Palladium-Indium-Lot auf den Träger gelötet.
  • [0032]
    Vor dem Aufbringen der Halbleiterschicht auf den Träger kann bei dem erfindungsgemäßen Verfahren auf die dem Substrat abgewandte Seite der Halbleiterschicht eine Metallisierung aufgebracht werden. Die Metallisierung enthält dabei bevorzugt Gold und/oder Platin.
  • [0033]
    Das erfindungsgemäße Verfahren kann mit Vorteil bei Dünnschichtchips angewandt werden, bei denen die Halbleiterschicht typischerweise eine Dicke unterhalb von etwa 50 μm aufweist. Der Halbleiterchip kann beispielsweise ein optoelektronischer Chip, insbesondere ein strahlungserzeugender Chip wie eine Lumineszenzdiodenchip sein.
  • [0034]
    Als weiterer Vorteil des erfindungsgemäßen Verfahrens hat sich herausgestellt, daß durch die Verwendung thermisch angepaßter Träger auch das Problem der unzureichenden Haftung zwischen Halbleiterschicht und Träger gelöst wird, das in der Vergangenheit beispielsweise bei GaN-Epischichten auf GaAs-Bondwafern beobachtet wurde. Die Kontrolle des Verspannungshaushaltes im gesamten Waferpaket nach der vorliegenden Er findung schließt auch die Bondmetallisierung mit ein und schafft dadurch hinsichtlich der genannten Haftungsproblematik wirkungsvoll Abhilfe.
  • [0035]
    Wie weiter oben bereits kurz erwähnt eignet sich das Verfahren besonders bevorzugt für die Herstellung von strahlungsemittierenden und/oder strahlungsdetektierenden Chips auf Basis von Nitrid-III-V-Verbindungshalbleitermaterial, die insbesondere auf Saphir- oder SiC-Substraten aufgewachsen werden.
  • [0036]
    Unter die Gruppe von strahlungsemittierenden und/oder strahlungsdetektierenden Chips auf Basis von Nitrid-III-V-Verbindungshalbleitermaterial fallen vorliegend insbesondere solche Chips, bei denen die epitaktisch hergestellte Halbleiterschicht, die in der Regel eine Schichtfolge aus unterschiedlichen Einzelschichten aufweist, mindestens eine Einzelschicht enthält, die ein Material aus dem Nitrid-III-V-Verbindungshalbleitermaterial-System InxAlyGal-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist. Die Halbleiterschicht kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Solche Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert.
  • [0037]
    Weitere vorteilhafte Ausgestaltungen, Merkmale und Details der Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung des Ausführungsbeispiels und den Zeichnungen.
  • [0038]
    Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels im Zusammenhang mit den Zeichnungen näher erläutert werden. Es sind jeweils nur die für das Verständnis der Erfindung wesentlichen Elemente dargestellt. Es zeigt
  • [0039]
    1 einen Zwischenschritt bei der Herstellung von Halbleiterchips zur Illustration der Problematik der Rißbildung im Bondwafer beim Bondprozeß;
  • [0040]
    2 einen weiteren Zwischenschritt bei der Herstellung von Halbleiterchips zur Illustration der Problematik der Rißbildung in der Halbleiterschicht beim Laserbeschuß;
  • [0041]
    3 in (a) bis (c) eine schematische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens;
  • [0042]
    4 in (a) und (b) eine schematische Darstellung der Intensitätsverteilung des in z-Richtung propagierenden Laserstrahls bei dem in 3 gezeigten Verfahren, jeweils entlang der x- bzw. der y-Richtung; und
  • [0043]
    5 eine schematische Darstellung der Bestrahlungsabfolge der Oberfläche einer abzulösenden Halbleiterschicht mit einer Mehrzahl kissenförmiger Laserspots.
  • [0044]
    3 zeigt eine schematische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens. Dabei wird zunächst auf einem Saphirsubstrat 12 epitaktisch eine InGaN-Halbleiterschicht 14 aufgewachsen. Die Halbleiterschicht 14 wird auf ihrer vom Substrat 12 abgewandten Seite mit einer Kontaktmetallisierung 16 aus Gold und/oder Platin versehen, die einen niedrigeren Kontaktwiderstand zu später anzubringenden elektrischen Anschlüssen sicherstellt. Dann wird ein Bondwafer 38 aus Molybdän bei einer Fügetemperatur von 375 °C mit einem Lot 36 auf die Kontaktmetallisierung 16 aufgelötet. Als Lot 36 wird im Ausführungsbeispiel ein Gold-Zink-Lot mit einem Goldanteil von 75 Gew% verwendet, das sich durch hohe Stabilität auszeichnet. Diese Situation ist in der 3(a) dargestellt.
  • [0045]
    Die thermischen Ausdehnungskoeffizienten des Bondwafers a(Mo) = 5,21·10-6K- 1 und des Saphirsubstrats a(Al2O3) = 7,5·10-6 K- 1 liegen relativ nahe beieinander. Darüber hinaus ist Molybdän zäh genug, so daß beim Bonden und beim Abkühlen von der Bondtemperatur auf Zimmertemperatur keine Risse im Molybdänwafer 38 entstehen.
  • [0046]
    In einem nachfolgenden Schritt wird die Grenzfläche von Halbleiterschicht 14 und Saphirsubstrat 12 mit einem gepulsten Laserstrahl 40 eines XeF-Excimer-Lasers mit einer Wellenlänge von 351 nm und einer Pulsdauer von 25 ns bestrahlt ( 3(b)). Während das Saphirsubstrat 12 für Strahlung dieser Wellenlänge transparent ist, wird sie in der InGaN-Halbleiterschicht 14 stark absorbiert. Eine dünne Grenzschicht am Übergang zum Substrat 12 heizt sich durch den Energieeintrag auf Temperaturen von 800 °C bis 1000 °C auf. Bei dieser Temperatur zersetzt sich das Halbleitermaterial im Laserspot unter Freisetzung von Stickstoff und trennt die Bindung zwischen der Halbleiterschicht 14 und dem Substrat 12 .
  • [0047]
    Nachdem die gesamte Oberfläche der Halbleiterschicht 14 mit derartigen Laserpulsen abgerastert und von der Substratoberfläche getrennt wurde, kann das Saphirsubstrat 12, wie in 3(c) gezeigt, abgehoben und entfernt werden.
  • [0048]
    Um eine möglichst rückstandsfreie Abtrennung des Saphirsubstrats 12 von der Halbleiteroberfläche zu erreichen, werden im Ausführungsbeispiel Laserpulse mit einem planen, fast rechteckigen räumlichen Strahlungsprofil verwendet. 4 zeigt für den in z-Richtung propagierenden Laserstrahl der 3(b) die Intensitätsverteilung der Strahlung im Laserspot entlang der x- Richtung (4(a)) und der y-Richtung (4(b)). Insgesamt ergibt sich ein kissenähnliches Laserspotprofil, wie durch jeden der Laserspots 52 der 5 angezeigt.
  • [0049]
    Die Strahlungsintensität des Laserstrahls weist sowohl in x-, als auch in y-Richtung ein im wesentlichen konstantes Plateau auf, an das sich jeweils Flanken schnell abfallender Intensität anschließen. Der im Ausführungsbeispiel verwendete XeF-Excimer-Laser ist aufgrund der hohen Verstärkung und der Resonatorgeometrie für die Erzeugung eines solchen planen Laserspotprofils ausgezeichnet geeignet.
  • [0050]
    Durch die kissenartigen Laserspots kann in der GaInN-Halbleiterschicht beim Laserbeschuß im inneren Bereich des Laserspots eine homogene, über der Zersetzungstemperatur liegende Temperatur erreicht werden. Zwischen aufeinanderfolgenden Laserpulsen wird der Laserstrahl relativ zur Oberfläche der Halbleiterschicht 14 versetzt, bis die gesamte Oberfläche der Halbleiterschicht zeilenweise abgerastert ist. Vier untereinanderliegende Zeilen dieses aus einzelnen Laserspotprofilen 52 zusammengesetzten Rasters sind in dem Ausschnitt 50 der 5 dargestellt. Benachbarte Zeilen überlappen dabei in y-Richtung und sind in x-Richtung gegeneinander versetzt, so daß die Bindung zwischen der Halbleiterschicht 14 und dem Substrat 12 an jedem Punkt der Oberfläche aufgehoben wird.
  • [0051]
    Beim Laserbeschuß werden auf der dem Substrat abgewandten Seite der Halbleiterschicht 14 und im angrenzenden Bereich noch Temperaturen bis etwa 400 °C erreicht. Außerhalb des Laserspots bleibt die Halbleiterschicht 14 und die Metallisierung mit Temperaturen deutlich unterhalb von 300 °C vergleichsweise kalt.
  • [0052]
    Aufgrund der aufeinander abgestimmten, nahe beieinander liegenden thermischen Ausdehnungskoeffizienten des Bondwafers a(Mo) = 5,21·10-6K- 1 und der Halbleiterschicht a(GaN) = 4,3 ·10-6K- 1, treten jedoch keine durch diese Temperaturdifferenzen verursachten Risse im Halbleitermaterial auf.
  • [0053]
    Während die Erfindung insbesondere mit Bezug auf bevorzugte Ausführungsbeispiele gezeigt und beschrieben worden ist, ver steht sich für den Fachmann, dass Änderungen in Gestalt und Einzelheiten gemacht werden können, ohne von dem Gedanken und Umfang der Erfindung abzuweichen. Dementsprechend soll die Offenbarung der vorliegenden Erfindung nicht einschränkend sein. Statt dessen soll die Offenbarung der vorliegenden Erfindung den Umfang der Erfindung veranschaulichen, der in den nachfolgenden Ansprüchen dargelegt ist.

Claims (23)

  1. Verfahren zur Herstellung von Halbleiterchips, bei dem eine auf einem Substrat aufgewachsene Halbleiterschicht mit ihrer von dem Substrat abgewandten Seite auf einen Träger aufgebracht wird und von dem Substrat durch Bestrahlen mit einem gepulsten Laserstrahl getrennt wird, dadurch gekennzeichnet, daß der thermische Ausdehnungskoeffizient des Trägers aT auf das Strahlungsprofil und die Pulslänge der Laserstrahlpulse und auf den thermischen Ausdehnungskoeffizienten der Halbleiterschicht aHL und den thermischen Ausdehnungskoeffizienten aS des Substrats abgestimmt gewählt wird, um Verspannungen zwischen Substrat, Halbleiterschicht und Träger während der Herstellung zu reduzieren.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der thermische Ausdehnungskoeffizient des Trägers aT näher an dem thermischen Ausdehnungskoeffizienten der Halbleiterschicht aHL als an dem thermischen Ausdehnungskoeffizienten aS des Substrats gewählt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich der thermische Ausdehnungskoeffizient des Trägers aT um 45% oder weniger, bevorzugt um 40% oder weniger von dem thermischen Ausdehnungskoeffizienten aS des Substrats unterscheidet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich der thermische Ausdehnungskoeffizient des Trägers aT um 35% oder weniger, bevorzugt von 25% oder weniger von dem thermischen Ausdehnungskoeffizienten aHL der Halbleiterschicht unterscheidet.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für die Trennung der Halbleiterschicht von dem Substrat eine große Pulslänge der Laserstrahlpulse, insbesondere eine Pulslänge größer als 15 ns gewählt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sich der thermische Ausdehnungskoeffizient des Trägers aT um 35% oder mehr von dem thermischen Ausdehnungskoeffizienten aHL der Halbleiterschicht unterscheidet, und bei dem für die Trennung der Halbleiterschicht von dem Substrat eine kleine Pulslänge der Laserstrahlpulse, insbesondere eine Pulslänge kleiner als etwa 15 ns gewählt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Laserstrahlpulse ein planes räumliches Strahlungsprofil, insbesondere ein rechteckartiges oder trapezartiges räumliches Strahlungsprofil mit einem zentralen Plateau aufweisen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Erzeugung der Laserstrahlpulse ein Excimer-Laser, insbesondere mit XeF, XeBr, XeCl, KrCl oder KrF als laseraktivem Medium eingesetzt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die Trennung der Halbleiterschicht von dem Substrat mehrere Einzelbereiche der Halbleiterschicht nacheinander mit Laserpulsen bestrahlt werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht mindestens einen Nitrid-Verbindungshalbleiter enthält.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht eine Mehrzahl von Einzelschichten umfaßt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht oder eine Einzelschicht ein Material aus dem Nitrid-III-V-Verbindungshalbleitermaterial-System InxAlyGal-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist, insbesondere GaN, AlGaN, InGaN, AlInGaN, AlN oder InN enthält.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Träger einen thermischen Ausdehnungskoeffizienten zwischen etwa 4,3·10- 6K- 1 und etwa 5,9·10- 6K- 1 aufweist, bevorzugt zwischen etwa 4,6·10- 6K- 1 und etwa 5,3·10-6K- 1.
  14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Träger Molybdän umfaßt.
  15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Träger eine Eisen-Nickel-Kobalt-Legierung umfaßt.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Träger Wolfram umfaßt.
  17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat Silizium, Siliziumkarbid oder Aluminiumoxid, insbesondere Saphir umfaßt.
  18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht mittels eines Lots, das Gold und/oder Zinn oder Palladium und/oder Indium enthält, auf den Träger gelötet wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Aufbringen der Halbleiterschicht auf den Träger auf die dem Substrat abgewandte Seite der Halbleiterschicht eine Metallisierung aufgebracht wird.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die Metallisierung Gold und/oder Platin enthält.
  21. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht eine Dicke unterhalb von etwa 50 μm aufweist.
  22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterchips Dünnschichtchips sind, bei denen von der aufgewachsenen Halbleiterschicht nach deren Aufwachsen das Substrat zumindest zum Teil entfernt ist.
  23. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterchips optoelektronische Chips, insbesondere strahlungserzeugende Chips wie Lumineszenzdiodenchips sind.
DE2002143757 2002-01-31 2002-09-20 Verfahren zur Herstellung von Halbleiterchips Pending DE10243757A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2002214521 DE20214521U1 (de) 2002-01-31 2002-01-31 Halbleiterbauelement
DE20214521.2 2002-09-19
DE2002143757 DE10243757A1 (de) 2002-01-31 2002-09-20 Verfahren zur Herstellung von Halbleiterchips

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
DE2002143757 DE10243757A1 (de) 2002-01-31 2002-09-20 Verfahren zur Herstellung von Halbleiterchips
DE2002220258 DE20220258U1 (de) 2002-09-20 2002-09-20 Halbleiterchip
US10503042 US7588998B2 (en) 2002-01-31 2003-01-30 Method for producing a semiconductor element
EP20030706270 EP1470573A2 (de) 2002-01-31 2003-01-30 Verfahren zur herstellung eines halbleiterbauelements
PCT/DE2003/000260 WO2003065420A3 (de) 2002-01-31 2003-01-30 Verfahren zur herstellung eines halbleiterbauelements
CN 03802916 CN1714459B (zh) 2002-01-31 2003-01-30 制造半导体器件的方法
JP2003564914A JP5073915B2 (ja) 2002-01-31 2003-01-30 半導体素子の製造方法
US12583500 US8575003B2 (en) 2002-01-31 2009-08-21 Method for producing a semiconductor component
US13281598 US8598014B2 (en) 2002-01-31 2011-10-26 Method for producing a semiconductor element

Publications (1)

Publication Number Publication Date
DE10243757A1 true true DE10243757A1 (de) 2004-04-01

Family

ID=31969808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002143757 Pending DE10243757A1 (de) 2002-01-31 2002-09-20 Verfahren zur Herstellung von Halbleiterchips

Country Status (1)

Country Link
DE (1) DE10243757A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106972A1 (de) * 2004-04-29 2005-11-10 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips
US8110424B2 (en) 2008-10-14 2012-02-07 Samsung Led Co., Ltd. Surface treatment method of group III nitride semiconductor and manufacturing method of the group III nitride semiconductor
CN102694092A (zh) * 2012-06-15 2012-09-26 杭州士兰明芯科技有限公司 一种垂直结构的led芯片
US8368092B2 (en) 2004-01-26 2013-02-05 Osram Opto Semiconductors Gmbh Thin film LED comprising a current-dispersing structure
US8581279B2 (en) 2005-06-02 2013-11-12 Osram Opto Semiconductors Gmbh Light-emitting diode chip comprising a contact structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19546443A1 (de) * 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
WO1998014986A1 (de) * 1996-10-01 1998-04-09 Siemens Aktiengesellschaft Verfahren zum trennen zweier materialschichten voneinander und nach diesem verfahren hergestellte elektronische bauelemente
DE19706279A1 (de) * 1997-02-18 1998-08-20 Siemens Ag Laservorrichtung
DE19821544A1 (de) * 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19546443A1 (de) * 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
WO1998014986A1 (de) * 1996-10-01 1998-04-09 Siemens Aktiengesellschaft Verfahren zum trennen zweier materialschichten voneinander und nach diesem verfahren hergestellte elektronische bauelemente
DE19706279A1 (de) * 1997-02-18 1998-08-20 Siemens Ag Laservorrichtung
DE19821544A1 (de) * 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368092B2 (en) 2004-01-26 2013-02-05 Osram Opto Semiconductors Gmbh Thin film LED comprising a current-dispersing structure
CN100423300C (zh) 2004-04-29 2008-10-01 奥斯兰姆奥普托半导体有限责任公司 辐射发射的半导体芯片及其制造方法
US7897423B2 (en) 2004-04-29 2011-03-01 Osram Opto Semiconductors Gmbh Method for production of a radiation-emitting semiconductor chip
US8273593B2 (en) 2004-04-29 2012-09-25 Osram Opto Semiconductors Gmbh Method for production of a radiation-emitting semiconductor chip
WO2005106972A1 (de) * 2004-04-29 2005-11-10 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips
US8581279B2 (en) 2005-06-02 2013-11-12 Osram Opto Semiconductors Gmbh Light-emitting diode chip comprising a contact structure
US8110424B2 (en) 2008-10-14 2012-02-07 Samsung Led Co., Ltd. Surface treatment method of group III nitride semiconductor and manufacturing method of the group III nitride semiconductor
US8476639B2 (en) 2008-10-14 2013-07-02 Samsung Electronics Co., Ltd. Group III nitride semiconductor and group III nitride semiconductor structure
CN102694092A (zh) * 2012-06-15 2012-09-26 杭州士兰明芯科技有限公司 一种垂直结构的led芯片

Similar Documents

Publication Publication Date Title
KR20040104232A (ko) 수직구조 질화갈륨계 발광다이오드의 제조방법
JP2003017790A (ja) 窒化物系半導体素子及び製造方法
US20070141806A1 (en) Method for producing group III nitride based compound semiconductor device
DE102007022947A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008011848A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE10000088A1 (de) Mittels Substratentfernung hergestellte optische In¶x¶Al¶y¶Ga¶z¶N-Emitter
JPH07273367A (ja) 半導体基板の製造方法および発光素子の製造方法
DE102007029370A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE10026254A1 (de) Lumineszenzdiodenchip mit einer auf GaN basierenden strahlungsemittierenden Epitaxieschichtenfolge
JP2005166728A (ja) 窒化物系半導体素子の製造方法
US20050239270A1 (en) Method for producing a semiconductor element
DE10026255A1 (de) Lumineszenzdiosdenchip auf der Basis von GaN und Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN
JP2006093358A (ja) 窒化物半導体を用いた発光ダイオード
DE10151092A1 (de) Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
JP2004088083A (ja) 半導体発光素子、その製造方法及びその実装方法
DE10320160A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
JP2007149988A (ja) レーザーリフトオフ法およびレーザーリフトオフ装置
DE102007019775A1 (de) Optoelektronisches Bauelement
JP2006080469A (ja) 窒化物半導体発光素子
DE10022879A1 (de) Nitrid-Halbleiterlaser und Verfahren zu dessen Herstellung
DE102007062046A1 (de) Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelementes sowie Verfahren zum Herstellen einer Bauelementeanordnung
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102008030584A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law