JP2005142325A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005142325A
JP2005142325A JP2003376685A JP2003376685A JP2005142325A JP 2005142325 A JP2005142325 A JP 2005142325A JP 2003376685 A JP2003376685 A JP 2003376685A JP 2003376685 A JP2003376685 A JP 2003376685A JP 2005142325 A JP2005142325 A JP 2005142325A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
thin film
substrate
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003376685A
Other languages
English (en)
Inventor
Akira Furuya
晃 古谷
Nobuyuki Otsuka
信幸 大塚
Shinichi Ogawa
真一 小川
Hiroshi Okamura
浩志 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003376685A priority Critical patent/JP2005142325A/ja
Priority to US10/979,326 priority patent/US20050121786A1/en
Priority to TW093133903A priority patent/TW200527541A/zh
Publication of JP2005142325A publication Critical patent/JP2005142325A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 バリアメタルやＣｕなどの配線材料の拡散を防ぐことができる低誘電率材料を層間絶縁膜として用いた半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体からなる基体と、前記基体の上に設けられた配線構造体と、を備え、前記配線構造体は、 径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜と、金属を主成分とする導電体からなる通電部と、を有することを特徴とする半導体装置を提供する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、層間絶縁膜を有しＣｕ（銅）配線を用いる半導体素子装置の製造方法に関する。
６５ｎｍノード世代に代表される近年の半導体装置においては、配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は、配線抵抗と配線間容量との積により表される。このため、配線抵抗を下げて素子動作を高速化するために、層間絶縁膜の材料として従来のＳｉＯ２よりも比誘電率の小さい材料（以下、「低誘電率材料」と呼ぶ）が用いられ、配線材料として比抵抗の小さいＣｕ（銅）が用いられつつある。
Ｃｕ多層配線は、ダマシン（damascene）法により形成されることが多い。
図１４は、ダマシン法の要部を表す工程断面図である。
すなわち、まず、同図（ａ）に表したように、シリコン（Ｓｉ）基板などの基体２００の上に、低誘電率材料からなる層間絶縁膜２２０を形成する。次に、図１４（ｂ）に表したように、層間絶縁膜２２０に孔Ｈを形成する。孔Ｈは、配線層のための配線溝や、ビア（via）のためのビア孔としての役割を有する。次に、図１４（ｃ）に表したように、孔Ｈの内壁にバリアメタル層２４０を形成する。さらに、図１４（ｄ）に表したように、配線材料としてＣｕ層２６０を埋め込む。ここで、Ｃｕ層２６０の埋め込みにあたっては、まず物理気相成長法（physical vapor deposition：ＰＶＤ）法などの方法によってＣｕを薄膜状に堆積し、そのＣｕ薄膜をカソード電極として電解鍍金法などにより埋め込みを実施する場合が多い。
また、ダマシン法においては、バリアメタル層２４０やＣｕ層２６０を堆積した後に、孔Ｈの外に堆積したバリアメタル２４０及びＣｕ層２６０を化学機械研磨（ケミカル・メカニカル・ポリッシング：chemical mechanical polishing：ＣＭＰ）によって除去することにより、図１４（ｄ）に表したような埋め込み構造を形成する。
ここで、バリアメタル層２４０は、シリコン基板などの基体２００に対するＣｕの拡散を防止し、層間絶縁膜２２０とＣｕ層２６０との密着性を向上させ、Ｃｕ層２６０の酸化を防止する役割を有する。
以上説明したような、低誘電率材料からなる層間絶縁膜を用いた配線構造を開示した文献として、例えば、非特許文献１及び２を挙げることができる。
K. Maex, M. R. Baklanov, D. Shamiryan, F. Iacopi, S. H. Brongersma, Z. S. Yanovitskaya, Journal of Applied Physics 93 (11), pp.8793-8841, 2003. W. Besling, A. Satta, J. Schuhmacher, T. Abell, V. Sutcliffe, A.-M. Hoyas, G. Beyer, D. Gravesteijn, K. Maex, Proceedings of IEEE 2002 International Interconnect Technology Conference, pp.288-291
多孔質の絶縁体材料は、層間絶縁膜２２０のための低誘電率材料の有力候補である。しかし、これを用いてＣｕ多層配線構造を形成する場合に、バリアメタル堆積工程やＣｕ堆積工程で、バリアメタル材料やＣｕが多孔質の孔に入り込むことが問題となる。この場合、バリアメタルが多孔質の孔に入り込むと、バリアメタルの膜厚が薄くなるため、バリアメタルが有すべきＣｕの拡散の抑止能力が低下し、トランジスタなどの信頼性が低下する。また、バリアメタルやＣｕなどの金属が入り込むことによって、絶縁耐圧等の絶縁耐性も低下し、隣接する配線間での電流リーク等が生じ、配線による信号伝搬の信頼性が低下する。
近年、バリアメタルを薄膜化して配線抵抗やビア抵抗を低減することが検討されている。しかし、バリアメタルの形成方法として現在主流のＰＶＤ法は被覆率が悪く、現状でも配線溝やビア孔の側壁での膜厚が薄いため、これ以上の薄膜化するとバリア性や密着性を確保できなくなる。そのため、薄膜を被覆率良く形成するのが容易な化学気相成長（chemical vapor deposition：ＣＶＤ）法によりバリアメタルを形成することが求められている。しかし、ＣＶＤ法の場合、基板表面における分解反応によって薄膜の堆積が進行するため、多孔質の孔を経由した拡散がＰＶＤ法よりも生じやすく、この場合には多孔質の層間絶縁膜の配線溝やビア孔の側面の表面に存在する孔からの拡散防止が必須である。
この金属の拡散対策として、層間絶縁膜を加工後に、別の絶縁膜を堆積して孔を塞ぐ方法が検討されている。また、層間絶縁膜の加工に際し、加工中に発生する副生成物を配線溝やビア孔の側面に堆積することで、バリアメタルと接する面に開いた孔を塞ぐ方法が検討されている（例えば、非特許文献１）。しかし、この場合、新たな物質が介在することによる誘電率の実質的な上昇や孔サイズの変化などの問題が生ずるおそれがある。
一方、Ｎ２プラズマを用いたプラズマ処理により多孔質材料の空孔を塞ぐ方法が検討されている（例えば、非特許文献２）。しかし、Ｎ２プラズマ処理によって孔を塞ぐ方法による拡散防止効果を本発明者が検討した結果、層間絶縁膜の材料によっては効果が薄く、バリアメタルやＣｕの拡散が生じる場合があること明らかとなった。またさらに、Ｎ２プラズマ処理を施すと、層間絶縁膜の表面が窒化することにより誘電率が上昇するおそれがある。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、バリアメタルやＣｕなどの配線材料の拡散を防ぐことができる低誘電率材料を層間絶縁膜として用いた半導体装置及びその製造方法を提供することにある。
上記目的を達成するため、本発明によれば、半導体からなる基体と、前記基体の上に設けられた配線構造体と、を備え、前記配線構造体は、 径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜と、金属を主成分とする導電体からなる通電部と、を有することを特徴とする半導体装置が提供される。
径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜を設けることにより、通電体を構成する金属元素の絶縁膜への拡散を効果的に抑止できる。その結果として、寄生容量の増加や絶縁特性の低下などの問題を解消できる。
ここで、前記導電部は、前記絶縁膜に設けられた孔に埋設されてなるものとすれば、いわゆる埋め込みビア構造を実現できる。
また、前記絶縁膜と前記導電部との間に、前記導電部よりも抵抗率が高い導電性の材料からなるバリア層を設けることにより、金属元素の拡散をさらに強固に阻止することができる。
また、前記絶縁膜は、メチルシルセスキオキサンからなるものとすれば、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態を確実且つ容易に形成でき、同時に十分に低い誘電率を確保できる。
また、前記通電部を構成する前記導電体は、銅を主成分とするものとすれば、配線抵抗が低く、高速動作の可能な半導体装置を実現できる。
一方、本発明の第１の半導体装置の製造方法は、基体の上に、絶縁性の材料からなる薄膜を形成する第１の工程と、前記薄膜に孔を開口する第２の工程と、前記孔に導電性材料を堆積する第３の工程と、を備え、前記第１の工程は、誘電体材料と、空孔形成材料と、を混合し、前記基体の上に塗布し、乾燥し、熱処理を施すことにより、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の前記薄膜を形成する工程を含むことを特徴とする。
上記方法によれば、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜を確実且つ容易に設けることができる。その結果として、通電体を構成する金属元素の絶縁膜への拡散を効果的に抑止でき、寄生容量の増加や絶縁特性の低下などの問題を解消できる。
また、本発明の第２の半導体装置の製造方法は、基体の上に、絶縁性の材料からなる薄膜を形成する第１の工程と、前記薄膜に孔を開口する第２の工程と、前記孔に導電性材料を堆積する第３の工程と、を備え、前記第１の工程は、空孔を含有する誘電体材料を前記基体の上に塗布し、乾燥し、熱処理を施すことにより、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の前記薄膜を形成する工程を含むことを特徴とする。
上記方法によっても、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜を確実且つ容易に設けることができる。その結果として、通電体を構成する金属元素の絶縁膜への拡散を効果的に抑止でき、寄生容量の増加や絶縁特性の低下などの問題を解消できる。
また、本発明の第３の半導体装置の製造方法は、基体の上に、絶縁性の材料からなる薄膜を形成する第１の工程と、前記薄膜に孔を開口する第２の工程と、前記孔に導電性材料を堆積する第３の工程と、を備え、前記第１の工程は、誘電体材料の原料ガスを含有するプラズマを生成し、前記プラズマにより前記原料ガスを分解して、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の前記薄膜を形成する工程を含むことを特徴とする。
上記方法によっても、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜を確実且つ容易に設けることができる。その結果として、通電体を構成する金属元素の絶縁膜への拡散を効果的に抑止でき、寄生容量の増加や絶縁特性の低下などの問題を解消できる。
また、前記絶縁膜は、メチルシルセスキオキサンからなるものとすれば、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態を確実且つ容易に形成でき、同時に十分に低い誘電率を確保できる。
また、前記通電部を構成する前記導電体は、銅を主成分とするものとすれば、配線抵抗が低く、高速動作の可能な半導体装置を実現できる。
以上説明したように、本発明によれば、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜を設けることにより、通電体を構成する金属元素の絶縁膜への拡散を効果的に抑止できる。その結果として、寄生容量の増加や絶縁特性の低下などの問題を解消でき、高性能且つ高集積度の半導体装置を実現することができ、産業上のメリットは多大である。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
図１は、本発明の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。
本具体例の半導体装置は、基体２００と、その上に設けられた配線構造体とを有する。そして、配線構造体は、低誘電率材料からなる層間絶縁膜とダマシン法などにより形成された埋め込みメタルとを有する。すなわち、シリコンなどの半導体の基体２００の上に、低誘電率材料からなる層間絶縁膜２２０が設けられ、その一部を貫通するビア穴にバリアメタル層２４０を介して金属配線層２６０が埋め込まれている。この金属配線層２６０は、例えば、Ｃｕ（銅）あるいはＣｕを含有する合金などからなり、基体２００に設けられているトランジスタなどの半導体素子の電極としての役割や、層間絶縁膜２２０に埋め込まれた層間配線層としての役割を果たす。
そして、本発明においては、層間絶縁膜２２０の材料として、多孔質の低誘電率材料を用いる。そしてさらに、その誘電体材料に含有される空孔のうちで径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下となるような多孔質の低誘電率材料を用いる。このような独特の空孔占有率分布を有する絶縁体を用いることにより、バリアメタル層２４０やＣｕ層２６０を構成する金属元素が層間絶縁膜２２０に拡散することを効果的に防ぐことができる。
すなわち、誘電体に空孔を設けることによって多孔質化すると、その誘電率を効率的に下げることができ、寄生容量の低下に大きく寄与することができる。しかし、本発明者が様々な誘電体薄膜を多孔質化させ、図１に例示したような埋め込みメタル構造を作成して、層間絶縁膜２２０に対するバリアメタル層２４０の拡散の有無を調べた結果、層間絶縁膜２２０を構成する誘電体材料の多孔質度とバリアメタル層２４０の拡散との間に相関関係があることが分かった。そしてさらに詳細に調べた結果、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下となるような多孔質の低誘電率材料を用いると、バリアメタル層２４０の拡散を効果的に防ぐことができることを発見した。
ここで、低誘電率材料に含有される空孔の形状は、必ずしも真円状（球状）ではないが、本願明細書における空孔の「径」とは、断面観察において同一面積の真円、立体的にみた場合には同一体積の球状に置き換えた場合の直径をいうものとする。層間絶縁膜２２０をこのような低誘電率材料により形成すると、バリアメタル層２４０の拡散を効果的に抑制できる。
図２乃至図４は、比較例及び本発明において用いられる低誘電率材料における拡散の有無を説明するための模式図である。
すなわち、図２は、比較例としての層間絶縁膜（Ｐ−ＭＳＱ）とバリアメタル層（ＢＭ）と配線層（Ｃｕ）との接合界面を表す断面図である。同図に例示した如く、層間絶縁膜には、その誘電率を下げるために空孔Ｖが導入されて多孔質化されているが、径が０．６ナノメータ以上の空孔Ｖの体積占有率が３０パーセントよりも大きい多孔質状態が形成されている。
このような空孔占有率分布を有する多孔質の層間絶縁膜（Ｐ−ＭＳＱ）とバリアメタル層（ＢＭ）とが直接的に接触していると、図３に表したように、バリアメタルが空孔Ｖを介して層間絶縁膜（Ｐ−ＭＳＱ）の中に拡散してしまう。これは、空孔Ｖのサイズと数とが大きいために、バリアメタルが拡散するための有効経路が層間絶縁膜（Ｐ−ＭＳＱ）の中に形成されてしまうためであると考えられる。このような拡散が生ずると、バリアメタル層（ＢＭ）の膜厚が薄くなり、さらには連続的な薄膜状態を維持できなくなる場合もある。すると、配線層（Ｃｕ）のメタルも層間絶縁膜（Ｐ−ＭＳＱ）に拡散し、さらには図示しない半導体基板などにも拡散することよりトランジスタなどの信頼性が低下する。また、バリアメタルやＣｕなどの金属が入り込むことによって、層間絶縁膜（Ｐ−ＭＳＱ）の絶縁耐圧等の絶縁耐性も低下し、隣接する配線間での電流リーク等が生じ、配線による信号伝搬の信頼性が低下する。
なお、このような拡散は、バリアメタル層（ＢＭ）を化学気相成長（ＣＶＤ）法などの方法により堆積する工程において同時進行的に生ずる場合もあり、また、バリアメタル層（ＢＭ）を堆積した後の昇温工程において進行する場合もある。
図４は、本発明の半導体装置における層間絶縁膜と金属との界面付近を拡大して表した模式断面図である。層間絶縁膜（Ｐ−ＭＳＱ）を形成する材料として、 径が０．６ナノメータ以上の空孔Ｖの体積占有率が３０パーセント以下の多孔質状の低誘電率材料を用いた場合には、空孔Ｖを介したバリアメタルの拡散は大幅に低減する。つまり、バリアメタルが層間絶縁膜（Ｐ−ＭＳＱ）中を拡散するための有効経路の存在確率が大幅に低下するため、実質的な拡散が抑止される。その結果として、バリアメタルの堆積工程、あるいはその後の昇温工程においても、バリアメタルの拡散は抑止され、優れた初期特性及び信頼性を維持できる。
図５及び図６は、本具体例の半導体装置の製造方法の要部を表す工程断面図である。
まず、図５（ａ）に表したように、シリコン基板などの基体２００の上に絶縁膜２２０を形成する。この時、径が０．６ナノメータ以上の空孔Ｖの体積占有率が３０パーセント以下の多孔質状となるように絶縁膜２２０を形成する。絶縁膜２２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（methyl silsequioxane：ＭＳＱ）を用いることができる。
また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するスピン・オン・グラス（spin on glass：ＳＯＧ）法を用いることができる。また、プラズマＣＶＤ（chemical vapor deposition）法により形成することもできる。
スピン・オン・グラス法による場合、層間絶縁膜に導入される空孔のサイズや数を制御する方法としては、例えば、以下の２種類の方法がある。
（Ａ）「ポロジェン」あるいは「テンプレート」などと呼ばれる空孔形成材料を、層間絶縁膜の主成分を含む材料と混合し、基体２００上に塗布し、乾燥させ、空孔形成用熱処理として、例えば１００℃乃至３００℃程度の温度で熱処理を施す。その後、焼結熱処理として、例えば３００℃乃至５００℃程度の温度で熱処理を施す。
この方法の場合、層間絶縁膜に導入される空孔のサイズや数は、空孔形成材料の種類や濃度、あるいは空孔形成用熱処理の条件を調整することにより制御できる。
（Ｂ）層間絶縁膜の主成分を含む材料として、最初から空孔を有する材料を用い、基体２００の上に塗布し、乾燥させ、焼結熱処理として、例えば３００℃乃至５００℃程度の温度で熱処理を施す。この方法の場合、層間絶縁膜に導入される空孔のサイズや数は、層間絶縁膜の材料が有する空孔のサイズや数、あるいは空孔形成用熱処理の条件を調整することにより制御できる。
一方、プラズマＣＶＤ法による場合には、以下の如くである。
（Ｃ）層間絶縁膜の主成分を含む原料ガスと、アルゴン（Ａｒ）、窒素（Ｎ２）、ヘリウム（Ｈｅ）などのガスと、を真空チャンバ内に導入し、それらのプラズマを生成して、基体２００の上に低誘電率材料を堆積させることができる。この場合、層間絶縁膜に導入される空孔のサイズや数は、原料ガスの種類、ガスの流量比、基板温度、プラズマのパワー、堆積速度、バイアス電圧の有無など条件を調整することにより制御できる。
以上説明したような方法により、径が０．６ナノメータ以上の空孔Ｖの体積占有率が３０パーセント以下の多孔質状の層間絶縁膜２２０を形成したら、次に、図５（ｂ）に表したように、孔Ｈを形成する。その形成方法としては、例えば、図示しないレジストマスクを形成し、露出した絶縁膜をエッチングした後に、レジストマスクをアッシングなどの方法により除去すればよい。
次に、図５（ｃ）に表したように、バリアメタル層２４０を堆積する。バリアメタルの材料としては、例えば、窒化タンタル（ＴａＮ）を用いることができる。また、その堆積方法としては、例えば、気相原子層成長（atomic layer deposition：ＡＬＤ、あるいは atomic layer chemical vapor deposition：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。また一方、物理気相成長（ＰＶＤ）法を用いた場合、ＰＤＶ粒子はエネルギーが大きいために、層間絶縁膜２２０に打ち込まれてその内部に拡散するおそれがあるが、本発明においては、改質層２２０Ｍを設けたことにより、そのような膜中への拡散を抑止することができる。
しかる後に、図６（ａ）に表したように、配線層２６０を堆積する。その材料としては、例えばＣｕを用いることができる。また、孔Ｈの中に埋め込むためには、前述したように、まずＰＶＤ法によりＣｕの薄膜を形成し、このＣｕ薄膜をカソード電極として、鍍金法によりＣｕを孔Ｈの中に埋め込むことができる。
この後、ＣＭＰ法により、絶縁膜２２０の表面に堆積された配線層２６０及びその下のバリアメタル層２４０を研磨除去して、図６（ｂ）に表した埋め込み構造が完成する。
以上説明した本発明の製造方法によれば、層間絶縁膜２２０として、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状の誘電体を形成することにより、バリアメタルや配線材料（Ｃｕ）の層間絶縁膜への拡散を確実且つ容易に防ぐことができる。
本発明者は、低誘電率材料の空孔占有率分布を種々に変えて、金属配線層を構成する金属元素の拡散の有無を調べた。
図７は、本発明者が試作した半導体装置の要部断面構造を表す模式図である。
すなわち、この半導体装置は、図示しない半導体基板の上に、酸化シリコン（ＳｉＯ２）層３１０が形成され、その上に、ＳｉＣハードマスク層３２０、層間絶縁膜３３０、ＳｉＯ２キャップ層３４０が順に積層された層間絶縁層を有する。この層間絶縁層に、孔Ｈが設けられ、バリアメタル３５０とＣｕ３６０が孔Ｈを埋め込んでさらにその上に配線層を形成するように設けられている。つまり、Ｃｕ３６０が配線とビアホールとを埋め込む、「デュアル・ダマシン」構造が形成されている。バリアメタル３５０の材料としては、窒化タンタル（ＴａＮ）を用いた。
本試作例においては、層間絶縁膜３３０の材料はＭＳＱとし、上述した（Ａ）及び（Ｂ）の方法によりそれぞれ形成した。そして、それぞれの形成方法において、材料及び熱処理の条件を調整することにより、径が０．６ナノメータ以上の空孔の体積占有率を、０パーセント〜５４パーセントの範囲で変化させた７種類のサンプルを作成した。なお、空孔の径と体積占有率は、Ｘ線散漫散乱法により測定した。
作成したサンプルについて、透過型電子顕微鏡（ＴＥＭ）による断面観察を行い、層間絶縁膜３３０への金属元素の拡散の有無は、ＥＤＸ（energy dispersive X-ray analysis）により評価した。
図８は、各サンプルについて得られた断面観察の結果を線画により表した模式図である。すなわち、ここに表した模式図は、図７において一点鎖線により囲んだ部分の拡大断面図であり、上述した作成方法（Ｂ）によるサンプルの結果である。これらの断面図において、バリアメタル３５０またはＣｕ３６０の金属元素の拡散が観察された部分３３０Ｄは、クロス図形により表した。
図８から、径が０．６ナノメータ以上の空孔の体積占有率が４５パーセント以上のサンプル（Ｅ〜Ｇ）においては、層間絶縁膜３３０の側壁部において、界面から数１０ナノメータの範囲にわたり金属元素が存在していることが分かる。つまり、電極材料の拡散が生じていることが分かる。これに対して、径が０．６ナノメータ以上の空孔の体積占有率が３１パーセントまでのサンプル（Ａ〜Ｄ）においては、層間絶縁膜３３０の中に金属元素の存在は確認できず、拡散が抑制されていることが分かる。
表１は、各サンプルについての評価結果をまとめた一覧表である。

Figure 2005142325
表１から、いずれの作成方法の場合にも、径が０．６ナノメータ以上の空孔の体積占有率を３０パーセント以下とすれば、金属元素の拡散を確実に抑止できることが分かる。また、これら拡散が生じなかったサンプルについて、さらに４００℃以上の熱処理を施しても、層間絶縁膜３３０への金属元素の拡散は認められなかった。つまり、層間絶縁膜３３０の膜中において空孔を介した金属元素の拡散は、極めて効果的に抑止されていることが確認できた。
以上、具体例及び試作例を参照しつつ本発明の半導体装置及びその製造方法について説明した。しかし、本発明はこれらに限定されない。
例えば、層間絶縁膜２２０の材料として多孔質のＭＳＱを用いた場合を例に挙げたが、本発明はこれに限定されず、その他の各種の絶縁膜に用いて同様の効果が得られる。特に、多孔質の低誘電率材料に本発明を適用した場合には、上述の如く顕著な効果が得られる。本発明において層間絶縁膜２２０の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（fluorocarbon）、パリレン（parylene）、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。
また、配線層２６０の材料としても、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。またさらに、Ｃｕ系材料ではなく、アルミニウム（Ａｌ）やタングステン（Ｗ）等を主成分とする半導体産業で用いられる他の金属材料を用いた場合も、同様の効果が得られる。
一方、バリアメタル層２４０の材料としても、ＴａＮ以外に、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、炭化窒化タングステン（ＷＣＮ）、窒化チタンシリケート（ＴｉＳｉＮ）、タンタル（Ｔａ）など、あるいはこれらのいずれか複数を積層させた多層膜としても同様の効果が得られる。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えばエッチングストッパの形成、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。
図９及び図１０は、本発明の変型例にかかる製造方法を表す工程断面図である。これらの図面については、図１乃至図８に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本変型例においては、図９（ｃ）に表した工程において、気相原子層成長（atomic layer deposition：ＡＬＤ、あるいは atomic layer chemical vapor deposition：ＡＬＣＶＤ法）によってＴａＮを堆積することにより、バリアメタル層２５０を形成する。前述したように、バリアメタル層をＡＬＤ法により形成した場合、ＰＶＤ法に比べて多孔質の低誘電率膜中への拡散が顕著となる。これに対して、本発明によれば、径が０．６ナノメータ以上の空孔の体積占有率を３０パーセント以下とした多孔質状の層間絶縁膜２２０を形成することにより、バリアメタルの拡散を効果的に阻止することが可能となる。その結果として、ＡＬＤ法を用いたバリアメタル層２５０の形成が可能となる。
ＡＬＤ法は、膜厚の精密な制御が可能であり、極薄の薄膜を形成することができる。本変型例の場合、厚みが０．５ナノメータ程度の超薄膜状のバリアメタル層２５０を形成することができる。その結果として、Ｃｕなどの配線材料と比較して相対的に抵抗が高いバリアメタル層を薄膜化させ、集積密度を低下させることなく配線抵抗やビア抵抗を下げることができる。
図１１は、本発明の第２の変型例にかかる製造方法を表す工程断面図である。これらの図面についても、図１乃至図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本変型例においては、図１１（ｃ）に表した工程において、ＣＶＤ法によりタングステン（Ｗ）を堆積することにより配線層２７０を形成する。すなわち、バリアメタル層を設けずに、配線材料を直接形成する。しかる後に、ＣＭＰ法によって絶縁膜２２０の表面のタングステン層を研磨除去して、図１１（ｄ）に表したような埋め込み構造を得ることができる。
多孔質の低誘電率材料からなる層間絶縁膜は、現在のところＣｕ配線に対応して用いられることが多い。しかし、将来的には、タングステン（Ｗ）プラグについても、多孔質の低誘電率材料が適用されると考えられる。本発明によれば、このような場合に、径が０．６ナノメータ以上の空孔の体積占有率を３０パーセント以下とした層間絶縁膜２２０を形成することにより、タングステンの拡散を確実且つ容易に阻止することができる。
図１２は、本発明の実施の形態にかかる半導体装置の変型例を表す模式断面図である。すなわち、埋め込みメタルは、絶縁層の上に設けてもよい。本変形例の場合、シリコンなどの半導体からなる基体２００の上に、第１の層間絶縁膜２１０、ハードマスク２１５、第２の層間絶縁膜２２０、保護膜２３０がこの順に積層されている。そして、第２の層間絶縁膜２２０に、バリアメタル層２４０と金属配線層２６０とからなる埋め込みメタルが形成されている。
このような半導体装置においても、第１及び第２の層間絶縁膜２１０、２２０の材料として、径が０．６ナノメータ以上の空孔の体積占有率を３０パーセント以下とした多孔質状の低誘電率材料を用いることにより、バリアメタル層２４０や金属配線層２６０を構成する金属元素の拡散を効果的に抑止し、寄生容量の増加や絶縁特性の劣化、あるいは半導体素子の特性劣化などの問題を解消できる。
図１３は、本発明を適用して得られる半導体集積回路装置の断面構造を例示する模式図である。すなわち、この半導体装置は、ロジック系デバイスであり、多層配線構造を有する。
この半導体装置の場合、シリコン基板１１の表面にＮウエル１２とＰウエル１３がそれぞれ形成され、その表層にＭＯＳトランジスタがそれぞれ形成されている。トランジスタの上は、第１層間絶縁膜２０により覆われている。また、トランジスタのソース・ドレイン及びゲート１４には、それぞれ電極コンタクトとしてシリサイド１５が設けられ、第１層間絶縁膜２０に開口されたコンタクトホールを介してＣｕの埋め込みプラグを介して、その上に設けられた第１金属配線層２２に接続されている。
そして、第１金属配線層２２の上には、多層の積層配線構造が形成されている。すなわち、第１金属配線層２２の上には、第２層間絶縁膜２４が設けられ、その上に、第２金属配線層２６、第３層間絶縁膜２８、第３金属配線層３０、第４層間絶縁膜３２、第４金属配線層３４、第５層間絶縁膜３６、及び第５金属配線層３８が、この順に積層され、その上に、パッシベーション膜４０が設けられている。
これら層間絶縁膜にはビア・ホールが適宜開口され、金属埋め込みプラグによって各配線間が垂直に接続されている。
この多層配線構造を有する半導体装置においては、配線のＣＲ遅延を抑制するため、金属配線の材料として、これまで広く用いられてきたアルミニウム（Ａｌ）に代わって、より抵抗が低く、また信頼性が高い銅（Ｃｕ）が用いられている。
そして、本発明によれば、層間絶縁膜を構成する材料として、径が０．６ナノメータ以上の空孔の体積占有率を３０パーセント以下とした低誘電率材料を用いることにより、金属配線層や埋め込みプラグからの金属元素の拡散を効果的に抑止し、特性の劣化や低下を防ぐことができる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、層間絶縁膜２２０の下に設けられる基体２００は、図１３に例示したもの以外にも各種の半導体素子あるいは構造を有するものとすることができる。さらに、層間絶縁膜の膜厚や、孔Ｈのサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
本発明の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。 比較例としての層間絶縁膜（Ｐ−ＭＳＱ）とバリアメタル層（ＢＭ）と配線層（Ｃｕ）との接合界面を表す断面図である。 比較例において拡散が生じた状態を表す模式図である。 本発明の半導体装置における層間絶縁膜と金属との界面付近を拡大して表した模式断面図である。 本発明の本具体例の半導体装置の製造方法の要部を表す工程断面図である。 本発明の本具体例の半導体装置の製造方法の要部を表す工程断面図である。 本発明者が試作した半導体装置の要部断面構造を表す模式図である。 各サンプルについて得られた断面観察の結果を表した模式図である。 本発明の変型例にかかる製造方法を表す工程断面図である。 本発明の変型例にかかる製造方法を表す工程断面図である。 本発明の第２の変型例にかかる製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の変型例を表す模式断面図である。 本発明を適用して得られる半導体集積回路装置の断面構造を例示する模式図である。 ダマシン法の要部を表す工程断面図である。
符号の説明
１１ シリコン基板
１２、１３ ウエル
１４ ゲート
１５ シリサイド
２０、２４、２８、３２、３６ 層間絶縁膜
２２、２６、３０、３４、３８ 金属配線層
４０ パッシベーション膜
２００ 基体
２１０ 層間絶縁膜
２１５ ハードマスク
２２０ 層間絶縁膜
２３０ 保護膜
２４０、２５０ バリアメタル層
２６０ 金属配線層
２７０ 配線層
３１０ ＳｉＯ２層
３２０ ハードマスク層
３３０ 層間絶縁膜
３４０ キャップ層
３５０ バリアメタル
３６０ Ｃｕ層
Ｈ 孔
Ｖ 空孔

Claims (10)

  1. 半導体からなる基体と、
    前記基体の上に設けられた配線構造体と、
    を備え、
    前記配線構造体は、
    径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の絶縁膜と、
    金属を主成分とする導電体からなる通電部と、
    を有することを特徴とする半導体装置。
  2. 前記導電部は、前記絶縁膜に設けられた孔に埋設されてなることを特徴とする請求項１記載の半導体装置。
  3. 前記絶縁膜と前記導電部との間に、前記導電部よりも抵抗率が高い導電性の材料からなるバリア層が設けられたことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記絶縁膜は、メチルシルセスキオキサンからなることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記通電部を構成する前記導電体は、銅を主成分とすることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
  6. 基体の上に、絶縁性の材料からなる薄膜を形成する第１の工程と、
    前記薄膜に孔を開口する第２の工程と、
    前記孔に導電性材料を堆積する第３の工程と、
    を備え、
    前記第１の工程は、誘電体材料と、空孔形成材料と、を混合し、前記基体の上に塗布し、乾燥し、熱処理を施すことにより、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の前記薄膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  7. 基体の上に、絶縁性の材料からなる薄膜を形成する第１の工程と、
    前記薄膜に孔を開口する第２の工程と、
    前記孔に導電性材料を堆積する第３の工程と、
    を備え、
    前記第１の工程は、空孔を含有する誘電体材料を前記基体の上に塗布し、乾燥し、熱処理を施すことにより、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の前記薄膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  8. 基体の上に、絶縁性の材料からなる薄膜を形成する第１の工程と、
    前記薄膜に孔を開口する第２の工程と、
    前記孔に導電性材料を堆積する第３の工程と、
    を備え、
    前記第１の工程は、誘電体材料の原料ガスを含有するプラズマを生成し、前記プラズマにより前記原料ガスを分解して、径が０．６ナノメータ以上の空孔の体積占有率が３０パーセント以下の多孔質状態の前記薄膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  9. 前記誘電体材料は、メチルシルセスキオキサンであることを特徴とする請求項６〜８のいずれか１つに記載の半導体装置の製造方法。
  10. 前記導電性材料は、銅を主成分とすることを特徴とする請求項６〜９のいずれか１つに記載の半導体装置の製造方法。


JP2003376685A 2003-11-06 2003-11-06 半導体装置及びその製造方法 Pending JP2005142325A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003376685A JP2005142325A (ja) 2003-11-06 2003-11-06 半導体装置及びその製造方法
US10/979,326 US20050121786A1 (en) 2003-11-06 2004-11-03 Semiconductor device and its manufacturing method
TW093133903A TW200527541A (en) 2003-11-06 2004-11-05 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003376685A JP2005142325A (ja) 2003-11-06 2003-11-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005142325A true JP2005142325A (ja) 2005-06-02

Family

ID=34631363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003376685A Pending JP2005142325A (ja) 2003-11-06 2003-11-06 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20050121786A1 (ja)
JP (1) JP2005142325A (ja)
TW (1) TW200527541A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158066A (ja) * 2005-12-06 2007-06-21 Ulvac Japan Ltd 絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造
WO2010113375A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254041A (ja) * 2010-06-04 2011-12-15 Renesas Electronics Corp 半導体装置
GB201110117D0 (en) * 2011-06-16 2011-07-27 Fujifilm Mfg Europe Bv method and device for manufacturing a barrie layer on a flexible substrate
US8420531B2 (en) * 2011-06-21 2013-04-16 International Business Machines Corporation Enhanced diffusion barrier for interconnect structures
JP2014209522A (ja) 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
US20150061042A1 (en) * 2013-09-03 2015-03-05 United Microelectronics Corp. Metal gate structure and method of fabricating the same
US20150340322A1 (en) * 2014-05-23 2015-11-26 Rf Micro Devices, Inc. Rf switch structure having reduced off-state capacitance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333141B1 (en) * 1998-07-08 2001-12-25 International Business Machines Corporation Process for manufacture of integrated circuit device using inorganic/organic matrix comprising polymers of three dimensional architecture
US6306754B1 (en) * 1999-06-29 2001-10-23 Micron Technology, Inc. Method for forming wiring with extremely low parasitic capacitance
JP3657921B2 (ja) * 2002-04-26 2005-06-08 株式会社東芝 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158066A (ja) * 2005-12-06 2007-06-21 Ulvac Japan Ltd 絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造
WO2010113375A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050121786A1 (en) 2005-06-09
TW200527541A (en) 2005-08-16

Similar Documents

Publication Publication Date Title
US7956463B2 (en) Large grain size conductive structure for narrow interconnect openings
US8178437B2 (en) Barrier material and process for Cu interconnect
US7952146B2 (en) Grain growth promotion layer for semiconductor interconnect structures
US10283450B2 (en) Method for forming semiconductor device structure having conductive structure with twin boundaries
KR20030040169A (ko) 반도체 장치 및 그 제조 방법
KR20040056026A (ko) 구리 배선의 캐핑층 형성 방법
US9875966B1 (en) Method and structure of forming low resistance interconnects
JP2009512191A (ja) バリア性向上のための酸素／窒素遷移領域を含むメッキシード層
KR102489216B1 (ko) 상호 접속 구조체 및 그 형성 방법
US20080014741A1 (en) Process for improving the reliability of interconnect structures and resulting structure
US20140273437A1 (en) Subtractive plasma etching of a blanket layer of metal or metal alloy
JP2006190884A (ja) 半導体装置及び半導体装置の製造方法
JP2005142325A (ja) 半導体装置及びその製造方法
US20230378048A1 (en) Semiconductor structure and method for manufacturing the same
US10665541B2 (en) Biconvex low resistance metal wire
KR20090074510A (ko) 반도체 소자의 금속배선 및 그 형성방법
US9059255B2 (en) Methods of forming non-continuous conductive layers for conductive structures on an integrated circuit product
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
JP2005079116A (ja) 半導体装置の製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2006319116A (ja) 半導体装置およびその製造方法
JP2011142169A (ja) 半導体装置及びその製造方法
TWI746851B (zh) 金屬內連線結構及其製作方法
JP2006060011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050509

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050621