JP2007158066A - 絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造 - Google Patents

絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造 Download PDF

Info

Publication number
JP2007158066A
JP2007158066A JP2005351832A JP2005351832A JP2007158066A JP 2007158066 A JP2007158066 A JP 2007158066A JP 2005351832 A JP2005351832 A JP 2005351832A JP 2005351832 A JP2005351832 A JP 2005351832A JP 2007158066 A JP2007158066 A JP 2007158066A
Authority
JP
Japan
Prior art keywords
insulating film
film
copper
porous silica
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005351832A
Other languages
English (en)
Other versions
JP4854286B2 (ja
Inventor
Tatsuhiro Nozue
竜弘 野末
Takahiro Nakayama
高博 中山
Hirohiko Murakami
村上  裕彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2005351832A priority Critical patent/JP4854286B2/ja
Publication of JP2007158066A publication Critical patent/JP2007158066A/ja
Application granted granted Critical
Publication of JP4854286B2 publication Critical patent/JP4854286B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 銅イオンの拡散を防止する絶縁膜及びこの絶縁膜を用いた多層配線構造の提供。
【解決手段】 疎水性多孔質シリカからなる絶縁膜上に銅電極を設けて、絶縁膜の電界強度が1MV/cmとなるように電圧を印加した場合に、前記絶縁膜が、10年を超える絶縁破壊寿命を有するものとする。
【選択図】 図4

Description

本発明は、絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造に関する。
近年、LSI製造分野において、半導体素子の微小化が進んでいる。この微小化により多層配線構造における配線間距離も狭まってきており、配線間に使用される絶縁体の誘電率が高いと配線間の容量が高まって、その結果、配線を通じて伝達される電気信号の遅延が生じてしまう。そこで、絶縁体は低誘電率であることが重要となる。
また、配線材料としては、半導体素子の微小化に伴い、従来用いられてきたアルミニウムに比べより低抵抗である銅が注目されている。この銅を配線に用いた場合の絶縁膜の材料として、多孔質シリカが提案されている(例えば、特許文献1参照)。多孔質シリカは、誘電率が低く安定で、半導体素子の銅配線工程におけるCMP工程に十分耐えうるヤング率と硬度とを有することから、多層配線構造の絶縁体材料として望ましい。
しかし、多孔質シリカを銅配線の絶縁膜として使用すると、絶縁破壊が生じ、その結果、リーク電流が増加してしまうという問題がある。例えば図1に、多孔質シリカ膜上に、アルミニウム電極を形成し電圧(100V)を印加した場合の電流密度の時間変化と、銅電極を形成し電圧(100V)を印加した場合の電流密度の時間変化とを示す。なお、各膜への電界強度は共に2MV/cmである。アルミニウム電極を形成した場合には、リーク電流は時間を経るに従って減少している。これは、多孔質シリカ膜中へアルミニウムが拡散しないからである。一方、銅電極の場合には、リーク電流は最初は減少するが、0.1時間付近からリーク電流が徐々に増加し、最終的にはリーク電流の急激な増加、すなわち絶縁破壊が生じている。これは、銅電極に電圧を印加した場合に、多孔質シリカ膜と銅電極との界面で銅がイオン化し、この銅イオンが電界の影響下で多孔質シリカ膜中へ容易に拡散して、多孔質シリカ膜の絶縁破壊に至るまでの耐電圧を大幅にさげているからである。
このシリカ膜−銅電極界面での銅のイオン化の原因は、シリカ膜表面へ吸着した水分子であると考えられる。これは、以下のような理由による。すなわち、シリカ膜は、シリコンアルコキシドの重合・加水分解により作製されることから、水酸基を有しており、シリカ膜を形成した場合には膜の表面近傍に存在するこの水酸基により水分子が膜表面に吸着される。この水分子が吸着されたシリカ膜上に銅電極を形成すると、銅とシリカ膜上の水分子や酸素とが接触して酸化銅を生成し、この酸化銅と水とは電界を印加した条件で反応し、銅イオンが生成される。そして、この銅イオンのd電子とシリカ膜中のシリコンのp電子とが混成軌道を形成し結合しながら、銅イオンがシリカ膜中へ電界拡散していく。このようにして、銅イオンが多孔質シリカ膜と基板との界面まで到達した結果、リーク電流が発生し、最終的には絶縁破壊に至っているものと考えられる。
この場合、拡散防止膜としてTaN膜やTiN膜を絶縁膜と金属膜との間に成膜しているが、この拡散防止膜の膜厚はある程度大きくする必要がある。しかしながら、この拡散防止膜が10nmより大きいと、銅配線の実効的な容量の増大や銅配線断面積の減少による銅配線抵抗の増大という問題が生じる。
特開2003−115486(特許請求の範囲等)
本発明の課題は、かかる従来技術の問題点を解決し、銅イオンの拡散が防止された絶縁膜を形成し、さらにこの絶縁膜を用いた多層配線構造を提供することにある。
本発明の絶縁膜は、疎水性多孔質シリカからなり、銅イオンの拡散が防止される膜であることを特徴とする。
疎水性多孔質シリカは、疎水基で終端されているから、疎水性多孔質シリカ表面での水分子の吸着を防ぐことができる。その結果、銅のイオン化とそれに伴う絶縁膜中への銅イオンの拡散を防止するので、絶縁膜と金属膜との間にバリア層を設ける必要がないという利点をもつ。
前記絶縁膜は、この絶縁膜上に銅電極を設けて絶縁膜の電界強度が1MV/cmとなるように電圧を印加した場合に、10年を超える絶縁破壊寿命を有することを特徴とする。疎水多孔質シリカが銅イオンの拡散を防ぐので、本発明の絶縁膜は、絶縁破壊寿命が非常に長いという利点を有する。
本発明の絶縁膜の製造方法は、疎水基を有するシリコン原子含有有機化合物と、前駆体としてのアルコキシドとを含む前駆体含有溶液を基板上に塗布した後、この基板を加熱処理して疎水性多孔質シリカからなる絶縁膜を製造する絶縁膜の製造方法において、この加熱処理が、疎水基を有するシリコン原子含有有機化合物ガス雰囲気下で焼成処理を行う工程を含むことを特徴とする。この雰囲気下で焼成処理を行うことによって、銅の拡散を防止し、かつ比誘電率が低い疎水性多孔質シリカからなる絶縁膜を製造することができる。
好ましくは、酸素原子含有雰囲気中で加熱処理し、次いで疎水基を有するシリコン原子含有有機化合物ガス雰囲気下で焼成処理することである。
酸素原子含有雰囲気中で加熱処理することで、形成した絶縁膜が硬くなり、この膜上に配線などを作製して多層配線構造を形成するのに適した構造となる。しかし、酸素原子含有雰囲気中で加熱すると、絶縁膜の疎水基が失われ膜の疎水性が低下してしまう。そこで、再度疎水基を有するシリコン原子含有ガス雰囲気中で焼成処理を行い、膜に疎水性を付与せしめる。
上記の疎水基を有するシリコン原子含有有機化合物が炭素数6以下のアルキル基を1個以上有するシラン化合物、ジシラザン化合物又はシロキサン化合物であることが好ましい。
また、疎水基を有するシリコン原子含有有機化合物ガス雰囲気を、疎水基を有するシリコン原子含有有機化合物に不活性ガスを導入してバブリングさせて発生させることが好ましい。
本発明の多層配線構造は、上記した絶縁膜を有することを特徴とする。
多層配線構造が疎水性多孔質シリカからなる絶縁膜を有することで、多層配線構造中の銅配線の銅のイオン化とそれに伴う絶縁膜中への銅イオンの拡散を防止し、リーク電流が発生しない。
これらの多層配線構造は、上記のようにリーク電流が発生しないので、バリア層を設ける必要はない。ただし、金属配線である銅膜と絶縁膜との間に中間層を設けて絶縁膜と金属配線との密着性をさらに向上させることも可能である。
この中間層は、Ti、Cr、Mn、Fe、Co、Ni、Cu、Zr、Ta、Wから選ばれた少なくとも1種の金属またはこれらの金属の少なくとも1種を含む合金である。これらの金属又は合金を用いて中間層を作成すれば、さらに銅膜と疎水性多孔質シリカ膜との密着性が向上するからである。
そして、この中間層の厚さは、0.1−10nmであることが好ましく、特に好ましくは0.1−1.0nmである。中間層が薄いほど、配線間容量の増大や配線抵抗の増大を防止することができるからである。
本発明によれば、銅イオンの拡散を防止してバリア層を設けることなく絶縁膜を形成することができ、さらに、この絶縁膜を用いてリーク電流のない多層配線構造を形成することができるという効果を奏する。
以下、本発明の絶縁膜の材料である疎水性多孔質シリカ材料の製造方法について説明する。
はじめに、疎水基を有するシリコン原子含有有機化合物と、疎水性多孔質シリカ材料の前駆体たるシリコンアルコキシドと、溶媒とを混合して溶液を得て、この溶液に加水分解触媒を添加し反応させ、次いで、界面活性剤を添加し攪拌して前駆体含有溶液を調製する。その後、この前駆体含有溶液を加熱処理して、前駆体含有溶液中の溶媒や触媒、界面活性剤、又は反応系にその他の有機物などが含まれている場合にはその有機物質を、蒸発させて取り除くことにより疎水性多孔質シリカ材料を製造する。
疎水基を有するシリコン原子含有有機化合物は、疎水基として炭素数6以下のアルキル基を1個以上有するシラン化合物、ジシラザン化合物又はシロキサン化合物のいずれかからなることが好ましい。このようなアルキル基としては、メチル、エチル、プロピル、ブチル、ヘキサル、ヘプチルのような直鎖または分岐鎖を有するアルキル基があげられる。また、炭素数6以下のアルキル基を1個以上有するシラン化合物としては、ヘキサメチルジシラン、ジメチルジエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、トリエトキシシラン、ジメチルジメトキシシランのようなものがある。炭素数6以下のアルキル基を1個以上有するジシラザン化合物としては、ヘキサメチルジシラザンのようなものがある。炭素数6以下のアルキル基を1個以上有するシロキサン化合物としては、ヘキサメチルジシロキサンのようなものがある。
前駆体たるシリコンアルコキシドとしては、例えば、テトラエトキシシラン(以下TEOSともいう。)、テトラメトキシシラン、テトラプロポキシシラン、エチルトリエトキシシラン、メチルトリエトキシシランなどがあげられる。
溶媒としては、例えば、アルコール類やHOがあげられる。
界面活性剤としては、例えば、ヘキサデシルトリメチルアンモニウム塩化物などのアンモニウム塩化物を用いることが好ましい。アンモニウム塩化物が蒸発するにつれて、得られるシリカ材料内に多数の空隙部分を生じさせることができるからである。なお、この界面活性剤の種類や添加量を調整して、例えば空隙率60%以上の低比誘電率の層間絶縁膜を作製することが可能である。空隙率が高くなるに従って、例えば空隙率が80%程度に達すると、非常に比誘電率の小さい層間絶縁膜を得ることができる。
上記前駆体含有溶液は、前駆体たるアルコキシド1モルに対して、疎水基を有するシリコン原子含有有機化合物を0.01〜0.3モルを添加したものが望ましい。この疎水基を有するシリコン原子含有有機化合物の添加量を適宜選択することにより、所望の疎水性を有するように調整された疎水性多孔質シリカ材料を選択的に作製することが可能である。
加水分解触媒は、酸、アルカリのどちらも用いることができる。酸加水分解による場合、例えば、硝酸や塩酸などの無機酸、ギ酸などの有機酸を触媒として用いることができる。アルカリ加水分解による場合は、例えばアンモニア等を触媒として用いることができる。
疎水性多孔質シリカ膜を形成する場合には、得られた前駆体含有溶液を基板上にスピンコート法等により塗布した後に所定の温度で加熱処理を行えばよい。加熱処理の方法としては、公知の赤外線加熱炉などを用いて行う。例えば、上記したように、疎水性多孔質シリカ材料の前駆体含有溶液を半導体基板上にスピンコート法により塗布した後に、公知の赤外線加熱炉などを用いて加熱処理する。
加熱処理は、初めに、空気中又は酸素雰囲気中等のような酸素原子含有雰囲気中、355〜450℃程度の温度範囲で行なうことが好ましい。
この加熱処理により、水−アルコール系等の溶媒、酸またはアルカリ等の加水分解触媒、界面活性剤、その他の有機物質などを蒸発させ、多数の空隙部分を有する疎水性多孔質シリカ膜を形成するとともに、酸素原子含有雰囲気中で加熱することで、膜を硬くすることができる。この場合に、355℃未満で処理を行なうと、硬い膜を形成することができず、また、450℃より高い温度で加熱処理することは、通常の半導体素子製造工程においては実用的ではない。
上記した酸素原子含有雰囲気中での加熱工程により、形成した膜の疎水基が失われ、膜の疎水性が失われてしまう。そこで、酸素原子含有雰囲気中での加熱工程後、10−5〜10Pa程度の真空中に、疎水基を有するシリコン原子含有有機化合物(例えば、ヘキサメチルジシラザン)に不活性ガス(例えば窒素ガスなど)を導入してバブリングさせて発生したガスを導入し(ガス導入後の圧力は10〜10Pa程度)、このガス雰囲気中にて250〜450℃で焼成処理をする工程を含むことが好ましい。
このように疎水基を有するシリコン原子含有有機化合物ガス雰囲気中で焼成処理を行なうことで、形成された膜に疎水性を付与せしめる。
このようにして得られた疎水性多孔質シリカ膜は、比誘電率が低く、3.0以下である。そして、撥水膜と言えるほどの疎水性を有し、水中に浸漬させても膜質が変化せず、疎水性を保つことができる。例えば、水銀プローブ法などの公知の方法によりこの多孔質膜の比誘電率を測定すると、水中に浸漬した後も比誘電率の変化は見られないので、水分子が吸着されない疎水性膜として形成されていることが分る。このような疎水性膜により、膜表面での水分子の吸着とそれに伴う銅イオンの拡散とを防止できる。また、このようにして得られた疎水性多孔質シリカからなる膜は、銅膜以外の金属又は合金の膜と接触してもそれらの金属がイオン化することもなく、シリカ膜への金属イオンの拡散が生じない。この金属としては、遷移金属があげられ、好ましくは、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zr、Nb、Mo、Ru、Ta及びWから選ばれた少なくとも1種の金属があげられる。また、前記合金としては、これらの金属から選ばれた少なくとも一種を含む合金があげられる。
なお、本発明の絶縁膜の材料である疎水性多孔質シリカは、この絶縁膜としての用途に制限されるものではなく、例えば、水溶液中での表面加工が必要な防水膜電気材料、触媒材料、フィルター材料などの用途にも適用できる。
以下、本発明の多層配線構造を形成する方法について説明する。基板上に、上記前駆体含有溶液をスピンコート法により塗布し、加熱処理して疎水性多孔質シリカからなる絶縁膜を形成する。次いで、絶縁膜上に配線としての銅膜を形成して所望の多層配線構造を得ることができる。
銅膜を形成する方法としては、例えば、公知のスパッタ法、銅を含んだ有機化合物のガスを用いるCVD法があげられる。銅を含んだ有機化合物のガスとしては、例えば、ビスヘキサフルオロアセチルアセトナト銅を、イソプロピルアルコールに溶解したものに、キャリアガスとして水素を用いてバブリングさせて得るものがある。
本発明の多層配線構造においては、絶縁膜と銅膜との密着性をさらに改善するために、絶縁膜と金属膜との間に中間層を形成することも可能である。
中間層としては、例えば、Ti、Cr、Mn、Fe、Co、Ni、Zr、Ru、Ta、Wから選ばれた少なくとも1種の金属またはこれらの金属の少なくとも1種を含む合金があげられ、好ましくは、Tiがあげられる。そして、この中間層も公知のスパッタ法、原料金属を含んだガス(例えば、四塩化チタン)を用いるCVD法などの方法で形成することができる。中間層をこれらの方法で0.1nm〜10nm、好ましくは0.1nm〜1.0nmの膜厚で形成することにより、密着性を十分に改善することができる。この中間層は従来の中間層に比べて薄いので、配線の断面積をより小さくでき、その結果、配線間容量もより小さく抑えることができる。中間層が薄くなるほど、この配線間容量を小さく抑えることができるので、信号遅延の問題が生じにくくなる。特に、中間層の膜厚が1nm以下である場合には、配線間容量を従来に比べて非常に小さく抑えることができるので、ほとんど信号遅延の問題が生じないので好ましい。
以下、実施例に基づいて本発明を詳細に説明するが、本発明は実施例によってなんら限定されるものではない。
本実施例では、本発明の疎水性多孔質シリカを作製し、その物性を調べた。
はじめに、シリコン含有原子有機化合物としてヘキサメチルジシロキサンを0.15モルと、前駆体としてTEOSを1モルと、溶媒としてHOを11モルとを混合して溶液を得て、この溶液に加水分解触媒としての硝酸0.4モルを添加し、この混合溶液を20℃で反応させた後、界面活性剤としてヘキサメチルアンモニウム塩化物を0.25モルを添加し攪拌して前駆体含有溶液を得た。この前駆体含有溶液を塗布液とし、抵抗値が0.002Ω以上である低抵抗シリコン基板上に2000rpmでスピンコートした。
スピンコートした基板を公知の真空加熱炉に搬送した。加熱炉を昇温させ、15分で炉内部の温度を420℃とし、上記基板を酸素雰囲気中で60分間加熱処理し、次いで加熱炉の圧力を530Paとして、420℃で加熱処理を20分行った。その後、窒素ガスをヘキサメチルジシラザン液中を通してバブリングして発生させたガス雰囲気中で圧力11000Pa、420℃で焼成処理を120分行って、本発明の疎水性多孔質シリカ膜を基板上に形成した。この得られた疎水性多孔質シリカ膜の比誘電率、屈折率、硬さ、ヤング率を調べた。
比較のために、酸素雰囲気中ではなく、真空中で加熱処理を行なった以外は同一の条件で疎水性多孔質シリカ膜を形成し、その比誘電率、屈折率、硬さ、ヤング率を調べた。
結果を表1に示す。
(表1)
表1に示したように、真空中での加熱を経た膜と酸素雰囲気中での加熱を経た膜とを比較すると、比誘電率及び屈折率においてはどちらもあまり変わらなかったが、酸素雰囲気中での加熱を経て得られた膜は、真空中での加熱を経て得られた膜よりも硬さ及びヤング率が7倍大きかった。これにより、酸素雰囲気中で加熱することにより、膜が硬くなることがわかった。
次いで、本発明の疎水性多孔質シリカ膜上に銅膜を形成したものに直流電流を印加して銅イオンの拡散特性評価を行った。
得られた疎水性多孔質シリカ膜の拡散特性を、図2に示すような測定系を作製して評価した。まず、上記のような方法で低抵抗シリコン基板S上に膜厚270nmの疎水性多孔質シリカ膜1を形成し、この疎水性多孔質シリカ膜上に、直径1mmの円形の穴を規則的に開けたAlマスクを密着させた。そして、公知の抵抗加熱蒸着法を用いて銅を15nm/minの成膜速度でシリカ膜上に10分間成膜し、直径1mm、膜厚150nmの銅膜2を規則的に形成した。その後、Alマスクを取り外し、銅膜2を正極とし、基板Sを負極として80Vの直流電圧を印加し、リーク電流の時間依存性を測定した。この測定結果を図3に示した。
リーク電流の急激な増大、すなわち、絶縁破壊は、約0.03時間で起こり、絶縁破壊に至るまでの間に図1に見られるような銅イオンの拡散に由来するリーク電流の緩やかな増大は見られなかった。従って、疎水性多孔質シリカ膜を絶縁膜に用いると銅イオンの拡散が防止されていることが分かった。
銅電極を設けた疎水性多孔質シリカ膜の絶縁破壊寿命評価を行った。
実施例1と同様の方法で得られた銅電極を設けた疎水性多孔質シリカ膜を有する基板に66V、72V、80Vの各電圧を印加して、リーク電流の時間依存性を測定した。測定結果を図4に示した。各電圧のリーク電流が急激に増大するまでの時間、すなわち絶縁破壊に至るまでの時間は、66Vで約10時間、72Vで約1時間、80Vで約0.03時間であった。どの電圧値においてもリーク電流の緩やかな増大は生じず、拡散が生じていないことが確認された。
次に、66V、72V、80Vの各電圧を印加した場合の絶縁破壊が起こるまでの時間を縦軸にとり、横軸に印加電圧を疎水性多孔質シリカ膜の膜厚で割った電界強度(MV/cm)をとって、銅電極を設けた場合の疎水性多孔質シリカ膜の絶縁破壊寿命評価を行った。結果を図5に示した。膜の絶縁破壊寿命は線形依存性を示し、この各試料ごとの絶縁破壊寿命を結んだ直線から、膜の電界強度が1MV/cm時の絶縁破壊寿命を予想すると、10年(87600時間)を上回った。65nmプロセス時の動作電界が0.9MV/cmであることに鑑みると、この絶縁膜を用いて65nmプロセスを実施した場合には、10年以上の寿命があり、十分に絶縁破壊寿命が保障されているので、本発明の絶縁膜が実用に耐えうるものであることが分かった。
銅膜と疎水性多孔質シリカ膜の密着性の評価を行った。なお、密着性の評価は、アニールによる銅膜の熱収縮を観察して行った。
基板上に疎水性多孔質シリカ膜を実施例1と同様の方法で作製した。そして、その疎水性多孔質シリカ膜上に銅膜を直流マグネトロンスパッタにより100nmの厚さで形成した。この試料を真空中において400、500℃の各温度で1時間アニールして、銅膜表面をSEMで確認した。各場合において、銅膜表面の熱収縮は観察できなかった。これにより、本発明の疎水性多孔質シリカ膜と銅膜との間の密着性が改善されていることが分かった。
次いで、上記した銅膜と疎水性多孔質シリカ膜との間にTa中間層を設けた場合について、密着性の評価を行った。
基板上に疎水性多孔質シリカ膜を実施例1と同様の方法で作製した。そして、この疎水性多孔質シリカ膜上に、直流マグネトロンスパッタでTaからなる中間層をそれぞれ0.5nm、1.0nm、2.0nmの厚さで成膜し、さらにその上に銅膜を直流マグネトロンスパッタにより100nmの厚さで形成して試料を作製した。
次いで、これらの3つの試料を、真空中において400℃、500℃、600℃の各温度で1時間アニールし、SEMで銅膜表面の熱収縮を観察した。
400、500℃の場合には、銅膜表面の熱収縮は観察されなかった。600℃でアニールした場合の各試料の表面SEM写真を図6に示す。Ta層0.5nm、1.0nm、2.0nmを中間層として有するいずれの試料の場合も、銅の熱収縮は観察されなかった(図6a(0.5nm)、図6b(1.0nm)、図6c(2.0nm)参照)。
従って、0.5nmや1.0nmという非常に薄い中間層を設けた場合でも、銅膜と疎水性多孔質シリカの密着性を改善できることが分かった。
銅膜とシリカ膜との間に各種金属からなる中間層を設けて密着性を評価した。密着性の評価は、実施例3と同様に、アニールによる銅膜の熱収縮の観察によって行った。
まず、基板上に疎水性多孔質シリカ膜を実施例1と同様の方法で作製した。次に、この疎水性多孔質シリカ膜上にTa、W、Ti、Zrの各金属からなる中間層をマグネトロンスパッタにより1.0nmの厚さで成膜した。次いで、各中間層上に銅膜をマグネトロンスパッタにより75nmの膜厚で成膜した。
このようにして得られた各試料を真空中でアニールし、銅膜の熱収縮の様子をSEMで観察した。
図7は、上記Ta中間層を形成した各試料をそれぞれ異なる温度でアニールした場合の表面SEM写真である。図7aは600℃で1時間アニールした場合、図7bは615℃で1時間アニールした場合、図7cは625℃で1時間アニールした場合を示した。図7a(600℃)、図7b(615℃)の場合には銅の表面上に変化は見られなかった。しかし、図7c(625℃)の場合には、銅膜が玉状に収縮してしまった。
図8は、上記W中間層を形成した各試料をそれぞれ異なる温度でアニールした場合の表面SEM写真である。図8aは600℃で1時間アニールした場合、図8bは615℃で1時間アニールした場合、図8cは625℃で1時間アニールした場合を示した。図8a(600℃)の場合には銅の表面上に変化は見られなかった。しかし、図8b(615℃)の場合から銅表面上に穴が存在し銅の収縮がはじまり、図8c(625℃)の場合には、銅膜が玉状に収縮した。
図9は、上記Ti中間層を形成した各試料をそれぞれ異なる温度でアニールした場合の表面SEM写真である。図9aは615℃で1時間アニールした場合、図9bは625℃で1時間アニールした場合、図9cは650℃で1時間アニールした場合を示した。図9b(625℃)までは銅表面に変化が現れず、銅の収縮は始まっていなかった。しかし、図9c(650℃)で銅上に小さな穴が観察され、銅膜の収縮が始まっていることがわかった。
図10は、上記Zr中間層を形成した各試料をそれぞれ異なる温度でアニールした場合の表面SEM写真である。図10aは615℃で1時間アニールした場合、図10bは625℃で1時間アニールした場合、図10cは650℃で1時間アニールした場合を示した。図10a(615℃)の場合には銅の表面上に変化は見られなかった。図10b(625℃)から銅表面上に小さな穴が存在し、銅の収縮が始まっていた。図10c(650℃)から銅膜の玉状収縮が観察された。
以上の図7〜図10に示した密着性評価により、中間層を構成する金属の種類を問わず、615℃未満ではアニールによる銅膜の収縮が見られなかった。従って、この中間層を用いて多層配線構造を形成する場合、銅膜形成後の工程において615℃未満、好ましくは600℃以下でアニール等の加熱処理を行えば、銅膜は収縮せず、所望の多層配線構造を得ることができる。
また、銅膜と疎水性多孔質シリカ膜との密着性が一番優れているのはTi中間層であることが分かった。そして、Zr中間層、Ta中間層、W中間層の順番に密着性に優れていることが分かった。
本発明の疎水性多孔質シリカ膜からなる絶縁膜は、銅イオンの電界拡散を防ぐことができるので、拡散防止用の膜が不要であり、配線形成のコストを下げることができるという利点をもつ。また、本発明の疎水性多孔質シリカ膜からなる絶縁膜は硬いために、多層配線構造の形成に適している。従って、本発明は、LSI製造分野において利用できる。
多孔質シリカ膜上に、アルミニウム電極を形成した場合と銅電極を形成した場合のリーク電流の時間変化を示すグラフ。 測定系を模式的にあらわす概念図。 本発明の疎水性多孔質シリカ膜のリーク電流の時間依存性を示すグラフ。 電圧を変化させた場合における本発明の疎水性多孔質シリカ膜のリーク電流の時間依存性を示したグラフ。 本発明の疎水性多孔質シリカ膜の絶縁破壊寿命の電圧に対する依存性を示すグラフ。 銅膜の熱収縮の様子を示した銅膜の表面SEM写真。 アニール温度を変化させた場合のTa中間層上に形成された銅膜の熱収縮の様子を示した銅膜の表面SEM写真。 アニール温度を変化させた場合のW中間層上に形成された銅膜の熱収縮の様子を示した銅膜の表面SEM写真。 アニール温度を変化させた場合のTi中間層上に形成された銅膜の熱収縮の様子を示した銅膜の表面SEM写真。 アニール温度を変化させた場合のZr中間層上に形成された銅膜の熱収縮の様子を示した銅膜の表面SEM写真。
符号の説明
1 多孔性シリカ膜 2 銅膜 S 基板

Claims (11)

  1. 疎水性多孔質シリカからなる絶縁膜であって、銅イオンの拡散が防止される膜であることを特徴とする絶縁膜。
  2. 前記絶縁膜上に銅電極を設けて絶縁膜の電界強度が1MV/cmとなるように電圧を印加した場合に、前記絶縁膜が、10年を超える絶縁破壊寿命を有することを特徴とする請求項1記載の絶縁膜。
  3. 疎水基を有するシリコン原子含有有機化合物と、前駆体としてのアルコキシドとを含む前駆体含有溶液を加熱処理して疎水性多孔質シリカからなる絶縁膜を製造する絶縁膜の製造方法において、この加熱処理が、疎水基を有するシリコン原子含有有機化合物ガス雰囲気下で焼成処理する工程を含むことを特徴とする絶縁膜の製造方法。
  4. 前記加熱処理が、酸素原子含有ガス雰囲気中で加熱処理し、次いで、疎水基を有するシリコン原子含有有機化合物ガス雰囲気下で焼成処理する工程を含むことを特徴とする請求項3に記載の絶縁膜の製造方法。
  5. 前記疎水基を有するシリコン原子含有有機化合物が、炭素数6以下のアルキル基を1個以上有するシラン化合物、ジシラザン化合物又はシロキサン化合物であることを特徴とする請求項1〜4のいずれかに記載の絶縁膜の製造方法。
  6. 前記疎水基を有するシリコン原子含有有機化合物ガス雰囲気を、疎水基を有するシリコン原子含有有機化合物に不活性ガスを導入してバブリングさせて発生させることを特徴とする請求項3〜5のいずれかに記載の絶縁膜の製造方法。
  7. 請求項1又は2に記載の絶縁膜或いは請求項3〜6のいずれかに記載の方法で得られた絶縁膜を有することを特徴とする多層配線構造。
  8. 前記多層配線構造において、絶縁膜と銅配線との間に中間層を設けることを特徴とする請求項7に記載の多層配線構造。
  9. 前記中間層が、Ti、Cr、Mn、Fe、Co、Ni、Zr、Ru、Ta及びWから選ばれた少なくとも1種の金属またはこれらの金属の少なくとも1種を含む合金からなることを特徴とする請求項8に記載の多層配線構造。
  10. 前記中間層の厚さが、0.1−10nmであることを特徴とする請求項8又は9に記載の多層配線構造。
  11. 前記中間層の厚さが、0.1−1.0nmであることを特徴とする請求項8又は9に記載の多層配線構造。

JP2005351832A 2005-12-06 2005-12-06 銅配線構造 Expired - Fee Related JP4854286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005351832A JP4854286B2 (ja) 2005-12-06 2005-12-06 銅配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351832A JP4854286B2 (ja) 2005-12-06 2005-12-06 銅配線構造

Publications (2)

Publication Number Publication Date
JP2007158066A true JP2007158066A (ja) 2007-06-21
JP4854286B2 JP4854286B2 (ja) 2012-01-18

Family

ID=38242025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351832A Expired - Fee Related JP4854286B2 (ja) 2005-12-06 2005-12-06 銅配線構造

Country Status (1)

Country Link
JP (1) JP4854286B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165523A (ja) * 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
US9673043B2 (en) 2013-09-30 2017-06-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and recording medium
US10062562B2 (en) 2015-01-30 2018-08-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075983A (ja) * 2000-04-11 2002-03-15 Applied Materials Inc メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法
JP2002334872A (ja) * 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 層間絶縁膜
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
JP2004033314A (ja) * 2002-06-28 2004-02-05 Sanyo Electric Co Ltd ゴルフカート
JP2004193499A (ja) * 2002-12-13 2004-07-08 Applied Materials Inc 半導体装置、その製造方法、及びその製造装置
JP2004273786A (ja) * 2003-03-10 2004-09-30 Ulvac Japan Ltd 疎水性多孔質sog膜の作製方法
JP2005033191A (ja) * 2003-06-18 2005-02-03 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005142325A (ja) * 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075983A (ja) * 2000-04-11 2002-03-15 Applied Materials Inc メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法
JP2002334872A (ja) * 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 層間絶縁膜
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
JP2004033314A (ja) * 2002-06-28 2004-02-05 Sanyo Electric Co Ltd ゴルフカート
JP2004193499A (ja) * 2002-12-13 2004-07-08 Applied Materials Inc 半導体装置、その製造方法、及びその製造装置
JP2004273786A (ja) * 2003-03-10 2004-09-30 Ulvac Japan Ltd 疎水性多孔質sog膜の作製方法
JP2005033191A (ja) * 2003-06-18 2005-02-03 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005142325A (ja) * 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165523A (ja) * 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
US9349586B2 (en) 2013-03-19 2016-05-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
US9831082B2 (en) 2013-03-19 2017-11-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
US9673043B2 (en) 2013-09-30 2017-06-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and recording medium
US10062562B2 (en) 2015-01-30 2018-08-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Also Published As

Publication number Publication date
JP4854286B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
KR102662636B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
TWI250578B (en) Semiconductor device and manufacturing method therefor
JP4874614B2 (ja) 多孔質の低誘電率組成物並びにそれを作製及び使用するための方法
JP5184357B2 (ja) バナジウム酸化物薄膜の製造方法
KR20180009702A (ko) 텅스텐의 선택적 퇴적
US7910210B2 (en) Method of producing a layer arrangement, method of producing an electrical component, layer arrangement, and electrical component
TW200408535A (en) Low dielectric materials and methods for making same
TW419711B (en) Semiconductor device and its manufacture
EP1855313A1 (en) Process for producing modified porous silica film, modified porous silica film obtained by the process, and semiconductor device employing the modified porous silica film
US6974762B2 (en) Adhesion of carbon doped oxides by silanization
KR101247871B1 (ko) 반도체 장치 및 그 제조 방법
TW200409738A (en) Low dielectric constant material and method of processing by CVD
JP4854286B2 (ja) 銅配線構造
WO2014158408A1 (en) Uv curing process to improve mechanical strength and throughput on low-k dielectric films
JP5296714B2 (ja) アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法
TW201222667A (en) Methods of forming hydrophobic silicon dioxide layer and forming organic thin film transistor
TW201528370A (zh) 用於增加硬度及模數的低k膜之以二氧化碳及一氧化碳介入的固化
US7439179B2 (en) Healing detrimental bonds in deposited materials
JP3486155B2 (ja) 層間絶縁膜の形成方法
JP5154907B2 (ja) 半導体装置の製造方法
JP5071474B2 (ja) 半導体装置および半導体装置の製造方法
JP2000106357A (ja) 半導体装置の製造方法及び絶縁膜の形成方法
TW202028504A (zh) 高度選擇性沉積金屬膜之方法
Akiyama et al. Impurity analysis of electroplated gold components with multi-layered structures by thermal desorption spectrometry toward application in gold Micro electro mechanical system capacitive accelerometers
US20190060863A1 (en) Moisture and hydrogen-absorbing getter and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees