JP5154907B2

JP5154907B2 - 半導体装置の製造方法

Info

Publication number: JP5154907B2
Application number: JP2007329780A
Authority: JP
Inventors: 忠紘今田; 義弘中田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-06-29
Filing date: 2007-12-21
Publication date: 2013-02-27
Anticipated expiration: 2027-12-21
Also published as: JP2009033089A

Description

本発明は半導体装置の製造方法に関し、特に、層間絶縁膜を備える半導体装置の製造方法に関する。

近年、ＬＳＩ（Large Scale Integrated circuit）では、微細化、高速化、低消費電力化および高集積化が進められている。特に、微細化とともに高集積化を進めるにあたっては、配線層を、例えば層間絶縁膜を介して複数層重ねて、３次元的に配線する多層配線構造が採用されている。

ところが、層間絶縁膜中に含まれるシラノール基などによって、層間絶縁膜や配線層などが親水性を発現し、水の浸入や酸化が生じて、信頼性が低下してしまい、特に配線間隔が１μｍよりも小さい場合には、その影響が顕著に表れる。

今後、ＬＳＩの微細化が進み、配線間隔がより小さくなっていくことが予想され、層間絶縁膜中のシラノール基を低減させる方法が必要となってくる。
そこで、シラノール基を低減させる方法として、層間絶縁膜にシリル化などの処理を行うことが提案されていた。例えば、層間絶縁膜の形成プロセス中に、三フッ化窒素（ＮＦ_３）ガスに曝露する方法（例えば、特許文献１，２参照）や、層間絶縁膜の形成プロセス後にシリル化剤処理を行う方法（例えば、特許文献３参照）などを用いれば、層間絶縁膜中のシラノール基を低減させることができ、特性の劣化を抑えることができる。
特開２００２−３３４８７３号公報特許第３１６６７１４号公報特開２００２−７５９８３号公報

しかし、ＬＳＩの微細化がさらに進み、配線間隔が０．１μｍ以下の場合に、上記特許文献が利用された半導体装置に対して信頼性試験を行っても十分な特性は得られないという問題点があった。

そこで、本発明者らは上記の点に鑑みて、消費電力が抑制され、配線層の歩留まりや信頼性が向上された半導体装置の製造方法を提供することを目的とする。

上記目的を達成するために、層間絶縁膜を備える半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体基板を形成する第１工程と、前記半導体基板上に、前記層間絶縁膜の組成材料を塗布する第２工程と、前記組成材料を固化して、前記層間絶縁膜を形成する第３工程とともに、前記組成材料に前記層間絶縁膜を疎水化する疎水化処理剤を導入する第４工程と、を有する。

このような半導体装置の製造方法によれば、半導体基板が形成され、半導体基板上に、層間絶縁膜の組成材料が塗布され、組成材料を固化して、層間絶縁膜が形成されるとともに、組成材料に層間絶縁膜を疎水化する疎水化処理剤が導入されて、層間絶縁膜中のシラノール基が低減されるようになる。

層間絶縁膜を疎水化し、リーク電流を低減でき、消費電力を抑え、信頼性を向上させることができる。

以下、本発明の実施の形態を説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されない。
まず、本実施形態の概要について図面を参照して説明する。

図１は、本実施の形態の概要を示した半導体装置の製造工程の要部断面模式図である。
基板上の層間絶縁膜の製造方法を時系列的に４つの製造工程（図１（Ａ）〜図１（Ｄ））に分けて、各工程を模式的に示している。以下、各製造工程に沿って説明する。

まず、基板上に、ソース、ドレイン、ゲートなど、さらに、開口孔を形成してビア配線を形成して、半導体基板１を形成する（図１（Ａ））。
半導体基板１上に、のちに形成される層間絶縁膜２の組成材料２ａを塗布する（図１（Ｂ））。

組成材料２ａを固化しながら、層間絶縁膜２を疎水化させる疎水化処理剤３を、組成材料２ａに導入する（図１（Ｃ））。
疎水化処理剤３と反応した組成材料２ａを固化して、層間絶縁膜２を形成する（図１（Ｄ））。

この後に、配線層などを形成することで半導体装置を製造することができる。
以上のように、半導体基板１上に塗布された組成材料２ａを固化しながら、層間絶縁膜２を疎水化する疎水化処理剤３を組成材料２ａに導入して形成される層間絶縁膜２を備える半導体装置では、疎水化処理剤３と組成材料２ａとが反応して、特性の劣化を招き信頼性の低下の一因であった親水性を示す層間絶縁膜２中のシラノール基などを脱離させて、疎水化し、リーク電流を低減でき、消費電力を抑え、信頼性を向上させることが可能となる。

なお、層間絶縁膜２の誘電率は２．７以下とする。誘電率を低くすることで、静電容量を低下させることができる。
次に、上記概要に基づいた本実施の形態を詳細に説明する。

なお、以下では、上記概要を踏まえた２つの製造方法（以下、実施例１および実施例２とする）について説明する。その後、層間絶縁膜を疎水化させる９種の疎水化処理剤を、実施例１および実施例２の製造方法にそれぞれ適用させて製造した、配線幅が０．１μｍ以下で多層配線の櫛歯パターン構造を備える半導体装置の信頼性試験の結果について説明する。

また、以下では、本実施の形態の半導体装置の製造方法を実施例１および実施例２として例示したに過ぎず、本願の課題を解決できる効果が得られれば、製造方法や製造工程、または使用する材料などが異なる実施例も有効である。

上記概要で説明したような層間絶縁膜の組成材料の塗布後、固化と同時に、疎水化処理剤を導入する場合を実施例１とする。
実施例１に対して、層間絶縁膜の組成材料の塗布後、疎水化処理剤を導入する場合を、同様に実施例２とする。なお、実施例２の場合、疎水化処理剤導入後に、層間絶縁膜の組成材料を固化して、層間絶縁膜を形成することになる。

一方、層間絶縁膜の組成材料を塗布し、固化して、層間絶縁膜の形成後に、疎水化処理剤を導入する場合については、特許文献３などから参照することができる。そこで本実施の形態ではこの場合を「比較例」と呼ぶことにする。

実施例１および実施例２を利用した半導体装置の製造方法について、図２〜図５を用いて説明する。
図２〜図５は、本実施の形態における半導体装置の製造方法の要部断面模式図である。

本実施の形態の多層配線構造を備えた半導体装置の製造方法を、７工程（図２〜図５）に分けて、各製造工程を模式的に示している。層間絶縁膜の製造工程については、上記概要を踏まえた実施例１および実施例２ごとに説明する。層間絶縁膜以外の製造工程は、実施例１および実施例２ともに共通である。また、図２〜図５において同じ番号は、同種の材料などを用いていることを意味する。

まず、シリコン（Ｓｉ）ウェハ１１上に、素子間を電気的に分離するためのＳＴＩ（Shallow Trench Isolation）１２を形成する。そして、ドレイン１５およびソース１６、サイドウォール１４を有するゲート電極１３を形成する。

続いて、リンガラス膜（ＰＳＧ：Phospho Silicate Glass）により層間絶縁膜１７と、層間絶縁膜１７上にストッパ膜１８とを形成して、層間絶縁膜１７およびストッパ膜１８に対して、電極取り出し用にコンタクトホール１９を加工する。なお、このようにして構成されるものを図２（Ａ）に示す。

続いて、ストッパ膜１８およびコンタクトホール１９にスパッタ法で窒化チタン（ＴｉＮ）膜２０（膜厚３０ｎｍ）を成膜し、さらに、ＴｉＮ膜２０上に、六フッ化タングステン（ＷＦ_６）と水素（Ｈ_２）とを混合し還元して、導体プラグ２１を埋め込む。このようにして形成したＴｉＮ膜２０と導体プラグ２１とを化学的機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）によりビア以外の部分を除去する。なお、このようにして構成されるものを図２（Ｂ）に示す。

続いて、層間絶縁膜２２用の層間絶縁膜前駆体塗布溶液を生成する。まず、テトラエトキシシラン（ＴＥＯＳ）（２０．８ｇ（０．１ｍｏｌ））、メチルトリエトキシシラン（ＭＴＥＳ）（１７．８ｇ（０．１ｍｏｌ））、グリシドキシプロピルトリメトキシシラン（ＧＰＴＭＳ）（２３．６ｇ（０．１ｍｏｌ））、メチルイソグチルケトン（３９．６ｇ）の組成比の溶液２００ｍｌを反応容器に仕込み、１％のテトラメチルアンモニウムハイドロキサイド水溶液（１６．２ｇ（０．９ｍｏｌ））を１０分間滴下し、滴下終了後、約２時間の熟成反応を行う。そして、硫酸マグネシウム（ＭｇＳＯ_４）（５ｇ）を添加して過剰の水分を除去した後、熟成反応により生成したエタノール（Ｃ_２Ｈ_６Ｏ）をロータリーエバポレータにより反応溶液が５０ｍｌになるまで除去し、得られた反応溶液にメチルイソブチルケトン（ＭＩＢＫ）（２０ｍｌ）を添加し、誘電率２．５の層間絶縁膜前駆体塗布溶液が生成される。

このようにして生成された層間絶縁膜前駆体塗布溶液を用いた層間絶縁膜２２の製造工程について、実施例１および実施例２のそれぞれについて以下に説明する。
（実施例１）
実施例１では、層間絶縁膜前駆体塗布溶液を乾燥および焼成して固化する工程中に、層間絶縁膜２２を疎水化させる疎水化処理剤（不図示）を導入する。

以下に、この製造工程についてステップごとに説明する。なお、疎水化処理剤の導入工程を、以後の説明の便宜上、［ステップＡ］としている。
［ステップ１］：ストッパ膜１８、ＴｉＮ膜２０および導体プラグ２１上に、層間絶縁膜前駆体塗布溶液をスピン塗布法によって塗布する。

［ステップ２］：塗布した層間絶縁膜前駆体塗布溶液を３分間、２５０℃でプリベークする。
［ステップＡ］：層間絶縁膜前駆体塗布溶液上に、ベーパー法によって、疎水化処理剤を導入する。

［ステップ３］：窒素（Ｎ_２）雰囲気中にて、３０分間、４００℃で焼成を行う。そして、層間絶縁膜２２が形成される。
（実施例２）
実施例２では、実施例１と異なり、層間絶縁膜前駆体塗布溶液を塗布した後に、［ステップＡ］が行われる。すなわち、実施例２における層間絶縁膜２２の製造工程は以下のような順序で行われる。

［ステップ１］：ストッパ膜１８、ＴｉＮ膜２０および導体プラグ２１上に、層間絶縁膜前駆体塗布溶液をスピン塗布法によって塗布する。
［ステップＡ］：層間絶縁膜前駆体塗布溶液上に、ベーパー法によって、疎水化処理剤を導入する。

［ステップ２］：塗布した層間絶縁膜前駆体塗布溶液を３分間、２５０℃でプリベークする。
［ステップ３］：Ｎ_２雰囲気中にて、３０分間、４００℃で焼成を行う。そして、層間絶縁膜２２が形成される。

一方、比較例では、疎水化処理剤の導入が、［ステップ３］の後に行われる。
なお、疎水化処理剤には、シリル化剤が用いられ、特に、酸素原子（Ｏ）、炭素原子（Ｃ）、水素原子（Ｈ）および窒素原子（Ｎ）のうち少なくとも１種とＳｉ原子とから構成される化合物が用いられる。これらの原子は比較的小さいため、余計な反応が無く、十分な反応性を有する。

また、［ステップＡ］では、面均一性が高く、量産に適しているベーパー法を利用した場合を例に挙げて説明したが、その他、例えば、スピン塗布法を用いても同様の効果を得ることができる。そして、ベーパー法を行う際の基板温度は、４０℃以下では疎水化反応に時間がかかるため量産性が低下し、一方、１５０℃以上では、上記に挙げた疎水化処理剤の化合物は反応性が高いために、疎水化処理剤と組成材料とが反応する前に分解してしまうために、組成材料との反応性が低下する。このことからベーパー法を行う際の基板温度は４０℃〜１５０℃とすることが望ましい。

また、［ステップ３］における層間絶縁膜前駆体塗布溶液の焼成には、ホットプレートによる加熱、炉による加熱、赤外線照射、紫外線照射、ｘ線照射、γ線照射、電子線照射、α線照射、プラズマ曝露のいずれか１種、またはこれらのうち複数を同時または個別に行うようにする。

このようにして、層間絶縁膜２２（膜厚１５０ｎｍ）が形成されて、さらに層間絶縁膜２２上に、保護膜としてＴＥＯＳ−ＳｉＯ_２膜２３（膜厚３０ｎｍ）が形成されて構成されるものを図３（Ａ）に示す。

続いて、ＴＥＯＳ−ＳｉＯ_２膜２３上に、配線パターンに施したレジスト層（不図示）を形成する。そして、レジスト層をマスクとして四フッ化炭素（ＣＦ_４）／トリフロロメタン（ＣＨＦ_３）ガスを原料としたフッ素（Ｆ）プラズマにより、ＴＥＯＳ−ＳｉＯ_２膜２３に配線溝（不図示）を加工した。さらに、この配線溝およびＴＥＯＳ−ＳｉＯ_２膜２３に、後に配線溝に形成される銅（Ｃｕ）からのＴＥＯＳ−ＳｉＯ_２膜２３に対する拡散バリアとして働くＴｉＮ膜２４（膜厚３０ｎｍ）と、電解メッキの際に電極として働くＣｕシード層（不図示）（膜厚３０ｎｍ）をＴｉＮ膜２４上にスパッタ法により形成した。

そして、Ｃｕシード層上に、電解メッキによりＣｕ層２５を６００ｎｍ積層した後、ＣＭＰにより配線パターン部以外のメタルを除去した。なお、このようにして構成されるものを図３（Ｂ）に示す。

続いて、ビア層と配線層とを同時に形成するデュアルダマシン構造を形成する。ＴＥＯＳ−ＳｉＯ_２膜２３、ＴｉＮ膜２４およびＣｕ層２５上に、シラン（Ｓｉ_４Ｈ）とアンモニア（ＮＨ_３）とを用いたプラズマＣＶＤ（Chemical Vapor Deposition）法により、Ｃｕの拡散防止を目的としたキャップ層として、窒化シリコン（ＳｉＮ）膜２６（膜厚３０ｎｍ）を成膜する。そして、プラズマＣＶＤ法によって、ＳｉＮ膜２６上に、ＳｉＯＣ（酸化シリコン（ＳｉＯ_２）に炭素（Ｃ）を添加したもの）膜２７（膜厚１５０ｎｍ）を成膜する。さらにＳｉＯＣ膜２７上に、同様にＳｉ_４ＨとＮＨ_３とを用いたプラズマＣＶＤ法により、ストッパ膜としてＳｉＮ膜２８（膜厚３０ｎｍ）を成膜する。

そして、層間絶縁膜２２と同様にして、ＳｉＮ膜２８上に、層間絶縁膜２９を成膜する。この場合も実施例１および実施例２（比較例も）で説明した製造方法を行うため、その方法の説明は省略する。層間絶縁膜２９上に、保護膜としてＴＥＯＳ−ＳｉＯ_２膜３０（膜厚３０ｎｍ）を成膜する。なお、このようにして構成されるものを図４（Ａ）に示す。

ＴＥＯＳ−ＳｉＯ_２膜３０上に、配線パターンに施したレジスト層（不図示）を形成する。そして、レジスト層をマスクとしてＣＦ_４／ＣＨＦ_３ガスを原料としたＦプラズマにより、ＴＥＯＳ−ＳｉＯ_２膜３０に配線溝（不図示）を加工した。そして、この配線溝およびＴＥＯＳ−ＳｉＯ_２膜３０に、後に形成するＣｕからのＴＥＯＳ−ＳｉＯ_２膜３０に対する拡散バリアとして働くＴｉＮ膜３１（膜厚３０ｎｍ）と、電解メッキの際に電極として働くＣｕシード層（不図示）（膜厚３０ｎｍ）をスパッタ法により形成した。

そして、電解メッキによりＣｕ層３２を１４００ｎｍ積層した後、ＣＭＰにより配線パターン部以外のメタルを除去し、配線層を形成した。なお、このようにして構成されるものを図４（Ｂ）に示す。

この後、同様の製造工程を繰り返して３層の配線を形成した。なお、このようにして構成されるものを図５に示す。
以上の工程によって、配線幅が０．１μｍ以下であって、多層配線の櫛歯パターン構造を備える半導体装置が形成される。

次に、本実施の形態で用いる、層間絶縁膜を疎水化させる疎水化処理剤について図６の表を用いて説明する。
図６は、本実施の形態で用いる疎水化処理剤の表である。

図６に示すように、本実施の形態の実施例１および実施例２で利用する疎水化処理剤は、次の９種類あり、すなわち、（１）ヘキサメチルジシラザン（ＨＭＤＳ）、（２）テトラメチルジシラザン（ＴＭＤＳ）、（３）ジメチルアミノトリメチルシラン（ＴＭＳＤＭＡ）、（４）ジメチルアミノジメチルシラン（ＤＭＳＤＭＡ）、（５）ジメチルエトキシシラン（ＤＭＥＳ）、（６）ビス（ジメチルアミノ）ジメチルシラン（ＢＤＭＡＤＭＳ）、（７）ビス（ジエチルアミノ）ジメチルシラン（ＢＤＥＡＤＭＳ）、（８）トリス（ジメチルアミノ）メチルシラン（ＴＤＭＡＭＳ）、（９）トリメチルエトキシシラン（ＴＭＥＳ）。そして、図６には、疎水化処理剤を導入する際の基板温度についてもそれぞれ記載している。基板温度は、各疎水化処理剤の沸点から２０℃〜３０℃程度低い温度に設定している。

次に、図６で示した疎水化処理剤を、実際に実施例１および実施例２に適用して図２〜図５の工程を経て製造した半導体装置の信頼性試験を行った場合について図７を用いて以下に説明する。

なお、図７の比較例の結果は、図２〜図５にて、［ステップ３］の後に［ステップＡ］を行って製造した半導体装置に対して信頼性試験を行ったものとする。
また、ＴＤＤＢ試験においては、電界強度を３．３ＭＶ／ｃｍ、ＳＭ試験においては、温度を１５０℃、時間を１０２４時間の試験条件で行った。

図７によると、まず、疎水化処理剤を施さなかった「処理無し」と比較例とを比較する。ＴＤＤＢ測定に関しては、比較例では（２）ＴＭＤＳを用いると時間が長くなったが、他の疎水化処理剤では、逆に時間が短くなった。一方、ＳＭ試験に関しては、同様に（２）ＴＭＤＳを用いた際に、不良率が下がったが、他の疎水化処理剤では、変わらないかむしろ不良率が上がったケースも確認できる。次に、実施例１および実施例２と比較例とを、それぞれ同じ疎水化処理剤を適用した場合について比較する。実施例１および実施例２は全ての疎水化処理剤を適用した場合について、ＴＤＤＢ測定に関しては時間が延びて、ＳＭ試験では不良率が下がっている。これらの結果から、本実施の形態を用いて、確実に信頼性が向上したことがわかる。さらに、実施例１と実施例２とを比較すると、全ての疎水化処理剤を適用した場合について、実施例１の方がＴＤＤＢ測定では時間が長く、ＳＭ試験では不良率が低い結果となり、実施例２よりもより信頼性を向上させたことがわかる。特に、実施例１に、疎水化処理剤として（４）ＤＭＳＤＭＡを用いた時に最も信頼性が向上した。

また、疎水化処理剤の（１）〜（５），（９）と（６）〜（８）を比較すると、（６）〜（８）は、ＴＤＤＢ測定結果による破壊までの時間のわりに、ＳＭ試験における不良率が低いという結果が得られた。（６）〜（８）の疎水化処理剤は、シリル化剤であり、それに含まれる１つのＳｉ原子が反応性官能基を２つ以上有している。すなわち、シリル化剤に含まれる１つのＳｉ原子が少なくとも２つの反応性官能基とつながっている。そのため、架橋促進剤として機能し、架橋する量が増え、強度が増し、銅配線に集中していたストレスが分散されたため、特にＳＭの不良に効果があったものと考えられる。

次に、実施例１、実施例２および比較例におけるＳｉとＨとが結合したＳｉＨ基の吸収ピークについて以下に説明する。
図８は、本実施の形態におけるＳｉＨ基の吸収強度を示すグラフである。

なお、図８では、実施例１、実施例２および比較例に（２）ＴＭＤＳを適用して製造した半導体装置のＦＴ−ＩＲ（Fourier Transform−InfraRed spectrometer）測定によるＳｉＨ基の吸収強度の結果を、実施例１、実施例２および比較例に加えて、「処理無し」の場合についても示している。なお、図８の比較例の結果は、図２〜図５にて、［ステップ３］の後に［ステップＡ］を行って製造した半導体装置に対してＦＴ−ＩＲ測定を行ったものとする。また、図８のグラフでは、横軸には波長を、縦軸にはＳｉＨ基の吸収強度をそれぞれ示している。

図８によると、「処理無し」では、疎水化処理剤を導入していないため、ＳｉＨ基の吸収ピークが表れなかったと考えられる。そして、実施例１、実施例２および比較例では、図８に記した矢印付近にＳｉＨ基の吸収ピークを確認することができる。まず、実施例１および実施例２と比較例との吸収強度について比較する。実施例１および実施例２の吸収ピークの吸収強度は、比較例の吸収ピークの吸収強度よりも大きく、実施例１および実施例２では、比較例よりも効果的に、ＳｉとＯＨとが結合したＳｉＯＨ基と反応していることが予想され、疎水化してシラノール基の脱水縮合反応にともなう膜収縮による不必要な膜ストレスを抑えることができて、図７に示したような結果につながったと考えられる。そして、実施例１の方が実施例２よりもＳｉＯＨ基との反応がより効果的に生じており、同様に、図７に示したような結果につながったと考えられる。一方、比較例では、吸収ピークが小さく、図７に示したような結果となった。これは、配線幅が０．１μｍ以下の配線幅である比較例では、層間絶縁膜が固化時に収縮することに起因するストレスが層間絶縁膜下の基板などにかかり、ＳＭ試験による不良が多くなり、信頼性が悪化していると予想される。そして、配線幅が狭くなることで、膜ストレスの信頼性への影響はより大きくなると考えられる。

したがって、実施例１および実施例２以外に、固化による層間絶縁膜の収縮の前に、［ステップ１］とともに［ステップＡ］を行う、すなわち、ストッパ膜１８上に、層間絶縁膜前駆体塗布溶液をスピン塗布法による塗布とともに、層間絶縁膜前駆体塗布溶液上に、ベーパー法によって、疎水化処理剤の導入を行うようにしても、実施例１および実施例２と同様に信頼性を向上させることができる。

以上から、層間絶縁膜の組成材料の塗布中、組成材料の塗布後、または、塗布した組成材料の固化中に、層間絶縁膜を疎水化処理させる疎水化処理剤の導入を行うことによって、特性の劣化を招き信頼性の低下の一因であった親水性を示す層間絶縁膜中のシラノール基などを脱離させて、効果的に疎水化し、リーク電流を低減でき、消費電力を抑え、信頼性を向上させることが可能となる。

（付記１）層間絶縁膜を備える半導体装置の製造方法において、
半導体基板を形成する第１工程と、
前記半導体基板上に、前記層間絶縁膜の組成材料を塗布する第２工程と、
前記組成材料を固化して、前記層間絶縁膜を形成する第３工程とともに、前記組成材料に前記層間絶縁膜を疎水化する疎水化処理剤を導入する第４工程と、
を有することを特徴とする半導体装置の製造方法。

（付記２）前記第２工程とともに、または、前記第２工程後に前記第４工程を行うことを特徴とする付記１記載の半導体装置の製造方法。
（付記３）前記疎水化処理剤は、含まれるシリコン原子のうち少なくとも１つが反応性官能基を２以上有したシリル化剤であること特徴とする付記１または２記載の半導体装置の製造方法。

（付記４）前記疎水化処理剤は、ジメチルエトキシシラン、ヘキサメチルジシラザン、テトラメチルジシラザン、ジメチルアミノトリメチルシラン、ジメチルアミノジメチルシラン、ビス（ジメチルアミノ）ジメチルシラン、ビス（ジエチルアミノ）ジメチルシランまたはトリス（ジメチルアミノ）メチルシランであることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。

（付記５）前記第４工程を、前記半導体基板の温度を４０℃〜１５０℃にて行うことを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
（付記６）前記層間絶縁膜の誘電率が２．７以下、であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。

（付記７）半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
を有し、
前記層間絶縁膜は、
前記層間絶縁膜の組成材料と、前記組成材料に導入された、前記層間絶縁膜を疎水化する疎水化処理剤とを含むことを特徴とする半導体装置。

本実施の形態の概要を示した半導体装置の製造工程の要部断面模式図である。本実施の形態における半導体装置の製造方法の要部断面模式図（その１）である。本実施の形態における半導体装置の製造方法の要部断面模式図（その２）である。本実施の形態における半導体装置の製造方法の要部断面模式図（その３）である。本実施の形態における半導体装置の製造方法の要部断面模式図（その４）である。本実施の形態で用いる疎水化処理剤の表である。本実施の形態における半導体装置の信頼性試験の結果を示した表である。本実施の形態におけるＳｉＨ基の吸収強度を示すグラフである。

符号の説明

１半導体基板
２層間絶縁膜
２ａ組成材料
３疎水化処理剤

Claims

層間絶縁膜を備える半導体装置の製造方法において、
半導体基板を形成する第１工程と、
前記半導体基板上に、前記層間絶縁膜の組成材料を塗布する第２工程と、
前記組成材料を第１の温度で加熱し前記組成材料の固化を開始する第３工程と、
前記第３工程後に、前記半導体基板を第２の温度で加熱した状態で前記組成材料に前記層間絶縁膜を疎水化する疎水化処理剤をベーパー法によって導入する第４工程と、
前記第４工程後に、第３の温度で、前記疎水化処理剤を導入した前記組成材料を加熱し、前記組成材料の固化を終える第５工程と、
を有することを特徴とする半導体装置の製造方法。
前記疎水化処理剤は、含まれるシリコン原子のうち少なくとも１つが反応性官能基を２以上有したシリル化剤であること特徴とする請求項１記載の半導体装置の製造方法。
前記疎水化処理剤は、ジメチルエトキシシラン、ヘキサメチルジシラザン、テトラメチルジシラザン、ジメチルアミノトリメチルシラン、ジメチルアミノジメチルシラン、ビス（ジメチルアミノ）ジメチルシラン、ビス（ジエチルアミノ）ジメチルシランまたはトリス（ジメチルアミノ）メチルシランであることを特徴とする請求項１または２記載の半導体装置の製造方法。