JP2005166716A - 絶縁膜の形成方法及び絶縁膜形成システム - Google Patents

絶縁膜の形成方法及び絶縁膜形成システム Download PDF

Info

Publication number
JP2005166716A
JP2005166716A JP2003399827A JP2003399827A JP2005166716A JP 2005166716 A JP2005166716 A JP 2005166716A JP 2003399827 A JP2003399827 A JP 2003399827A JP 2003399827 A JP2003399827 A JP 2003399827A JP 2005166716 A JP2005166716 A JP 2005166716A
Authority
JP
Japan
Prior art keywords
insulating film
forming
reactive substance
film
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003399827A
Other languages
English (en)
Other versions
JP3666751B2 (ja
Inventor
Shusuke Miyoshi
秀典 三好
Kazuo Takamura
一夫 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Mitsui Chemicals Inc
Original Assignee
Tokyo Electron Ltd
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Mitsui Chemicals Inc filed Critical Tokyo Electron Ltd
Priority to JP2003399827A priority Critical patent/JP3666751B2/ja
Priority to KR1020067005431A priority patent/KR100789858B1/ko
Priority to PCT/JP2004/017692 priority patent/WO2005053008A1/ja
Priority to CN2004800307372A priority patent/CN1871696B/zh
Priority to US10/580,824 priority patent/US7772130B2/en
Priority to TW093136841A priority patent/TWI280632B/zh
Publication of JP2005166716A publication Critical patent/JP2005166716A/ja
Application granted granted Critical
Publication of JP3666751B2 publication Critical patent/JP3666751B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 低誘電率膜の改質する処理と、改質後の低誘電率膜上に膜質の異なる他の絶縁膜を形成する処理とを、効率良く実行することを可能とする。
【解決手段】 １台のＣＶＤ装置で、ヒータをオンし、１，３，５，７−テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）を導入し、高周波電圧を印加せずに、焼成処理を行い、多孔質シリカなどの多孔質低誘電率膜の改質処理を行う。続いて、同一のＣＶＤ装置で、ヒータをオンし、ＴＭＣＴＳを導入し、高周波電圧を印加して、ＴＭＣＴＳのプラズマを生成し、多孔質低誘電率膜の上に密度・硬度の高い絶縁膜を形成する。
【選択図】 図３

Description

本発明は、異なる種類の絶縁膜を効率良く成膜することが可能な成膜方法と絶縁膜形成装置に関し、特に、低誘電率膜の改質と該低誘電率膜上への膜質の異なる絶縁膜の形成に適した絶縁膜の形成方法と成膜装置とに関する。
半導体集積回路において、処理速度を向上するためには、Ｒ・Ｃ時定数を低減する必要がある。抵抗Ｒは、抵抗率の低い銅を配線材として使用することにより低減され、一方、静電容量Ｃは層間絶縁膜として誘電率（Ｋ）の低い絶縁膜（低誘電率膜）を使用することにより低減される。また、低誘電率膜を使用することにより、クロストークを防止することも可能となる。
低誘電率の絶縁膜として、内部の空孔率を高めた多孔質絶縁膜が広く利用されている。しかし、低誘電率膜として使用される多孔質絶縁膜は、その構造上、一般的に、強度が弱く、吸湿性が高いという問題がある。そのため、多孔質絶縁膜を疎水化、高強度化する改質手法が広く検討されている。
また、１，３，５，７−テトラメチルシクロテトラシロキサン（１，３，５，７−Tetra Methyl Cyclo Tetra Siloxane:ＴＭＣＴＳ）のプラズマを生成した化学気相成長（ＣＶＤ）により成膜する技術が、例えば、特許文献１に開示されている。しかし、ＣＶＤ法を使用する場合、多孔質化が困難であるため、誘電率が極めて低い膜を形成することが難しいという問題がある。
また、銅配線は、ダマシン法により、低誘電率多孔質膜上に硬度及び密度の高いハードマスクを形成した後、フォトリゾグラフによりエッチングを行って、形成された溝内に埋め込まれて形成される。また、溝内には、銅の拡散を防止するためのバリアメタル層を形成して、銅配線を形成している。しかし、多孔質膜に関しては、バリアメタル層自体が拡散してしまう可能性がある。配線材料の多孔質膜中への拡散を防止するためにシリコン酸化膜を設けることが、特許文献２に開示されている。以下、このシリコン酸化膜と同様の機能、即ち、配線材料（金属）の拡散を防止できる絶縁膜をシール膜と記述する。
米国特許第６，１４７，００９号明細書 日本国特許公開公報平９−２９８２４１号公報
従来の成膜方法では、多孔質膜を改質して、膜質の異なる絶縁膜（ハードマスクやシール膜）をさらに堆積する場合には、異なるチャンバで異なる反応物質を用いて多孔質絶縁膜の改質と、該多孔質絶縁膜上への絶縁膜（ハードマスクやシール膜）を形成しているので、装置構成が大きく、工程数が多くなってしまうという問題があった。
同様の問題は、多孔質絶縁膜に限らず、低誘電率膜を改質し、その上に膜質の異なる他の絶縁膜（ハードマスク、シール膜、パッシベーション膜）等を形成する場合に、広く発生していた。
本発明は上記実情に鑑みて成されたもので、低誘電率膜を改質する処理と、改質後の低誘電率膜上に膜質の異なる他の絶縁膜を形成する処理とを、効率良く実行することを可能とすることを目的とする。
上記目的を達成するため、この発明の第１の観点に係る絶縁膜の形成方法は、
第１の絶縁膜を所定の反応性物質を含む雰囲気中で加熱する熱処理工程と、
前記反応性物質を含むガスを利用した化学気相成長（ＣＶＤ）により、前記熱処理工程による熱処理後の前記第１の絶縁膜上に、第２の絶縁膜を形成する成膜工程と、
を備えることを特徴とする。
上記方法において、前記成膜工程は、例えば、前記熱処理工程で前記反応性物質を励起するよりも高いエネルギーで前記反応性物質を励起することにより、化学気相成長を起こす工程から構成される。
上記方法において、例えば、前記熱処理工程では、前記反応性物質を含むガスのプラズマを生成せず、前記成膜工程では、前記反応性物質を含むガスのプラズマを生成して、化学気相成長（ＣＶＤ）を行う。
上記方法において、例えば、前記第１の絶縁膜は、多孔質絶縁膜から構成され、 前記熱処理工程は、前記反応性物質により前記多孔性絶縁膜を疎水化及び高強度化する改質工程から構成され、前記成膜工程は、前記反応性物質を含む雰囲気中に改質された前記第１の絶縁膜を配置し、該第１の絶縁膜を加熱すると共に前記反応性物質を含むガスのプラズマを生成する工程から構成される。
前記反応性物質は、例えば、常温常圧力で気体又は常温での蒸気圧が１Ｐａ〜１０１．３ｋＰａ、望ましくは、１００Ｐａ〜１０１．３ｋＰａの反応性物質から構成される。
また、例えば、前記反応性物質は、シリコンと水素を含む物質から構成される。
この場合、前記反応性物質は、シリコンと水素との結合を２以上含む物質から構成されることが望ましい。
また、前記反応性物質は、シリコンの数が１〜３０、且つ、水素、酸素、窒素から得られる元素を含有する物質から構成されることが望ましい。
また、前記反応性物質は、例えば、
一般式
Figure 2005166716
（式中、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１5、Ｒ１６は同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数であり、Ｌは０〜８の整数、ｍは０〜８の整数、ｎは０〜８の整数で、かつ３≦Ｌ＋ｍ＋ｎ≦８である。）
で表される少なくとも１種の環状シロキサンから構成される。
なお、前記反応性物質は、これらに限定されず、例えば、
一般式
Figure 2005166716
 （式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４は、同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数である。）
で表される少なくとも１種のケイ素化合物から構成されるものも使用可能である。
また、前記反応性物質は、例えば、
一般式
Figure 2005166716
（式中、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０は、同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数である。）
で表される少なくとも１種のケイ素化合物から構成されるものも使用可能である。
また、前記反応性物質は、例えば、
一般式
Figure 2005166716
（式中、Ｒ１７、Ｒ１８、Ｒ１９、Ｒ２０、Ｒ２１、Ｒ２２は、同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数であり、Ｘは、Ｏ、（ＣＨ２）ｆ、Ｃ６Ｈ４、（ＯＳｉＲ２３Ｒ２４）ｎＯ、ＯＳｉＲ２５Ｒ２６ＹＳｉＲ２７Ｒ２８Ｏ、またはＮＲ２９であり、Ｒ２３、Ｒ２４、Ｒ２５、Ｒ２６、Ｒ２７、Ｒ２８、Ｒ２９は互いに同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１、ハロゲン原子またはＯＳｉＲ３０Ｒ３１Ｒ３２を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数、fは１〜６の整数、ｎは１〜１０の整数であり、Ｙは（ＣＨ２）ｍ、Ｃ６Ｈ４を示し、ｍは１〜６の整数であり、Ｒ３０、Ｒ３１、Ｒ３２は、同一でも異なっていてもよく、それぞれＨまたはＣＨ３である。）
で表される少なくとも１種のケイ素化合物から構成されるものも使用可能である。
また、前記反応性物質は、例えば、
一般式
Figure 2005166716
（式中、Ｒ３３、Ｒ３４、Ｒ３５、Ｒ３６、Ｒ３７、Ｒ３８、Ｒ３９、Ｒ４０、Ｒ４１は、互いに同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数であり、Ｌは０〜８の整数、ｍは０〜８の整数、ｎは０〜８の整数であり、かつ３≦Ｌ＋ｍ＋ｎ≦８である。）
で表される少なくとも１種の環状シラザンから構成されるものも使用可能である。
また、前記反応性物質は、例えば、１，３，５，７−テトラメチルシクロテトラシロキサンである。
例えば、前記第１の絶縁膜はシリコンを含む多孔質絶縁膜から構成され、前記反応性物質は、１，３，５，７−テトラメチルシクロテトラシロキサンから構成される。
例えば、前記第１の絶縁膜は、半導体装置の層間絶縁膜を構成し、前記第２の絶縁膜は、前記第１の絶縁膜よりも硬度と密度との少なくとも一方が高い絶縁層を構成する。
例えば、改質工程は、時間の経過と共に前記反応性物質の平均分子量を（例えば、連続的に又は段階的に）変化させる工程を含んでもよい。
例えば、前記改質工程による改質対象の第１の絶縁膜は、スピン塗布法により形成された多孔質絶縁膜又は化学的気相成長法（ＣＶＤ）により形成された多孔質絶縁膜から構成される。
また、この発明の第２の観点に係る絶縁膜の形成方法は、
シリコンを含む多孔質膜を１，３，５，７−テトラメチルシクロテトラシロキサンを含む雰囲気中に配置すると共に加熱して、該多孔質膜を改質する改質工程と、
改質された前記多孔質膜を１，３，５，７−テトラメチルシクロテトラシロキサンを含む雰囲気中に配置し、前記１，３，５，７−テトラメチルシクロテトラシロキサンを含むガスを用いた化学気相成長により、前記多孔質膜上に、前記改質された多孔質膜よりも硬度と密度との少なくとも一方が高い絶縁膜を形成する工程と、
を備えることを特徴とする。
例えば、前記改質工程では、１，３，５，７−テトラメチルシクロテトラシロキサンを含む雰囲気ガスのプラズマを生成せず、前記成膜工程では、１，３，５，７−テトラメチルシクロテトラシロキサンを含むガスのプラズマを生成して化学気相成長を行う。
上記目的を達成するため、この発明の第３の観点に係る絶縁膜の形成装置は、
第１のチャンバと、前記第１のチャンバ内に配置され被処理体を支持する第１の支持体と、前記第１の支持体により支持された被処理体を加熱する第１のヒータと、前記第１のチャンバ内に所定の反応性物質を含むガスを供給する第１のガス供給手段と、第１の支持体上に第１の絶縁膜が配置された状態で、前記第１のガス供給手段により前記第１のチャンバ内に前記反応性物質を含むガスを導入すると共に前記第１のヒータにより前記第１の絶縁膜を加熱する第１の制御手段と、第２のチャンバと、前記第２のチャンバ内に配置され被処理体を支持する第２の支持体と、前記第２の支持体により支持された被処理体を加熱する第２のヒータと、前記第２のチャンバ内に前記反応性物質を含むガスを供給する第２のガス供給手段と、前記第２の支持体に前記第１の絶縁膜が支持された状態で、前記第２のガス供給手段により前記第２のチャンバ内に前記反応性物質を含むガスを導入し、前記第１の絶縁膜上に前記反応物質からの生成物を含む第２の絶縁膜を形成する第２の制御手段と、を備えることを特徴とする。
例えば、前記第２のチャンバ内に前記反応性物質を含むガスのプラズマを生成するプラズマ生成手段を更に配置し、前記第２の制御手段は、第２の支持体上に第１の絶縁膜が配置された状態で、前記第２のガス供給手段により前記第２のチャンバ内に前記反応性物質を含むガスを導入し、前記第２のヒータにより前記第１の絶縁膜を加熱し、さらに、プラズマ生成手段により前記反応性物質を含むガスのプラズマを生成することにより、前記第１の絶縁膜上に前記反応物質からの生成物を含む第２の絶縁膜を形成するようにしてもよい。
例えば、前記第１と第２のチャンバとは物理的に一つのチャンバから構成され、前記第１と第２の支持体は物理的に一つの支持体から構成され、前記第１と第２のヒータとは、物理的に一つのヒータから構成され、前記第１と第２のガス供給手段は、物理的に一つのガス供給手段から構成され、前記第１と第２の制御手段は、物理的に共通の制御部から構成され、前記チャンバは、該チャンバに導入されたガスに高周波電界を印加する高周波電界印加手段を備え、前記制御部は、熱処理時にはガスに高周波電界を印加せず、成膜時には、高周波電界を印加するように高周波電界印加手段を制御する手段を備え、１台で前記第１の絶縁膜の改質と改質された第１の絶縁膜上の第２の絶縁膜の形成とが可能である。
この発明の第１の観点に係る絶縁膜の形成方法によれば、熱処理工程で使用する反応性物質と第２の絶縁膜を形成する際に使用する反応性物質とが共通であり、ガス供給プロセスが簡略化可能である。また、熱処理工程で実行する処理が成膜工程で実行する処理の一部（反応性物質の供給と加熱処理）と共通であるので、成膜工程で使用する装置構成を用いて、熱処理工程と成膜工程とを実行することが可能であり（これに限定されるものではない）、システムの構成などが簡略化可能であり、制御も容易となる。
この発明の第２の観点に係る絶縁膜の形成方法によれば、
１，３，５，７−テトラメチルシクロテトラシロキサンを使用して改質工程と成膜工程とを実行するので、ガス供給プロセスが簡略化可能である。また、改質工程で実行する処理が成膜工程で実行する処理の一部（１，３，５，７−テトラメチルシクロテトラシロキサンの供給と加熱処理）にほぼ等しいので、成膜工程で使用する装置構成を用いて、改質工程と成膜工程とを実行することが可能であり（これに限定されるものではない）、システムの構成などが簡略化可能であり、制御も容易となる。
この発明の第３の観点に係る絶縁膜の形成装置によれば、第１のチャンバで実行する熱処理で使用する反応性物質と第２のチャンバで実行する第２の絶縁膜の形成処理で使用する反応性物質とが共通であり、ガス供給系が簡略化可能である。また、第１のチャンバで実行する熱処理が第２のチャンバで実行する絶縁膜の成膜処理中の熱処理と共通であるため、装置・設備の共通化が可能である。
本発明の実施の形態にかかる成膜装置１１について、以下図面を参照して説明する。
成膜装置１１は、図１に示すように、スピン塗布室１２と、複数（図では３つ）のＣＶＤ室１３（１３１〜１３ｎ）と、搬送室１４と、搬入出室１５と、搬送レール１６と、搬送アーム１７と、制御部１００と、を備える。
スピン塗布室１２は、ゲート（ゲートバルブ）２１を介して搬送室１４に接続されており、内部に、スピン塗布（コータ）装置１０１が載置されており、回転テーブル上に半導体ウエハを載置し、半導体ウエハを高速回転させつつ、該半導体ウエハ上にポーラスシリカ膜形成材料を滴下して、ほぼ均一な厚さのポーラスシリカ膜を形成する。
ＣＶＤ室１３（１３１〜１３ｎ）は、それぞれ、ゲート２２（２２１〜２２ｎ）を介して搬送室１４に接続されており、内部に、ＣＶＤ（Chemical Vepor Deposition）装置１１１が配置されている。
各ＣＶＤ装置１１１は、いわゆる平行平板型プラズマＣＶＤ装置であり、図２に示すように、円筒形状のチャンバ１１２を有する。チャンバ１１２は、アルマイト処理（陽極酸化処理）されたアルミニウム等の導電性材料から構成される。
チャンバ１１２の底部には排気口１１３が設けられている。排気口１１３には、ターボ分子ポンプなどの真空ポンプを備える排気装置１１４が接続されている。排気装置１１４は、チャンバ１１２内を所定の圧力まで排気する。また、チャンバ１１２の側壁にはゲート２２（２２１〜２２ｎ）が設けられている。ゲート２２を開放した状態で、チャンバ１１２と外部（搬送室１４）との間でのウェハＷの搬入出がなされる。
チャンバ１１２の底部には略円柱状のサセプタ支持台１１５が設けられている。サセプタ支持台１１５の上には、ウェハＷの載置台（支持台）としてのサセプタ１１６が設けられている。サセプタ１１６は、アルミナ等の絶縁性セラミック等から構成され、内部に下部電極Ｅが配置されている。
サセプタ支持台１１５の内部には、ヒータ１１７が設けられている。ヒータ１１７はヒータコントローラ１１８による通電により発熱し、サセプタ１１６及びウエハＷは所望の温度に制御される。
サセプタ１１６には、半導体ウエハＷの受け渡しをするためのリフトピン１１９が設けられており、リフトピン１１９はシリンダ（図示せず）により昇降可能となっている。
サセプタ１１６内に埋設された下部電極Ｅには、第１の高周波電源１２０が第１の整合器１２１を介して接続されている。第１の高周波電源１２０は０．１〜１３ＭＨｚの範囲の周波数を有している。第１の高周波電源１２０には、直流電源１２２が直列に接続されている。
これにより、下部電極Ｅには、直流電圧が印加され、静電チャックとして機能する。
サセプタ１１６の上方には、サセプタ１１６と平行に対向してシャワーヘッド１３１が設けられている。
シャワーヘッド１３１のサセプタ１１６に対向する面には、多数のガス穴１３２を有する電極板１３３が設けられている。シャワーヘッド１３１は、電極支持体１３４により、チャンバ１１２の天井部分に支持されている。
シャワーヘッド１３１にはガス導入管１３５が接続されている。ガス導入管１３５は、ＴＭＣＴＳ（１，３，５，７−テトラメチルシクロテトラシロキサン）ガス源１３６と、不活性ガス源（例えば、ヘリューム（Ｈｅ）ガス源、アルゴン（Ａｒ）ガス源、窒素（Ｎ２）ガス源）１３７、その他の添加ガス（例えば、Ｏ２、Ｎ２Ｏ、ＮＨ３、Ｈ２等）のガス源１３８に、図示しないマスフローコントローラ、バルブ等を介して接続されている。
各ガス源１３６〜１３８からの処理ガスは、ガス導入管１３５を介してシャワーヘッド１３１の内部に形成された中空部（図示せず）に混合されて供給される。シャワーヘッド１３１内に供給されたガスは、中空部で拡散され、シャワーヘッド１３１のガス穴１３２からチャンバ１１２内のウェハＷの表面領域に供給される。
シャワーヘッド１３１には、第２の高周波電源１３９が接続されており、その給電線には第２の整合器１４０が介在されている。第２の高周波電源１３９は、１３ＭＨｚ〜２．４５ＧＨｚの範囲の周波数を有しており、このように高い周波数を印加することにより、シャワーヘッド１３１は上部電極として機能し、チャンバ１１２内に好ましい解離状態でかつ高密度のプラズマを形成する。
搬送室１４は、スピン塗布室１２と各ＣＶＤ室１３とを連結し、スピンコート済の半導体ウエハＷをスピン塗布室１２からＣＶＤ室１３のいずれかのＣＶＤ装置１１１に搬送するために設けられている。搬送室１４には搬送レール１６に沿って移動可能な搬送アーム１７が備えられている。搬送アーム１７は、搬送室１４内を動いて半導体ウエハＷを搬送する。
搬入出室１５は、この成膜装置１１に外部から被処理対象である半導体ウエハＷの搬入出を行うために設けられている。処理対象の半導体ウエハＷは、ゲート２４を開いて搬入出室１５に搬入され、ゲート２４を閉じて、ゲート２３を開いた状態で、搬送アーム１７によりピックアップされる。また、処理済の半導体ウエハＷは、ゲート２３を開いて、搬送アーム１７により搬送室１４から搬入出室１５に搬入され、ゲート２３を閉じて、ゲート２４を開いた状態で、外部に搬出される。
制御部１００は、マイクロプロセッサ及び制御メモリ等から構成されるプロセスコントローラ等から構成され、この成膜装置１１全体の動作を制御する。具体的には、制御部１００は、搬送アーム１７による半導体ウエハＷの搬送、ゲート２１，２２，２３，２４の開閉、スピン塗布装置１０１によるスピンコート処理、ＣＶＤ装置１１１による多孔質低誘電率膜の改質処理及び多孔質低誘電率膜上へのハードマスク層の成膜処理とを制御する。
次に、上記構成の成膜装置１１による絶縁膜の形成方法を説明する。
この成膜装置１１による、成膜処理は概略的には、図３の手順図に示すように、被処理体である半導体ウエハＷの搬入（ステップＳ１）、スピン塗布装置１０１による多孔質低誘電率膜の材料液のスピン塗布処理（ステップＳ２）、スピン塗布装置１０１からＣＶＤ装置１１１への半導体ウエハＷの搬送（ステップＳ３）、ＣＶＤ装置１１１による多孔質低誘電率膜の焼成・改質処理（ステップＳ４）、ＣＶＤ装置１１１によるハードマスクの形成（ステップＳ５）、処理済の半導体ウエハＷの搬出（ステップＳ６）、という手順になる。
以下、各ステップを具体的に説明する。
なお、以下の手順は、すべて制御部１００が内部に記憶しているプロセス制御プログラムに基づいて、制御部１００の制御により実行される。ただし、理解を容易にするため、制御部１００に逐一言及することは避けることとする。
ステップＳ１：
ゲート２４を開き、被処理対象である半導体ウエハＷを搬入出室１５に搬送し、ゲート２４を閉じる。ゲート２３を開き、搬送アーム１７により半導体ウエハＷをピックアップし、これを搬送し、ゲート２１を開いて、スピン塗布室１２内のスピン塗布装置１０１のターンテーブル上に半導体ウエハＷを載置する。
ステップＳ２：
スピン塗布装置１０１は、ターンテーブルを回転し、所定回転速度になると、所定量の多孔質低誘電率膜の形成材料を、半導体ウエハＷの上面に滴下し、一定時間回転を続ける。図４（ａ）に示すように、所望の厚さの多孔質低誘電率膜２１１が半導体ウエハＷの上に形成されると、ターンテーブルの回転を停止する。
多孔質低誘電率膜２１１としては、例えば、シリコンＳｉと酸素Ｏの他に、炭素Ｃ，水素Ｈ，窒素Ｎ、フッ素Ｆ等の元素が含まれていても良い。具体的には、例えば、多孔質無機シリカ、多孔質有機シリカ等から構成される。
ステップＳ３：
ゲート２２を開き、多孔質低誘電率膜２１１が塗布・形成された半導体ウエハＷをターンテーブル上から搬送アーム１７により取り出し、ゲート２２を閉じ、その時点で空いている、ＣＶＤ室１３内のＣＶＤ装置１１１のサセプタ１１６の突出しているリフトピン１１９上に載置する。
続いて、ゲート２２を閉じる。
ステップＳ４：
リフトピン１１９を下げて、半導体ウエハＷをサセプタ１１６上に載置する。
続いて、ヒータコントローラ１１８を介してヒータ１１７に通電し、サセプタ１１６と半導体ウエハＷとを、例えば、２００℃〜５００℃、望ましくは、４００℃近辺まで加熱する。
その一方で、チャンバ１１２内の圧力を１０Ｐａ〜１００ｋＰａ、望ましくは、２４ｋＰａ程度まで減圧する。
さらに、ＴＭＣＴＳ／希釈ガス（例えば、Ｎ２）＝０．００１〜１．０程度、望ましくは、０．００５近辺に設定した状態で、ＴＭＣＴＳガスをチャンバ１１２内に供給する。
この状態を０．５分〜３時間（望ましくは、２分程度）維持することにより、図４（ｂ）に示すように、多孔質低誘電率膜２１１の改質（疎水化、高強度化）を行う。
ステップＳ５：
続いて、ヒータコントローラ１１８を介してヒータ１１７に通電し、サセプタ１１６と半導体ウエハＷとを、例えば、２００℃〜５００℃、望ましくは、４００℃近辺の温度に維持する。
その一方で、チャンバ１１２内の圧力を０．１Ｐａ〜１００Ｐａ、望ましくは、５Ｐａ程度まで減圧する。
さらに、ＴＭＣＴＳ／希釈ガス（例えば、Ｈe）＝０．００１〜１．０程度、望ましくは、０．００５近辺に設定した状態で、ＴＭＣＴＳガスをチャンバ１１２内に供給する。
さらに、下部電極Ｅと上部電極（電極板１３３）とに、合計で１Ｗ〜１０００Ｗ、望ましくは５０Ｗ近辺の電力を供給して、プラズマを生成し、この状態を０．５分〜１時間（望ましくは、１分程度）維持することにより、図４（ｃ）に示すように、ＴＭＣＴＳの重合により生成されたＳｉＯＣから構成されるハードマスク２１３がＣＶＤ法により多孔質低誘電率膜２１１の上に形成される。
ステップＳ６：
成膜処理を所望の時間継続すると、高周波数電力の供給を停止し、ヒータ１１７をオフし、ガスの供給を停止し、内部ガスをパージして常圧に戻し、リフトピン１１９をアップする。
続いて、ゲート２２を開き、搬送アーム１７により処理済の半導体ウエハＷをＣＶＤ装置１１１から取り出し、ゲート２３を開き、搬出室１５まで搬送し、最後に、ゲート２４を開いて、成膜装置１１から搬出する。
以上説明したように、上記実施の形態によれば、１つのＣＶＤ装置１１１と共通の反応性物質（ＴＭＣＴＳ）とを用いて、多孔質低誘電率膜２１１の改質（疎水化、高強度化）とハードマスク２１３の形成処理とを行うことができる。
なお、希釈ガスの種類や流量比は任意である。また、必要に応じて、適当なガス種の添加ガスを添加ガス源１３８からチャンバ１１２内に供給するようにしてもよい。
（第２の実施の形態）
上記実施の形態においては、共通の反応性物質を用いて、多孔質低誘電率膜２１１の改質とハードマスク２１３の形成処理とを行う例を説明したが、この発明はこれに限定されず、種々の変形及び応用が可能であり、以下、
ダマシン法を用いた銅配線用の多孔質低誘電率層間絶縁膜の改質と銅配線及びバリアメタル層の拡散防止用のシール層の形成を、共通の反応性物質（ＴＭＣＴＳ）と共通のＣＶＤ装置とを用いて行う実施の形態を説明する。
ステップＳ１１：
被処理対象である半導体ウエハＷをスピン塗布装置１０１に搬送する。
まず、前提として、ダマシン法により、半導体ウエハＷに形成された絶縁膜２２１上にハードマスク２２２を形成し、これらに配線溝２２３を形成し、配線溝２２３の内面にバリアメタル層２２４を形成し、さらに、その内に銅配線２２５を形成する。続いて、エッチストッパ膜２２６を形成する。
さらにこの構造物上に、スピン塗布装置１０１により、例えば、多孔質無機シリカ、多孔質有機シリカ等の多孔質低誘電率膜２２７を形成する。さらに、その上に、ＣＶＤ等によりハードマスク２２８を形成し、図５（ａ）に断面で示す構造体を製造する。
ステップＳ１２：
上記構造体を成膜装置１１内に配置されている図示せぬフォトリソグラフ装置及びエッチング装置に搬送し、改質を行うことなく、フォトリソ処理とエッチング処理を行い、エッチストッパ膜２２６までエッチングして、図５（ｂ）に示すように、配線孔２３１を形成する。続いて、洗浄装置に移して、洗浄処理を行い、エッチング残渣を除去する。
ステップＳ１３：
続いて、上記構造体をＣＶＤ装置１１１に搬送し、第１の実施の形態と同様にして、ＴＭＣＴＳ雰囲気における焼成処理により、図５（ｃ）に示すように、多孔質低誘電率膜２２７の改質処理を行う。
ステップＳ１４：
続いて、第１の実施の形態におけるハードマスクを形成する処理と同様の条件により、図６（ｄ）に示すように、配線孔２３１の少なくとも内面に、高密度・高硬度でバリアメタルの拡散を防止可能なシール膜２３２を形成する。
ステップＳ１５：
異方性気相エッチングにより、図６（ｅ）に示すように、シール膜２３２の底面部分とエッチストッパ膜２２６とをエッチングし、銅配線２２５の上面を露出する。
ステップＳ１６：
図６（ｆ）に示すように、配線孔２３１の内面（側壁）にバリアメタル層２３３を形成し、銅配線２３４を形成する。
以上説明したように、上記実施の形態によれば、１つのＣＶＤ装置１１１と共通の反応性物質（ＴＭＣＴＳ）とを用いて、多孔質低誘電率膜２２７の改質（疎水化、高強度化）とシール膜２３２の形成処理とを行うことができる。
また、この成膜方法によれば、多孔質シリカ膜のＴＭＣＴＳ処理が膜方向に対し均一に処理されることが期待でき、ポーラスシリカ膜全体の高強度化が可能となる。
また、１回目のエッチングでは、銅までエッチングを行っていないため、１回目の洗浄時には、銅を含むエッチング残渣物質の除去を行う必要がない。一般的には、多孔質膜の洗浄薬液耐性と銅除去性能の両立が求められるため、使用可能な洗浄液は限定されるが、本手法によれば、１回目の洗浄時には銅残渣剥離性能は求められないため、種々の洗浄液の使用が可能となる。
また、２回目のエッチング後の洗浄では、多孔質膜はＴＭＣＴＳ ＣＶＤ膜に保護されている。ＴＭＣＴＳ膜の洗浄薬液耐性は、多孔質膜の薬液耐性より優れているため、洗浄液から保護される。
さらに、多孔質膜がＴＭＣＴＳ ＣＶＤ膜によりシールされているため、バリアメタル成膜時に金属原料が多孔質膜に拡散しにくくなる。
なお、図５，６では、配線溝２２３と配線孔２３１とを積層する例を示したが、配線孔を下層に配線溝を上層に配置するような構成にも適用可能である。また、シンプルダマシンでなく、デュアルダマシン法にも適用可能である。さらに、下層の絶縁膜２２１に形成された配線溝２２３の側壁にシール膜を配置してもよい。
（第３の実施の形態）
この発明は上記第１、第２の実施の形態に限定されず、さらに種々の変形が可能である。
例えば、多孔質膜の改質、表面領域の空孔をふさぐことによる疎水処理、さらに他の膜の形成というような一連の工程に適用することも可能である。
この実施の例をモデルを用いて説明する。
まず、多孔質低誘電率膜３１１を形成する。多孔質低誘電率膜３１１の断面モデルを図７（ａ）に示す。
次に、ＴＭＣＴＳを用いた焼成処理により、図７（ｂ）に示すように、多孔質低誘電率膜３１１内の空孔の内部にＴＭＣＴＳモノマ又は重合度の小さい（平均分子量が相対的に小さい）ＴＭＣＴＳポリマを付着させて、改質処理を行う。
次に、雰囲気ガスとしてＴＭＣＴＳを含むガスを用いて、ヒータにより全体を加熱する（焼成温度程度）共に、電極に弱い高周波電力（第１実施形態でのＣＶＤ処理時の電力よりも、１〜２桁程度低下させる）を印加する。これにより、図７（ｃ）に模式的に示すように、重合度が中程度（平均分子量が相対的に中程度）のＴＭＣＴＳポリマが、多孔質膜内の空孔のネットワークの局所的に狭くなっている部分を塞ぎ、多孔質低誘電率膜３１１の表面近傍領域をシールする。
次に、第１実施例のハードマスク層の形成時と同様に、雰囲気ガスとしてＴＭＣＴＳを含むガスを用いて、ヒータにより全体とを加熱する（焼成温度程度）共に、電極に高周波電力を印加し、図７（ｄ）に模式的に示すように、重合度の高い（平均分子量が相対的に大きい）ポリマを多孔質膜上に堆積し、絶縁膜３１３を形成する。
以上説明したように、上記実施の形態によれば、１つのＣＶＤ装置１１１と共通の反応性物質（ＴＭＣＴＳ）とを用いて、多孔質低誘電率層の改質・シール、該多孔質低誘電率膜上への他の絶縁膜の形成を行うことができる。
なお、この例では、改質処理、表面近傍のシール処理、絶縁膜形成処理の順に加えるエネルギーを段階的に大きくする例を示したが、加えるエネルギーを連続的に徐々に増加するようにしてもよい。
また、用途やガス種によっては、エネルギーを連続的に又は段階的に大きくするだけでなく、エネルギーを小さくしたり、大きくしてから小さくするというように、連続的に又は段階的に変化させるようにしてもよい。
（変形例）
上記実施の形態においては、絶縁膜をプラズマＣＶＤにより成膜したが、熱ＣＶＤにより成膜することも可能である。この場合には、チャンバ内に高周波電界を印加するための構成、即ち、電極、高周波電源、整合器などを配置する必要はない。代わりに、熱ＣＶＤを実現・制御できる程度のヒータとヒータコントローラを配置する。
なお、多孔質低誘電率膜の材質は、上記実施の形態で示したＳｉとＯを含む材料に限定されない。
例えば、低誘電率膜は、多孔質か非多孔質かは問わない。
また、その材質としては、
１） 構成元素として少なくともＳｉとＯを含む、非多孔質の薄膜。
ＳｉとＯの他にＣ、Ｈ、Ｎ、Ｆの元素が一つ以上含まれていても良い。
２） 構成元素として、少なくともＣとＨを含む有機薄膜。
ＣとＨの他にＯ、Ｆ、Ｎの元素が一つ以上含まれていても良い。
等が使用可能である。
さらに、ＴＭＣＴＳ以外の改質物質でしかもＣＶＤ原料となり得る材料としては、以下のようなものがあり、これらを使用することも可能である。
１） ＴＭＣＴＳと同等の効果の発現が期待できる材料
Ｓｉ−Ｈ結合を分子内に２個以上含む物質、例えば、
モノシラン、ジシラン、ジメチルシラン、ジクロロシラン、テトラエチルシクロテトラシロキサン、１，２，３−トリエチル−２，４，６−トリメチルシクロトリシラザン、１，２，３，４，５，６−ヘキサメチルシクロトリシラザン、モノメチルシラン、等である。
２） また、ＴＭＣＴＳ効果のうち、疎水化に重点をおきたい場合には、ヘキサメチルジシラザン、ヘキサメチルジシラン、ヘキサメチルジロキサン、トリメチルシラン、テトラメチルシラン、ジメチルジメトキシシラン、オクタメチルシクロテトラシロキサン、トリメトキシメチルシラン、ヘキサエチルジシラザン、ヘキサフェニルジシラザン、ヘプタメチルジシラザン、ジプロピル−テトラメチルジシラザン、ジ−ｎ−ブチル−テトラメチルジシラザン、ジ−ｎ−オクチル−テトラメチルジシラザン、ジビニル−テトラメチルジシラザン、１，１，３，３，５，５−ヘキサメチルシクロトリシラザン、ヘキサエチルシクロトリシラザン、
ヘキサフェニルシクロトリシラザン、オクタメチルシクロテトラシラザン、
オクタエチルシクロテトラシラザン、テトラエチル−テトラメチルシクロテトラシラザン、テトラフェニルジメチルジシラザン、ジフェニル−テトラメチルジシラザン、トリビニル−トリメチルシクロトリシラザン、テトラビニル−テトラメチルシクロテトラシラザン、等の物質を使用することも可能である。
３） また、ＴＭＣＴＳ効果のうち、高強度化に重点をおきたい場合には、テトラエトキシシラン等を使用することも可能である。
また、ガス化の観点からは、シリコンの数が１〜３０，望ましくは、１〜１２程度、さらに望ましくは、ＴＭＣＴＳのように４個以下であり、且つ、水素、酸素、窒素から選ばれる元素を含有することが望ましく、さらに、常温常圧で気体、又は、常温での蒸気圧が、１Ｐａ〜１０１．３ｋＰａ，望ましくは１００Ｐａ〜１０１．３ｋＰａという特性を有する物質が望ましい。
さらに、上述の物質に限定されず、以下に示す物質も有用である。
一般式
Figure 2005166716
（式中、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１5、Ｒ１６は同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数であり、Ｌは０〜８の整数、ｍは０〜８の整数、ｎは０〜８の整数で、かつ３≦Ｌ＋ｍ＋ｎ≦８である。）
で表される少なくとも１種の環状シロキサン。
一般式
Figure 2005166716
（式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４は、同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数である。）
で表される少なくとも１種のケイ素化合物。
一般式
Figure 2005166716
（式中、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０は、同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数である。）
で表される少なくとも１種のケイ素化合物。
また、一般式
Figure 2005166716
（式中、Ｒ１７、Ｒ１８、Ｒ１９、Ｒ２０、Ｒ２１、Ｒ２２は、同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数であり、Ｘは、Ｏ、（ＣＨ２）ｆ、Ｃ６Ｈ４、（ＯＳｉＲ２３Ｒ２４）ｎＯ、ＯＳｉＲ２５Ｒ２６ＹＳｉＲ２７Ｒ２８Ｏ、またはＮＲ２９であり、Ｒ２３、Ｒ２４、Ｒ２５、Ｒ２６、Ｒ２７、Ｒ２８、Ｒ２９は互いに同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１、ハロゲン原子またはＯＳｉＲ３０Ｒ３１Ｒ３２を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数、fは１〜６の整数、ｎは１〜１０の整数であり、Ｙは（ＣＨ２）ｍ、Ｃ６Ｈ４を示し、ｍは１〜６の整数であり、Ｒ３０、Ｒ３１、Ｒ３２は、同一でも異なっていてもよく、それぞれＨまたはＣＨ３である。）
で表される少なくとも１種のケイ素化合物。
さらに、
一般式
Figure 2005166716
（式中、Ｒ３３、Ｒ３４、Ｒ３５、Ｒ３６、Ｒ３７、Ｒ３８、Ｒ３９、Ｒ４０、Ｒ４１は、互いに同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数であり、Ｌは０〜８の整数、ｍは０〜８の整数、ｎは０〜８の整数であり、かつ３≦Ｌ＋ｍ＋ｎ≦８である。）
で表される少なくとも１種の環状シラザン。
なお、多孔質低誘電率膜の改質及び絶縁膜を形成するための物資（所定の反応性物質）として、上述の物質のうちから選択した２、３又は４以上の物質を適宜組み合わせて、使用することも可能である。複数のガスの混合は、混合したガスをガス源に蓄えてもおいてもよく、或いは、シャワーヘッド内やチャンバ内で混合するようにしてもよい。
また、装置構成やプロセスも、上記実施の形態に限定されない。
例えば、枚葉方式の装置に限定されず、バッチ式の装置を使用することも可能である。この場合には、例えば、図８に示すように、チャンバ１１２の上部電極（電極板１３３）と下部電極Ｅとの間に、ボート４０１に載置して複数の半導体ウエハＷを載置し、シャワーヘッド又はガス導入管などからＴＭＣＴＳガスを導入して、上述の処理を行うようにしてもよい。また、ヒータは、側方等に配置してもよい。
更に、被処理体も半導体ウエハＷに限らず、液晶表示装置やプラズマディスプレイ装置のガラス基板、プリント配線の回路基板等でもよい。
本発明の実施の形態にかかる成膜装置のシステム構成を示す図である。 図１に示すＣＶＤ装置の一例を示す図である。 本発明の第１の実施の形態にかかるプロセスのレシピの例を示す図である。 本発明の第１の実施の形態にかかるプロセスの工程を説明するための結果物の断面図である。 本発明の第２の実施の形態にかかるプロセスの工程を説明するための結果物の断面図である。 本発明の第２の実施の形態にかかるプロセスの工程を説明するための結果物の断面図である。 本発明の第３の実施の形態にかかるプロセスの工程を説明するための結果物の断面図である。 図１に示すＣＶＤ装置の他の例を示す図である。
符号の説明
１１ 成膜装置
１２ スピン塗布（コータ）室
１３（１３１〜１３ｎ）ＣＶＤ室
１４ 搬送室
１５ 搬入出室
１６ 搬送レール
１７ 搬送アーム
２１ ゲート
２２（２２１〜２２ｎ） ゲート
２３ ゲート
２４ ゲート
１００ 制御部
１０１ スピン塗布（コータ）装置
１１１（１１１１〜１１１ｎ） ＣＶＤ（Chemical Vepor Deposition）装置
１１２ チャンバ
１１３ 排気口
１１４ 排気装置
１１５ サセプタ支持台
１１６ サセプタ
１１７ ヒータ
１１８ ヒータコントローラ
１１９ リフトピン
１２０ 高周波電源
１２１ 整合器
１２２ 直流電源
１３１ シャワーヘッド
１３２ ガス穴
１３３ 電極板
１３４ 電極支持体
１３５ ガス導入管
１３６ ＴＭＣＴＳガス源
１３７ 不活性ガス源
１３８ 添加ガス源
１３９ 高周波電源
１４０ 整合器
２１１ 多孔質低誘電率膜
２１３ ハードマスク
２２１ 絶縁膜
２２３ 配線溝
２２４ バリアメタル層
２２５ 銅配線
２２６ エッチストッパ膜
２２７ 多孔質低誘電率膜
２２８ ハードマスク
２３１ 配線孔
２３２ シール膜（拡散防止膜）
３１１ 多孔質低誘電率膜
３１３ 絶縁膜
４０１ ボート
Ｅ 下部電極
Ｗ ウエハ

Claims (19)

  1. 第１の絶縁膜を所定の反応性物質を含む雰囲気中で加熱する熱処理工程と、
    前記反応性物質を含むガスを利用した化学気相成長により、前記熱処理工程による熱処理後の前記第１の絶縁膜上に、第２の絶縁膜を形成する成膜工程と、
    を備える絶縁膜の形成方法。
  2. 前記成膜工程は、前記熱処理工程で前記反応性物質を励起するよりも高いエネルギーで前記反応性物質を励起することにより、化学気相成長を起こす工程から構成される、ことを特徴とする請求項１に記載の絶縁膜の形成方法。
  3. 前記熱処理工程では、前記反応性物質を含むガスのプラズマを生成せず、
    前記成膜工程では、前記反応性物質を含むガスのプラズマを生成して、化学気相成長を行う、
    ことを特徴とする請求項１又は２に記載の絶縁膜の形成方法。
  4. 前記第１の絶縁膜は、多孔質絶縁膜から構成され、
    前記熱処理工程は、前記反応性物質により前記多孔性絶縁膜を疎水化及び高強度化する改質工程から構成され、
    前記成膜工程は、前記反応性物質を含む雰囲気中に改質された前記第１の絶縁膜を配置し、該第１の絶縁膜を加熱すると共に前記反応性物質を含むガスのプラズマを生成する工程から構成される、
    ことを特徴とする請求項１、２又は３に記載の絶縁膜の形成方法。
  5. 前記反応性物質は、常温常圧力で気体又は常温での蒸気圧が１Ｐａ〜１０１．３ｋＰａの反応性物質から構成される、ことを特徴とする請求項１乃至４のいずれか１項に記載の絶縁膜の形成方法。
  6. 前記反応性物質は、シリコンと水素を含む物質から構成される、ことを特徴とする請求項１乃至５のいずれか１項に記載の絶縁膜の形成方法。
  7. 前記反応性物質は、シリコンと水素との結合を２以上含む物質から構成される、
    ことを特徴とする請求項６に記載の絶縁膜の形成方法。
  8. 前記反応性物質は、シリコンの数が１〜３０、且つ、水素、酸素、窒素から得られる元素を含有する物質から構成される、
    ことを特徴とする請求項１乃至７のいずれか１項に記載の絶縁膜の形成方法。
  9. 前記反応性物質が、一般式
    Figure 2005166716

    （式中、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１5、Ｒ１６は同一でも異なっていてもよく、それぞれＨ、ＯＨ、Ｃ６Ｈ５、ＣａＨ２ａ＋１、ＣｂＨ２ｂ＋１Ｏ、ＣＦ３(ＣＦ２)ｃ(ＣＨ２)ｄ、ＣｅＨ２ｅ−１またはハロゲン原子を示し、ａは１〜３の整数、ｂは１〜３の整数、cは０〜１０の整数、dは０〜４の整数、eは２〜４の整数であり、Ｌは０〜８の整数、ｍは０〜８の整数、ｎは０〜８の整数で、かつ３≦Ｌ＋ｍ＋ｎ≦８である。）
    で表される少なくとも１種の環状シロキサンであることを特徴とする請求項６に記載の絶縁膜の形成方法。
  10. 前記反応性物質が、１，３，５，７−テトラメチルシクロテトラシロキサンであることを特徴とする請求項６に記載の絶縁膜の形成方法。
  11. 前記第１の絶縁膜はシリコンを含む多孔質絶縁膜から構成される、ことを特徴とする請求項１乃至１０のいずれか１項に記載の絶縁膜の形成方法。
  12. 前記第１の絶縁膜は、半導体装置の層間絶縁膜を構成し、
    前記第２の絶縁膜は、前記第１の絶縁膜よりも硬度と密度との少なくとも一方が高い絶縁層を構成する、
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の絶縁膜の形成方法。
  13. 熱処理工程は、時間の経過と共に前記反応性物質の平均分子量を変化させる工程を含む、
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の絶縁膜の形成方法。
  14. 前記熱処理工程による熱処理対象の第１の絶縁膜は、スピン塗布法により形成された多孔質絶縁膜又は化学気相成長により形成された多孔質絶縁膜から構成される、
    ことを特徴とする請求項１乃至１３のいずれか１項に記載の絶縁膜の形成方法。
  15. シリコンを含む多孔質膜を１，３，５，７−テトラメチルシクロテトラシロキサンを含む雰囲気中に配置すると共に加熱して、該多孔質膜を改質する改質工程と、
    改質された前記多孔質膜を１，３，５，７，−テトラメチルシクロテトラシロキサンを含む雰囲気中に配置し、前記１，３，５，７−テトラメチルシクロテトラシロキサンを含むガスを用いた化学気相成長により、前記多孔質膜上に、前記改質された多孔質膜よりも硬度と密度との少なくとも一方が高い絶縁膜を形成する工程と、
    を備える絶縁膜の形成方法。
  16. 前記改質工程では、１，３，５，７−テトラメチルシクロテトラシロキサンを含む雰囲気ガスのプラズマを生成せず、
    前記成膜工程では、１，３，５，７−テトラメチルシクロテトラシロキサンを含むガスのプラズマを生成して化学気相成長を行う、ことを特徴とする請求項１５に記載の絶縁膜の形成方法。
  17. 第１のチャンバと、前記第１のチャンバ内に配置され被処理体を支持する第１の支持体と、前記第１の支持体により支持された被処理体を加熱する第１のヒータと、
    前記第１のチャンバ内に所定の反応性物質を含むガスを供給する第１のガス供給手段と、
    第１の支持体上に第１の絶縁膜が配置された状態で、前記第１のガス供給手段により前記第１のチャンバ内に前記反応性物質を含むガスを導入すると共に前記第１のヒータにより前記第１の絶縁膜を加熱する第１の制御手段と、
    第２のチャンバと、前記第２のチャンバ内に配置され被処理体を支持する第２の支持体と、
    前記第２の支持体により支持された被処理体を加熱する第２のヒータと、前記第２のチャンバ内に前記反応性物質を含むガスを供給する第２のガス供給手段と、
    前記第２の支持体に前記第１の絶縁膜が支持された状態で、前記第２のガス供給手段により前記第２のチャンバ内に前記反応性物質を含むガスを導入し、前記第１の絶縁膜上に前記反応物質からの生成物を含む第２の絶縁膜を形成する第２の制御手段と、
    を備えることを特徴とする絶縁膜形成システム。
  18. 前記第２のチャンバ内に前記反応性物質を含むガスのプラズマを生成するプラズマ生成手段を更に備え、
    前記第２の制御手段は、第２の支持体上に第１の絶縁膜が配置された状態で、前記第２のガス供給手段により前記第２のチャンバ内に前記反応性物質を含むガスを導入し、前記第２のヒータにより前記第１の絶縁膜を加熱し、さらに、プラズマ生成手段により前記反応性物質を含むガスのプラズマを生成することにより、前記第１の絶縁膜上に前記反応物質からの生成物を含む第２の絶縁膜を形成する、
    ことを特徴とする請求項１７に記載の絶縁膜形成システム。
  19. 前記第１と第２のチャンバとは物理的に一つのチャンバから構成され、
    前記第１と第２の支持体は物理的に一つの支持体から構成され、
    前記第１と第２のヒータとは、物理的に一つのヒータから構成され、
    前記第１と第２のガス供給手段は、物理的に一つのガス供給手段から構成され、
    前記第１と第２の制御手段は、物理的に共通の制御部から構成され、
    前記チャンバは、該チャンバに導入されたガスに高周波電界を印加する高周波電界印加手段を備え、
    前記制御部は、熱処理時にはガスに高周波電界を印加せず、成膜時には、高周波電界を印加するように高周波電界印加手段を制御する手段を備え、
    １台で前記第１の絶縁膜の熱処理と熱処理された第１の絶縁膜上への第２の絶縁膜の形成とが可能なことを特徴とする請求項１７又は１８に記載の絶縁膜形成システム。
JP2003399827A 2003-11-28 2003-11-28 絶縁膜の形成方法及び絶縁膜形成システム Expired - Fee Related JP3666751B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003399827A JP3666751B2 (ja) 2003-11-28 2003-11-28 絶縁膜の形成方法及び絶縁膜形成システム
KR1020067005431A KR100789858B1 (ko) 2003-11-28 2004-11-29 절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법
PCT/JP2004/017692 WO2005053008A1 (ja) 2003-11-28 2004-11-29 絶縁膜の形成方法及び絶縁膜形成システム並びに半導体装置の製造方法
CN2004800307372A CN1871696B (zh) 2003-11-28 2004-11-29 绝缘膜的形成方法及其形成系统、半导体装置的制造方法
US10/580,824 US7772130B2 (en) 2003-11-28 2004-11-29 Insulation film forming method, insulation film forming system, and semiconductor device manufacturing method
TW093136841A TWI280632B (en) 2003-11-28 2004-11-29 Method of forming insulation film, system of forming insulation film and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003399827A JP3666751B2 (ja) 2003-11-28 2003-11-28 絶縁膜の形成方法及び絶縁膜形成システム

Publications (2)

Publication Number Publication Date
JP2005166716A true JP2005166716A (ja) 2005-06-23
JP3666751B2 JP3666751B2 (ja) 2005-06-29

Family

ID=34631617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003399827A Expired - Fee Related JP3666751B2 (ja) 2003-11-28 2003-11-28 絶縁膜の形成方法及び絶縁膜形成システム

Country Status (6)

Country Link
US (1) US7772130B2 (ja)
JP (1) JP3666751B2 (ja)
KR (1) KR100789858B1 (ja)
CN (1) CN1871696B (ja)
TW (1) TWI280632B (ja)
WO (1) WO2005053008A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006088036A1 (ja) * 2005-02-15 2006-08-24 Ulvac, Inc. 改質多孔質シリカ膜の製造方法、この製造方法により得られた改質多孔質シリカ膜、及びこの改質多孔質シリカ膜からなる半導体装置
JP2007048785A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007073914A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP2007158066A (ja) * 2005-12-06 2007-06-21 Ulvac Japan Ltd 絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造
JP2007281283A (ja) * 2006-04-10 2007-10-25 Kobe Steel Ltd 多孔質膜の製造方法及びその方法によって製造された多孔質膜
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置
JP2007321092A (ja) * 2006-06-02 2007-12-13 Ulvac Japan Ltd 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2008117903A (ja) * 2006-11-02 2008-05-22 Toshiba Corp 半導体装置の製造方法
JP2009510768A (ja) * 2005-09-30 2009-03-12 東京エレクトロン株式会社 バッチの加工システムを使用する低い比誘電率のフィルムの処理
WO2009044529A1 (ja) * 2007-10-05 2009-04-09 Nec Electronics Corporation 疎水化多孔質膜の製造方法
JP2009123886A (ja) * 2007-11-14 2009-06-04 Nec Corp 多層配線の形成方法
JP2009194037A (ja) * 2008-02-12 2009-08-27 Jsr Corp ケイ素含有膜およびその形成方法
WO2010109824A1 (ja) * 2009-03-24 2010-09-30 株式会社アルバック 半導体装置の製造方法
US7947565B2 (en) * 2007-02-07 2011-05-24 United Microelectronics Corp. Forming method of porous low-k layer and interconnect process
US8384208B2 (en) 2006-07-12 2013-02-26 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating the same
JP2015088666A (ja) * 2013-10-31 2015-05-07 富士通株式会社 半導体装置の製造方法及び半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090159104A1 (en) * 2007-12-19 2009-06-25 Judy Huang Method and apparatus for chamber cleaning by in-situ plasma excitation
WO2009144920A1 (ja) * 2008-05-29 2009-12-03 Ｎｅｃエレクトロニクス株式会社 シリル化多孔質絶縁膜の製造方法、半導体装置の製造方法、およびシリル化材料
TWI562204B (en) * 2010-10-26 2016-12-11 Hitachi Int Electric Inc Substrate processing apparatus, semiconductor device manufacturing method and computer-readable recording medium
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
CN103178001B (zh) * 2011-12-21 2016-06-01 中芯国际集成电路制造(上海)有限公司 处理多孔超低介电常数层的方法
US9631273B2 (en) * 2012-07-25 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for dielectric deposition process
WO2016065221A1 (en) 2014-10-24 2016-04-28 Air Products And Chemicals, Inc. Compositions and methods using same for deposition of silicon-containing films
CN106388855B (zh) * 2015-08-03 2019-05-21 长庚大学 超声波能量显示设备
CN105428253B (zh) * 2015-12-23 2018-09-28 通富微电子股份有限公司 半导体封装中控制凸点蚀刻底切的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
JP2915357B2 (ja) 1996-03-06 1999-07-05 松下電器産業株式会社 半導体装置、その製造方法及び多孔質膜の形成方法
JPH1092804A (ja) 1996-09-19 1998-04-10 Sony Corp 多孔質誘電体膜の製造方法
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP2000068264A (ja) * 1998-08-26 2000-03-03 Sony Corp 多孔質絶縁膜の表面処理方法およびこれを用いた電子装置の製造方法
JP2000150510A (ja) 1998-11-05 2000-05-30 Sony Corp 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2001035917A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
KR100816698B1 (ko) 2000-04-03 2008-03-27 가부시키가이샤 알박 다공성 ｓｏｇ 필름의 제조방법
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006088036A1 (ja) * 2005-02-15 2006-08-24 Ulvac, Inc. 改質多孔質シリカ膜の製造方法、この製造方法により得られた改質多孔質シリカ膜、及びこの改質多孔質シリカ膜からなる半導体装置
JPWO2006088036A1 (ja) * 2005-02-15 2008-07-03 株式会社アルバック 改質多孔質シリカ膜の製造方法、この製造方法により得られた改質多孔質シリカ膜、及びこの改質多孔質シリカ膜からなる半導体装置
JP2007048785A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4630756B2 (ja) * 2005-08-05 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
JP2007073914A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP4657859B2 (ja) * 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP2009510768A (ja) * 2005-09-30 2009-03-12 東京エレクトロン株式会社 バッチの加工システムを使用する低い比誘電率のフィルムの処理
US7923384B2 (en) 2005-11-24 2011-04-12 Nec Corporation Formation method of porous insulating film, manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, and semiconductor device
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP2007158066A (ja) * 2005-12-06 2007-06-21 Ulvac Japan Ltd 絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造
JP2007281283A (ja) * 2006-04-10 2007-10-25 Kobe Steel Ltd 多孔質膜の製造方法及びその方法によって製造された多孔質膜
JP4623520B2 (ja) * 2006-04-10 2011-02-02 株式会社神戸製鋼所 多孔質膜の製造方法及びその方法によって製造された多孔質膜
JP5168142B2 (ja) * 2006-05-17 2013-03-21 日本電気株式会社 半導体装置
US8043957B2 (en) 2006-05-17 2011-10-25 Nec Corporation Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor
US8278763B2 (en) 2006-05-17 2012-10-02 Nec Corporation Semiconductor device
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置
JP2007321092A (ja) * 2006-06-02 2007-12-13 Ulvac Japan Ltd 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
WO2007142000A1 (ja) * 2006-06-02 2007-12-13 Ulvac, Inc. 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
US8394457B2 (en) 2006-06-02 2013-03-12 Ulvac, Inc. Precursor composition for porous thin film, method for preparation of the precursor composition, porous thin film, method for preparation of the porous thin film, and semiconductor device
US8384208B2 (en) 2006-07-12 2013-02-26 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating the same
JP2008117903A (ja) * 2006-11-02 2008-05-22 Toshiba Corp 半導体装置の製造方法
US7947565B2 (en) * 2007-02-07 2011-05-24 United Microelectronics Corp. Forming method of porous low-k layer and interconnect process
WO2009044529A1 (ja) * 2007-10-05 2009-04-09 Nec Electronics Corporation 疎水化多孔質膜の製造方法
KR101125171B1 (ko) * 2007-10-05 2012-03-20 가부시키가이샤 아루바쿠 소수화 다공질막의 제조방법
US8273410B2 (en) 2007-10-05 2012-09-25 Renesas Electronics Corporation Process for manufacturing hydrophobized microporous film
JP2009094183A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
JP2009123886A (ja) * 2007-11-14 2009-06-04 Nec Corp 多層配線の形成方法
JP2009194037A (ja) * 2008-02-12 2009-08-27 Jsr Corp ケイ素含有膜およびその形成方法
JP2010225913A (ja) * 2009-03-24 2010-10-07 Renesas Electronics Corp 半導体装置の製造方法
WO2010109824A1 (ja) * 2009-03-24 2010-09-30 株式会社アルバック 半導体装置の製造方法
JP2015088666A (ja) * 2013-10-31 2015-05-07 富士通株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
KR20060083977A (ko) 2006-07-21
US20070275568A1 (en) 2007-11-29
US7772130B2 (en) 2010-08-10
TW200531204A (en) 2005-09-16
CN1871696A (zh) 2006-11-29
CN1871696B (zh) 2011-01-19
JP3666751B2 (ja) 2005-06-29
WO2005053008A1 (ja) 2005-06-09
TWI280632B (en) 2007-05-01
KR100789858B1 (ko) 2008-01-02

Similar Documents

Publication Publication Date Title
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
CN110828346B (zh) 具有气体分布及单独泵送的批量固化腔室
US7220461B2 (en) Method and apparatus for forming silicon oxide film
US5874367A (en) Method of treating a semi-conductor wafer
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
US6218301B1 (en) Deposition of tungsten films from W(CO)6
US7718553B2 (en) Method for forming insulation film having high density
CN107408493B (zh) 脉冲氮化物封装
WO2006030895A1 (ja) プラズマ処理装置およびプラズマ処理方法
WO2006109735A1 (ja) 成膜方法及び成膜装置
US6472333B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
US7879397B2 (en) Method for processing polysilazane film
JP3578155B2 (ja) 被処理体の酸化方法
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP3913638B2 (ja) 熱処理方法及び熱処理装置
WO2021247590A1 (en) Self-assembled monolayer deposition from low vapor pressure organic molecules
JP3915697B2 (ja) 成膜方法及び成膜装置
WO2024044462A1 (en) Systems and methods for depositing low-κ dielectric films
WO2024044460A1 (en) Systems and methods for depositing low-κ dielectric films
TW202033810A (zh) SiOC膜之氧化還原
JP2007027792A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2004104026A (ja) 半導体装置の製造方法
TW202244313A (zh) 具有氣體分佈及個別泵送的批次固化腔室
JP2006173235A (ja) 絶縁層の形成方法、熱処理装置及び記憶媒体

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees