JP2009510768A - バッチの加工システムを使用する低い比誘電率のフィルムの処理 - Google Patents

バッチの加工システムを使用する低い比誘電率のフィルムの処理 Download PDF

Info

Publication number
JP2009510768A
JP2009510768A JP2008533345A JP2008533345A JP2009510768A JP 2009510768 A JP2009510768 A JP 2009510768A JP 2008533345 A JP2008533345 A JP 2008533345A JP 2008533345 A JP2008533345 A JP 2008533345A JP 2009510768 A JP2009510768 A JP 2009510768A
Authority
JP
Japan
Prior art keywords
dielectric film
bis
processing system
tetramethyldisiloxane
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008533345A
Other languages
English (en)
Inventor
リー,エリック,エム
トーマ,ドレル,アイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2009510768A publication Critical patent/JP2009510768A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

バッチの加工システムにおいて誘電体のフィルムを処理するための方法及びシステムは、Cを含有する化合物を含む処理化合物へ誘電体のフィルムの少なくとも一つの表面を露出させることを含むが、ここで、x及びyが、単位元以上の整数を表す。処理化合物が導入されるとき、複数のウェハが、加熱される。誘電体のフィルムは、乾燥の食刻の加工の後に続くそれに形成された食刻の特徴を有する孔の有る又は無い低い比誘電率のフィルムを含むことができる。

Description

本発明は、誘電体のフィルムを処理するための方法及びシステムに、及び、より詳しくは、誘電体のフィルムを乾燥させること、修復すること、密閉すること、又は、清浄にすることの少なくとも一つを行うために、各々の基体が誘電体のフィルムを有する、複数の基体を処理するためのバッチの加工方法及びシステムに、関係する。
半導体の技術における者に知られるように、相互接続遅延は、集積回路(IC)のスピード及び性能を改善するための駆動装置における主要な限定する因子である。相互接続遅延を最小にするための一つの方式は、ICの生産の間に低い比誘電率(低いk)の材料を使用することによって、相互接続の容量を低減することである。このように、近年では、二酸化ケイ素のような、相対的に高い比誘電率の絶縁材料に取って変わるための低いkの材料が、開発されてきている。特に、低いkのフィルムは、半導体デバイスの金属の層の間における層間の及び層内の誘電体の層に利用されている最中である。加えて、絶縁材料の比誘電率をさらに低減するためには、材料のフィルムには、孔が形成される、即ち、多孔質の低いkの誘電体のフィルムである。このような低いkのフィルムを、フォトレジストの適用に類似のスピンオン誘電体(SOD)の方法によって、又は、化学蒸着(CVD)によって、堆積させることができる。このように、低いkの材料の使用は、既存の半導体を製造する工程において容易に許容可能なものである。
低いkの材料が、半導体回路の製作に将来有望なものである一方で、本発明は、これらのフィルムがまた多数の難題を提供することを認識してきたものである。第一に、低いkのフィルムは、より伝統的な誘電体の層よりもあまり丈夫ではないものであるという傾向があると共に、誘電体の層をパターン付けする際に一般に使用された食刻及びプラズマ・アッシングの方法によるもののような、ウェハを加工する間に損傷させられ得る。さらに、いくつかの低いkのフィルムは、損傷させられたとき、特にパターン付けの後で、高度に反応性のものであるという傾向があるが、それによって、低いkの材料が、水を吸収すること及び/又は他の蒸気及び/又は誘電体の層の電気的な性質を変え得るものである工程の汚染物質と反応することを可能にする。
その上、本発明は、いくつかの低いkの誘電体のフィルムの多孔率が、しばしば、誘電体と金属被覆を統合するという問題を悪化させることを認識してきたものである。一般には、低いkの誘電体のフィルムとの銅の金属被覆の統合は、ダマシン構造の使用を要求するが、それにおいては、金属の配線のパターンは、銅の堆積に先立ち誘電体のフィルム内に形成される。誘電体のフィルムへの銅の拡散を最小にするためには、障壁層は、典型的には、パターンのエッチングの後に続くこれらのパターンの内部の表面に形成される。しかしながら、誘電体のフィルムにおけるパターンのエッチングの後に続く低いkのフィルムの孔及び/又は損傷の露出は、誘電体のフィルムへの障壁層の乏しい付着のみならず、これらの露出された孔に局所的な障壁フィルムにおける欠陥を通じた障壁材料及び銅の拡散に関連した問題を引き起こす。
加えて、上に書き留めた損傷させられた低いkのフィルムのような、多孔性の低いkの誘電体のフィルムは、湿気を吸収すること、及び他の汚染物質、に影響されやすいものである。例えば、パターンのエッチングの後に続けて、露出された表面は、疎水性のものであることから親水性のものになるまで変化し得る、露出された表面の層は、炭素(C)が消耗させられたものになり得る、及び、孔は、食刻の工程からの汚染物質を保持し得る。
本発明の一つの態様は、上述した問題又は誘電体のフィルムを加工することに関係する先行技術における他の問題のいずれかを低減する又は除去することである。
本発明の別の態様は、誘電体のフィルムを修復する、密閉する、乾燥させる、及び/又は清浄にするために、誘電体のフィルムを処理することである。
本発明のさらに別の態様は、誘電体のフィルムへの障壁材料の拡散を低減する及び/又は誘電体のフィルムへの障壁フィルムの付着を改善するために、誘電体のフィルムを処理することである。
これらの及び/又は他の態様のいずれかは、本発明に従った誘電体のフィルムを処理するための加工システムによって提供されることがある。一つの実施形態において、複数の基体における低い比誘電率(低いk)の誘電体のフィルムを処理するための加工システムは、複数の基体を含有するように構成されたプロセスチャンバーであって、複数の基体の一つ以上のものが、それに低いkの誘電体のフィルムを有するもの;プロセスチャンバーへ結合させられた且つ複数の基体を支持するように構成された基体の保持器;及び、複数の基体の温度を上昇させるように構成された加熱システムを含む。流体分配システムは、プロセスチャンバーへ結合させられると共にプロセスチャンバーへ処理化合物を供給するように構成されると共に、処理化合物は、Cを含有する化合物を含むものであるが、そこでは、x及びyは、単位元以上の整数を表す。制御器は、加熱システム及び流体分配システムへ結合させられると共に加熱システムが、複数の基体における低いkの誘電体のフィルムを処理するために、複数の基体を加熱する一方で、流体分配システムが、プロセスチャンバーへと処理化合物を導入することを引き起こすように構成される。低いkの誘電体のフィルムは、SiOの比誘電率未満の比誘電率の値を有する。
別の実施形態において、バッチの加工システムにおいて複数の基体を配列させること:SiOの比誘電率未満の比誘電率の値を有する複数の基体における誘電体のフィルム:Cを含有する化合物を含む処理化合物へ複数の基体における誘電体のフィルムの少なくとも一つの表面を露出させることであって、それにおいては、x及びyは、単位元以上の整数を表すもの:を含む、基体における誘電体のフィルムを処理するための方法及びコンピューター読み取り可能な媒体は、記載される。
後に続く記載において、発明の徹底的な理解を容易にするために、及び、説明且つ限定でない目的のために、加工システムの特定の幾何学的配置及び様々な構成要素の記載のような、具体的な詳細が、述べられる。しかしながら、発明が、これらの具体的な詳細から逸脱するものである他の実施形態において実践されることがあることは、理解されるべきことである。
今、図面を参照することで、それにおいて、同様の符号は、数個の図のいたるところで同一の又は対応する部分を明示するが、図1Aから1Eまでは、誘電体のフィルムにおけるパターンを形成すると共に、誘電体のフィルムにおいて食刻されたパターンの露出された表面を、これらの表面を乾燥させること、修復すること、密閉すること、又は清浄にすることの少なくとも一つを行うために、処理するための方法の概略的な表現をあたえる。加えて、図2は、本発明の実施形態に従った方法を行うためのフローチャート100をあたえる。図1A、1B及び2に示されたように、誘電体のフィルム20は、追加の層を含むことがあるか又はそれを含まないことがあるものである基体10の上側の表面にステップ100において形成される。基体10は、半導体、金属性の導体、又は、誘電体のフィルムが形成されるものであるところのいずれの他の基体でもあることがある。誘電体のフィルムは、おおよそ4である(例.熱的な二酸化ケイ素についての比誘電率は、3.8から3.9までの範囲にあることができる)ものである、SiOの比誘電率未満の公称の比誘電率の値を有する。発明の実施形態において、誘電体のフィルム20は、3.0未満の比誘電率又は1.6から2.7までの範囲にわたる比誘電率を有することがある。
誘電体のフィルム20を、化学蒸着(CVD)の技術又はTokyo Electron Limited(TEL)から商業的に入手可能なClean Track ACT 8 SOD及びACT 12 SODコーティングシステムにおいて提示されたもののようなスピン・オン・誘電体(SOD)の技術を使用することで、形成することができる。Clean Track ACT 8(200mm)及びACT 12(300mm)コーティングシステムは、SODの材料についての被覆、焼成、及び硬化の用具を提供する。トラックシステムを、100mm、200mm、300mm、及びより大きいものの基体の大きさに加工するように構成することができる。基体に誘電体のフィルムを形成するための他のシステム及び方法は、スピン・オン・誘電体の技術及びCVDの誘電体の技術の両方の当業者に周知である。
誘電体のフィルム20は、例えば、低い比誘電率(又は低いk)の誘電体のフィルムとして特徴付けられる。誘電体のフィルム20は、有機の、無機の、及び無機−有機の混成の材料の少なくとも一つを含むことがある。加えて、誘電体のフィルム20は、多孔性のもの又は非多孔性のものであることがある。例えば、誘電体のフィルムは、CVDの技術を使用することで堆積させられた、酸化された有機シラン(又は有機シロキサン)のような、無機の、ケイ酸塩に基づいた材料を含むことがある。このようなフィルムの例は、Applied Materials,Inc.から商業的に入手可能なBlack DiamondTMのCVDの有機ケイ酸塩ガラス(OSG)のフィルム又はNovellus Systemsから商業的に入手可能なCoralTMのCVDのフィルムを含む。加えて、例えば、多孔性の誘電体のフィルムは、小さい空所(又は孔)を作り出すための硬化の工程の間に破壊されるものであるCH結合を有するケイ素の酸化物に基づいた基質のような、単相の材料を含むことができる。加えて、例えば、多孔性の誘電体のフィルムは、硬化の工程の間に蒸発させられるものである有機の材料(例.ポロゲン)の孔を有するケイ素の酸化物に基づいた基質のような、二相の材料を含むことができる。代わりに、誘電体のフィルム20は、SODの技術を使用することで堆積させられた、水素シルセスキオキサン(HSQ)又はメチルシルセスキオキサン(MSQ)のような、無機の、ケイ酸塩に基づいた材料を含むことがある。このようなフィルムの例は、Dow Corningから商業的に入手可能なFOx HSQ、Dow Corningから商業的に入手可能なXLK porous HSQ、及び、JSR Microelectronicsから商業的に入手可能なJSR LKD−5109を含む。なおも、代わりに、誘電体のフィルム20は、SODの技術を使用することで堆積させられた有機の材料を含むことができる。このようなフィルムの例は、SiLK−I、SiLK−J、SiLK−H、SiLK−D、及び、Dow Corningから商業的に入手可能な多孔性のSiLKの半導体の誘電体の樹脂、及びFLARETM、及びHoneywellから商業的に入手可能なNano−glassを含む。
一度誘電体のフィルム20が、調製されると、パターン付けされたマスク30が、図1Cに図解されたように、ステップ120において、それの上側の表面に形成される。パターン付けされたマスク30は、現像の溶剤を使用する(ポジ型フォトレジストの場合におけるような)感光性の材料の照射された領域又は(ネガ型レジストの場合におけるような)照射されてない領域の取り除きが後に続けられた、マイクロリソグラフィーを使用することで、フォトレジストのような、感光性の材料の層に形成されたパターン35を含むことができる。代わりに、マスク30は、それに埋め込まれた、埋設されたARC(BARC)の層、犠牲的なDUOTMの層、又は調整可能な食刻のレジストARC(TERA)の層のような、反射防止膜(ARC)を有する、二層のマスク、又は多層のマスクを含むことができる。例えば、マスクの単数の層(又は複数の層)を、トラックシステム又はCVDシステムを使用することで、形成することができる。トラックシステムを、248nmのレジスト、193nmのレジスト、157nmのレジスト、EUVのレジスト、(上部/下部の)反射防止膜(TARC/BARC)、及び上部のコートを加工するように構成することができる。例えば、トラックシステムは、Tokyo Electron Limited(TEL)から商業的に入手可能なClean Track ACT 8又はACT 12のレジストのコーティングする及び現像するシステムを含むことができる。基体にフォトレジストのフィルムを形成するための他のシステム及び方法は、スピン・オン・レジストの技術の当業者に周知である。加えて、例えば、マスクのパターンを、いずれの適切な従来のステッピング・リソグラフィーのシステム又はスキャニング・リソグラフィーのシステムを使用することでも、形成することができる。
マスクのパターン35を、図1Dに図解されたようなドライ・プラズマ・エッチングを使用することで、側壁45を有する特徴40を形成するために、ステップ130において下にある誘電体のフィルム20へ転写することができる。たとえば、酸化ケイ素、二酸化ケイ素、などのような酸化物の誘電体のフィルムをエッチングするとき、又は、酸化された有機シランのような無機の低いkの誘電体のフィルムをエッチングするとき、エッチ・ガスの組成物は、一般に、C、C、C、C、CF、などの少なくとも一つのような、フッ化炭素に基づいた化学(C、そこでは、x及びyは、整数である)並びに不活性気体、酸素、及びCOの少なくとも一つを含む。加えて、エッチ・ガスの組成物は、炭化水素又は、CH若しくはCHFのような、フッ化炭化水素の気体(C、そこでは、x、y、及びzは、整数である)を含むことがある。代わりに、例えば、有機の低いkの誘電体のフィルムをエッチングするとき、エッチ・ガスの組成物は、一般に、窒素を含有する気体及び水素を含有する気体の少なくとも一つを含む。先に記載したもののような、誘電体のフィルムを選択的にエッチングするための技術は、誘電体の食刻の工程の当業者に周知である。
エッチングの間に、側壁45のような、誘電体のフィルム20に形成された特徴40内の露出された表面を、損傷させ得るか、又は活性化させ得る。これらの表面によって招かれた損傷又は活性化は、エッチ・プロセッシング(即ち、ドライ・エッチング、又はのアッシングの間におけるマスクの取り除き)の間における水の吸収又は汚染物質及び/又は化学物質の付着に至り得る。例えば、多孔性の低いkの誘電体のフィルムは、エッチ・プロセッシングの間における損傷及び/又は活性化に対して非常に影響を受けやすいものであり得る。一般に、多孔性の低いkのフィルムは、最も一般的には、シラノール(Si−OH)基及び/又は有機基を備えたケイ素の酸化物に基づいたものである。これらの材料は、部分的にはエッチ・プロセッシングの間における有機の構成成分の消耗のせいで、活性化されたもの又は損傷させられたものになり得る。いずれかの場合において、水及び/又は他の汚染物質を容易に吸収することができるものである追加のシラノール基が、露出される。それに応じて、露出された低いkの誘電体の層を備えたデバイスの構造は、取り扱うこと及び、特にパターン付けするステップの後で、汚染物質の無い状態に維持することが、困難なものである。その上、低いkの材料のバルクに対する活性化及び/又は損傷は、比誘電率(k値)に対する増加に帰着し得る。活性化された又は損傷させられた低いkのフィルムが、一以上の値だけのk値の増加をみせ得ることは、観察されてきたことである。
加えて、多孔性の低いkの誘電体のフィルムをエッチングするとき、孔は、エッチングする間に形成された特徴において側壁に沿って露出されたものになる。これらの小さい開放性の孔の形態学は、乏しいフィルムの性質に影響を及ぼし得ると共に、多孔性の誘電体のフィルムにわたって形成された薄いフィルムにおける空所を引き起こすことさえあり得る。
本発明の実施形態において、(例えば、エッチ又はアッシュの工程の後に続くものであるが、)損傷させられた、露出された表面が、処理される。誘電体のフィルムの処理は、誘電体のフィルムの損傷させられた表面を含む、誘電体のフィルムを清浄にすることを含むことができる。加えて、誘電体のフィルムの処理は、誘電体のフィルムを乾燥させることを含むことができる。さらに、誘電体のフィルムの処理は、誘電体のフィルムを修復することを含むことができるが、それによって、誘電体のフィルムを修復することは、誘電体のフィルムについての比誘電率の値を復元すること又は部分的に復元することを含む。またさらに、誘電体のフィルムの処理は、誘電体のフィルムを密閉することを含むことができるが、それによって、誘電体のフィルムの露出された表面が、密閉される。
従って、本発明の実施形態に従って、誘電体のフィルム20は、誘電体のフィルム20を清浄にすること、乾燥させること、修復すること、及び密閉することの少なくとも一つを行うために、ステップ140において処理される。例えば、処理は、誘電体のフィルム20の側壁45へ適用されることがある。図1Eに示されたように、このような処理は、改善された特性を有する処理された側壁50に帰着する。
清浄にする工程は、汚染物質を取り除くこと又は残留物を取り除くことなどのいずれか一つ以上のものを含むことができる。乾燥させる工程は、HOの汚染物質のような湿気を取り除くことを含むことができると共に、従って、清浄にする工程として考えられることがある。加えて、修復する工程は、比誘電率の値を復元すること又は部分的に復元することによる誘電体のフィルムの回復を含むことができる。k値の復元は、例えば、炭素を含有する材料(例.CH)で炭素が消耗させられたサイトを補充することによって特徴付けられ得る。修復する工程は、また、表面を不動態化するものである表面をキャップするシリル基を形成するために、低いkのフィルムの表面におけるシラノール(Si−OH)基を攻撃するものである処理剤を使用する低いkの表面の不動態化を含むことがある。低いkの表面を不動態化することの詳細は、2003年3月4日に出願された代理人整理番号SSI−03501の“Method of passivating of low dielectric materials in wafer processing”と題された、係属中の米国特許出願シリアル番号第10/379,984号に提供されたものであるが、それの全体の内容は、ここに参照によって組み込まれる。さらには、密閉する工程は、例えば、露出された表面における露出された孔を密閉することによって特徴付けられ得る。
本発明に従った処理する工程の間に、誘電体のフィルム20は、Cを含有する化合物を含む処理化合物へ露出されるが、それにおいては、下付き“x”及び“y”は、単位元以上の整数を表す。一つの実施形態において、処理化合物は、誘電体のフィルム20における表面化学を援助するために、窒素(N)を含有する化合物及び塩素(Cl)を含有する化合物の少なくとも一つをさらに含むことができる。例えば、Cを含有する構成成分は、CHを含有する化合物、CHを含有する化合物、及びCHを含有する化合物の少なくとも一つを含むことができる。
図3A及び3Bは、実施形態に従った処理工程の例をさらに図解する。図3Aにおいて、孔144を有する多孔性の低いkの誘電体のフィルム142は、示されるが、それにおいて、エッチング又はアッシングの工程の後に続くものであるが、これらの孔内の露出された表面が、損傷させられたものになることが、観察されてきたことである。表面の損傷は、OHサイトとして湿気(即ち.HO)を吸収することができるものであるダングリング・ボンド146としてあらわれる。今、図3Bを参照すると、誘電体のフィルムは、Cを含有する材料(例.CH)を含む処理化合物へ露出されるが、それの間に、処理する工程は、OH及び他の残基を取り除くための孔144を清浄にすること、C(例.CH)でOH及びダングリング・ボンド146を取り替えるための孔の露出された表面を修復すること、並びに、露出された孔144を閉じるための誘電体のフィルム142へのC(例.CH)を含有する分子148の付着によって孔144を密閉することを容易にする。処理の工程は、また、OHサイトとして結合してこなかったものであるHOの分子を取り除くことによってフィルムを乾燥させることがある。このように、処理された低いkのフィルムは、汚染物質及び湿気の実質的に無いもの、より少ないダングリング・ボンドを有するもの、又は、表面の領域に密閉された孔を有するもののような改善された物理的な性質を低いkのフィルムに提供するものであるCの材料を有する表面の領域を含む。さらに、表面の領域におけるCの材料は、Cの材料なしの対応するフィルム未満の比誘電率を提供する。
今、図4Aを参照すると、処理化合物は、ヘキサメチルジシラザン(HMDS)を備えた場合におけるもの、又は、位置1から4までのいずれか一つへ付けられたものである、有機基及びハロゲン化物の基(F、Cl、Br、など)の組み合わせのような、全ての有機基を有するものであることができるシランの構造150を含む。
今、図4Bを参照することで、処理化合物は、五価の有機ケイ素化合物152を含むが、それにおいては、ケイ素原子は、三方二錐体(triganolbipyramidal)の構成における位置1、2、3、4、及び5において5個の配位子へ配位させられる。典型的には、このような化合物152は、ジフルオロトリメチルケイ酸塩の陰イオンでの場合におけるもののような、ハロゲン化物の原子で配位されるものである位置1〜5の一つ以上のものを備えた陰イオンである。構造152が、陰イオンであるとき、化合物152は、また、ナトリウム、カリウム、又は(示されたものではない)いずれの他の無機の若しくは有機の陽イオンのような、適切な陽イオンを含む。
今、図4Cを参照することで、処理化合物は、ヘキサメチルジシラザン(HMDS)の場合におけるもののような、アミンの窒素へ配位された二つの有機シリル基を備えたアミンの構造として記載することができるものである、シラザンの構造154を含む。
図4Dは、反応の系列(1)において誘電体の材料の表面におけるシラノール基と反応するヘキサメチルジシラザン(HMDS)及び反応の系列(2)において誘電体の材料の表面におけるシラノール基と反応するトリメチルジシラザン(TMDS)の概略的な表現を示す。トリメチルジシラザン(TMDS)が、反応の系列(1)における生産物であると共に、それは、その次に、反応の系列(2)に従った低いkの材料の表面におけるシラノール基とさらに反応することができることに留意すること。よって、ヘキサメチルジシラザン(HMDS)は、本発明の実施形態に従った使用のための優れた処理化合物を提供するものである。
図4Eは、誘電体の材料の表面51におけるシラノール基53とシリル基55との間における立体障害を図解する。シラノール基53が、極度に大きいものであると共にシリル基55についての保護の障壁を現実に提供することができることに留意すること。それに応じて、誘電体の材料の表面の全体又はバルクを完全にシリル化することは、一般には可能なことではない。しかしながら、誘電体の材料が、予備処理されるとき、シラノール基53のより大きい百分率が、表面51におけるシリル基55と取り替えられることは、信じられることである。
代わりに、処理化合物は、ヘキサメチルジシラザン(HMDS)、トリメチルジシラザン(TMDS)、クロロトリメチルシラン(TMCS)、トリクロロメチルシラン(TCMS)、[CSi(CHNH(又は1,3−ジフェニル−1,1,3,3−テトラメチルジシラザン)、C1529NSi(又はN−tert−ブチル−1,1−ジメチル−1−(2,3,4,5−テトラメチル−2,4−シクロペンタジエン−1−イル)−シラナミン)、(CHNH ジメチルアミン、HN(CHSi(OC 3−アミノプロピルトリエトキシシラン、(CHSiO)(又はTMCTS又はテトラメチルシクロテトラシロキサン)、及び[(CHSiO](又はOMCTS又はオクタメチルシクロテトラシロキサン)の少なくとも一つを含むことができる。
一つの例において、1nm以下の孔の大きさを備えた多孔性の低いkの誘電体のフィルムを処理するとき、処理化合物は、HMDS、TMDS、及び(CHNH ジメチルアミンの少なくとも一つを含むことができる。第二の例において、1nm以上の孔の大きさを備えた多孔性の低いkの誘電体のフィルムを処理するとき、処理化合物は、[CSi(CHNH、C15H29NSi、及びHN(CHSi(OC 3−アミノプロピルトリエトキシシランの少なくとも一つを含むことができる。代わりに、第三の例において、誘電体のフィルムは、第一の時間の間に、HMDS、TMDS、及び(CHNH ジメチルアミンの少なくとも一つのような、第一の処理化合物へ露出されると共に、第二の時間の間に、[CSi(CHNH及びHN(CHSi(OC 3−アミノプロピルトリエトキシシランの少なくとも一つのような、第二の処理化合物へ露出される。
代わりに、処理化合物は、(またアルコキシシランを含む)アルキルシラン、(またアルコキシシロキサンを含む)アルキルシロキサン、アリールシラン、アシルシラン、シクロシロキサン、ポリシルセスキオキサン(PSS)、アリールシロキサン、アシルシロキサン、若しくは、ハロシロキサン、又は、それらのいずれかの組み合わせの少なくとも一つを含むことができる。
アルキルシランは、例えば、
ヘキサメチルジシラザン(HMDS)、
テトラメチルジシラザン(TMDS)、
トリメチルシリルジメチルアミン(TMSDMA)、
トリメチルシリルジエチルアミン(TMSDEA)、
N−トリメチルシリル−イミダゾール(TMSI)、
メチルトリメトキシシラン(MTMOS)、
ビニルトリメトキシシラン(VTMOS)、
トリメチルクロロシラン(TMCS)、
ジメチルシリルジメチルアミン(DMSDMA)、
ジメチルシリルジエチルアミン(DMSDEA)、
ビス(ジメチルアミノ)メチルシラン(B[DMA]MS)、
ビス(ジメチルアミノ)ジメチルシラン(B[DMA]DS)、
ジメチルアミノペンタメチルジシラン(DMAPMDS)、
ジメチルアミノジメチルジシラン(DMADMDS)、
ジシラ−アザ−シクロペンタン(TDACP)、
ジシラ−オザ−シクロペンタン(TDOCP)、
トリエチルクロロシラン(TECS)、
テトラメトキシシラン(TMOS)、
ジメチルジメトキシシラン(DMDMOS)、
テトラエトキシシラン(TEOS)、
メチルトリエトキシシラン(MTEOS)、
ジメチルジエトキシシラン(DMDEOS)、
ビニルトリエトキシシラン(VTEOS)、
トリメチルメトキシシラン(TMMS)、
トリメチルエトキシシラン(TMES)、
トリメチルシラノール(TMS−OH)、
ビス(トリメトキシシリル)ヘキサン、
ビス(トリメトキシシリル)オクタン、
ビス(トリメチルシリルメチル)ジメトキシシラン、
ビストリメトキシシリルエタン、
シクロヘキシルメチルジメトキシシラン、
シクロヘキシルトリメトキシシラン、
ジシクロペンチルジメトキシシラン、
ジイソブチルジメトキシシラン、
ジイソプロピルジメトキシシラン、
ジメチルジメトキシシラン、
ヘキサデシルトリメトキシシラン、
オクチルジメチルメトキシシラン、
トリメトキシシラン、
トリメチルメトキシシラン、若しくは、
トリス(ジメチルシロキシ)エトキシシラン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
アルキルシロキサンは、例えば、
(3−グリシドキシプロピル)ペンタメチルジシロキサン、
1,1,1,3,3,5,5−ヘプタメチルトリシロキサン、
1,1,1,5,5,5−ヘキサメチルトリシロキサン、
1,1,3,3,5,5,7,7−オクタメチルテトラシロキサン、
1,1,3,3,5,5−ヘキサメチルトリシロキサン、
1,1,3,3−テトラシクロペンチルジクロロジシロキサン、
1,1,3,3−テトラエトキシ−1,3−ジメチルジシロキサン、
1,1,3,3−テトライソプロピル−1,3−ジクロロジシロキサン、
1,1,3,3−テトライソプロピルジシロキサン、
1,1,3,3−テトラメチル−1,3−ジエトキシジシロキサン、
1,1,3,3−テトラメチルジシロキサン、
1,3−ビス(2−アミノエチルアミノメチル)テトラメチルジシロキサン、
1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン、
1,3−ビス(クロロメチル)−1,1,3,3−テトラキス(トリメチルシロキシ)ジシロキサン、
1,3−ビス(クロロプロピル)テトラメチルジシロキサン、
1,3−ビス(グリシドキシプロピル)テトラメチルジシロキサン、
1,3−ビス(ヒドロキシブチル)テトラメチルジシロキサン、
1,3−ビス(ヒドロキシプロピル)テトラメチルジシロキサン、
1,3−ビス(トリメチルシロキシ)−1,3−ジメチルジシロキサン、
1,3−ジアリルテトラキス(トリメチルシロキシ)ジシロキサン、
1,3−ジアリルテトラメチルジシロキサン、
1,3−ジクロロテトラメチルジシロキサン、
1,3−ジエチルテトラメチルジシロキサン、
1,3−ジエチニルテトラメチルジシロキサン、
1,3−ジメチルテトラメトキシジシロキサン、
1,3−ジオクチルテトラメチルジシロキサン、
1,3−ジビニル−1,3−ジメチル−1,3−ジクロロジシロキサン、
1,3−ジビニルテトラエトキシジシロキサン、
1,3−ジビニルテトラメチルジシロキサン、
1,5−ジクロロヘキサメチルトリシロキサン、
1,5−ジビニルヘキサメチルトリシロキサン、
1,7−ジクロロオクタメチルテトラシロキサン、
1−アリル−1,1,3,3−テトラメチルジシロキサン、
2−[メトキシ(ポリエチレンオキシ)プロピル]ヘプタメチルトリシロキサン、
3,5−ビス(クロロメチル)オクタメチルテトラシロキサン、
3−[ヒドロキシ(ポリエチレンオキシ)プロピル]ヘプタメチルトリシロキサン、
3−アミノプロピルペンタメチルジシロキサン、
3−クロロメチルヘプタメチルトリシロキサン、
3−オクチルヘプタメチルトリシロキサン、
ビス(3−クロロイソブチル)テトラメチルジシロキサン、
ビス(クロロメチル)テトラメチルジシロキサン、
ビス(シアノプロピル)テトラメチルジシロキサン、
ビス(トリデカフルオロ−1,1,2,2−テトラヒドロオクチル)テトラメチルジシロキサン、
ビス(トリフルオロプロピル)テトラメチルジシロキサン、
ビス[(ビシクロへプテニル)エチル]テトラメチルジシロキサン、
ビス−2−[3,4−(エポキシシクロヘキシル)エチル]テトラメチルジシロキサン、
クロロメチルペンタメチルジシロキサン、
デカメチルシクロペンタシロキサン、
デカメチルテトラシロキサン、
ジビニルテトラキス(トリメチルシロキシ)ジシロキサン、
ドデカメチルシクロヘキサシロキサン、
ドデカメチルペンタシロキサン、
ヘキサエチルジシロキサン、
ヘキサメチルジシロキサン、
ヘキサビニルジシロキサン、
オクタメチルトリシロキサン、
ペンタメチルジシロキサン、若しくは、
テトラデカメチルヘキサシロキサン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
アリールシランは、例えば、
ベンジルトリエトキシシラン、
ジ(p−トリル)ジメトキシシラン、
ジフェニルジエトキシシラン、
ジフェニルジヒドロキシシラン、
ジフェニルジメトキシシラン、
ジフェニルメチルエトキシシラン、
p−ビス(トリメトキシシリルメチル)ベンゼン、
フェニルジメチルエトキシシラン、
t−ブチルジフェニルメトキシシラン、
トリフェニルエトキシシラン、
トリフェニルシラノール、
ビニルジフェニルエトキシシラン、
ジベンジルオキシジアセトキシシラン、
フェニルアセトキシトリメチルシラン、
フェニルジメチルアセトキシシラン、若しくは、
フェニルトリアセトキシシラン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
アシルシランは、例えば、
ビストリメチルシリル尿素(BTSU)、
ビス(トリメチルシリル)アセトアミド(BSA)、
ビス(トリメチルシリル)トリフルオロメチルアセトアミド(BSTFA)、
トリアセチルビニルシラン(TAVS)、
N−メチル−N−トリメチルシリル−トリフルオロアセトアミド(MSTFA)、
N−メチル−N−tert−ブチルジメチルシリル−トリフルオロアセトアミド(MBDSTFA)、
N−メチル−N−トリメチルシリル−ヘプタフルオロブチルアミド(MSHFBA)、
アセトキシトリメチルシラン(TMAS)、
3−トリフルオロアセトキシプロピルトリメトキシシラン、
アセトキシエチルジメチルクロロシラン、
アセトキシエチルメチルジクロロシラン、
アセトキシエチルトリクロロシラン、
アセトキシエチルトリエトキシシラン、
アセトキシエチルトリメトキシシラン、
アセトキシメチルジメチルアセトキシシラン、
アセトキシメチルトリエトキシシラン、
アセトキシメチルトリメトキシシラン、
アセトキシメチルトリメチルシラン、
アセトキシプロピルメチルジクロロシラン、
ジメチルジアセトキシシラン、
ジ−t−ブチルジアセトキシシラン、
エチルトリアセトキシシラン、
メチルトリアセトキシシラン、
テトラアセトキシシラン、
テトラキス(トリフルオロアセトキシ)シラン、
トリエチルアセトキシシラン、
ビニルメチルジアセトキシシラン、
ビニルトリアセトキシシラン、
ジベンジルオキシジアセトキシシラン、
フェニルアセトキシトリメチルシラン、
フェニルジメチルアセトキシシラン、若しくは、
フェニルトリアセトキシシラン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
シクロシロキサンは、例えば、
1,3,5,7−テトラメチルシクロテトラシロキサン、
ヘプタメチルシクロテトラシロキサン、
ヘキサエチルシクロトリシロキサン、
ヘキサメチルシクロトリシロキサン、
オクタメチルシクロテトラシロキサン、
ペンタメチルシクロペンタシロキサン、
ペンタビニルペンタメチルシクロペンタシロキサン、
テトラエチルシクロテトラシロキサン、
ヘキサフェニルシクロトリシロキサン、
オクタフェニルシクロテトラシロキサン、
(アセトキシエチル)ヘプタメチルシクロテトラシロキサン、若しくは、
テトラキス(ジフェニルホスフィノエチル)テトラメチルシクロテトラシロキサン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
ポリシルセスキオキサン(PSS)は、例えば、
オクタメチルシルセスキオキサン、
デカメチルシルセスキオキサン、
オクタビニルシルセスキオキサン、
デカビニルシルセスキオキサン、
オクタメトキシシルセスキオキサン、
デカメトキシシルセスキオキサン、若しくは、
クロロプロピルイソブチル−PSS、又は、
それらのいずれかの組み合わせ
:を含むことができる。
アリールシロキサンは、例えば、
1,1,3,3−テトラフェニルジメチルジシロキサン、
1,1,3,5,5−ペンタフェニル−1,3,5−トリメチルトリシロキサン、
1,1,5,5−テトラフェニル−1,3,3,5−テトラメチルトリシロキサン、
1,3−ジクロロ−1,3−ジフェニル−1,3−ジメチルジシロキサン、
1,3−ジクロロテトラフェニルジシロキサン、
1,3−ジフェニル−1,1,3,3−テトラキス(ジメチルシロキシ)ジシロキサン、
1,3−ジフェニル−1,1,3,3−テトラメチルジシロキサン、
1,3−ジビニル−1,3−ジフェニル−1,3−ジメチルジシロキサン、
1,4−ビス(トリメトキシシリルエチル)ベンゼン、
1,5−ビス(グリシドキシプロピル)−3−フェニル−1,1,3,5,5−ペンタメチルトリシロキサン、
1,5−ジビニル−3,3−ジフェニル−1,1,5,5−テトラメチルトリシロキサン、
1,5−ジビニル−3−フェニルペンタメチルトリシロキサン、
3,5−ジフェニルオクタメチルテトラシロキサン、
3−フェニル−1,1,3,5,5−ペンタメチルトリシロキサン、
3−フェニルヘプタメチルトリシロキサン、
ビス(m−アリルフェニルジメチルシリルオクチル)−テトラメチルジシロキサン、
ビス(ペンタフルオロフェニルジメトキシシラン)、
ジビニルテトラフェニルジシロキサン、
ヘキサフェニルジシロキサン、
ヘキサフェニルシクロトリシロキサン、
1,3−ビス[(アクリロメチル)フェネチル]テトラメチルジシロキサン、
オクタフェニルシクロテトラシロキサン、
(アセトキシエチル)ヘプタメチルシクロテトラシロキサン、若しくは、
テトラキス(ジフェニルホスフィノエチル)テトラメチルシクロテトラシロキサン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
アシルシロキサンは、例えば、
1,1,1,3,3−ペンタメチル−3−アセトキシジシロキサン、
1,3−ビス(3−カルボキシプロピル)テトラメチルジシロキサン、
1,3−ビス(3−メタクリルオキシプロピル)テトラキス(トリメチルシロキシ)ジシロキサン、
1,3−ビス(3−メタクリルオキシプロピル)テトラメチルジシロキサン、
11−アセトキシウンデシルトリクロロシラン、
2−[アセトキシ(ポリエチレンオキシ)プロピル]ヘプタメチルトリシロキサン、
メタクリルオキシプロピルペンタメチルジシロキサン、若しくは、
1,3−ビス[(アクリロメチル)フェネチル]テトラメチルジシロキサン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
ハロシロキサンは、例えば、
ヘキサクロロジシロキサン、若しくは、
オクタクロロトリシロキサン、又は、
それらのいずれかの組み合わせ
:を含むことができる。
一つの実施形態に従って、処理化合物へ誘電体のフィルムを露出させることに加えて、露出によって容易にさせられた表面の反応を援助する又は加速するために、基体を、加熱することができる。基体の温度は、おおよそ50度Cからおおよそ450度Cまでの範囲にわたることができると共に、望ましくは、基体の温度は、おおよそ100度Cからおおよそ300度Cまでの範囲にわたることができる。例えば、基体の温度は、おおよそ150度Cからおおよそ250度Cまでの範囲にわたることがある。
一つの実施形態において、処理化合物へ誘電体のフィルムを露出させることに加えて、誘電体のフィルムは、処理化合物の分子の破片へ露出させられる。処理化合物の分子の破片を、プラズマの形成及びプラズマ内での処理化合物の解離によって、発生させることができる。一つの実施形態においては、分子の破片は、現場で発生させられるが、しかし、基体の表面との少ないイオンの衝撃を提供する。このように、この実施形態のプラズマの発生は、処理化合物の導入の間における基体の温度の低減に帰着するものではない。当業者によって認識されることであろうが、基体の表面のより直接的な衝撃は、低減された処理の工程の温度に帰着することがある。
図5は、たとえば、エッチ・プロセッシング又はアッシングの後に続くものである、誘電体のフィルムを清浄にすること、乾燥させること、修復すること、及び密閉することの少なくとも一つを行うために、複数の基体における誘電体のフィルムを処理するための加工システム170のブロック図をあたえる。加工システム170は、複数の基体を加工するように構成されたプロセス・チャンバー172、プロセス・チャンバー172へ結合させられた且つプロセス・チャンバー172に取り付けられた複数の基体へ処理化合物を導入するように構成された流体分配システム174、並びに、プロセス・チャンバー172及び流体分配システム174へ結合させられた且つ工程の処方に従って加工システム170を制御するように構成された制御器を含む。ここにおいて使用されたように、用語“流体”は、液体、気体、又は超臨界流体を意味し得る。
一つの実施形態において、加工システム170は、キャリア・ガスのようなプロセス・ガスを備えた又は備えない蒸気相において複数の基体へ処理化合物を導入するように構成される。例えば、流体分配システム174は、キャリア・ガス又は窒素のような不活性気体を供給するためのキャリア・ガス供給システム及び処理化合物の貯蔵器を含むことができる。流体分配システム174は、処理流体の貯蔵器を通じてキャリア・ガスを泡立たせること及び処理されるものである誘電体のフィルムを有する複数の基体への露出のためにプロセス・チャンバー172へ処理化合物の蒸気を輸送することを許容するものである蒸気搬送システムをさらに含むことができる。さらには、流体分配システム174は、それにおける処理化合物の蒸気の凝結を予防するために、蒸気搬送システムの温度を上昇させるための温度制御システムをさらに含むことができる。プロセス・チャンバー172は、静止したもの、並進可能なもの、又は回転可能なものであることがある複数の基体を取り付けるための基体の保持器をさらに含むことができる。
加えて、プロセス・チャンバー172は、処理化合物への誘電体のフィルムの露出の際における表面の反応を援助するように、複数の基体の温度を加熱する及び/又は制御するように構成された加熱システムを含むことができる。複数の基体の温度は、おおよそ50度Cからおおよそ450度Cまでの範囲にわたることができると共に、望ましくは、温度は、おおよそ100度Cからおおよそ300度Cまでの範囲にわたることができる。
加えて、プロセス・チャンバー172は、プラズマを形成すると共に処理化合物の分子の解離を引き起こすように構成された現場のプラズマ発生システムを含むことができる。
制御器176は、マイクロプロセッサー、メモリ、及び、プロセス・チャンバー172及び流体分配システム174への入力を、これらのシステムからのモニター出力のみならず、伝達すると共に活性化させるための十分な制御電圧を発生させることが可能な(潜在的にD/A及び/又はA/D変換器を含む)ディジタルI/Oポートを含む。メモリに記憶されたプログラムは、記憶された工程の処方に従ってシステム172及び174と相互作用するために、利用される。さらには、制御器176は、記憶された工程の処方に従って加熱システム及び現場のプラズマ発生システムと相互作用することができる。
代わりに、又は、加えて、制御器176を、(示されたものではない)一つ以上の追加の制御器/コンピューターへ結合させることができると共に、制御器176は、追加の制御器/コンピューターからセットアップ及び/又は構成の情報を得ることができる。
図5において、単独の加工素子(172及び174)が、示されるが、しかし、これは、発明に要求されるものではない。加工システム170は、独立な加工素子に加えてそれらと関連させられたいずれかの数の制御器を有するいずれかの数の加工素子をも含むことができる。
制御器176を、いずれの数の加工素子(172及び174)をも構成するために、使用することができると共に、制御器176は、加工素子からのデータを収集する、提供する、加工する、記憶する、及び表示することができる。制御器176は、加工素子の一つ以上のものを制御するための多くの用途を含むことができる。例えば、制御器176は、ユーザーが一つ以上の加工素子を監視する及び/又は制御することを可能とするものであるインターフェースを使用することの簡単さを提供することができるものである(示されたものでない)グラフィック・ユーザー・インターフェース(GUI)の構成部品を含むことができる。
加工システム170は、また、(示されたものではない)圧力制御システムを含むことができる。圧力制御システムを、プロセシング・チャンバー172へ結合させることができるが、しかし、これは、要求されるものではない。代わりの実施形態において、圧力制御システムを、異なって構成すると共に異なって結合させることができる。圧力制御システムは、プロセシング・チャンバー172を排気するための及び/又はプロセシング・チャンバー172内の圧力を規制するための(示されたものではない)一つ以上の圧力弁を含むことができる。代わりに、圧力制御システムは、また、(示されたものではない)一つ以上のポンプを含むことができる。例えば、一つのポンプは、プロセシング・チャンバー内の圧力を増加させるために、使用されることがあると共に、別のポンプは、プロセシング・チャンバー172のガスを抜くために、使用されることがある。別の実施形態において、圧力制御システムは、プロセシング・チャンバーを密閉するためのシールを含むことができる。
さらには、加工システム170は、排気制御システムを含むことができる。排気制御システムを、プロセシング・チャンバー172へ結合させることができるが、しかし、これは、要求されるものではない。代わりの実施形態において、排気制御システムを、異なって構成すると共に異なって結合させることができる。排気制御システムは、(示されたものではない)排気ガス収集容器を含むことができると共に、加工流体から汚染物質を取り除くために使用され得る。代わりに、排気制御システムを、加工流体を再循環させるために、使用することができる。
今、図6を参照することで、バッチの加工システムの単純化されたブロック図が、別の実施形態に従って示される。バッチの加工システム201は、プロセス・チャンバー210及び排気ダクト280を介して排気システム228へ接続された上側の末端223並びに円柱状の多枝管202の蓋227に密封して接合された下側の末端224を有するものであるプロセス・チューブ225を含有する。排気ダクト280は、加工システム201において、所定の圧力、例.大気の圧力又は大気圧よりも下の圧力を維持するために、プロセス・チューブ225から排気システム288へ気体を放出する。(鉛直の区間でそれぞれの水平な平面)横並び様の様式において複数の基体(ウェハ)240を保持するための基体の保持器235は、プロセス・チューブ225に置かれる。基体の保持器235は、蓋227に貫通すると共に(電気モーターを含むことがあるものである)駆動システム228によって駆動された回転するシャフト221に取り付けられるものである回転台226に在住する。回転台226を、全体的なフィルムの均一性を改善するために、加工する間に回転させることができるか、又は、代わりに、回転台は、加工する間に、静止したものであることができる。蓋227は、プロセス・チューブ225の中に及びそれの外に基体の保持器235を移送するための昇降機222に取り付けられる。蓋227が、それの最上の位置で位置決めされるとき、蓋227は、多枝管202の開口の末端を閉じるように、適合させられる。
流体分配システム297は、プロセス・チャンバー210へとプロセス・ガス有りで又は無しで一つ以上の処理化合物を導入するように構成される。複数の気体の供給ラインを、気体の供給ラインを通じてプロセス・チューブ225へと複数の気体を供給するために、多枝管202のまわりに配置することができる。図6において、複数の気体の供給ラインの中で一つの気体の供給ライン245のみが、示される。(示されたような)気体の供給ライン245は、プロセス・ガスの源294へ接続される。一般には、プロセス・ガスの源294は、基体240を加工するために、基体240へフィルムを堆積させるための気体(例.ケイ素を含有するフィルムを堆積させるためのケイ素を含有する気体)、基体240をエッチングするための気体、基体240を酸化するための気体、又は、上に記載された処理化合物を援助するための気体を含む、プロセス・ガスを供給することができる。プラズマ源295は、プロセス・チャンバー210へ動作可能に結合させられる。例えば、プラズマ源295は、遠く離れて位置させられることがあると共に、気体の供給ライン245によってプロセス・チャンバー210へ動作可能に結合させられることがある。プラズマ源295は、プロセス・ガス又は気体の源296からの処理化合物の少なくとも一つを励起するように構成されると共に、励起された(解離された)気体は、その後、流体分配システム297の気体の供給ライン245によってプロセス・チューブ225へと導入される。プラズマ源295は、例えば、マイクロ波プラズマ源、無線周波数(RF)プラズマ源、又は光の放射によって動力供給されたプラズマ源であることができる。マイクロ波プラズマ源の場合には、マイクロ波のパワーは、約500ワット(W)と約5,000Wとの間にあることができる。マイクロ波の周波数は、例えば、2.45GHz又は8.3GHzであることができる。一つの例において、遠隔のプラズマ源は、MKS Instruments,Wilmington,Massachusetts,USAによって製造された、Downstream Plasma Source Type AX7610であることができる。
円柱状の熱反射器230は、反応管225を覆うために、配列される。熱反射器230は、主要な加熱器220、下部の加熱器265、及び排気ダクトの加熱器270を含む加熱システムによって放射された放射熱の散逸を抑制するための鏡面仕上げされた内側の表面を有する。(示されなかった)螺旋状の冷却水の通過は、冷却する媒体の通過としてプロセス・チャンバー210の壁に形成されることがある。
排気システム288は、真空ポンプ286、トラップ284、及び自動の圧力制御器(APC)282を含む。真空ポンプ286は、例えば、20,000リットル毎秒までの(及びより大きい)ポンピング・スピードの可能な乾燥の真空ポンプを含むことができる。加工する間に、気体を、流体分配システム297の気体の供給ライン245を介してプロセス・チャンバー210へと導入することができると共に、工程の圧力を、APC282によって調節することができる。トラップ284は、プロセス・チャンバー210からの未反応の前駆体材料及び副産物を収集することができる。
工程を監視するシステム292は、実時間の工程を監視することが可能なセンサー275を含むと共に、例えば、質量分析器(MS)、フーリエ変換赤外(FTIR)分光器、又は粒子計数器を含むことができる。制御器290は、マイクロプロセッサー、メモリ、及び、バッチの加工システム201からのモニターの出力のみならずバッチの加工システム201への入力を伝達すると共に活性化することに十分な制御電圧を発生させることが可能なディジタルI/Oポートを含む。その上、制御器290は、流体分配システム297、駆動システム228、工程を監視するシステム292、加熱システム220、215、265、及び270、並びに排気システム288へ結合させられると共に、それらと情報を交換することができる。制御器290は、DELL PRECISION WORKSTATION 610TMとして実施されることがある。
制御器290は、また、汎用のコンピューター、プロセッサー、ディジタル信号プロセッサー、などとして実施されることがあるが、それは、基体を加工する装置が、コンピューター読み取り可能な媒体に含有された一つ以上の命令の一つ以上のシーケンスを実行する制御器290に応答して発明の加工するステップの一部分又は全てを行うことを引き起こす。発明の教示に従ってプログラムされた命令を保持するための及びデータの構造、表、記録、又はここに記載された他のデータを含有するためのコンピューター読み取り可能な媒体又はメモリ。コンピューター読み取り可能な媒体の例は、コンパクト・ディスク、ハード・ディスク、フロッピー(登録商標)・ディスク、テープ、磁気光学ディスク、PROM類(EPROM、EEPROM、フラッシュEPROM)、DRAM、SRAM、SDRAM、又はいずれかの他の磁気媒体、コンパクト・ディスク(例.CD−ROM)、又はいずれかの他の光学媒体、パンチ・カード、紙テープ、又は穴のパターンを備えた他の物理的な媒体、(下に記載された)搬送波、又は、コンピューターが読み取ることができるところのいずれかの他の媒体である。
制御器290は、バッチの加工システム201に相対して、局所的に位置させられることがあるか、又は、それは、インターネット若しくはイントラネットを介してバッチの加工システム201に相対して、遠く離れて位置させられることがある。このように、制御器290は、直接的な接続、イントラネット、及びインターネットの少なくとも一つを使用することで、バッチの加工システム201とデータを交換することができる。制御器290は、顧客のサイト(即ち、デバイスのメーカー、など)でイントラネットへ結合させられる又は販売業者のサイト(即ち、設備の製造業者)でイントラネットへ結合させられることがある。さらには、別のコンピューター(即ち、制御器、サーバー、など)は、直接的な接続、イントラネット、及びインターネットの少なくとも一つを介してデータを交換するために、制御器290にアクセスすることができる。
今、図7を参照することで、バッチの加工システムの単純化されたブロック図が、別の実施形態に従って示される。バッチの加工システム301は、図6に図解された且つ上に記載されたバッチの加工システム201と同じ特徴の多数のものを含有する。しかしながら、バッチの加工システム301は、加熱素子220A、220B、220C、220D、及び220Eを有するマルチプル・ゾーンの主要な加熱器をさらに含む。五つ(5個)の加熱素子が、図解されるとはいえ、加熱素子の数は、変動することがある、例.数は、より多いもの又はより少ないものであることがある。例えば、各々の加熱素子は、炭素に抵抗性のある加熱素子又は他の従来の抵抗性のある加熱素子を含むことがある。加えて、加熱素子の構成若しくは幾何学的配置又は構成及び幾何学的配置の両方は、図7に図解されたものから変動することがある。マルチプル・ゾーンの主要な加熱器は、基体のバッチのいたるところで基体の温度における空間的な変動の追加の制御を容易にすることができる。例えば、マルチプル・ゾーンの主要な加熱器は、プラス又はマイナス1度Cの温度の可制御性で、おおよそ40度C毎分までの加熱する傾斜率を達成することができる。
今、図8を参照することで、バッチの加工システムの単純化されたブロック図が、別の実施形態に従って示される。バッチの加工システム401は、図6に図解された且つ上に記載されたバッチの加工システム201と同じ特徴の多数のものを含有する。しかしながら、バッチの加工システム401は、複数の気体注入デバイス446A、446B、及び446Cを介して基体の保持器235に沿った複数のゾーンへの処理化合物の流動を提供する複数の気体の供給ライン445A、445B、及び445Cを含むマルチプル・ゾーンの気体注入システムをさらに含む。各々の気体注入デバイス446A−Cは、各々の気体注入デバイスに沿った、変動する大きさ若しくは分布又はそれら両方の一つ以上の気体注入口を含むことがある。処理化合物の濃度、処理化合物の流速、などを含む、いずれの流動の性質も、プロセス・チャンバー210の各々の領域へ変動させられる又は制御されることがある。
今、図9を参照することで、バッチの加工システムの単純化されたブロック図が、別の実施形態に従って示される。バッチの加工システム501は、図6に図解された且つ上で議論されたバッチの加工システム201と同じ特徴の多数のものを含有する。しかしながら、バッチの加工システム501は、プロセス・チャンバー210の反応管225内に位置させられた電極555へ結合させられた電力源及び自由選択のインピーダンス整合回路網を有する現場のプラズマ発生システム550をさらに含む。電力源は、例えば、電極555を通じて処理化合物へ電力を結合させるように構成された無線周波数(RF)発生器を含むことがある。電極555へのRFパワーの印加についての典型的な周波数は、約0.1MHzから約200MHzまでの範囲にわたることができる。インピーダンス整合回路網は、電極及びプラズマへの入力インピーダンスとRF発生器の出力インピーダンスを整合させることによって、パワーの移転を最大にするために、利用されることがある。現場のプラズマを発生させることが可能なバッチの加工システムは、2003年5月19日に出願された且つ2004年12月2日に公開された日本国特許出願公開第2004−343017号に記載されたものであるが、それの全体の内容は、ここに参照によって組み込まれる。さらには、図8に図解されたように、処理化合物は、一つ以上の気体の導管を使用することで最も近い電極555に導入されることがある。
図6、7、8、及び9に描かれたバッチタイプの加工システム201、301、401、及び501は、具体的なハードウェアの多数のバリエーションを、本発明を実践するために使用することができるとすると、例示的な目的のみで示されると共に、これらのバリエーションが、当業者には容易に明白なものであると思われることは、理解されることである。図6、7、8、及び9におけるバッチの加工システム201、301、401、及び501は、例えば、200mmの基体、300mmの基体、又はいっそうより大きい基体のような、いずれの大きさの基体をも加工することができる。さらには、バッチの加工システム201、301、401、及び501は、約200個の基体又はより多くのものまで同時に加工することができる。代わりに、加工システムは、約25個の基体まで同時に加工することができる。半導体の基体、例.シリコンのウェハに加えて、基体は、例えば、LCDの基体、ガラスの基体、又は化合物半導体の基体を含むことができる。
例えば、例示的な蒸気の輸送−供給装置が、Tokyo Electron Limitedへ譲渡された米国特許第5,035,200号明細書に記載されるが、それは、それの全体においてここに参照によって組み込まれる。加えて、例えば、例示的な蒸気の輸送−供給装置は、からTokyo Electron Limitedから商業的に入手可能な、TELFormula(R)バッチ加工システムを含むことがある。
一つの実施形態において、一つ以上の基体における誘電体のフィルムを、誘電体のフィルムを熱的に処理すると共に化学的に処理するために、一つ以上の工程のステップで処理することができる。誘電体のフィルムの熱的な処理は、水のような、汚染物質又は他の揮発性の構成要素を取り除くために、誘電体のフィルムを焼きなましすること、又は、誘電体のフィルムを乾燥させることを含むことができる。誘電体のフィルムの化学的な処理は、誘電体のフィルムを清浄にすること、誘電体のフィルムの比誘電率を復元すること若しくは部分的に復元することによって誘電体のフィルムを修復すること、又は、誘電体のフィルムを密閉すること若しくは部分的に密閉することを含むことができる。例えば、これらの工程のステップのいずれか一つは、誘電体のフィルムの形成、誘電体のフィルムの食刻加工すること、誘電体のフィルムのアッシング、誘電体のフィルムを研磨すること、又は、電子デバイスの調製の間に誘電体のフィルムを加工することの後に続くものであるが、誘電体のフィルムにおける露出された表面で行われることがある。一つの実施形態において、プラズマは、誘電体のフィルムを密閉することを容易にするために、処理化合物の導入の間に発生させられる;しかしながら、誘電体のいくらかの密閉が、プラズマの発生無しで、起こることがある。別の実施形態において、第一の化学的な処理は、プラズマ無しで、処理化合物で行われると共に、第二の処理は、同じ処理化合物でプラズマを発生させること及び/又は別の処理化合物を導入すること及びプラズマを発生させることを含む。なおも、さらに、異なる処理化合物は、処理ステップの部分として同時的に又は順次的に導入されることがある。
化学的な処理の間に、多重のステップの工程における各々の処理化合物は、汚染物質、残留物、硬化させられた残留物、フォトレジスト、硬化させられたフォトレジスト、食刻後の残留物、アッシング後の残留物、化学的機械的研磨(CMP)後の残留物、研磨後の残留物、若しくは、移植後の残留物、若しくはそれらのいずれかの組み合わせを取り除くための清浄にする組成物;微粒子を取り除くための清浄にする組成物;薄いフィルム、多孔性の薄いフィルム、多孔性の低い比誘電率の材料、若しくは空隙の誘電体、若しくはそれらのいずれかの組み合わせを乾燥させるための乾燥させる組成物;誘電体の薄いフィルム、金属の薄いフィルム、若しくはそれらのいずれかの組み合わせを調製するためのフィルムを形成する組成物;低い比誘電率(低いk)のフィルムの比誘電率を復元する若しくは部分的に復元するための修復する組成物;誘電体のフィルム若しくは多孔性のフィルムを密閉する若しくは部分的に密閉するための密閉する組成物;又はそれらのいずれかの組み合わせ:のような、しかしそれらに限定されるものではない、プロセス組成物を含むことができる。
例えば、誘電体のフィルムを清浄にするように構成された処理化合物は、酸素を含有する化合物、窒素を含有する化合物、水素を含有する化合物、フッ素を含有する化合物、ハロゲンを含有する化合物、炭化水素の化合物、若しくはそれらのいずれかの組み合わせ、、若しくは前述の材料のいずれかの励起された種、若しくは前述の材料のいずれかのイオン化された種、又は、前述の材料のいずれかのラジカルを含むことができる。たとえば、処理化合物は、オゾン、酸素ラジカル、又はフッ素ラジカルを含むことができる。誘電体のフィルムの処理は、清浄にする前に若しくは清浄にした後に又はそれら両方で、処理システムへのパージ・ガスの導入をさらに含むことができる。パージ・ガスは、希ガスのような不活性気体を含むことができる。誘電体のフィルムを修復する(それの比誘電率を復元する又は部分的に復元する)とき、処理化合物は、蒸気の相において上に記載された化合物のいずれか一つを含むことができる。加えて、多孔性の誘電体のフィルムを密閉する又は部分的に密閉するとき、処理化合物は、蒸気の相において上に記載された化合物のいずれか一つを含むことができる。
蒸気の相の処理システムにおいて、処理化合物は、非プラズマの気体の混合物を含むことができるか、又は、それは、プラズマを含むことがある。化学的な処理の工程(非プラズマ)において、一つ以上の基体が、自由選択で加熱される一方で、一つ以上の基体における誘電体のフィルムは、処理化合物へ露出される。プラズマで援助された化学的な処理の工程(プラズマ)において、一つ以上の基体が、自由選択で加熱される一方で、一つ以上の基体における誘電体のフィルムは、処理化合物及びそれ処理化合物の分子の破片へ露出される。
今、図10を参照することで、複数の処理ステップの工程を使用することで一つ以上の基体における誘電体のフィルムを処理するための方法が、記載される。その方法は、一つ以上の基体に誘電体のフィルムを形成すると共に710において始まるフローチャート700を含むが、それにおいては、誘電体のフィルムは、SiOの比誘電率未満の値を有する初期の比誘電率を含む。720において、一つ以上の基体は、誘電体のフィルムにおいて複数の処理工程を行うように構成されたプロセス・チャンバーにおいて配列される。加工システムは、図5、6、7、8、又は9に図解された加工システムのいずれか一つを含むことができる。
730において、一つ以上の基体を焼きなましすることを含むものである熱的な処理の工程は、一つ以上の基体における誘電体のフィルムから揮発性の構成要素を取り除くために、行われる。熱的な処理は、不活性な雰囲気へ一つ以上の基体を露出させる一方で、一つ以上の基体の温度を上昇させることを含むことができる。例えば、温度は、おおよそ50度Cからおおよそ500度Cまでの範囲にわたることができると共に、望ましくは、温度は、おおよそ100度Cからおおよそ200度Cまでの範囲にわたることができる。加えて、例えば、不活性な雰囲気は、ヘリウム、アルゴン、キセノン、などのような、希ガス、又は窒素(N)の導入を含むことができる。
740において、一つ以上の基体における誘電体のフィルムへ処理化合物を導入すること、及び、一つ以上の基体を加熱すること:を含む、化学的な処理の工程は、一つ以上の基体で行われる。化学的な処理は、誘電体のフィルムを清浄にすること、誘電体のフィルムの比誘電率を復元する若しくは部分的に復元することによって誘電体のフィルムを修復すること、若しくは、誘電体のフィルムを密閉する若しくは部分的に密閉すること、又は、それらの二つの若しくはより多くのもののいずれかの組み合わせを含むことができる。処理化学物質は、上に記載された化学的な組成物のいずれか一つを含むことができる。加えて、例えば、温度は、おおよそ50度Cからおおよそ450度Cまでの範囲にわたることができると共に、望ましくは、温度は、おおよそ100度Cからおおよそ300度Cまでの範囲にわたることができる。化学的な処理の工程は、プラズマを含むことも含まないこともあるが、それにおいてプラズマは、プロセス・チャンバー内の又は遠隔のプラズマ源におけるプロセス・チャンバーの外側のいずれかで形成される。プラズマで援助された化学的な処理の工程が、利用されるとき、一つ以上の基体は、処理化合物及びプラズマにおける分子の解離の結果としての処理化合物の分子の破片へ露出される。
一つの例において、複数の処理ステップの工程は、エッチングの工程、アッシングの工程、又は、湿式のクリーニングの工程の少なくとも一つの後に続くものであるが、誘電体の層で行われるが、それによって、複数の処理ステップの工程は、誘電体のフィルムを乾燥させること、及び、誘電体のフィルムを修復すること若しくは誘電体のフィルムを密閉すること又はそれら両方を容易にする。別の例においては、複数の処理ステップの工程は、誘電体の層における薄いフィルムの堆積の先にたつ。薄いフィルムは、金属化の後に続くものであるが、金属の線及び通路から誘電体への金属の移行を予防するために利用された障壁層を含むことができる。まだ別の例において、複数の処理ステップの工程は、それに堆積させられた薄いフィルムの付着を促進するためには、誘電体のフィルムの露出された表面を変えるために、プラズマ処理のステップの先に立つ。
本発明は、低いkの誘電体の表面を不動態化すると共に、加工する環境においてパターン付けされた低いkの誘電体の層について(スピン・オン・重合体の反射防止膜の層及び感光性重合体を含むが、しかし、それらに限定されるものではない)食刻後の残留物を取り除くことのような、他の加工するステップと両立可能なものであることの可能性を有する。
また、本発明が、パターン付けするステップの後に失われた誘電体の材料の比誘電率(k値)を復元する又は部分的に復元することは、観察されてきたことであると共に、時間をかけて安定なものである低いkの誘電体の層を生じさせることは、示されてきたことである。また、本発明が、露出された多孔性の表面を密閉する又は部分的に密閉することは、観察されてきたことである。
この発明のある一定の例示的な実施形態のみが、上に詳細に記載されてきたものであるとはいえ、当業者は、多数の変更が、この発明の新規な教示及び利点から著しく逸脱することなく、例示的な実施形態において可能なことであることを容易に認識するものと思われる。例えば、低いkの表面に対する損傷が、主として、食刻又はアッシングで作り出された損傷に関して記載される一方で、本発明は、このような損傷のみを処理することに限定されるものではないと共に、低いkのフィルムを含有するウェハの他の取り扱い又は加工によって引き起こされた低いkのフィルムに対する損傷を処理するために実施されることがある。さらに、流体分配システムが、蒸気の相の分配システムに関して記載されてきたものである一方で、当業者によって実施されることがあるものである液体又は超臨界流体として処理化合物又は他の化合物を分配するための他の知られたシステムは、本発明の範囲内にある。それに応じて、全てのこのような変更は、この発明の範囲内に含まれることが意図されたものである。
この出願は、2003年10月10日に出願された、代理人整理番号243414USの、“Method and system for treating a dielectric film”と題された、同時係属の米国特許出願シリアル番号第10/682,196号;2005年2月18日に出願された、代理人整理番号266479USの、“Method and system for treating a dielectric film”と題された、同時係属の米国特許出願シリアル番号第11/060,352号;これと同日付けで出願された、代理人整理番号277839USの、“Plural treatment step process for treating low dielectric constant films”と題された、同時係属の米国特許出願シリアル番号第11/239,291号;及び、これと同日付けで出願された、整理番号277840USの、“Plasma−assisted vapor phase treatment of low dielectric constant film using a batch processing system”と題された、同時係属の米国特許出願シリアル番号第11/239,306号に関係付けられたものである;それらの内容は、それらの全体において参照によって組み込まれる。
添付する図面:において、
図1Aから1Eまでは、本発明の実施形態に従った誘電体のフィルムを形成すると共に処理するための方法の単純化された概略的な表現をあたえる; 図2は、本発明の実施形態に従った誘電体のフィルムを生産するための方法のフローチャートをあたえる; 図3A及び3Bは、誘電体のフィルムを処理するための方法の概略的な表現を図解する; 図4Aから4Cまでは、本発明の実施形態に従って誘電体のフィルムを処理するために使用された有機ケイ素の構造の概略的な表現を示す; 図4Dは、本発明の別の実施形態に従って誘電体の材料におけるシラノール基との反応の概略的な表現を示す; 図4Eは、誘電体の材料の表面におけるシラノール基とシリル基との間の立体障害を図解する; 図5は、本発明の実施形態に従って誘電体のフィルムを処理するためのバッチの加工システムのブロック図をあたえる; 図6は、本発明の別の実施形態に従って誘電体のフィルムを処理するためのバッチの加工システムをあたえる; 図7は、本発明の別の実施形態に従って誘電体のフィルムを処理するためのバッチの加工システムをあたえる; 図8は、本発明の別の実施形態に従って誘電体のフィルムを処理するためのバッチの加工システムをあたえる; 図9は、本発明の別の実施形態に従って誘電体のフィルムを処理するためのバッチの加工システムをあたえる;及び 図10は、本発明の実施形態に従って誘電体のフィルムを処理するための方法のフローチャートをあたえる。

Claims (34)

  1. 複数の基体における低い比誘電率(低いk)の誘電体のフィルムを処理するための加工システムであって、前記加工システムは、
    前記複数の基体を含有するように構成されたプロセスチャンバー、前記低いkの誘電体のフィルムを有する前記複数の基体の一つ以上のものを含み、前記低いkの誘電性フィルムは、SiOの比誘電率よりもより少ない比誘電率の値を有し;
    前記加工システムは、
    前記プロセスチャンバーに結合させられた且つ前記複数の基体を支持するように構成された基体の保持器;
    前記複数の基体の温度を上昇させるように構成された加熱システム;
    前記プロセスチャンバーに結合させられた且つ前記プロセスチャンバーへ処理化合物を供給するように構成された流体分配システムを含み、前記処理化合物は、Cを含有する化合物を含み、x及びyは、単位元以上の整数を表し、並びに、
    前記加工システムは、
    前記加熱システムが、前記複数の基体における前記低いkの誘電体のフィルムを処理するために、前記複数の基体を加熱する一方で、前記流体分配システムが前記プロセスチャンバーへと前記処理化合物を導入することを引き起こすように構成された制御器
    :を含む、加工システム。
  2. 前記流体分配システムは、蒸気の相において前記プロセスチャンバーへと前記処理化合物を導入するように構成された気体分配システムを含む、請求項1に記載の加工システム。
  3. 前記プロセスチャンバーは、1個と200個との間の基体を収容するように構成される、請求項2に記載の加工システム。
  4. 前記プロセスチャンバーへ結合させられた且つ前記処理化合物を励起するように構成されたプラズマ源:をさらに含むと共に、前記プラズマ源は、前記プロセスチャンバー内で前記処理化合物を励起するように構成されるか、又は、前記プラズマ源は、前記プロセスチャンバーの外側で前記処理化合物を励起するように構成される、請求項2に記載の加工システム。
  5. 前記プラズマ源は、マイクロ波プラズマ源、無線周波数(RF)プラズマ源、又は、光の放射を利用するプラズマ源を含む、請求項4に記載の加工システム。
  6. 前記流体分配システムは、前記処理化合物と共にプロセスガスを供給するようにさらに構成される、請求項2に記載の加工システム。
  7. 前記プロセスガスは、入口ガスを含む、請求項6に記載の加工システム。
  8. 前記プロセスチャンバーへ結合させられた且つ前記プロセスガス若しくは前記処理化合物又はそれら両方を励起するように構成されたプラズマ源:をさらに含むと共に、前記プラズマ源は、前記プロセスチャンバー内で前記励起を行うように構成されるか、又は、前記プラズマ源は、前記プロセスチャンバーの外側で前記励起を行うように構成される、請求項7に記載の加工システム。
  9. 前記基体の保持器は、並進可能なもの又は回転可能なものの少なくとも一つにある、請求項2に記載の加工システム。
  10. 前記加熱システムは、マルチゾーンの加熱システムを含む、請求項2に記載の加工システム。
  11. 前記制御器は、前記複数の基体の温度又は前記処理化合物の量の一つ以上のものを監視すること、調節すること、又は制御することの少なくとも一つを行うように構成されたもの:である、請求項2に記載の加工システム。
  12. 前記流体分配システムは、前記低いkの誘電体のフィルムを清浄にすること、前記低いkの誘電体のフィルムを乾燥させること、前記低いkの誘電体のフィルムの比誘電率を復元すること若しくは部分的に復元することによって前記低いkの誘電体のフィルムを修復すること、又は、前記低いkの誘電体のフィルムを密閉すること若しくは部分的に密閉することの少なくとも一つを行うように選択された処理化合物として前記処理化合物を供給するように構成される、請求項2に記載の加工システム。
  13. 前記流体分配システムは、アルキルしラン、アルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アリールシラン、アシルシラン、シクロシロキサン、ポリシルセスキオキサン(PSS)、アリールシロキサン、アシルシロキサン、若しくはハロシロキサン、又はそれのいずれかの組み合わせとして前記処理化合物を供給するように構成される、請求項2に記載の加工システム。
  14. 前記流体分配システムは、窒素を含有する材料及び塩素を含有する材料の少なくとも一つをさらに含む前記処理化合物を供給するように構成される、請求項13に記載の加工システム。
  15. 前記低いkの誘電体のフィルムは、1.6から2.7までの範囲にわたる比誘電率を有する誘電体のフィルムを含む、請求項2に記載の加工システム。
  16. 前記低いkの誘電体のフィルムは、多孔性の誘電体のフィルム及び非多孔性の誘電体のフィルムの少なくとも一つを含む、請求項2に記載の加工システム。
  17. 前記多孔性の誘電体のフィルムは、単相の材料及び二相の材料の少なくとも一つを含む、請求項16に記載の加工システム。
  18. 前記流体分配システムは、前記プロセスチャンバー内におけるマルチゾーンへの前記処理化合物の流動を調節するように構成されたマルチゾーンの流体分配システムを含む、請求項2に記載の加工システム。
  19. 複数の基体における誘電体のフィルムを処理する方法であって、
    前記方法は、
    バッチの加工システムにおいて前記複数の基体を配列することを含み、前記誘電体のフィルムは、SiOの比誘電率未満の比誘電率の値を有し;
    前記方法は、
    前記複数の基体を加熱すること;
    を含有する化合物を含む処理化合物へ前記複数の基体における前記誘電体のフィルムの少なくとも一つの表面を露出させること
    :を含むと共に、x及びyは、単位元以上の整数を表す、方法。
  20. 前記処理化合物へ前記複数の基体を前記露出させることは、アルキルシラン、アルコキシシラン、アルキルシロキサン、アルコキシシロキサン、アリールシラン、アシルシラン、シクロシロキサン、ポリシルセスキオキサン(PSS)、アリールシロキサン、アシルシロキサン、若しくは、ハロシロキサン、又は、それらのいずれかの組み合わせを含む前記処理化合物へ前記複数の基体における前記誘電体のフィルムの少なくとも一つの表面を露出させることを含む、請求項19に記載の方法。
  21. 前記処理化合物は、
    ヘキサメチルジシラザン(HMDS)、
    テトラメチルジシラザン(TMDS)、
    トリメチルシリルジメチルアミン(TMSDMA)、
    トリメチルシリルジエチルアミン(TMSDEA)、
    N−トリメチルシリル−イミダゾール(TMSI)、
    メチルトリメトキシシラン(MTMOS)、
    ビニルトリメトキシシラン(VTMOS)、
    トリメチルクロロシラン(TMCS)、
    ジメチルシリルジメチルアミン(DMSDMA)、
    ジメチルシリルジエチルアミン(DMSDEA)、
    ビス(ジメチルアミノ)メチルシラン(B[DMA]MS)、
    ビス(ジメチルアミノ)ジメチルシラン(B[DMA]DS)、
    ジメチルアミノペンタメチルジシラン(DMAPMDS)、
    ジメチルアミノジメチルジシラン(DMADMDS)、
    ジシラ−アザ−シクロペンタン(TDACP)、
    ジシラ−オザ−シクロペンタン(TDOCP)、
    トリエチルクロロシラン(TECS)、
    テトラメトキシシラン(TMOS)、
    ジメチルジメトキシシラン(DMDMOS)、
    テトラエトキシシラン(TEOS)、
    メチルトリエトキシシラン(MTEOS)、
    ジメチルジエトキシシラン(DMDEOS)、
    ビニルトリエトキシシラン(VTEOS)、
    トリメチルメトキシシラン(TMMS)、
    トリメチルエトキシシラン(TMES)、
    トリメチルシラノール(TMS−OH)、
    ビス(トリメトキシシリル)ヘキサン、
    ビス(トリメトキシシリル)オクタン、
    ビス(トリメチルシリルメチル)ジメトキシシラン、
    ビストリメトキシシリルエタン、
    シクロヘキシルメチルジメトキシシラン、
    シクロヘキシルトリメトキシシラン、
    ジシクロペンチルジメトキシシラン、
    ジイソブチルジメトキシシラン、
    ジイソプロピルジメトキシシラン、
    ジメチルジメトキシシラン、
    ヘキサデシルトリメトキシシラン、
    オクチルジメチルメトキシシラン、
    トリメトキシシラン、
    トリメチルメトキシシラン、若しくは、
    トリス(ジメチルシロキシ)エトキシシラン、又は、
    それらのいずれかの組み合わせ
    :を含むアルキルシランを含む、請求項20に記載の方法。
  22. 前記処理化合物は、
    (3−グリシドキシプロピル)ペンタメチルジシロキサン、
    1,1,1,3,3,5,5−ヘプタメチルトリシロキサン、
    1,1,1,5,5,5−ヘキサメチルトリシロキサン、
    1,1,3,3,5,5,7,7−オクタメチルテトラシロキサン、
    1,1,3,3,5,5−ヘキサメチルトリシロキサン、
    1,1,3,3−テトラシクロペンチルジクロロジシロキサン、
    1,1,3,3−テトラエトキシ−1,3−ジメチルジシロキサン、
    1,1,3,3−テトライソプロピル−1,3−ジクロロジシロキサン、
    1,1,3,3−テトライソプロピルジシロキサン、
    1,1,3,3−テトラメチル−1,3−ジエトキシジシロキサン、
    1,1,3,3−テトラメチルジシロキサン、
    1,3−ビス(2−アミノエチルアミノメチル)テトラメチルジシロキサン、
    1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン、
    1,3−ビス(クロロメチル)−1,1,3,3−テトラキス(トリメチルシロキシ)ジシロキサン、
    1,3−ビス(クロロプロピル)テトラメチルジシロキサン、
    1,3−ビス(グリシドキシプロピル)テトラメチルジシロキサン、
    1,3−ビス(ヒドロキシブチル)テトラメチルジシロキサン、
    1,3−ビス(ヒドロキシプロピル)テトラメチルジシロキサン、
    1,3−ビス(トリメチルシロキシ)−1,3−ジメチルジシロキサン、
    1,3−ジアリルテトラキス(トリメチルシロキシ)ジシロキサン、
    1,3−ジアリルテトラメチルジシロキサン、
    1,3−ジクロロテトラメチルジシロキサン、
    1,3−ジエチルテトラメチルジシロキサン、
    1,3−ジエチニルテトラメチルジシロキサン、
    1,3−ジメチルテトラメトキシジシロキサン、
    1,3−ジオクチルテトラメチルジシロキサン、
    1,3−ジビニル−1,3−ジメチル−1,3−ジクロロジシロキサン、
    1,3−ジビニルテトラエトキシジシロキサン、
    1,3−ジビニルテトラメチルジシロキサン、
    1,5−ジクロロヘキサメチルトリシロキサン、
    1,5−ジビニルヘキサメチルトリシロキサン、
    1,7−ジクロロオクタメチルテトラシロキサン、
    1−アリル−1,1,3,3−テトラメチルジシロキサン、
    2−[メトキシ(ポリエチレンオキシ)プロピル]ヘプタメチルトリシロキサン、
    3,5−ビス(クロロメチル)オクタメチルテトラシロキサン、
    3−[ヒドロキシ(ポリエチレンオキシ)プロピル]ヘプタメチルトリシロキサン、
    3−アミノプロピルペンタメチルジシロキサン、
    3−クロロメチルヘプタメチルトリシロキサン、
    3−オクチルヘプタメチルトリシロキサン、
    ビス(3−クロロイソブチル)テトラメチルジシロキサン、
    ビス(クロロメチル)テトラメチルジシロキサン、
    ビス(シアノプロピル)テトラメチルジシロキサン、
    ビス(トリデカフルオロ−1,1,2,2−テトラヒドロオクチル)テトラメチルジシロキサン、
    ビス(トリフルオロプロピル)テトラメチルジシロキサン、
    ビス[(ビシクロへプテニル)エチル]テトラメチルジシロキサン、
    ビス−2−[3,4−(エポキシシクロヘキシル)エチル]テトラメチルジシロキサン、
    クロロメチルペンタメチルジシロキサン、
    デカメチルシクロペンタシロキサン、
    デカメチルテトラシロキサン、
    ジビニルテトラキス(トリメチルシロキシ)ジシロキサン、
    ドデカメチルシクロヘキサシロキサン、
    ドデカメチルペンタシロキサン、
    ヘキサエチルジシロキサン、
    ヘキサメチルジシロキサン、
    ヘキサビニルジシロキサン、
    オクタメチルトリシロキサン、
    ペンタメチルジシロキサン、若しくは、
    テトラデカメチルヘキサシロキサン、又は、
    それらのいずれかの組み合わせ
    :を含むアルキルシロキサンを含む、請求項20に記載の方法。
  23. 前記処理化合物は、
    ベンジルトリエトキシシラン、
    ジ(p−トリル)ジメトキシシラン、
    ジフェニルジエトキシシラン、
    ジフェニルジヒドロキシシラン、
    ジフェニルジメトキシシラン、
    ジフェニルメチルエトキシシラン、
    p−ビス(トリメトキシシリルメチル)ベンゼン、
    フェニルジメチルエトキシシラン、
    t−ブチルジフェニルメトキシシラン、
    トリフェニルエトキシシラン、
    トリフェニルシラノール、
    ビニルジフェニルエトキシシラン、
    ジベンジルオキシジアセトキシシラン、
    フェニルアセトキシトリメチルシラン、
    フェニルジメチルアセトキシシラン、若しくは、
    フェニルトリアセトキシシラン、又は、
    それらのいずれかの組み合わせ
    :を含むアリールシランを含む、請求項20に記載の方法。
  24. 前記処理化合物は、
    ビストリメチルシリル尿素(BTSU)、
    ビス(トリメチルシリル)アセトアミド(BSA)、
    ビス(トリメチルシリル)トリフルオロメチルアセトアミド(BSTFA)、
    トリアセチルビニルシラン(TAVS)、
    N−メチル−N−トリメチルシリル−トリフルオロアセトアミド(MSTFA)、
    N−メチル−N−tert−ブチルジメチルシリル−トリフルオロアセトアミド(MBDSTFA)、
    N−メチル−N−トリメチルシリル−ヘプタフルオロブチルアミド(MSHFBA)、
    アセトキシトリメチルシラン(TMAS)、
    3−トリフルオロアセトキシプロピルトリメトキシシラン、
    アセトキシエチルジメチルクロロシラン、
    アセトキシエチルメチルジクロロシラン、
    アセトキシエチルトリクロロシラン、
    アセトキシエチルトリエトキシシラン、
    アセトキシエチルトリメトキシシラン、
    アセトキシメチルジメチルアセトキシシラン、
    アセトキシメチルトリエトキシシラン、
    アセトキシメチルトリメトキシシラン、
    アセトキシメチルトリメチルシラン、
    アセトキシプロピルメチルジクロロシラン、
    ジメチルジアセトキシシラン、
    ジ−t−ブチルジアセトキシシラン、
    エチルトリアセトキシシラン、
    メチルトリアセトキシシラン、
    テトラアセトキシシラン、
    テトラキス(トリフルオロアセトキシ)シラン、
    トリエチルアセトキシシラン、
    ビニルメチルジアセトキシシラン、
    ビニルトリアセトキシシラン、
    ジベンジルオキシジアセトキシシラン、
    フェニルアセトキシトリメチルシラン、
    フェニルジメチルアセトキシシラン、若しくは、
    フェニルトリアセトキシシラン、又は、
    それらのいずれかの組み合わせ
    :を含むアシルシランを含む、請求項20に記載の方法。
  25. 前記処理化合物は、
    1,3,5,7−テトラメチルシクロテトラシロキサン、
    ヘプタメチルシクロテトラシロキサン、
    ヘキサエチルシクロトリシロキサン、
    ヘキサメチルシクロトリシロキサン、
    オクタメチルシクロテトラシロキサン、
    ペンタメチルシクロペンタシロキサン、
    ペンタビニルペンタメチルシクロペンタシロキサン、
    テトラエチルシクロテトラシロキサン、
    ヘキサフェニルシクロトリシロキサン、
    オクタフェニルシクロテトラシロキサン、
    (アセトキシエチル)ヘプタメチルシクロテトラシロキサン、若しくは、
    テトラキス(ジフェニルホスフィノエチル)テトラメチルシクロテトラシロキサン、又は、
    それらのいずれかの組み合わせ
    :を含むシクロシロキサンを含む、請求項20に記載の方法。
  26. 前記処理化合物は、
    1,1,3,3−テトラフェニルジメチルジシロキサン、
    1,1,3,5,5−ペンタフェニル−1,3,5−トリメチルトリシロキサン、
    1,1,5,5−テトラフェニル−1,3,3,5−テトラメチルトリシロキサン、
    1,3−ジクロロ−1,3−ジフェニル−1,3−ジメチルジシロキサン、
    1,3−ジクロロテトラフェニルジシロキサン、
    1,3−ジフェニル−1,1,3,3−テトラキス(ジメチルシロキシ)ジシロキサン、
    1,3−ジフェニル−1,1,3,3−テトラメチルジシロキサン、
    1,3−ジビニル−1,3−ジフェニル−1,3−ジメチルジシロキサン、
    1,4−ビス(トリメトキシシリルエチル)ベンゼン、
    1,5−ビス(グリシドキシプロピル)−3−フェニル−1,1,3,5,5−ペンタメチルトリシロキサン、
    1,5−ジビニル−3,3−ジフェニル−1,1,5,5−テトラメチルトリシロキサン、
    1,5−ジビニル−3−フェニルペンタメチルトリシロキサン、
    3,5−ジフェニルオクタメチルテトラシロキサン、
    3−フェニル−1,1,3,5,5−ペンタメチルトリシロキサン、
    3−フェニルヘプタメチルトリシロキサン、
    ビス(m−アリルフェニルジメチルシリルオクチル)−テトラメチルジシロキサン、
    ビス(ペンタフルオロフェニルジメトキシシラン)、
    ジビニルテトラフェニルジシロキサン、
    ヘキサフェニルジシロキサン、
    ヘキサフェニルシクロトリシロキサン、
    1,3−ビス[(アクリロメチル)フェネチル]テトラメチルジシロキサン、
    オクタフェニルシクロテトラシロキサン、
    (アセトキシエチル)ヘプタメチルシクロテトラシロキサン、若しくは、
    テトラキス(ジフェニルホスフィノエチル)テトラメチルシクロテトラシロキサン、又は、
    それらのいずれかの組み合わせ
    :を含むアリールシロキサンを含む、請求項20に記載の方法。
  27. 前記処理化合物は、
    1,1,1,3,3−ペンタメチル−3−アセトキシジシロキサン、
    1,3−ビス(3−カルボキシプロピル)テトラメチルジシロキサン、
    1,3−ビス(3−メタクリルオキシプロピル)テトラキス(トリメチルシロキシ)ジシロキサン、
    1,3−ビス(3−メタクリルオキシプロピル)テトラメチルジシロキサン、
    11−アセトキシウンデシルトリクロロシラン、
    2−[アセトキシ(ポリエチレンオキシ)プロピル]ヘプタメチルトリシロキサン、
    メタクリルオキシプロピルペンタメチルジシロキサン、若しくは、
    1,3−ビス[(アクリロメチル)フェネチル]テトラメチルジシロキサン、又は、
    それらのいずれかの組み合わせ
    :を含むアシルシロキサンを含む、請求項20に記載の方法。
  28. 前記処理化合物は、
    ヘキサクロロジシロキサン、若しくは、
    オクタクロロトリシロキサン、又は、
    それらのいずれかの組み合わせ
    :を含むハロシロキサンを含む、請求項20に記載の方法。
  29. 前記処理化合物は、
    オクタメチルシルセスキオキサン、
    デカメチルシルセスキオキサン、
    オクタビニルシルセスキオキサン、
    デカビニルシルセスキオキサン、
    オクタメトキシシルセスキオキサン、
    デカメトキシシルセスキオキサン、若しくは、
    クロロプロピルイソブチル−PSS、又は、
    それらのいずれかの組み合わせ
    :を含むポリシルセスキオキサン(PSS)を含む、請求項20に記載の方法。
  30. 前記誘電体のフィルムを前記露出させることは、1.6から2.7までの範囲にわたる比誘電率を有する誘電体のフィルムを露出させることを含む、請求項19に記載の方法。
  31. 前記誘電体のフィルムを前記露出させることは、多孔性の誘電体のフィルム及び非多孔性の誘電体のフィルムの少なくとも一つを露出させることを含む、請求項19に記載の方法。
  32. 前記誘電体のフィルムを前記露出させることは、単相の材料及び二層の材料の少なくとも一つを露出させることを含む、請求項19に記載の方法。
  33. 前記露出させることは、蒸気の相において前記処理化合物へ前記誘電体のフィルムを露出させることを含む、請求項19に記載の方法。
  34. 基体を加工システムにおける実行のためのプログラムの命令を含有するコンピューター読み取り可能な媒体であって、前記基体を加工システムによって実行されたとき、前記基体を加工システムが、
    バッチの加工システムにおいて複数の基体を配列すること;
    前記複数の基体を加熱すること;
    を含有する化合物を含む処理化合物へ前記複数の基体における前記誘電体のフィルムの少なくとも一つの表面を露出させること
    :のステップを行うことを引き起こすと共に、x及びyは、単位元以上の整数を表し;
    前記誘電体のフィルムは、SiOの比誘電率未満の比誘電率の値を有する、
    コンピューター読み取り可能な媒体。
JP2008533345A 2005-09-30 2006-08-08 バッチの加工システムを使用する低い比誘電率のフィルムの処理 Pending JP2009510768A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/239,294 US8039049B2 (en) 2005-09-30 2005-09-30 Treatment of low dielectric constant films using a batch processing system
PCT/US2006/030848 WO2007040816A2 (en) 2005-09-30 2006-08-08 Treatment of low dielectric constant films using a batch processing system

Publications (1)

Publication Number Publication Date
JP2009510768A true JP2009510768A (ja) 2009-03-12

Family

ID=37902461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008533345A Pending JP2009510768A (ja) 2005-09-30 2006-08-08 バッチの加工システムを使用する低い比誘電率のフィルムの処理

Country Status (4)

Country Link
US (1) US8039049B2 (ja)
JP (1) JP2009510768A (ja)
TW (1) TWI371796B (ja)
WO (1) WO2007040816A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520312A (ja) * 2009-03-10 2012-09-06 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード low−kシリル化用の環式アミノ化合物
JP2014170634A (ja) * 2013-03-01 2014-09-18 Hitachi Kokusai Electric Inc プラズマ処理装置及びプラズマ処理方法
JP2019185050A (ja) * 2019-05-23 2019-10-24 キヤノン株式会社 光学部材及び光学部材の製造方法
WO2021173387A1 (en) * 2020-02-28 2021-09-02 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100685903B1 (ko) * 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100720481B1 (ko) * 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7619731B2 (en) * 2006-03-30 2009-11-17 Tokyo Electron Limited Measuring a damaged structure formed on a wafer using optical metrology
US7324193B2 (en) * 2006-03-30 2008-01-29 Tokyo Electron Limited Measuring a damaged structure formed on a wafer using optical metrology
US7623978B2 (en) * 2006-03-30 2009-11-24 Tokyo Electron Limited Damage assessment of a wafer using optical metrology
US7576851B2 (en) * 2006-03-30 2009-08-18 Tokyo Electron Limited Creating a library for measuring a damaged structure formed on a wafer using optical metrology
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
EP2105959A3 (fr) * 2008-03-28 2011-03-02 STMicroelectronics (Crolles 2) SAS Procédé de formation de niveaux d'interconnexion d'un circuit intégré
US20090325391A1 (en) * 2008-06-30 2009-12-31 Asm International Nv Ozone and teos process for silicon oxide deposition
JP2010027952A (ja) * 2008-07-23 2010-02-04 Toshiba Corp 半導体装置の製造方法
KR101233385B1 (ko) * 2008-09-02 2013-02-15 제일모직주식회사 반도체 디바이스의 미세 갭 필용 화합물, 이를 포함하는 조성물 및 반도체 캐패시터의 제조방법
DE102009023378B4 (de) * 2009-05-29 2013-11-28 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Wiederherstellung einer hydrophoben Oberfläche empfindlicher dielektrischer Materialen mit kleinem ε in Mikrostrukturbauelementen
US8389663B2 (en) * 2009-10-08 2013-03-05 International Business Machines Corporation Photo-patternable dielectric materials curable to porous dielectric materials, formulations, precursors and methods of use thereof
US8492239B2 (en) 2010-01-27 2013-07-23 International Business Machines Corporation Homogeneous porous low dielectric constant materials
US8314005B2 (en) * 2010-01-27 2012-11-20 International Business Machines Corporation Homogeneous porous low dielectric constant materials
US8242460B2 (en) * 2010-03-29 2012-08-14 Tokyo Electron Limited Ultraviolet treatment apparatus
JP2011230430A (ja) * 2010-04-28 2011-11-17 Toshiba Corp テンプレート補修方法、パターン形成方法及びテンプレート補修装置
JP2012195565A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
FI127433B (fi) 2011-06-14 2018-05-31 Pibond Oy Menetelmä siloksaanimonomeerien syntetisoimiseksi sekä näiden käyttö
US8541301B2 (en) 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
US8927430B2 (en) 2011-07-12 2015-01-06 International Business Machines Corporation Overburden removal for pore fill integration approach
KR101807247B1 (ko) * 2011-09-23 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US9644127B2 (en) * 2012-09-14 2017-05-09 Tokyo Ohka Kogyo Co., Ltd. Heating medium composition for solar thermal power generation system
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
CN102980582B (zh) * 2012-12-25 2015-05-20 重庆华渝电气仪表总厂 基于双arm单片机的平台式惯导设备通用计算机
FR3000602B1 (fr) * 2012-12-28 2016-06-24 Commissariat A L Energie Atomique Et Aux Energies Alternatives Procede de gravure d'un materiau dielectrique poreux
US20150017456A1 (en) * 2013-07-15 2015-01-15 Intermolecular Inc. Reducing voids caused by trapped acid on a dielectric surface
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US9460997B2 (en) 2013-12-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
FR3018951B1 (fr) * 2014-03-18 2017-06-09 Commissariat Energie Atomique Procede de gravure d'un materiau dielectrique poreux
KR20160145062A (ko) 2014-04-09 2016-12-19 코닝 인코포레이티드 디바이스 변경된 기판 물품 및 제조 방법
KR102328108B1 (ko) 2015-05-08 2021-11-17 삼성전자주식회사 배선 구조물, 배선 구조물의 형성 방법 및 반도체 장치의 제조 방법
JP2018524201A (ja) 2015-05-19 2018-08-30 コーニング インコーポレイテッド シートをキャリアと結合するための物品および方法
JP7106276B2 (ja) 2015-06-26 2022-07-26 コーニング インコーポレイテッド シート及び担体を有する物品及び方法
FR3042067A1 (fr) 2015-10-01 2017-04-07 Stmicroelectronics Rousset Protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre
WO2017183347A1 (ja) * 2016-04-19 2017-10-26 信越化学工業株式会社 新規有機ケイ素化合物及びその製造方法
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2019118019A1 (en) * 2017-12-12 2019-06-20 Dow Silicones Corporation Method of depositing a silicon-containing film on a substrate using organo(halo) siloxane precursors
CN111615567B (zh) 2017-12-15 2023-04-14 康宁股份有限公司 用于处理基板的方法和用于制备包括粘合片材的制品的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125675A (ja) * 1996-10-17 1998-05-15 Sony Corp 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム
JP2006508535A (ja) * 2002-11-26 2006-03-09 アクセリス テクノロジーズ インコーポレーテッド 低k誘電体フィルムのための乾燥処理

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462767A (en) * 1985-09-21 1995-10-31 Semiconductor Energy Laboratory Co., Ltd. CVD of conformal coatings over a depression using alkylmetal precursors
JPH02231342A (ja) * 1989-03-03 1990-09-13 Fuji Xerox Co Ltd 用紙搬送装置
US4918489A (en) * 1989-05-24 1990-04-17 Ricoh Co., Ltd. Method of supplying recording sheets in image forming apparatus
US5221949A (en) * 1990-04-20 1993-06-22 Minolta Camera Co., Ltd. Feeding timing control for an image forming apparatus
JPH06144651A (ja) * 1992-10-29 1994-05-24 Nisca Corp シート給送装置
ES2090893T3 (es) * 1993-01-28 1996-10-16 Applied Materials Inc Aparato de tratamiento en vacio que tiene una capacidad de produccion mejorada.
FR2766294B1 (fr) * 1997-07-18 2001-01-19 St Microelectronics Sa Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant
US6086679A (en) * 1997-10-24 2000-07-11 Quester Technology, Inc. Deposition systems and processes for transport polymerization and chemical vapor deposition
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
US6148172A (en) * 1998-10-09 2000-11-14 Konica Corporation Image forming apparatus having means for enhancing accuracy of conveyance of recording sheets
JP4045689B2 (ja) * 1999-04-14 2008-02-13 東京エレクトロン株式会社 熱処理装置
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
JP4786776B2 (ja) * 1999-12-13 2011-10-05 コニカミノルタホールディングス株式会社 画像形成装置
JP3479020B2 (ja) * 2000-01-28 2003-12-15 東京エレクトロン株式会社 熱処理装置
US6521104B1 (en) * 2000-05-22 2003-02-18 Basic Resources, Inc. Configurable vacuum system and method
JP2003209063A (ja) * 2001-11-08 2003-07-25 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
EP1453083A4 (en) * 2001-12-07 2007-01-10 Tokyo Electron Ltd INSULATING FILM NITRIDING PROCESS, SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME, AND SURFACE TREATING DEVICE AND METHOD
US6836641B2 (en) * 2002-02-18 2004-12-28 Canon Kabushiki Kaisha Image forming apparatus and image forming method
JP3912208B2 (ja) * 2002-02-28 2007-05-09 東京エレクトロン株式会社 熱処理装置
JP4363887B2 (ja) * 2003-04-24 2009-11-11 株式会社沖データ 画像形成装置
US7237772B2 (en) * 2003-05-01 2007-07-03 Canon Kabushiki Kaisha Image forming apparatus with control of sheet carrier to compensate for sheet conveying distance
JP4329403B2 (ja) 2003-05-19 2009-09-09 東京エレクトロン株式会社 プラズマ処理装置
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
JP2006078548A (ja) * 2004-09-07 2006-03-23 Fuji Xerox Co Ltd 画像形成装置
US7901743B2 (en) * 2005-09-30 2011-03-08 Tokyo Electron Limited Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing system
US7405168B2 (en) * 2005-09-30 2008-07-29 Tokyo Electron Limited Plural treatment step process for treating dielectric films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125675A (ja) * 1996-10-17 1998-05-15 Sony Corp 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置
JP2006508535A (ja) * 2002-11-26 2006-03-09 アクセリス テクノロジーズ インコーポレーテッド 低k誘電体フィルムのための乾燥処理
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520312A (ja) * 2009-03-10 2012-09-06 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード low−kシリル化用の環式アミノ化合物
JP2014170634A (ja) * 2013-03-01 2014-09-18 Hitachi Kokusai Electric Inc プラズマ処理装置及びプラズマ処理方法
JP2019185050A (ja) * 2019-05-23 2019-10-24 キヤノン株式会社 光学部材及び光学部材の製造方法
WO2021173387A1 (en) * 2020-02-28 2021-09-02 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films
US11594409B2 (en) 2020-02-28 2023-02-28 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films

Also Published As

Publication number Publication date
WO2007040816A2 (en) 2007-04-12
TWI371796B (en) 2012-09-01
TW200721310A (en) 2007-06-01
WO2007040816A3 (en) 2007-12-27
US20070077782A1 (en) 2007-04-05
US8039049B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
US7901743B2 (en) Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing system
US8039049B2 (en) Treatment of low dielectric constant films using a batch processing system
US7405168B2 (en) Plural treatment step process for treating dielectric films
US7345000B2 (en) Method and system for treating a dielectric film
US7553769B2 (en) Method for treating a dielectric film
US7541200B1 (en) Treatment of low k films with a silylating agent for damage repair
KR100984195B1 (ko) 유전체 필름의 물성을 강화하기 위한 활성 화학 공정
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
US7795148B2 (en) Method for removing damaged dielectric material
US7723237B2 (en) Method for selective removal of damaged multi-stack bilayer films
US20110045610A1 (en) Uv treatment for carbon-containing low-k dielectric repair in semiconductor processing
KR101018021B1 (ko) 저유전율 절연막의 데미지 회복 방법 및 반도체 장치의제조 방법
KR101013483B1 (ko) 반도체 장치의 제조 방법
McClelland et al. Lee et a
McClelland et al. Lee et a].(45) Date of Patent: Oct. 18, 2011

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121130

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121228