CN1871696A - 绝缘膜的形成方法及其形成系统、半导体装置的制造方法 - Google Patents

绝缘膜的形成方法及其形成系统、半导体装置的制造方法 Download PDF

Info

Publication number
CN1871696A
CN1871696A CNA2004800307372A CN200480030737A CN1871696A CN 1871696 A CN1871696 A CN 1871696A CN A2004800307372 A CNA2004800307372 A CN A2004800307372A CN 200480030737 A CN200480030737 A CN 200480030737A CN 1871696 A CN1871696 A CN 1871696A
Authority
CN
China
Prior art keywords
dielectric film
film
reactant
gas
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800307372A
Other languages
English (en)
Other versions
CN1871696B (zh
Inventor
三好秀典
高村一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1871696A publication Critical patent/CN1871696A/zh
Application granted granted Critical
Publication of CN1871696B publication Critical patent/CN1871696B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在CVD装置(111)中，通过加热器加热半导体晶片(W)，然后导入1，3，5，7－四甲基环四硅氧烷(TMCTS)，并在不施加高频电压的情况下进行热处理，从而进行包含硅的多孔低介电常数膜的改性处理。接着，在同一CVD装置(111)中加热半导体晶片(W)，然后导入TMCTS并施加高频电压，从而生成包含TMCTS的气体的等离子体，并在多孔低介电常数膜上形成高密度、高硬度的绝缘膜。

Description

绝缘膜的形成方法及其形成系统、半导体装置的制造方法
技术领域
本发明涉及可以高效率地形成不同种类的绝缘膜的成膜方法和成膜装置，特别涉及适于低介电常数膜的改性以及在该低介电常数膜上形成膜质不同的绝缘膜的绝缘膜形成方法和绝缘膜形成系统。
背景技术
在半导体集成电路中，为了提高处理速度，就需要降低R·C时间常数。通过将低电阻率的铜用作布线材料来降低电阻R，另一方面，通过将介电常数K低的绝缘膜(低介电常数膜)用作层间绝缘膜来降低静电电容C。另外，可以通过使用低介电常数膜来防止串扰。
内部空孔率高的多孔绝缘膜作为低介电常数绝缘膜得到了广泛的利用。但多孔绝缘膜一般在其结构上存在强度低、吸湿性高的问题。因此，正在广泛探讨使多孔绝缘膜疏水化、高强度化的改性方法。
例如在美国专利第6,147,009号说明书中公开了一种使用1，3，5，7-四甲基环四硅氧烷(1，3，5，7-Tetra Methyl Cyclo Tetra Siloxane：TMCTS)进行基于等离子体的化学气相沉积(CVD)并形成SiOC膜的成膜技术。但是，当使用CVD法时，由于难以多孔化，所以难以形成介电常数极低的膜。
另外，铜布线通过嵌刻法被埋置并形成在沟槽内，所述沟槽是在低介电常数多孔膜上形成高硬度且高密度的硬质掩模后通过光刻法进行蚀刻而形成的。另外，在沟槽内形成有用于防止铜扩散的阻挡金属层，并形成有铜布线。但是对于多孔膜来说，阻挡金属层自身也可能扩散。在日本专利文献特开平9-298241号公报中公开了一种为了防止布线材料向多孔膜中扩散而设置二氧化硅膜的技术。以下，将具有与该二氧化硅膜相同的功能，即，能够防止布线材料(金属)扩散的绝缘膜记述为密封膜。
在以往的成膜方法中，在对多孔膜进行改性并进一步沉积与多孔膜膜质不同的绝缘膜(硬质掩模或密封膜)的情况下，由于在不同的腔室中利用不同的反应物对多孔绝缘膜进行改性，并在多孔绝缘膜上形成其它绝缘膜(硬质掩模或密封膜)，所以存在装置结构大、工序数目多的问题。
不仅是多孔绝缘膜，当对低介电常数膜进行改性并在其上形成膜质不同的其它绝缘膜(硬质掩模、密封膜、钝化膜)等时也会发生同样的问题。
发明内容
本发明是鉴于上述情况而完成的，其目的在于：能够高效率地执行对低介电常数膜改性的处理，以及在改性后的低介电常数膜上形成不同膜质的其它绝缘膜的处理。
为达到上述目的，本发明第一方面的绝缘膜的形成方法的特征在于，包括：
热处理工序，在包含反应物的气体环境中加热第一绝缘膜；和
成膜工序，通过使用包含所述反应性物质的气体的化学气相沉积(CVD)，在所述第一绝缘膜上形成第二绝缘膜，其中所述第一绝缘膜在所述热处理工序中被进行了热处理。
在上述方法中，成膜工序例如由通过以能量激发所述反应物而引起化学气相沉积的工序构成，其中所述能量高于在热处理工序中激发反应物的能量。
在上述方法中，例如，在热处理工序中，在实质上不含等离子体的气体环境中对第一绝缘膜进行热处理，然后在成膜工序中生成包含所述反应物的气体的等离子体，从而进行化学气相沉积(CVD)。
在上述方法中，例如，第一绝缘膜由多孔绝缘膜构成，热处理工序由使所述反应物与多孔绝缘膜结合从而对该多孔绝缘膜进行改性的改性工序构成，成膜工序由下述工序构成，即，将经过改性的第一绝缘膜配置在包含所述反应物的气体环境中，并在加热该第一绝缘膜的同时生成包含所述反应物的气体的等离子体，从而使所述反应物化学气相沉积在所述第一绝缘膜上。
所述反应物，例如由常温常压下为气体或常温下的蒸气压为1Pa～101.3kPa，优选100Pa～101.3kPa的反应物构成。
另外，例如，所述反应物由包含硅和氢的物质构成。
此时，所述反应物优选由包括两个以上的硅氢键的物质构成。
另外，所述反应物优选由硅原子数为1～30且含有从氢、氧、氮中所得的元素的物质构成。
另外，所述反应物质例如是由下述化学式表示的至少一种环硅氧烷构成，
[化1]
(式中，R11、R12、R13、R14、R15、R16既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，L为0～8的整数，m为0～8的整数，n为0～8的整数，且3≤L+m+n≤8。)
另外，所述反应物不限于上述物质，例如，也可使用由下述化学式表示的至少一种硅化合物构成的物质。
[化2]
Figure A20048003073700102
(式中，R1、R2、R3、R4既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数。)
另外，所述反应物例如也可使用由下述化学式表示的至少一种硅化合物构成的物质。
[化3]
Figure A20048003073700111
(式中，R5、R6、R7、R8、R9、R10既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数。)
另外，所述反应物例如也可使用由下述化学式表示的至少一种硅化合物构成的物质。
[化4]
Figure A20048003073700112
(式中，R17、R18、R19、R20、R21、R22既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，X为O、(CH2)f、C6H4、(OSiR23R24)nO、OSiR25R26YSiR27R28O或NR29，R23、R24、R25、R26、R27、R28、R29彼此既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1、卤素原子或OSiR30R31R32，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，f为1～6的整数，n为1～10的整数，Y表示(CH2)m、C6H4，m为1～6的整数，R30、R31、R32既可相同也可不同，分别为H或CH3。)
另外，所述反应物例如也可使用由下述化学式表示的至少一种环硅氮烷构成的物质。
[化5]
Figure A20048003073700121
(式中，R33、R34、R35、R36、R37、R38、R39、R40、R41彼此既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，L为0～8的整数，m为0～8的整数，n为0～8的整数，且3≤L+m+n≤8。)
另外，所述反应物例如是1，3，5，7-四甲基环四硅氧烷。
第一绝缘膜由包含硅的多孔绝缘膜构成，所述反应物也可由1，3，5，7-四甲基环四硅氧烷构成。
第一绝缘膜能够构成半导体装置的层间绝缘膜，第二绝缘膜能够构成硬度和密度中的至少一方高于第一绝缘膜的绝缘层。
热处理工序还可包括使气体环境中的所述反应物的平均分子量随热处理时间的经过而(例如，连续或阶梯式的)变化的工序。
热处理工序中作为处理对象的第一绝缘膜也可以由通过旋转涂布法而形成的多孔绝缘膜或通过化学气相沉积(CVD)而形成的多孔绝缘膜构成。
本发明第二方面的绝缘膜的形成方法的特征在于，包括：
改性工序，将包含硅的多孔膜配置在含有1，3，5，7-四甲基环四硅氧烷的气体环境中进行加热，从而对该多孔膜进行改性；和
成膜工序，将经过改性的所述多孔膜配置在含有1，3，5，7-四甲基环四硅氧烷的气体环境中，并通过使用含有1，3，5，7-四甲基环四硅氧烷的气体的化学气相沉积，在所述多孔膜上形成硬度和密度中的至少一方高于所述经过改性的多孔膜的绝缘膜。
在改性工序中也可不生成包含1，3，5，7-四甲基环四硅氧烷的环境气体的等离子体，而是在成膜工序中生成包含1，3，5，7-四甲基环四硅氧烷的气体的等离子体，并进行化学气相沉积。
为了达到上述目的，本发明第三方面的绝缘膜形成系统的特征在于，包括：
第一腔室；
第一支撑体，配置在所述第一腔室内，用于支撑被处理体；
第一加热器，用于加热由所述第一支撑体支撑的被处理体；
第一供气单元，用于向所述第一腔室内提供包含预定反应物的气体；
第一控制单元，在将第一绝缘膜配置在第一支撑体上的状态下，通过所述第一供气单元向所述第一腔室内导入包含所述反应物的气体，并通过所述第一加热器加热所述第一绝缘膜；
第二腔室；
第二支撑体，配置在所述第二腔室内，用于支撑被处理体；
第二加热器，用于加热由所述第二支撑体支撑的被处理体；
第二供气单元，用于向所述第二腔室内提供包含所述反应物的气体；以及
第二控制单元，在所述第一绝缘膜被支撑在第二支撑体上的状态下，通过所述第二供气单元向所述第二腔室内导入包含所述反应物的气体，并在所述第一绝缘膜上形成包含所述反应物的生成物的第二绝缘膜。
也可以还包括等离子体生成单元，用于在第二腔室内生成包含所述反应物的气体的等离子体，在所述第二控制单元中，在将第一绝缘膜配置在第二支撑体上的状态下，通过第二供气单元向第二腔室内导入包含所述反应物的气体，并通过第二加热器加热第一绝缘膜，进而通过等离子体生成单元生成包含所述反应物的气体的等离子体，从而在第一绝缘膜上形成包含所述反应物的生成物的第二绝缘膜。
也可以是：第一和第二腔室物理上由一个腔室构成，第一和第二支撑体物理上由一个支撑体构成，第一和第二加热器物理上由一个加热器构成，第一和第二控制单元物理上由共用的控制部构成，腔室具有向被导入到该腔室中的气体施加高频电场的高频电场施加单元，控制部具有控制高频电场施加单元的单元，使得在热处理时不向气体施加高频电场而在成膜时施加高频电场，可通过一台来进行第一绝缘膜的改性和在经过改性的第一绝缘膜上形成第二绝缘膜。
附图说明
图1是本发明实施方式的成膜装置的系统结构的示意图；
图2是图1所示的CVD装置的一个示例的示意图；
图3是本发明第一实施方式的处理方法的示例的示意图；
图4(A)至图4(C)是用于说明本发明第一实施方式的处理工序的产物的截面图；
图5(A)至图5(F)是用于说明本发明第二实施方式的处理工序的产物的截面图；
图6(A)至图6(D)是用于说明本发明第三实施方式的处理工序的产物的截面图；
图7是图1所示的CVD装置的其他示例的示意图。
标号说明
11成膜装置
12旋转涂布室
13CVD装置
14搬运室
15搬入搬出室
17搬运臂
100控制部
112腔室
116基座
117加热器
131喷头
135气体导入管
139高频电源
140匹配器
211多孔低介电常数膜
213硬质掩模
225铜布线
231布线孔
234铜布线
227多孔低介电常数膜
228硬质掩模
311多孔低介电常数膜
具体实施方式
(第一实施方式)
下面，参照附图来说明本发明实施方式的成膜装置11。
如图1所示，成膜装置11包括：旋转涂布室12、多个(图中为三个)CVD室13(131～133)、搬运室14、搬入搬出室15、搬运导轨16、搬运臂17以及控制部100。
旋转涂布室12通过闸(闸阀)21与搬运室14相连，在旋转涂布室12的内部装载有旋转涂布(涂镀机)装置101，并且在旋转台上装载有半导体晶片，在使半导体晶片高速旋转的同时，在该半导体晶片上滴注多孔二氧化硅膜的形成材料，从而形成厚度大致均匀的多孔二氧化硅膜。
CVD室13(131～133)分别通过闸22(221～22n)与搬运室14相连，在CVD室13内部配置有CVD(Chemical Vapor Deposition，化学气相沉积)装置111。
各CVD装置111是所谓的平行平板式等离子体CVD装置，如图2所示，其具有圆筒形的腔室112。腔室112由经过防蚀铝处理(阳极氧化处理)的铝等导电材料构成。
在腔室112的底部设有排气口113。具有涡轮分子泵等真空泵的排气装置114连接在排气口113上。排气装置114排出腔室112内的气体，直至腔室112内达到预定的压力。另外，在腔室112的侧壁设有闸22(221～22n)。在开放闸22的状态下，在腔室112和外部(搬运室114)之间搬入搬出晶片W。
在腔室112的底部设有近似圆柱形的基座支撑台115。在基座支撑台115上设有作为晶片W的装载台(支撑台)的基座116。基座116由氧化铝等的绝缘陶瓷等构成，在其内部配置有下部电极E。
在基座支撑台115的内部设有加热器117。加热器117由于通过加热控制器118通电而发热，从而基座116和晶片W被控制在希望的温度。
在基座116中设有用于移送半导体晶片W的顶升销119，顶升销119可通过汽缸(图中未示出)升降。
第一高频电源120通过第一匹配器121与被埋置在基座116内的下部电极E连接。第一高频电源120具有0.1～13MHz范围的频率。直流电源122与第一高频电源120串联连接。
由此向下部电极E施加直流电压，从而作为静电吸盘来发挥作用。
在基座116的上方设有与基座116平行相对的喷头131。
在喷头131的与基座116相对的面上设有具有多个气孔132的电极板133。喷头131被电极支撑体134支撑在腔室112的顶部。
气体导入管135与喷头131相连。气体导入管135通过图中未示出的质量流量控制器、阀等与TMCTS(1，3，5，7-四甲基环四硅氧烷)气体源136、惰性气体源(例如氦(He)气体源、氩(Ar)气体源、氮(N2)气体源)137、以及其他的添加气体(例如O2、N2O、NH3、H2等)的气体源138相连。
来自各个气体源136～138的处理气体经由气体导入管135被混合提供给形成在喷头131内部的中空部(图中未示出)。被供给到喷头131内的气体在中空部扩散，并从喷头131的气孔132被供给到腔室112内的晶片W的表面区域。
第二高频电源139与喷头131相连，并且介于其供电线中间，存在第二匹配器140。第二高频电源139具有13MHz～2.45GHz范围的频率，通过这样地施加高频率，使喷头131作为上部电极发挥作用，并在腔室112内形成希望的电离状态的高密度的等离子体。
搬运室14被设置成连结旋转涂布室12和CVD室13，用于将旋转涂布结束后的半导体晶片W从旋转涂布室12搬运到某一CVD室13的CVD装置111中。搬运室14中设有可沿搬运导轨16移动的搬运臂17。搬运臂17在搬运室14内移动以搬运半导体晶片W。
搬入搬出室15被设置成用于从外部向该成膜装置11搬入搬出作为处理对象的半导体晶片W。打开闸24，将作为处理对象的半导体晶片W搬入到搬入搬出室15，然后在关闭闸24并打开闸23的状态下由搬运臂17抓取。另外，打开闸23，由搬运臂17将处理结束的半导体晶片W从搬运室14搬入到搬入搬出室15，然后在关闭闸23并打开闸24的状态下搬出到外部。
控制部100由包括微处理器和控制存储器等的过程控制器构成，用于控制整个该成膜装置11的动作。控制部100控制通过搬运臂17进行的半导体晶片W的搬运、闸21、22、23、24的开闭、通过旋转涂布装置101进行的旋转涂布处理、通过CVD装置111进行的多孔低介电常数膜的改性处理以及在多孔低介电常数膜上形成硬质掩模层的成膜处理。
下面，说明通过上述结构的成膜装置11来形成绝缘膜的方法。
如图3的顺序图所示，由该成膜装置11进行的成膜处理大体包括六个步骤。在步骤S1中，搬入作为被处理体的半导体晶片W，在步骤S2中，由旋转涂布装置101进行多孔低介电常数膜的原料溶液的旋转涂布处理。在步骤S3中，从旋转涂布装置101向CVD装置111搬运半导体晶片W。在步骤S4中，由CVD装置111进行多孔低介电常数膜的改性处理，在步骤S5中，由CVD装置111形成硬质掩模。在步骤S6中，搬出结束处理的半导体晶片W。
下面，更加详细地说明各个步骤。
以下顺序全部由控制部100基于存储在内部的过程控制程序来执行。但是为了容易理解，将避免对控制部100逐一言及。
步骤S1：
打开闸24，将作为处理对象的半导体晶片W搬运到搬入搬出室15，然后关闭闸24。打开闸23，由搬运臂17抓取并搬运半导体晶片W，然后打开闸21，将半导体晶片W装载在旋转涂布室12内的旋转涂布装置101的转盘上。
步骤S2：
旋转转盘，当达到预定旋转速度时，在半导体晶片W的上表面滴注预定量的多孔低介电常数膜的原料溶液，从而形成原料溶液的涂布膜，并继续旋转一定时间。如图4(A)所示，当涂布膜干燥并在半导体晶片W上形成了预期厚度的多孔低介电常数膜211后，停止转盘的旋转。
多孔低介电常数膜的原料除了可以使用公知的二氧化硅化合物，还可以包括例如炭C、氢H、氮N、氟F等元素。即，所形成的多孔低介电常数膜211中除了硅Si和氧O之外，还包括例如炭C、氢H、氮N、氟F等元素来构成。
步骤S3：
打开闸22，用搬运臂17将涂布形成了多孔低介电常数膜211的半导体晶片W从转盘上取出。然后关闭闸22，将半导体晶片W放置在此时空置的CVD室13内的CVD装置111的基座116的突出的顶升销119上。
接着，关闭闸22。
步骤S4：
降低顶升销119，将半导体晶片W装载在基座116上。
然后，通过加热控制器118向加热器117通电，将基座116和半导体晶片W加热至例如200℃～500℃，优选400℃左右。
另一方面，将腔室112内的压力减至10Pa～100kPa，优选24kPa左右。
另外，将TMCTS/稀释气体(这里为N2气)设定为0.001～1.0，优选设定在0.005左右，然后将TMCTS气体提供到腔室112内。
如图4(B)所示，通过将该状态维持0.5分钟～3小时(优选2分钟左右)来进行多孔低介电常数膜211的改性(疏水化、高强度化)。
步骤S5：
然后，通过加热控制器118向加热器117通电，并将基座116和半导体晶片W维持在例如200℃～500℃，优选400℃左右的温度。
另一方面，将腔室112中的压力减至0.1Pa～100Pa，优选5Pa左右。
然后，将TMCTS/稀释气体(这里为He气)设定在0.001～1.0，优选设定在0.005左右，然后将TMCTS气体提供到腔室112内。
向下部电极E和上部电极(电极板133)提供总计为1W～1000W、优选为50W左右的功率以生成等离子体，并将该状态维持0.5分钟～1小时。由此，通过等离子体产生TMCTS的原子团或离子等活性粒子，这些活性粒子在半导体晶片W的表面附近聚合，同时其生成物沉积在多孔低介电常数膜211上。即，如图4(C)所示，利用CVD法在多孔低介电常数膜211上形成由SiOC构成的硬质掩模213。
这样形成的硬质掩模213，其硬度和密度均大于多孔低介电常数膜211，和多孔低介电常数膜211的粘附性也良好。
步骤S6：
当成膜处理持续了希望的时间后，停止提供高频功率，关闭加热器117，并停止供气。净化腔室112的内部使其返回常压，然后升高顶升销119。
接着，打开闸22，由搬运臂17将处理结束的半导体晶片W从CVD装置111中取出。然后打开闸23，将该半导体晶片W搬运到搬入搬出室15，之后打开闸24，将该半导体晶片W从成膜装置11中搬出。
如以上所说明的那样，根据本实施方式，能够使用一个CVD装置111和相同的反应物(TMCTS)来进行多孔低介电常数膜211的改性处理(疏水化、高强度化)和硬质掩模213的形成处理。
另外，稀释气体并不限于上述实施方式，而可以是任意的。并且，还可根据需要从添加气体源138向腔室112内提供适当种类的添加气体。
(第二实施方式)
在第一实施方式中，说明了使用相同的反应物来进行多孔低介电常数膜211的改性处理和硬质掩模213的形成处理的示例，但本发明不限于此，而是可有各种变形和应用。
在下面说明的实施方式中，使用相同的反应物(TMCTS)和相同的CVD装置来进行使用了嵌刻法的铜布线用的多孔低介电常数层间绝缘膜的改性和用于防止铜布线及阻挡金属层扩散的密封层的形成。
步骤S11：
将作为处理对象的半导体晶片W搬运到旋转涂布装置101中。
在这里，对于半导体晶片W，通过嵌刻法在形成于半导体晶片W上的绝缘膜221上形成硬质掩模222，然后在其中形成布线槽223，并在布线槽223的内表面形成阻挡金属层224，然后在阻挡金属层224的内侧形成铜布线225。另外，在硬质掩模222上形成蚀刻终止膜226。
与第一实施方式相同，利用旋转涂布装置101在该结构体上形成例如由多孔无机二氧化硅、多孔有机二氧化硅等构成的多孔低介电常数膜227。并且，通过CVD等在多孔低介电常数膜227上形成硬质掩模228，从而制造图5(A)所示截面的结构体。
步骤S12：
将上述结构体搬运到配置在成膜装置111内的未图示的光刻装置和蚀刻装置中进行光刻处理和蚀刻处理。如图5(B)所示，在蚀刻处理中进行蚀刻直至蚀刻终止膜226，从而形成布线孔231。然后，将图5(B)所示的结构体移送到清洗装置中进行清洗处理，以去除蚀刻残渣。
步骤S13：
将上述结构体搬运到CVD装置111中，然后与第一实施方式相同，如图5(C)所示，通过在包括TMCTS的气体环境中进行热处理来进行多孔低介电常数膜227的改性处理。
步骤S14：
与第一实施方式相同，如图5(D)所示，通过在包括TMCTS的气体环境中进行的利用等离子体的CVD法，在布线孔231的至少内表面上以高密度、高硬度形成可防止阻挡金属扩散的密封膜232。
步骤S15：
如图5(E)所示，利用各向异性气相蚀刻对密封膜232的底面部分和蚀刻终止膜226进行蚀刻，从而露出铜布线225的上表面。
步骤S16：
如图5(F)所示，在布线孔231的内表面(侧壁)上形成阻挡金属层233，然后形成铜布线234。
如以上说明的那样，根据本实施方式，能够在阻挡金属层上形成多孔低介电常数膜227并形成布线孔的半导体装置中，使用一个CVD装置和相同的反应物(TMCTS)来进行多孔低介电常数膜227的改性处理(疏水化、高强度化)和密封膜232的形成处理。
另外，根据本成膜方法，可期待多孔二氧化硅膜的TMCTS处理在厚度方向上均匀，并可加强多孔二氧化硅膜整体的强度。
根据上述实施方式，由于在进行第一次蚀刻时没有蚀刻到蚀刻终止膜，所以在进行第一次清洗时，不需要去除含有铜的蚀刻残渣物。通常，由于在清洗多孔膜时寻求兼顾多孔膜的耐药液性和药液的除铜性能，所以可使用的清洗液受到限制。但是根据本方法，由于进行第一次清洗时不追求剥离铜残渣的性能，所以可使用各种清洗液。
在第二次蚀刻后的清洗中，多孔膜由使用TMCTS通过CVD法形成的密封膜保护。由于密封膜对清洗药液的耐性优于多孔膜的对药液的耐性，所以能够保护多孔膜免受清洗液的损害。
另外，由于多孔膜被密封膜密封，所以当阻挡金属成膜时，金属原料难以向多孔膜扩散。
在上述实施方式中，虽然在图5中示出了层积布线槽223和布线孔231的示例，但也可应用于在下层配置布线孔、在上层配置布线槽的结构。另外，也可不应用于单嵌刻法，而应用于双嵌刻法。另外，也可以将密封膜配置在形成于下层的绝缘膜221上的布线槽223的侧壁上。
(第三实施方式)
本发明不限于上述第一、第二实施方式，而是可有其它各种变形。
例如，也可应用于多孔膜的改性、通过堵住表面区域的空孔而进行的疏水处理、以及其它膜的形成等一系列的工序。
利用图6所示的多孔低介电常数膜的截面模型来说明本实施例。
首先，如图6(A)所示，在衬底上形成多孔低介电常数膜311。
接着，与第一实施方式相同，通过CVD装置111进行使用TMCTS的热处理，并如图6(B)所示，使TMCTS单体或聚合度小(平均分子量相对小)的TMCTS聚合体附着在多孔低介电常数膜311内的空孔的内部，从而进行改性处理。
接着，使用包含TMCTS的气体来作为环境气体，然后通过CVD装置111的加热器将整个衬底加热到与热处理工序相同的程度，同时，向下部电极E和电极板133施加弱的高频功率。在这里，高频功率比第一实施方式中的功率低1～2数位。由此，如图6(C)示意性表示的那样，聚合度为中等程度(平均分子量为相对中等的程度)的TMCTS聚合体塞住多孔膜内空孔的网状结构中局部变窄的部分，从而密封多孔低介电常数膜311的表面附近区域。
接着，与第一实施方式相同，使用包含TMCTS的气体来作为环境气体，然后通过CVD装置111的加热器将整个衬底加热到与热处理工序相同的程度，同时，向下部电极E和电极板133施加总计为50W左右的高频功率。由此，如图6(D)所示，将聚合度高(平均分子量相对大)的聚合体沉积到多孔膜上，从而形成绝缘膜313。
如以上说明的那样，根据本实施方式，能够使用一个CVD装置111和相同的反应物(TMCTS)来进行多孔低介电常数膜的改性、密封以及在该多孔低介电常数膜上的其它绝缘膜的形成。
另外，在本例中，按照多孔低介电常数膜的改性处理、表面附近的密封处理、以及绝缘膜的形成处理的顺序阶梯式地增大所施加的能量。但也可以连续地逐渐增加所施加的能量。另外，除高频功率外，还可通过连续改变TMCTS的浓度(流量比)、半导体晶片W的温度等条件来控制TMCTS活性粒子的大小，并由此来连续地进行上述改性处理、密封处理以及膜的形成处理。
(变形例)
在上述实施方式中，虽然通过等离子体CVD来形成绝缘膜(硬质掩模、密封膜)，但也可以通过热CVD来成膜。此时，不需要配置用于向腔室内施加高频电场的结构，即：电极、高频电源、匹配器等。取而代之，配置可实现热CVD的加热器和加热控制器。
在上述实施方式中，虽然对使用旋转涂布装置101来形成低介电常数膜进行了说明，但也可以使用CVD装置来形成多孔低介电常数膜。作为提供给CVD装置的腔室的原料气体，例如可使用环硅氧烷、环硅氮烷等环状硅化合物气体。另外，除环状硅化合物气体外，也可将O2、O3、CO、CO2、N2O等含氧物质用于原料。另外，也可在将硅化合物气体和对热不稳定的物质提供给CVD装置的腔室并成膜后，通过加热到比成膜温度高的温度来去除对热不稳定的物质，由此形成多孔低介电常数膜。
多孔低介电常数膜不限于上述实施方式所示的包含Si和O的结构。另外，低介电常数膜可以是多孔膜、非多孔膜中的任一种。
作为低介电常数膜的材质，可使用下述材质等。
1)构成元素至少包括Si和O的非多孔薄膜。
除了Si和O以外，还可包括C、H、N、F元素中的一种以上。
2)构成元素至少包括C和H的有机薄膜。
除了C和H以外，还可包括O、F、N元素中的一种以上。
另外，作为TMCTS以外的可对多孔二氧化硅膜改性的物质和化学气相沉积的原料的材料，有以下物质，也可以使用它们。
1)可期待发现与TMCTS具有同等效果的材料
在分子内包含两个以上Si-H键的物质，例如：
一硅氮烷(mono-silazane)、乙硅烷、二甲基甲硅烷、二氯硅烷、四乙基环四硅氧烷、1，2，3-三乙基-2，4，6-三甲基环三硅氮烷、1，2，3，4，5，6-六甲基环三硅氮烷、甲基硅甲烷等。
2)另外，作为可期待与TMCTS具有同等的疏水化效果的材料也可使用下述等物质：
六甲基二硅氮烷、六甲基二硅烷、六甲基二硅氧烷、三甲基硅烷、四甲基硅烷、二甲基二甲氧基硅烷、八甲基环四二硅氧烷、三甲氧基甲基硅烷、六乙基二硅氮烷、六苯基二硅氮烷、七甲基二硅氮烷、二丙基四甲基二硅氮烷、二正丁基四甲基二硅氮烷、二正辛基四甲基二硅氮烷、二乙烯基四甲基二硅氮烷、1，1，3，3，5，5-六甲基环三硅氮烷、六乙基环三硅氮烷、六苯基环三硅氮烷、八甲基环四硅氮烷、八乙基环四硅氮烷、四乙基四甲基环四硅氮烷、四苯基二甲基二硅氮烷、二苯基四甲基硅氮烷、三乙烯基三甲基环三硅氮烷、四乙烯基四甲基环四硅氮烷。
3)另外，当在TMCTS的效果中强调高强度化时，也可使用四乙氧基硅烷等。
另外，从气化的观点来看，硅原子数为1～30，优选1～12，最好是像TMTCS这样为四个以下，并且优选包含选自氢、氧、氮的元素的物质。另外，优选具有下述特性的物质，即：在常温常压下为气体，或常温下的蒸气压为1Pa～101.3kPa，优选为100Pa～101.3kPa。
另外，不限于上述物质，也可以使用以下所示的物质。
[化1]
由下述化学式表示的至少一种环硅氧烷。
Figure A20048003073700241
(式中，R11、R12、R13、R14、R15、R16既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，L为0～8的整数，m为0～8的整数，n为0～8的整数，且3≤L+m+n≤8。)
[化2]
由下述化学式表示的至少一种硅化合物。
Figure A20048003073700242
(式中，R1、R2、R3、R4既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数。)
[化3]
由下述化学式表示的至少一种硅化合物。
Figure A20048003073700243
(式中，R5、R6、R7、R8、R9、R10既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数。)
[化4]
由下述化学式表示的至少一种硅化合物。
Figure A20048003073700251
(式中，R17、R18、R19、R20、R21、R22既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，X为O、(CH2)f、C6H4、(OSiR23R24)nO、OSiR25R26YSiR27R28O或NR29，R23、R24、R25、R26、R27、R28、R29彼此既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1、卤素原子或OSiR30R31R32，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，f为1～6的整数，n为1～10的整数，Y表示(CH2)m、C6H4，m为1～6的整数，R30、R31、R32既可相同也可不同，分别为H或CH3。)
[化5]
由下述化学式表示的至少一种环硅氮烷。
Figure A20048003073700252
(式中，R33、R34、R35、R36、R37、R38、R39、R40、R41彼此既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1O、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，L为0～8的整数，m为0～8的整数，n为0～8的整数，且3≤L+m+n≤8。)
作为用于多孔低介电常数膜的改性以及形成其它绝缘膜的原料(预定的反应物)，也可以将选自上述物质的两种、三种或四种以上的物质适当组合使用。混合多种气体时，既可将混合后的气体蓄存在气体源中，或者也可在喷头内或腔室内进行混合。
另外，装置结构和过程也不限于上述实施方式。
例如不限于单片式的装置，可使用批次式装置。此时例如如图7所示，可以将多个半导体晶片W装载在支架401上，并置于腔室112的上部电极(电极板133)和下部电极E之间，然后从喷头或气体导入管等导入TMCTS气体进行上述处理。另外，加热器也可配置在侧面等。
另外，被处理体也不限于半导体晶片W，还可以是液晶显示装置或等离子体显示装置的玻璃基板、印刷布线的电路板等。
如以上说明的那样，根据本发明第一方面的绝缘膜的形成方法，在热处理工序中使用的反应物和在形成第二绝缘膜时使用的反应物相同，从而可简化供气过程。另外，由于在成膜工序中执行的处理的一部分(反应物的供给和加热处理)和在热处理工序中执行的处理相同，所以可使用在成膜工序中使用的装置结构来执行热处理工序和成膜工序(虽然不限于此)，从而可简化系统的结构等，易于控制。
根据本发明第二方面的绝缘膜的形成方法，由于使用1，3，5，7-四甲基环四硅氧烷来执行改性工序和成膜工序，所以可简化供气过程。另外，由于在成膜工序中执行的处理的一部分(1，3，5，7-四甲基环四硅氧烷的供给和加热处理)和在改性工序中执行的处理大致相同，因此可使用在成膜工序中使用的装置结构来执行改性工序和成膜工序(虽然不限于此)，从而可简化系统的结构等，易于控制。
根据本发明第三方面的绝缘膜形成系统，由于在第一腔室中执行的热处理所使用的反应物和在第二腔室中执行的第二绝缘膜的形成处理所使用的反应物相同，从而可简化供气系统。此外，由于在第一腔室中执行的热处理与在第二腔室中执行的绝缘膜的成膜处理中的热处理重复，因此可共用装置、设备。
本领域技术人员可在不脱离本发明的思想和范围的基础上对上述实施方式进行各种改进等。上述实施方式以说明为目的，并不限定本发明的保护范围。因此，本发明的保护范围不应参照上述记载，而是应按照与被授权的权利要求相等同的整个范围来确定。
本申请以2003年11月28日申请的日本专利申请特願2003-399827为基础，包括其说明书、权利要求书、附图以及说明书摘要的内容。该申请的全部内容被引用于此。
工业实用性
本发明可应用于半导体装置、液晶显示装置等的制造，以及印刷布线的电路板等。

Claims (25)

1.一种绝缘膜的形成方法，其特征在于，包括：
热处理工序，在包含反应物的气体环境中加热第一绝缘膜(211、227、311)；和
成膜工序，通过使用包含所述反应物的气体的化学气相沉积，在所述第一绝缘膜上(211、227、311)形成第二绝缘膜(213、228、313)，其中所述第一绝缘膜在所述热处理工序中被进行了热处理。
2.如权利要求1所述的绝缘膜的形成方法，其特征在于，
所述成膜工序由通过以能量激发所述反应物而引起化学气相沉积的工序构成，其中所述能量高于在所述热处理工序中激发所述反应物的能量。
3.如权利要求1或2所述的绝缘膜的形成方法，其特征在于，
在所述热处理工序中，在实质上不含等离子体的气体环境中对第一绝缘膜进行热处理；在成膜工序中生成包含所述反应物的气体的等离子体，从而进行化学气相沉积。
4.如权利要求1所述的绝缘膜的形成方法，其特征在于，
所述第一绝缘膜由多孔绝缘膜构成，
热处理工序由使所述反应物与多孔绝缘膜结合以对该多孔绝缘膜进行改性的改性工序构成，
成膜工序由下述工序构成，即，将经过改性的第一绝缘膜配置在包含所述反应物的气体环境中，并在加热该第一绝缘膜的同时生成包含所述反应物的气体的等离子体，从而使所述反应物化学气相沉积在所述第一绝缘膜上。
5.如权利要求1所述的绝缘膜的形成方法，其特征在于，
所述反应物由常温常压下为气体或常温下的蒸气压为1Pa～101.3kPa的反应物构成。
6.如权利要求1所述的绝缘膜的形成方法，其特征在于，
所述反应物由包含硅和氢的物质构成。
7.如权利要求6所述的绝缘膜的形成方法，其特征在于，
所述反应物由包括两个以上的硅氢键的物质构成。
8.如权利要求1所述的绝缘膜的形成方法，其特征在于，
所述反应性物质由硅原子数为1～30且含有从氢、氧、氮中所得的元素的物质构成。
9.如权利要求6所述的绝缘膜的形成方法，其特征在于，
所述反应物是由下述化学式表示的至少一种环硅氧烷，
这里，R11、R12、R13、R14、R15、R16既可相同也可不同，分别表示H、OH、C6H5、CaH2a+1、CbH2b+1、CF3(CF2)c(CH2)d、CeH2e-1或卤素原子，a为1～3的整数，b为1～3的整数，c为0～10的整数，d为0～4的整数，e为2～4的整数，L为0～8的整数，m为0～8的整数，n为0～8的整数，且3≤L+m+n≤8。
10.如权利要求6所述的绝缘膜的形成方法，其特征在于，
所述反应物是1，3，5，7-四甲基环四硅氧烷。
11.如权利要求1所述的绝缘膜的形成方法，其特征在于，
所述第一绝缘膜由包含硅的多孔绝缘膜构成。
12.如权利要求1所述的绝缘膜的形成方法，其特征在于，
所述第一绝缘膜构成半导体装置的层间绝缘膜，
所述第二绝缘膜构成硬度和密度中的至少一方高于所述第一绝缘膜的绝缘层。
13.如权利要求1所述的绝缘膜的形成方法，其特征在于，
热处理工序包括使气体环境中的所述反应物的平均分子量随热处理时间的经过而变化的工序。
14.如权利要求1所述的绝缘膜的形成方法，其特征在于，
还包括第二热处理工序，该工序以比在所述热处理工序中激发所述反应物的能量高的能量来激发所述反应物，从而对所述第一绝缘膜进行热处理，
在所述成膜工序中，以比在所述第二热处理工序中激发所述反应物的能量高的能量来激发所述反应物，从而在所述第一绝缘膜上形成第二绝缘膜，其中所述第一绝缘膜在所述第二热处理工序中被进行了热处理。
15.如权利要求1所述的绝缘膜的形成方法，其特征在于，
在所述热处理工序中作为热处理对象的第一绝缘膜由通过旋转涂布法而形成的多孔绝缘膜或通过化学气相沉积而形成的多孔绝缘膜构成。
16.一种绝缘膜的形成方法，其特征在于，包括：
改性工序，将包含硅的多孔膜配置在含有1，3，5，7-四甲基环四硅氧烷的气体环境中进行加热，从而对该多孔膜进行改性；和
成膜工序，将经过改性的所述多孔膜配置在含有1，3，5，7-四甲基环四硅氧烷的气体环境中，并通过使用了含有1，3，5，7-四甲基环四硅氧烷的气体的化学气相沉积，在所述多孔膜上形成硬度和密度中的至少一方高于所述经过改性的多孔膜的绝缘膜。
17.如权利要求16所述的绝缘膜的形成方法，其特征在于，
在所述改性工序中不生成包含1，3，5，7-四甲基环四硅氧烷的环境气体的等离子体，
在所述成膜工序中，在包含1，3，5，7-四甲基环四硅氧烷的气体中生成等离子体，并进行化学气相沉积。
18.一种绝缘膜的形成方法，其特征在于，包括：
热处理工序，将形成有第一绝缘膜(211、227、311)的被处理衬底配置在腔室内，并向该腔室提供包含反应物的气体，然后加热所述第一绝缘膜；和
成膜工序，在所述腔室内生成包含所述反应物的气体的等离子体，然后使所述等离子体中的被激发的所述反应物化学气相沉积在所述第一绝缘膜上并形成第二绝缘膜(213、228、313)，其中所述第一绝缘膜在所述热处理工序中被进行了热处理。
19.一种绝缘膜形成系统，其特征在于，包括：
第一加热器(117)，用于加热第一腔室(112)、配置在所述第一腔室内并支撑被处理体的第一支撑体(116)、以及由所述第一支撑体支撑的被处理体；
第一供气单元(131、135)，用于向所述第一腔室内提供包含预定的反应物的气体；
第一控制单元(100)，在将第一绝缘膜配置在第一支撑体上的状态下，通过所述第一供气单元向所述第一腔室内导入包含所述反应物的气体，并通过所述第一加热器加热所述第一绝缘膜；
第二加热器(117)，用于加热第二腔室(112)、配置在所述第二腔室内并支撑被处理体的第二支撑体(116)、以及由所述第二支撑体支撑的被处理体；
第二供气单元(131、135)，用于向所述第二腔室内提供包含所述反应物的气体；以及
第二控制单元(100)，在将所述第一绝缘膜支撑在第二支撑体上的状态下，通过所述第二供气单元向所述第二腔室内导入包含所述反应物的气体，并在所述第一绝缘膜上形成包含所述反应物的生成物的第二绝缘膜。
20.如权利要求19所述的绝缘膜形成系统，其特征在于，
还包括等离子体生成单元(131、139)，用于在所述第二腔室内生成包含所述反应物的气体的等离子体，
在所述第二控制单元中，在将第一绝缘膜配置在第二支撑体上的状态下，通过所述第二供气单元向所述第二腔室内导入包含所述反应物的气体，并通过所述第二加热器加热所述第一绝缘膜，进而通过等离子体生成单元生成包含所述反应物的气体的等离子体，由此在所述第一绝缘膜上形成包含所述反应物的生成物的第二绝缘膜。
21.如权利要求19所述的绝缘膜形成系统，其特征在于，
所述第一和第二腔室物理上由一个腔室构成；
所述第一和第二支撑体物理上由一个支撑体构成；
所述第一和第二加热器物理上由一个加热器构成；
所述第一和第二控制单元物理上由共用的控制部构成；
所述腔室具有向被导入到该腔室中的气体施加高频电场的高频电场施加单元(139、140)；
所述控制部具有控制高频电场施加单元的单元，使得在热处理时不向气体施加高频电场而在成膜时施加高频电场；
可用一台来进行所述第一绝缘膜的热处理和在经过热处理的第一绝缘膜上形成第二绝缘膜。
22.一种绝缘膜形成系统，其特征在于，包括：
多个腔室(112)；
搬运单元(17)，用于向腔室搬运被处理体并进行配置；
供气单元(131、135)，用于向通过所述搬运单元而配置有被处理体的腔室提供包含预定的反应物的气体；
加热单元(117)，用于在由所述供气单元提供的气体的环境中对被配置在腔室中的被处理体进行加热，并对形成在该被处理体上的第一绝缘膜进行热处理；
等离子体生成单元(131、139)，用于在配置有被处理体的所述腔室内生成包含所述反应物的气体的等离子体，其中所述被处理体的第一绝缘膜经过了热处理；以及
膜形成单元，通过利用所述等离子生成单元生成的等离子体的化学气相沉积，在由所述加热单元加热了的被处理体的所述第一绝缘膜上形成第二绝缘膜。
23.一种半导体装置的制造方法，其特征在于，包括：
准备埋置有金属布线(225)的衬底的工序；
在所述衬底上形成第一绝缘膜(227)的工序；
在所述第一绝缘膜上形成布线孔(231)的工序，所述布线孔(231)经过阻挡金属并用于形成金属布线；
改性工序，用于对所述第一绝缘膜进行改性，以减少阻挡金属向所述第一绝缘膜中的移动；
膜形成工序，用于形成覆盖经改性的所述第一绝缘膜的第二绝缘膜(228)；以及
在所述布线孔中经由所述第二绝缘膜和阻挡金属形成金属布线(234)，并将所形成的金属布线和被埋置的金属布线耦合的工序。
24.如权利要求23所述的半导体装置的制造方法，其特征在于，
所述第二绝缘膜形成硬度和密度中的至少一方高于经过改性的所述第一绝缘膜的绝缘层。
25.如权利要求23所述的半导体装置的制造方法，其特征在于，
在所述改性工序中，在包含预定的反应物的气体环境中对所述第一绝缘膜进行热处理，
在所述膜形成工序中，通过使用包含所述反应性物质的气体的化学气相沉积来形成所述第二绝缘膜。
CN2004800307372A 2003-11-28 2004-11-29 绝缘膜的形成方法及其形成系统、半导体装置的制造方法 Expired - Fee Related CN1871696B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP399827/2003 2003-11-28
JP2003399827A JP3666751B2 (ja) 2003-11-28 2003-11-28 絶縁膜の形成方法及び絶縁膜形成システム
PCT/JP2004/017692 WO2005053008A1 (ja) 2003-11-28 2004-11-29 絶縁膜の形成方法及び絶縁膜形成システム並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1871696A true CN1871696A (zh) 2006-11-29
CN1871696B CN1871696B (zh) 2011-01-19

Family

ID=34631617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800307372A Expired - Fee Related CN1871696B (zh) 2003-11-28 2004-11-29 绝缘膜的形成方法及其形成系统、半导体装置的制造方法

Country Status (6)

Country Link
US (1) US7772130B2 (zh)
JP (1) JP3666751B2 (zh)
KR (1) KR100789858B1 (zh)
CN (1) CN1871696B (zh)
TW (1) TWI280632B (zh)
WO (1) WO2005053008A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273410B2 (en) 2007-10-05 2012-09-25 Renesas Electronics Corporation Process for manufacturing hydrophobized microporous film
CN103178001A (zh) * 2011-12-21 2013-06-26 中芯国际集成电路制造(上海)有限公司 处理多孔超低介电常数层的方法
CN105428253A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 半导体封装中控制凸点蚀刻底切的方法
CN106388855A (zh) * 2015-08-03 2017-02-15 长庚大学 超声波能量显示设备

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860736B1 (ko) * 2005-02-15 2008-09-29 가부시키가이샤 알박 개질 다공질 실리카막의 제조 방법, 이 제조 방법에 의해얻어진 개질 다공질 실리카막, 및 이 개질 다공질실리카막으로 이루어지는 반도체 장치
JP4630756B2 (ja) * 2005-08-05 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
JP4657859B2 (ja) * 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
US8039049B2 (en) * 2005-09-30 2011-10-18 Tokyo Electron Limited Treatment of low dielectric constant films using a batch processing system
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP4854286B2 (ja) * 2005-12-06 2012-01-18 株式会社アルバック 銅配線構造
JP4623520B2 (ja) * 2006-04-10 2011-02-02 株式会社神戸製鋼所 多孔質膜の製造方法及びその方法によって製造された多孔質膜
JP5168142B2 (ja) * 2006-05-17 2013-03-21 日本電気株式会社 半導体装置
JP5030478B2 (ja) 2006-06-02 2012-09-19 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2008021800A (ja) 2006-07-12 2008-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008117903A (ja) * 2006-11-02 2008-05-22 Toshiba Corp 半導体装置の製造方法
US7947565B2 (en) * 2007-02-07 2011-05-24 United Microelectronics Corp. Forming method of porous low-k layer and interconnect process
JP5349789B2 (ja) * 2007-11-14 2013-11-20 ルネサスエレクトロニクス株式会社 多層配線の形成方法
US20090159104A1 (en) * 2007-12-19 2009-06-25 Judy Huang Method and apparatus for chamber cleaning by in-situ plasma excitation
JP5251156B2 (ja) * 2008-02-12 2013-07-31 Ｊｓｒ株式会社 ケイ素含有膜およびその形成方法
KR101177829B1 (ko) * 2008-05-29 2012-08-28 가부시키가이샤 아루바쿠 시릴화다공질절연막의 제조방법, 반도체장치의 제조방법 및 시릴화재료
JP5582710B2 (ja) * 2009-03-24 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI520177B (zh) 2010-10-26 2016-02-01 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及電腦可讀取的記錄媒體
US8460753B2 (en) 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
US9631273B2 (en) * 2012-07-25 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for dielectric deposition process
JP6206096B2 (ja) * 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
KR102079501B1 (ko) 2014-10-24 2020-02-20 버슘머트리얼즈 유에스, 엘엘씨 규소-함유 필름의 증착을 위한 조성물 및 이를 사용하는 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
JP2915357B2 (ja) 1996-03-06 1999-07-05 松下電器産業株式会社 半導体装置、その製造方法及び多孔質膜の形成方法
JPH1092804A (ja) * 1996-09-19 1998-04-10 Sony Corp 多孔質誘電体膜の製造方法
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP2000068264A (ja) * 1998-08-26 2000-03-03 Sony Corp 多孔質絶縁膜の表面処理方法およびこれを用いた電子装置の製造方法
JP2000150510A (ja) * 1998-11-05 2000-05-30 Sony Corp 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2001035917A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
WO2001075957A1 (fr) 2000-04-03 2001-10-11 Ulvac, Inc. Procede de preparation d'un film poreux sog
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273410B2 (en) 2007-10-05 2012-09-25 Renesas Electronics Corporation Process for manufacturing hydrophobized microporous film
CN103178001A (zh) * 2011-12-21 2013-06-26 中芯国际集成电路制造(上海)有限公司 处理多孔超低介电常数层的方法
CN103178001B (zh) * 2011-12-21 2016-06-01 中芯国际集成电路制造(上海)有限公司 处理多孔超低介电常数层的方法
CN106388855A (zh) * 2015-08-03 2017-02-15 长庚大学 超声波能量显示设备
CN106388855B (zh) * 2015-08-03 2019-05-21 长庚大学 超声波能量显示设备
CN105428253A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 半导体封装中控制凸点蚀刻底切的方法
CN105428253B (zh) * 2015-12-23 2018-09-28 通富微电子股份有限公司 半导体封装中控制凸点蚀刻底切的方法

Also Published As

Publication number Publication date
US20070275568A1 (en) 2007-11-29
KR20060083977A (ko) 2006-07-21
TW200531204A (en) 2005-09-16
JP3666751B2 (ja) 2005-06-29
CN1871696B (zh) 2011-01-19
TWI280632B (en) 2007-05-01
JP2005166716A (ja) 2005-06-23
KR100789858B1 (ko) 2008-01-02
WO2005053008A1 (ja) 2005-06-09
US7772130B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
CN1871696A (zh) 绝缘膜的形成方法及其形成系统、半导体装置的制造方法
US7825038B2 (en) Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
US7902080B2 (en) Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
JP5225268B2 (ja) 二酸化シリコンの膜質を高める新規な堆積プラズマ硬化サイクルプロセス
CN110828346B (zh) 具有气体分布及单独泵送的批量固化腔室
CN1957108A (zh) 低k纳米多孔膜的多阶段固化方法
CN1976003A (zh) 半导体装置的制造方法及基板处理系统
CN1717791A (zh) 基板处理容器的清洗方法
US20090283217A1 (en) Apparatus for etching semiconductor wafers
WO2007140424A2 (en) Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US20080003362A1 (en) Film formation apparatus and method for using the same
CN1521805A (zh) 等离子体处理装置、环形部件和等离子体处理方法
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
CN1806315A (zh) Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序
CN1527366A (zh) 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
TW202117054A (zh) 於製程腔室表面或部件上形成保護塗層之方法
CN1820373A (zh) 栅极绝缘膜的形成方法、存储介质、计算机程序
US20120015113A1 (en) Methods for forming low stress dielectric films
CN101047126A (zh) 低介电常数膜的损伤修复方法、半导体制造装置、存储介质
CN1507015A (zh) 低介电常数材料以及化学气相沉积（cvd）制备方法
TW202022154A (zh) 非uv高硬度低介電常數膜沉積
CN100347830C (zh) 蚀刻方法
CN1617310A (zh) 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
CN1822327A (zh) 基板处理方法、清洗方法、电子设备的制造方法和程序

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20131129