KR100789858B1 - 절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법 - Google Patents

절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100789858B1
KR100789858B1 KR1020067005431A KR20067005431A KR100789858B1 KR 100789858 B1 KR100789858 B1 KR 100789858B1 KR 1020067005431 A KR1020067005431 A KR 1020067005431A KR 20067005431 A KR20067005431 A KR 20067005431A KR 100789858 B1 KR100789858 B1 KR 100789858B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
reactive material
film
chamber
Prior art date
Application number
KR1020067005431A
Other languages
English (en)
Other versions
KR20060083977A (ko
Inventor
히데노리 미요시
카즈오 고무라
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060083977A publication Critical patent/KR20060083977A/ko
Application granted granted Critical
Publication of KR100789858B1 publication Critical patent/KR100789858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

CVD 장치(111)에서, 히터에 의해 반도체 웨이퍼(W)를 가열하고, 1,3,5,7-테트라메틸시클로테트라실록산(TMCTS)을 도입하여, 고주파 전압을 인가하지 않고서, 열처리를 하여, 실리콘을 포함하는 다공질 저유전률막의 개질 처리를 한다. 이어서, 동일한 CVD 장치(111)에서, 반도체 웨이퍼(W)를 가열하고, TMCTS를 도입하여, 고주파 전압을 인가하고, TMCTS를 포함하는 가스의 플라즈마를 생성하여, 다공질 저유전률막 위에 밀도·경도가 높은 절연막을 형성한다.

Description

절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법{METHOD FOR FORMING INSULATING FILM, DEVICE FOR FORMING INSULATING FILM, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 다른 종류의 절연막을 효율적으로 성막할 수 있는 성막 방법과 성막 장치 등에 관한 것으로, 특히, 저유전률막의 개질과 상기 저유전률막 상에 막질이 다른 절연막을 형성하는 데에 적합한 절연막의 형성 방법과 절연막 형성 시스템에 관한 것이다.
반도체 집적 회로에 있어서, 처리 속도를 향상시키기 위해서는, R·C 시상수를 저감할 필요가 있다. 저항(R)은 저항률이 낮은 구리를 배선재로서 사용함으로써 저감되며, 한편, 정전용량(C)은 층간 절연막으로서 유전률(K)이 낮은 절연막(저유전률막)을 사용함으로써 저감된다. 또한, 저유전률막을 사용함으로써, 크로스토크를 방지하는 것도 가능하게 된다.
저유전률의 절연막으로서, 내부의 빈 구멍률(空孔率)을 높인 다공질 절연막이 널리 이용되고 있다. 그러나, 다공질 절연막은 그 구조상, 일반적으로 강도가 약하고, 흡습성이 높다고 하는 문제가 있다. 그 때문에, 다공질 절연막을 소수화, 고강도화하는 개질 수법이 널리 검토되고 있다.
1,3,5,7-테트라메틸시클로테트라실록산(1,3,5,7-Tetra Methyl Cyclo Tetra Siloxane : TMCTS)을 이용하여 플라즈마에 의한 화학 기상 성장을 행하여 SiOC막을 성막하는 기술이, 예컨대, 미국 특허 제6,147,009호 명세서에 개시되어 있다. 그러나, CVD법을 사용하는 경우, 다공질화가 곤란하기 때문에, 유전률이 매우 낮은 막을 형성하는 것이 어렵다고 하는 문제가 있다.
또한, 구리 배선은 다마신법에 의해, 저유전률 다공질막 상에 경도 및 밀도가 높은 하드마스크를 형성한 후, 포트리소그래프에 의해 에칭을 하여, 형성된 홈 안에 매립되어 형성된다. 또한, 홈 안에는 구리의 확산을 방지하기 위한 배리어 메탈층을 형성하여, 구리 배선을 형성하고 있다. 그러나, 다공질막에 대해서는, 배리어 메탈층 자체가 확산되어 버릴 가능성이 있다. 배선 재료의 다공질막 속으로의 확산을 방지하기 위해서 실리콘 산화막을 두는 것이, 일본 특허 공개 평9-298241호 공보에 개시되어 있다. 이하, 이 산화 실리콘막과 같은 기능, 즉, 배선 재료(금속)의 확산을 방지할 수 있는 절연막을 시일막이라고 기재한다.
종래의 성막 방법에서는, 다공질막을 개질하여, 다공질막과는 막질이 다른 절연막(하드마스크나 시일막)을 더 퇴적하는 경우에는, 다른 챔버에서 다른 반응 물질을 이용하여 다공질 절연막을 개질하고, 다공질 절연막 상에 다른 절연막(하드마스크나 시일막)을 형성하고 있기 때문에, 장치 구성이 크고, 공정수가 많아져 버린다고 하는 문제가 있었다.
같은 문제는, 다공질 절연막에 한하지 않고, 저유전률막을 개질하고, 그 위에 막질이 상이한 다른 절연막(하드마스크, 시일막, 패시베이션막) 등을 형성하는 경우에도 발생하고 있었다.
본 발명은 상기한 실상을 감안하여 이루어진 것으로, 저유전률막을 개질하는 처리와, 개질한 후의 저유전률막 상에 막질이 상이한 다른 절연막을 형성하는 처리를 효율적으로 실행할 수 있도록 하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 따른 절연막의 형성 방법은,
제1 절연막을 반응성 물질을 포함하는 분위기 속에서 가열하는 열처리 공정과,
상기 반응성 물질을 포함하는 가스를 이용한 화학 기상 성장(CVD)에 의해, 상기 열처리 공정에서 열처리된 상기 제1 절연막 상에, 제2 절연막을 형성하는 성막 공정을 구비하는 것을 특징으로 한다.
상기 방법에 있어서, 성막 공정은 예컨대, 열처리 공정에서 반응성 물질을 여기하는 것보다도 높은 에너지로 상기 반응성 물질을 여기함으로써, 화학 기상 성장을 일으키는 공정으로 구성된다.
상기 방법에 있어서, 예컨대, 열처리 공정에서는, 실질적으로 플라즈마를 포함하지 않는 분위기 속에서 제1 절연막이 열처리되고, 성막 공정에서는, 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하여, 화학 기상 성장(CVD)을 한다.
상기 방법에 있어서, 예컨대, 제1 절연막은, 다공질 절연막으로 구성되며, 열처리 공정은, 상기 반응성 물질을 다공질 절연막에 결합시켜 상기 다공질 절연막을 개질하는 개질 공정으로 구성되고, 성막 공정은, 상기 반응성 물질을 포함하는 분위기 속에 개질된 제1 절연막을 배치하고, 상기 제1 절연막을 가열하는 동시에 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하여, 상기 제1 절연막 상에서 상기 반응성 물질을 화학 기상 성장시키는 공정으로 구성된다.
상기 반응성 물질은 예컨대, 상온 상압력에서 기체 또는 상온에서의 증기압이 1 Pa∼101.3 kPa, 바람직하게는 100 Pa∼101.3 kPa인 반응성 물질로 구성된다.
또한, 예컨대, 상기 반응성 물질은 실리콘과 수소를 함유하는 물질로 구성된다. 이 경우, 상기 반응성 물질은 실리콘과 수소의 결합을 2 이상 포함하는 물질로 구성되는 것이 바람직하다.
또한, 상기 반응성 물질은 실리콘 원자의 수가 1∼30, 또한 수소, 산소, 질소로부터 얻어지는 원소를 함유하는 물질로 구성되는 것이 바람직하다.
또한, 상기 반응성 물질은 예컨대,
Figure 112006018904248-pct00001
(식에서, R11, R12, R13, R14, R15, R16은 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수, L은 0∼8의 정수, m은 0∼8의 정수, n은 0∼8의 정수이며, 또한 3≤L+m+n≤8 임)으로 나타내어지는 적어도 1종의 환상 실록산으로 구성된다.
한편, 상기 반응성 물질은 이들에 한정되지 않고, 예컨대,
Figure 112006018904248-pct00002
(식에서, R1, R2, R3, R4는 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수임)로 나타내어지는 적어도 1종의 규소 화합물로 구성되는 것도 사용 가능하다.
또한, 상기 반응성 물질은 예컨대,
Figure 112006018904248-pct00003
(식에서, R5, R6, R7, R8, R9, R10은 동일만하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수임)로 나타내어지는 적어도 1종의 규소 화합물로 구성되는 것도 사용 가능하다.
또한, 상기 반응성 물질은 예컨대,
Figure 112006018904248-pct00004
(식에서, R17, R18, R19, R20, R21, R22는 동일만하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수이며, X는 O, (CH2)f, C6H4, (OSiR23R24)nO, OSiR25R26YSiR27R28O, 또는 NR29이고, R23, R24, R25, R26, R27, R28, R29는 서로 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1, 할로겐 원자 또는 OSiR30R31R32를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정 수, e는 2∼4의 정수, f는 1∼6의 정수, n은 1∼10의 정수이며, Y는 (CH2)m, C6H4를 나타내고, m은 1∼6의 정수이고, R30, R31, R32는 동일하더라도 다르더라도 좋으며, 각각 H 또는 CH3임)로 나타내어지는 적어도 1종의 규소 화합물로 구성되는 것도 사용 가능하다.
또한, 상기 반응성 물질은 예컨대,
Figure 112006018904248-pct00005
(식에서, R33, R34, R35, R36, R37, R38, R39, R40, R41은 서로 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수이며, L은 0∼8의 정수, m은 0∼8의 정수, n은 0∼8의 정수, 또한 3≤L+m+n≤8임)로 나타내어지는 적어도 1종의 환상 실라잔으로 구성되는 것도 사용 가능하다.
또한, 상기 반응성 물질은, 예컨대, 1,3,5,7-테트라메틸시클로테트라실록산이다.
제1 절연막은 실리콘을 포함하는 다공질 절연막으로 구성되며, 상기 반응성 물질은 1,3,5,7-테트라메틸시클로테트라실록산으로 구성되더라도 좋다.
제1 절연막은 반도체 장치의 층간 절연막을 구성하고, 제2 절연막은 제1 절연막보다도 경도와 밀도의 적어도 한 쪽이 높은 절연층을 구성할 수 있다.
열처리 공정은 열처리 시간의 경과와 함께 분위기 속의 상기 반응성 물질의 평균 분자량을 (예컨대 연속적으로 단계적으로) 변화시키는 공정을 포함하더라도 좋다.
열처리 공정에 의한 처리 대상인 제1 절연막은 스핀 도포법에 의해 형성된 다공질 절연막 또는 화학 기상 성장(CVD)에 의해 형성된 다공질 절연막으로 구성되더라도 좋다.
본 발명의 제2 관점에 따른 절연막의 형성 방법은,
실리콘을 포함하는 다공질막을 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 분위기 속에 배치하고 가열하여, 상기 다공질막을 개질하는 개질 공정과,
개질된 상기 다공질막을 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 분위기 속에 배치하여, 상기 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 가스를 이용한 화학 기상 성장에 의해, 상기 다공질막 상에, 상기 개질된 다공질막보다도 경도와 밀도의 적어도 한 쪽이 높은 절연막을 형성하는 성막 공정을 구비하는 것을 특징으로 한다.
개질 공정에서는, 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 분위기 가스의 플라즈마를 생성시키지 않고, 성막 공정에서는, 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 가스의 플라즈마를 생성하여 화학 기상 성장을 하도록 하더라도 좋다.
상기 목적을 달성하기 위해서, 본 발명의 제3 관점에 따른 절연막 형성 시스템은, 제1 챔버와, 상기 제1 챔버 내에 배치되어 피처리체를 지지하는 제1 지지체와, 상기 제1 지지체에 의해 지지된 피처리체를 가열하는 제1 히터와, 상기 제1 챔버 내에 소정의 반응성 물질을 포함하는 가스를 공급하는 제1 가스 공급 수단과, 제1 지지체 상에 제1 절연막이 배치된 상태에서, 상기 제1 가스 공급 수단에 의해 상기 제1 챔버 내에 상기 반응성 물질을 포함하는 가스를 도입하는 동시에 상기 제1 히터에 의해 상기 제1 절연막을 가열하는 제1 제어 수단과, 제2 챔버와, 상기 제2 챔버 내에 배치되어 피처리체를 지지하는 제2 지지체와, 상기 제2 지지체에 의해 지지된 피처리체를 가열하는 제2 히터와, 상기 제2 챔버 내에 상기 반응성 물질을 포함하는 가스를 공급하는 제2 가스 공급 수단과, 제2 지지체 상에 상기 제1 절연막이 지지된 상태에서, 상기 제2 가스 공급 수단에 의해 상기 제2 챔버 내에 상기 반응성 물질을 포함하는 가스를 도입하여, 상기 제1 절연막 상에 상기 반응 물질로부터의 생성물을 포함하는 제2 절연막을 형성하는 제2 제어 수단을 구비하는 것을 특징으로 한다.
제2 챔버 내에 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하는 플라즈마 생성 수단을 더 구비하고, 제2 제어 수단은, 제2 지지체 상에 제1 절연막이 배치된 상태에서, 제2 가스 공급 수단에 의해 제2 챔버 내에 상기 반응성 물질을 포함하는 가스를 도입하여, 제2 히터에 의해 제1 절연막을 가열하고, 또한, 플라즈마 생성 수단에 의해 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성함으로써, 제1 절연막 상에 상기 반응성 물질로부터의 생성물을 포함하는 제2 절연막을 형성하도록 하더라도 좋다.
제1 및 제2 챔버는 물리적으로 하나의 챔버로 구성되고, 제1 및 제2 지지체는 물리적으로 하나의 지지체로 구성되며, 제1 및 제2 히터는 물리적으로 하나의 히터로 구성되고, 제1 및 제2 제어 수단은 물리적으로 공통의 제어부로 구성되며, 챔버는 상기 챔버에 도입된 가스에 고주파 전계를 인가하는 고주파 전계 인가 수단을 구비하고, 제어부는 열처리시에는 가스에 고주파 전계를 인가하지 않고, 성막시에는 고주파 전계를 인가하도록 고주파 전계 인가 수단을 제어하는 수단을 구비하며, 1대로 제1 절연막의 개질과 개질된 제1 절연막 상에의 제2 절연막의 형성이 가능하도록 하더라도 좋다.
도 1은 본 발명의 실시형태에 따른 성막 장치의 시스템 구성을 도시한 도면이다.
도 2는 도 1에 도시한 CVD 장치의 일례를 도시한 도면이다.
도 3은 본 발명의 제1 실시형태에 따른 프로세스의 레시피의 예를 도시한 도면이다.
도 4는 본 발명의 제1 실시형태에 따른 프로세스의 공정을 설명하기 위한 결과물의 단면도이다.
도 5는 본 발명의 제2 실시형태에 따른 프로세스의 공정을 설명하기 위한 결과물의 단면도이다.
도 6은 본 발명의 제3 실시형태에 따른 프로세스의 공정을 설명하기 위한 결 과물의 단면도이다.
도 7은 도 1에 도시한 CVD 장치의 다른 예를 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : 성막 장치 12 : 스핀 도포실
13 : CVD 장치 14 : 반송실
15 : 반입출실 17 : 반송 아암
100 : 제어부 112 : 챔버
116 : 서셉터 117 : 히터
131 : 샤워헤드 135 : 가스 도입관
139 : 고주파 전원 140 : 정합기
211 : 다공질 저유전률막 213 : 하드마스크
225 : 구리 배선 231 : 배선 구멍
234 : 구리 배선 227 : 다공질 저유전률막
228 : 하드마스크 311 : 다공질 저유전률막
<제1 실시형태>
본 발명의 실시형태에 따른 성막 장치(11)에 관해서, 이하 도면을 참조하여 설명한다.
성막 장치(11)는 도 1에 도시한 바와 같이, 스핀 도포실(12)과, 복수(도면에 서는 3개)의 CVD실(13)(131∼133)과, 반송실(14)과, 반입출실(15)과, 반송 레일(16)과, 반송 아암(17)과, 제어부(100)를 구비한다.
스핀 도포실(12)은 게이트(게이트 밸브)(21)를 통해 반송실(14)에 접속되어 있고, 내부에 스핀 도포(코터) 장치(101)가 배치되어 있으며, 회전 테이블 상에 반도체 웨이퍼를 얹어 놓고서, 반도체 웨이퍼를 고속 회전시키면서, 상기 반도체 웨이퍼 상에 다공성 실리카막 형성 재료를 떨어트려, 거의 균일한 두께의 다공성 실리카막을 형성한다.
CVD실(13)(131∼133)은 각각 게이트(22)(221∼22n)를 통해 반송실(14)에 접속되어 있고, 내부에 CVD(Chemical Vapor Deposition) 장치(111)가 배치되어 있다.
각 CVD 장치(111)는 소위 평행 평판형 플라즈마 CVD 장치이며, 도 2에 도시한 바와 같이, 원통 형상의 챔버(112)를 갖는다. 챔버(112)는 알루마이트 처리(양극 산화 처리)된 알루미늄 등의 도전성 재료로 구성된다.
챔버(112)의 바닥부에는 배기구(113)가 설치되어 있다. 배기구(113)에는 터보 분자 펌프 등의 진공 펌프를 갖춘 배기 장치(114)가 접속되어 있다. 배기 장치(114)는 챔버(112) 안을 소정의 압력까지 배기한다. 또한, 챔버(112)의 측벽에는 게이트(22)(221∼22n)가 설치되어 있다. 게이트(22)를 개방한 상태에서, 챔버(112)와 외부(반송실(14)) 사이에서 웨이퍼(W)의 반입출이 이루어진다.
챔버(112)의 바닥부에는 대략 원주 형상의 서셉터 지지대(115)가 설치되어 있다. 서셉터 지지대(115) 위에는 웨이퍼(W)의 적재대(지지대)로서의 서셉터(116) 가 설치되어 있다. 서셉터(116)는 알루미나 등의 절연성 세라믹 등으로 구성되며, 내부에 하부 전극(E)이 배치되어 있다.
서셉터 지지대(115)의 내부에는 히터(117)가 설치되어 있다. 히터(117)는 히터 컨트롤러(118)에 의한 통전에 의해 발열하여, 서셉터(116) 및 웨이퍼(W)는 원하는 온도로 제어된다.
서셉터(116)에는 반도체 웨이퍼(W)를 주고받기 위한 리프트 핀(119)이 설치되어 있고, 리프트 핀(119)은 실린더(도시하지 않음)에 의해 승강 가능하게 되어 있다.
서셉터(116) 내에 매설된 하부 전극(E)에는 제1 고주파 전원(120)이 제1 정합기(121)를 통해 접속되어 있다. 제1 고주파 전원(120)은 0.1∼13 MHz 범위의 주파수를 갖고 있다. 제1 고주파 전원(120)에는 직류 전원(122)이 직렬로 접속되어 있다.
이에 따라, 하부 전극(E)에는 직류 전압이 인가되어, 정전 척으로서 기능한다. 서셉터(116)의 상측에는 서셉터(116)와 평행하게 대향하여 샤워헤드(131)가 설치되어 있다.
샤워헤드(131)의 서셉터(116)에 대향하는 면에는 다수의 가스 구멍(132)을 갖는 전극판(133)이 설치되어 있다. 샤워헤드(131)는 전극 지지체(134)에 의해, 챔버(112)의 천장 부분에 지지되어 있다.
샤워헤드(131)에는 가스 도입관(135)이 접속되어 있다. 가스 도입관(135)은 TMCTS(1,3,5,7-테트라메틸시클로테트라실록산) 가스원(136)과, 불활성 가스원(예컨 대, 헬륨(He) 가스원, 아르곤(Ar) 가스원, 질소(N2) 가스원)(137), 그 밖의 첨가 가스(예컨대, O2, N2O, NH3, H2 등)의 가스원(138)에, 도시하지 않는 매스플로우 컨트롤러, 밸브 등을 통해 접속되어 있다.
각 가스원(136∼138)으로부터의 처리 가스는 가스 도입관(135)을 통해 샤워헤드(131)의 내부에 형성된 중공부(도시하지 않음)에 혼합되어 공급된다. 샤워헤드(131) 내에 공급된 가스는 중공부에서 확산되어, 샤워헤드(131)의 가스 구멍(132)으로부터 챔버(112) 내의 웨이퍼(W)의 표면 영역으로 공급된다.
샤워헤드(131)에는 제2 고주파 전원(139)이 접속되어 있고, 그 급전선에는 제2 정합기(140)가 개재되어 있다. 제2 고주파 전원(139)은 13 MHz∼2.45 GHz 범위의 주파수를 갖고 있고, 이와 같이 높은 주파수를 인가함으로써, 샤워헤드(131)는 상부 전극으로서 기능하여, 챔버(112) 내에 바람직한 해리 상태이면서 고밀도인 플라즈마를 형성한다.
반송실(14)은 스핀 도포실(12)과 각 CVD실(13)을 연결하여, 스핀 코트가 끝난 반도체 웨이퍼(W)를 스핀 도포실(12)에서 CVD실(13)의 어느 한 CVD 장치(111)로 반송하기 위해서 설치되어 있다. 반송실(14)에는 반송 레일(16)을 따라서 이동 가능한 반송 아암(17)이 구비되어 있다. 반송 아암(17)은 반송실(14) 안을 이동하여 반도체 웨이퍼(W)를 반송한다.
반입출실(15)은 이 성막 장치(11)에 외부로부터 처리 대상인 반도체 웨이퍼(W)의 반입출을 하기 위해서 설치되어 있다. 처리 대상인 반도체 웨이퍼(W)는 게이 트(24)를 열어 반입출실(15)에 반입되고, 게이트(24)를 닫고, 게이트(23)를 연 상태에서 반송 아암(17)에 의해 픽업된다. 또한, 처리가 끝난 반도체 웨이퍼(W)는 게이트(23)를 열어 반송 아암(17)에 의해 반송실(14)에서 반입출실(15)로 반입되고, 게이트(23)를 닫고, 게이트(24)를 연 상태에서 외부로 반출된다.
제어부(100)는 마이크로 프로세서 및 제어 메모리 등을 갖춘 프로세스 컨트롤러로 구성되며, 이 성막 장치(11) 전체의 동작을 제어한다. 제어부(100)는 반송 아암(17)에 의한 반도체 웨이퍼(W)의 반송, 게이트(21, 22, 23, 24)의 개폐, 스핀 도포 장치(101)에 의한 스핀 코트 처리, CVD 장치(111)에 의한 다공질 저유전률막의 개질 처리 및 다공질 저유전률막 상에의 하드마스크층의 성막 처리를 제어한다.
이어서, 상기 구성의 성막 장치(11)에 의한 절연막의 형성 방법을 설명한다.
이 성막 장치(11)에 의한 성막 처리는 개략적으로는 도 3의 순서도에 도시한 바와 같이, 6개의 단계로 구성된다. 단계 S1에서 피처리체인 반도체 웨이퍼(W)를 반입하고, 단계 S2에서 스핀 도포 장치(101)에 의해 다공질 저유전률막 원료의 용액의 스핀 도포 처리를 한다. 단계 S3에서 스핀 도포 장치(101)로부터 CVD 장치(111)에 반도체 웨이퍼(W)를 반송한다. 단계 S4에서 CVD 장치(111)에 의해 다공질 저유전률막의 개질 처리를 하고, 단계 S5에서 CVD 장치(111)에 의해 하드마스크를 형성한다. 단계 S6에서 처리가 끝난 반도체 웨이퍼(W)를 반출한다.
이하, 각 단계를 보다 상세히 설명한다.
한편, 이하의 순서는 내부에 기억하고 있는 프로세서 제어 프로그램에 기초하여, 전부 제어부(100)가 실행한다. 다만, 이해를 쉽게 하기 위해서, 제어부(100) 에 대해 상세히 언급하는 것은 피하기로 한다.
단계 S1 :
게이트(24)를 열어, 처리 대상인 반도체 웨이퍼(W)를 반입출실(15)로 반송하고, 게이트(24)를 닫는다. 게이트(23)를 열어, 반송 아암(17)에 의해 반도체 웨이퍼(W)를 픽업하여 이것을 반송하고, 게이트(21)를 열어, 스핀 도포실(12) 내의 스핀 도포 장치(101)의 회전 테이블 상에 반도체 웨이퍼(W)를 얹어 놓는다.
단계 S2 :
회전 테이블을 회전시켜, 소정 회전 속도가 되면, 소정량의 다공질 저유전률막 원료의 용액을 반도체 웨이퍼(W)의 상면에 떨어트려 원료 용액의 도포막을 형성하면서, 일정 시간 회전을 계속한다. 도 4(a)에 도시한 바와 같이, 도포막이 건조되어, 원하는 두께의 다공질 저유전률막(211)이 반도체 웨이퍼(W) 위에 형성되면, 회전 테이블의 회전을 정지한다.
다공질 저유전률막 원료에는 공지의 실리카 화합물을 사용할 수 있는 것 외에, 예컨대, 탄소(C), 수소(H), 질소(N), 불소(F) 등의 원소가 함유되더라도 좋다. 즉, 형성된 다공질 저유전률막(211)은 실리콘(Si)과 산소(O) 외에, 예컨대, 탄소(C), 수소(H), 질소(N), 불소(F) 등의 원소를 함유하여 구성된다.
단계 S3 :
게이트(22)를 열어, 다공질 저유전률막(211)이 도포·형성된 반도체 웨이퍼(W)를 회전 테이블 상에서 반송 아암(17)에 의해 꺼낸다. 게이트(22)를 닫고, 그 시점에서 비어 있는 CVD실(13) 내의 CVD 장치(111)의 서셉터(116)의 돌출되어 있는 리프트 핀(119) 상에 얹어 놓는다.
이어서, 게이트(22)를 닫는다.
단계 S4 :
리프트 핀(119)을 내려, 반도체 웨이퍼(W)를 서셉터(116) 상에 얹어 놓는다.
이어서, 히터 컨트롤러(118)를 통해 히터(117)에 통전하여, 서셉터(116)와 반도체 웨이퍼(W)를 예컨대, 200℃∼500℃, 바람직하게는 400℃ 근방까지 가열한다.
한편, 챔버(112) 내의 압력을 10 Pa∼100 kPa, 바람직하게는 24 kPa 정도까지 감압한다.
또한, TMCTS/희석 가스(여기서는, N2 가스)=0.001∼1.0 정도, 바람직하게는 0.005 근방으로 설정하여, TMCTS 가스를 챔버(112) 내에 공급한다.
이 상태를 0.5분∼3시간(바람직하게는 2분 정도) 유지함으로써, 도 4(b)에 도시한 바와 같이, 다공질 저유전률막(211)의 개질(소수화, 고강도화)을 행한다.
단계 S5 :
이어서, 히터 컨트롤러(118)를 통해 히터(117)에 통전하여, 서셉터(116)와 반도체 웨이퍼(W)를 예컨대, 200℃∼500℃, 바람직하게는 400℃ 근방의 온도로 유지한다.
한편, 챔버(112) 내의 압력을 0.1 Pa∼100 Pa, 바람직하게는 5 Pa 정도까지 감압한다.
이어서, TMCTS/희석 가스(여기서는, He 가스)=0.001∼1.0 정도, 바람직하게는 0.005 근방으로 설정하여, TMCTS 가스를 챔버(112) 내에 공급한다.
또한, 하부 전극(E)과 상부 전극(전극판(133))에, 합계 1 W∼1000 W, 바람직하게는, 50 W 근방의 전력을 공급하여, 플라즈마를 생성하고, 이 상태를 0.5분∼1시간 유지한다. 이에 따라, 플라즈마에 의해 TMCTS의 라디칼이나 이온 등의 활성종이 발생하고, 이들이 반도체 웨이퍼(W)의 표면 근방에서 중합하면서, 그 생성물이 다공질 저유전률막(211) 상에 퇴적된다. 즉, 도 4(c)에 도시한 바와 같이, SiOC로 구성되는 하드마스크(213)가 CVD법에 의해 다공질 저유전률막(211) 상에 형성된다.
이와 같이 하여 형성된 하드마스크(213)는 다공질 저유전률막(211)보다도, 경도와 밀도가 크고, 다공질 저유전률막(211)과의 밀착성도 양호하다.
단계 S6 :
성막 처리를 원하는 시간 계속하면, 고주파 전력의 공급을 정지하고, 히터(117)를 오프로 하며, 가스의 공급을 정지한다. 챔버(112)의 내부를 퍼지하여 상압으로 되돌리고, 리프트 핀(119)을 올린다.
이어서, 게이트(22)를 열어, 반송 아암(17)에 의해 처리가 끝난 반도체 웨이퍼(W)를 CVD 장치(111)로부터 빼낸다. 게이트(23)를 열어, 반입출실(15)까지 반송하고, 게이트(24)를 열어, 성막 장치(11)로부터 반출한다.
이상 설명한 바와 같이, 본 실시형태에 따르면, 하나의 CVD 장치(111)와 동일한 반응성 물질(TMCTS)을 이용하여, 다공질 저유전률막(211)의 개질(소수화, 고강도화)과 하드마스크(213)의 형성 처리를 할 수 있다.
한편, 희석 가스의 종류는 상기 실시형태에 한정되지 않고 임의이다. 또한, 필요에 따라서, 적당한 종류의 첨가 가스를 첨가 가스원(138)으로부터 챔버(112) 내에 공급하도록 하더라도 좋다.
<제2 실시형태>
제1 실시형태에 있어서는, 동일한 반응성 물질을 이용하여, 다공질 저유전률막(211)의 개질과 하드마스크(213)의 형성 처리를 하는 예를 설명했지만, 본 발명은 이것에 한정되지 않고, 여러 가지 변형 및 응용이 가능하다.
이하, 다마신법을 이용한 구리 배선용의 다공질 저유전률 층간 절연막의 개질과 구리 배선 및 배리어 메탈층의 확산 방지용의 시일층의 형성을, 동일한 반응성 물질(TMCTS)과 동일한 CVD 장치를 이용하여 행하는 실시형태를 설명한다.
단계 S11 :
처리 대상인 반도체 웨이퍼(W)를 스핀 도포 장치(101)로 반송한다.
여기서, 반도체 웨이퍼(W)에는 다마신법에 의해 반도체 웨이퍼(W) 상에 형성된 절연막(221) 상에 하드마스크(222)가 형성되고, 이들에 배선 홈(223)이 형성되며, 배선 홈(223)의 내면에 배리어 메탈층(224)이 형성되고, 또한, 배리어 메탈층(224)의 내측에 구리 배선(225)이 형성되고 있다. 또한, 하드마스크(222) 상에는 에칭 스토퍼막(226)이 형성되어 있다.
이 구조물 상에, 스핀 도포 장치(101)에 의해, 제1 실시형태와 같은 식으로 하여, 예컨대, 다공질 무기 실리카, 다공질 유기 실리카 등으로 이루어지는 다공질 저유전률막(227)을 형성한다. 또한, 다공질 저유전률막(227) 상에, CVD 등에 의해 하드마스크(228)를 형성하여, 도 5(a)에 단면을 나타내는 구조체를 제조한다.
단계 S12 :
상기 구조체를 성막 장치(11) 내에 배치되어 있는 도시하지 않는 포토리소그래프 장치 및 에칭 장치로 반송하여, 포트리소그래프 처리와 에칭 처리를 한다. 에칭 처리에서는, 에칭 스토퍼막(226)까지 에칭하여, 도 5(b)에 도시한 바와 같이, 배선 구멍(231)을 형성한다. 계속해서, 도 5(b)에 도시한 구조체를 세정 장치로 옮겨, 세정 처리를 하여, 에칭 잔사를 제거한다.
단계 S13 :
상기 구조체를 CVD 장치(111)로 반송하여, 제1 실시형태와 같은 식으로 하여, TMCTS를 포함하는 분위기에서의 열처리에 의해, 도 5(c)에 도시한 바와 같이, 다공질 저유전률막(227)의 개질 처리를 한다.
단계 S14 :
제1 실시형태와 같은 식으로 하여, TMCTS를 포함하는 분위기에서 행하는 플라즈마를 이용한 CVD법에 의해, 도 5(d)에 도시한 바와 같이, 배선 구멍(231)의 적어도 내면에, 고밀도·고경도이며 배리어 메탈의 확산을 방지할 수 있는 시일막(232)을 형성한다.
단계 S15 :
이방성 기상 에칭에 의해, 도 5(e)에 도시한 바와 같이, 시일막(232)의 저면 부분과 에칭 스토퍼막(226)을 에칭하여, 구리 배선(225)의 상면을 노출한다.
단계 S16 :
도 5(f)에 도시한 바와 같이, 배선 구멍(231)의 내면(측벽)에 배리어 메탈층(233)을 형성하여, 구리 배선(234)을 형성한다.
이상 설명한 바와 같이, 이 실시형태에 따르면, 배리어 메탈층 상에 다공질 저유전률막(227)이 형성되고, 배선 구멍이 형성된 반도체 장치에, 하나의 CVD 장치와 동일한 반응성 물질(TMCTS)을 이용하여, 다공질 저유전률막(227)의 개질(소수화, 고강도화)과 시일막(232)의 형성 처리를 행할 수 있다.
삭제
상기 실시형태에 따르면, 1번째의 에칭에서는, 에칭 스토퍼막까지 에칭을 하고 있지 않기 때문에, 1번째의 세정시에는, 구리를 포함하는 에칭 잔사 물질을 제거할 필요가 없다. 통상, 다공질막의 세정에는 다공질막의 약액 내성과 약액의 구리 제거 성능의 양립이 요구되기 때문에, 사용 가능한 세정액은 한정된다. 그러나, 본 수법에 따르면, 1번째의 세정시에는 구리 잔사의 박리 성능은 요구되지 않기 때문에, 여러 가지 세정액의 사용이 가능하게 된다.
또한, 2번째 에칭후의 세정에서는, 다공질막은 TMCTS를 이용한 CVD법에 의해 형성된 시일막으로 보호되어 있다. 시일막의 세정 약액 내성은 다공질막의 약액 내성보다 우수하기 때문에, 다공질막은 세정액으로부터 보호된다.
또한, 다공질막이 시일막에 의해 시일되어 있기 때문에, 배리어 메탈 성막시에 금속 원료가 다공질막으로 확산되기 어렵게 된다.
상기 실시형태에서는, 도 5에 있어서, 배선 홈(223)과 배선 구멍(231)을 적층하는 예를 나타냈지만, 배선 구멍을 하층에 배선 홈을 상층에 배치하는 구성에도 적용 가능하다. 또한, 심플 다마신이 아니고, 듀얼 다마신법에도 적용 가능하다. 또한, 하층의 절연막(221)에 형성된 배선 홈(223)의 측벽에 시일막을 배치하더라도 좋다.
<제3 실시형태>
본 발명은 상기 제1, 제2 실시형태에 한정되지 않고, 더욱 여러 가지 변형이 가능하다.
예컨대, 다공질막의 개질, 표면 영역의 빈 구멍을 막음에 의한 소수 처리, 또 다른 막의 형성이라는 일련의 공정에 적용하는 것도 가능하다.
이 실시의 예를 도 6에 도시한 다공질 저유전률막의 단면 모델을 이용하여 설명한다.
우선, 도 6(a)에 도시한 바와 같이, 기판 상에 다공질 저유전률막(311)을 형성한다.
이어서, 제1 실시형태와 같은 식으로 하여, CVD 장치(111)에 의해 TMCTS를 이용한 열처리를 하여, 도 6(b)에 도시한 바와 같이, 다공질 저유전률막(311) 내의 빈 구멍의 내부에 TMCTS 모노머 또는 중합도가 작은(평균 분자량이 상대적으로 작은) TMCTS 폴리머를 부착시켜, 개질 처리를 한다.
이어서, 분위기 가스로서 TMCTS를 포함하는 가스를 이용하여, CVD 장치(111)의 히터에 의해 기판 전체를 열처리 공정과 같은 정도로 가열하는 동시에, 하부 전 극(E)과 전극판(133)에 약한 고주파 전력을 인가한다. 여기서, 고주파 전력은 제1 실시형태에 있어서의 전력보다도 1∼2 자릿수 정도 저하된다. 이에 따라, 도 6(c)에 모식적으로 도시한 바와 같이, 중합도가 중간 정도(평균 분자량이 상대적으로 중간 정도)인 TMCTS 폴리머가, 다공질막 내의 빈 구멍의 네트워크의 국소적으로 좁게 되어 있는 부분을 막아, 다공질 저유전률막(311)의 표면 근방 영역을 시일한다.
이어서, 제1 실시형태와 같은 식으로 하여, 분위기 가스로서 TMCTS를 포함하는 가스를 이용하여, CVD 장치(111)의 히터에 의해 기판 전체를 열처리 공정과 같은 정도로 가열하는 동시에, 하부 전극(E)과 전극판(133)에 합계 50 W 근방의 고주파 전력을 인가한다. 이에 따라, 도 6(d)에 도시한 바와 같이, 중합도가 높은(평균 분자량이 상대적으로 큰) 폴리머를 다공질막 상에 퇴적하여, 절연막(313)을 형성한다.
이상 설명한 바와 같이, 이 실시형태에 따르면, 하나의 CVD 장치(111)와 동일한 반응성 물질(TMCTS)을 이용하여, 다공질 저유전률막의 개질·시일, 상기 다공질 저유전률막 상에의 다른 절연막의 형성을 할 수 있다.
한편, 이 예에서는, 다공질 저유전률막의 개질 처리, 표면 근방의 시일 처리, 절연막의 형성 처리의 순으로 가하는 에너지를 단계적으로 크게 하는 예를 나타냈다. 그러나, 가하는 에너지를 연속적으로 서서히 증가하도록 하더라도 좋다. 또한, 고주파 전력 이외에, TMCTS의 농도(유량비), 반도체 웨이퍼(W)의 온도 등의 조건을 연속적으로 변경하여, TMCTS 활성종의 사이즈를 제어함으로써, 상기한 개질 처리, 시일 처리, 막 형성 처리를 연속적으로 행하도록 할 수도 있다.
<변형예>
상기 실시형태에 있어서는, 절연막(하드마스크, 시일막)을 플라즈마 CVD에 의해 성막했지만, 열 CVD에 의해 성막하는 것도 가능하다. 이 경우에는, 챔버 내에 고주파 전계를 인가하기 위한 구성, 즉, 전극, 고주파 전원, 정합기 등을 배치할 필요는 없다. 대신에, 열 CVD를 실현할 수 있을 정도의 히터와 히터 컨트롤러를 배치한다.
상기 실시형태에서는, 저유전률막은 스핀 도포 장치(101)를 이용하여 형성된다고 설명했지만, CVD 장치를 이용하여 형성된 다공질 저유전률막이라도 좋다. CVD 장치의 챔버에 공급하는 원료 가스로서는 예컨대, 환상 실록산, 환상 실라잔 등의 환상 실리콘 화합물 가스를 사용할 수 있다. 또한, 환상 실리콘 화합물 가스 외에, O2, O3, CO, CO2, N2O 등의 산소 함유 물질을 원료로 사용하더라도 좋다. 또한, 실리콘 화합물 가스와 열적으로 불안정한 물질을 CVD 장치의 챔버에 공급하여 성막한 후, 성막 온도보다 높은 온도로 가열함으로써 열적으로 불안정한 물질을 제거함으로써 형성한 다공질 저유전률막이라도 좋다.
다공질 저유전률막은 상기 실시형태에서 나타낸 Si와 O를 함유하는 구성에 한정되지 않는다. 또한, 저유전률막은 다공질, 비다공질의 어느 것이나 가능하다.
저유전률막의 재질로서는,
1) 구성 원소로서 적어도 Si와 O를 함유하는 비다공질의 박막
(Si와 O 외에 C, H, N, F의 원소가 하나 이상 함유되어 있더라도 좋 다)
2) 구성 원소로서 적어도 C와 H를 함유하는 유기 박막
(C와 H 외에 O, F, N의 원소가 하나 이상 함유되어 있더라도 좋다)
등을 사용할 수 있다.
또한, TMCTS 이외의 다공질 실리카막을 개질할 수 있는 물질이며 더구나 화학 기상 성장의 원료가 될 수 있는 재료로서는 다음과 같은 것이 있으며, 이들을 사용하는 것도 가능하다.
1) TMCTS와 동등한 효과의 발현을 기대할 수 있는 재료
Si-H 결합을 분자 내에 2개 이상 포함하는 물질, 예컨대,
모노실라잔, 디실란, 디메틸실란, 디클로로실란, 테트라에틸시클로테트라실록산, 1,2,3-트리에틸-2,4,6-트리메틸시클로트리실라잔, 1,2,3,4,5,6-헥사메틸시클로트리실라잔, 모노메틸실란 등이다.
2) 또한, TMCTS의 소수화 효과와 동등한 효과를 기대할 수 있는 재료로서,
헥사메틸디실라잔, 헥사메틸디실란, 헥사메틸디록산, 트리메틸실란, 테트라메틸실란, 디메틸디메톡시실란, 옥타메틸시클로테트라실록산, 트리메톡시메틸실란, 헥사에틸디실라잔, 헥사페닐디실라잔, 헵타메틸디실라잔, 디프로필-테트라메틸디실라잔, 디-n-부틸-테트라메틸디실라잔, 디-n-옥틸-테트라메틸디실라잔, 디비닐-테트라메틸디실라잔, 1,1,3,3,5,5-헥사메틸시클로트리실라잔, 헥사에틸시클로트리실라잔, 헥사페닐시클로트리실라잔, 옥타메틸시클로테트라실라잔, 옥타에틸시클로테트라실라잔, 테트라에틸-테트라메틸시클로테트라실라잔, 테트라페닐디메틸디실라잔, 디페닐-테트라메틸실라잔, 트리비닐-트리메틸시클로트리실라잔, 테트라비닐-테트라메틸시클로테트라실라잔 등의 물질을 사용하는 것도 가능하다.
3) 또한, TMCTS 효과 중, 고강도화에 중점을 두고 싶은 경우에는, 테트라에톡시실란 등을 사용하는 것도 가능하다.
또한, 가스화의 관점에서는, 실리콘 원자의 수가 1∼30, 바람직하게는, 1∼12 정도, 더욱 바람직하게는, TMCTS와 같이 4개 이하이며, 또한, 수소, 산소, 질소로부터 선택된 원소를 함유하는 물질인 것이 바람직하다. 또한, 상온 상압에서 기체, 또는 상온에서의 증기압이, 1 Pa∼101.3 kPa, 바람직하게는 100 Pa∼101.3 kPa라는 특성을 갖는 물질이 바람직하다.
또한, 전술한 물질에 한정되지 않고, 이하에 나타내는 물질도 유용하다.
[화학식 1]
Figure 112006018904248-pct00006
(식에서, R11, R12, R13, R14, R15, R16은 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수, L은 0∼8의 정수, m은 0∼8의 정수, n은 0∼8의 정수이며, 또한 3≤L+m+n≤8임)으로 나타내어지는 적어도 1종의 환상 실록산.
[화학식 2]
Figure 112006018904248-pct00007
(식에서, R1, R2, R3, R4는 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수임)로 나타내어지는 적어도 1종의 규소 화합물.
[화학식 3]
Figure 112006018904248-pct00008
(식에서, R5, R6, R7, R8, R9, R10은 동일만하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수임)로 나타내어지는 적어도 1종의 규소 화합물.
[화학식 4]
Figure 112006018904248-pct00009
(식에서, R17, R18, R19, R20, R21, R22는 동일만하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수이며, X는 O, (CH2)f, C6H4, (OSiR23R24)nO, OSiR25R26YSiR27R28O, 또는 NR29이고, R23, R24, R25, R26, R27, R28, R29는 서로 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1, 할로겐 원자 또는 OSiR30R31R32를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수, f는 1∼6의 정수, n은 1∼10의 정수이며, Y는 (CH2)m, C6H4를 나타내고, m은 1∼6의 정수이고, R30, R31, R32는 동일하더라도 다르더라도 좋으며, 각각 H 또는 CH3임)로 나타내어지는 적어도 1종의 규소 화합물.
[화학식 5]
Figure 112006018904248-pct00010
(식에서, R33, R34, R35, R36, R37, R38, R39, R40, R41은 서로 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1O, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수이며, L은 0∼8의 정수, m은 0∼8의 정수, n은 0∼8의 정수, 또한 3≤L+m+n≤8임)로 나타내어지는 적어도 1종의 환상 실라잔.
한편, 다공질 저유전률막의 개질 및 다른 절연막을 형성하기 위한 원료(소정의 반응성 물질)로서, 전술한 물질 중에서 선택한 2, 3 또는 4 이상의 물질을 적절하게 조합하여 사용하는 것도 가능하다. 복수 가스의 혼합은 혼합한 가스를 가스원에 축적해 놓더라도 좋고, 혹은 샤워헤드 안이나 챔버 안에서 혼합하도록 하더라도 좋다.
또한, 장치 구성이나 프로세스도 상기 실시형태에 한정되지 않는다.
예컨대, 매엽 방식의 장치에 한정되지 않고, 배치식의 장치를 사용하는 것도 가능하다. 이 경우에는 예컨대, 도 7에 도시한 바와 같이, 챔버(112)의 상부 전극(전극판(133))과 하부 전극(E) 사이에, 보트(401)에 적재하여 복수의 반도체 웨이퍼(W)를 얹어 놓고서, 샤워헤드 또는 가스 도입관 등으로부터 TMCTS 가스를 도입하여, 전술한 처리를 실시하도록 하더라도 좋다. 또한, 히터는 측방 등에 배치하더라 도 좋다.
더욱이, 피처리체도 반도체 웨이퍼(W)에 한하지 않고, 액정 표시 장치나 플라즈마 디스플레이 장치의 유리 기판, 프린트 배선의 회로 기판 등이라도 좋다.
이상 설명한 바와 같이, 본 발명의 제1 관점에 따른 절연막의 형성 방법에 의하면, 열처리 공정에서 사용하는 반응성 물질과 제2 절연막을 형성할 때에 사용하는 반응성 물질이 동일하여, 가스 공급 프로세스를 간략화할 수 있다. 또한, 성막 공정에서 실행하는 처리의 일부(반응성 물질의 공급과 가열 처리)가 열처리 공정에서 실행하는 처리와 같은 식으로 이루어지기 때문에, 성막 공정에서 사용하는 장치 구성을 이용하여, 열처리 공정과 성막 공정을 실행하는 것이 가능하여(이것에 한정되는 것은 아니지만), 시스템의 구성 등을 간략화할 수 있고, 제어도 용이하게 된다.
본 발명의 제2 관점에 따른 절연막의 형성 방법에 의하면, 1,3,5,7-테트라메틸시클로테트라실록산을 사용하여 개질 공정과 성막 공정을 실행하기 때문에, 가스 공급 프로세스를 간략화할 수 있다. 또한, 성막 공정에서 실행하는 처리의 일부(1,3,5,7-테트라메틸시클로테트라실록산의 공급과 가열 처리)가 개질 공정에서 실행하는 처리와 거의 같기 때문에, 성막 공정에서 사용하는 장치 구성을 이용하여, 개질 공정과 성막 공정을 실행하는 것이 가능하여(이것에 한정되는 것은 아니지만), 시스템의 구성 등을 간략화할 수 있고, 제어도 용이하게 된다.
본 발명의 제3 관점에 따른 절연막 형성 시스템에 의하면, 제1 챔버에서 실행하는 열처리에서 사용하는 반응성 물질과 제2 챔버에서 실행하는 제2 절연막의 형성 처리에서 사용하는 반응성 물질이 동일하여, 가스 공급계를 간략화할 수 있다. 또한, 제1 챔버에서 실행하는 열처리가 제2 챔버에서 실행하는 절연막의 성막 처리 중의 열처리와 중복되기 때문에, 장치·설비의 공통화가 가능하다.
본 발명의 사상 및 범위를 일탈하지 않고서, 당업자에 의해 상기한 실시형태에 여러 가지 개량 등이 가해질 것이다. 상기한 실시형태는 도해 목적이며, 본 발명의 범위를 한정하는 것은 아니다. 따라서, 본 발명의 범위는 상기 기재를 참조하는 것은 아니며, 하기의 클레임이 권리를 부여받는 균등한 전체 범위를 따라서 결정되어야 한다.
본 출원은, 2003년 11월 28일에 출원된, 일본국 특허 출원 특허원 2003-399827호에 기초한 것으로, 그 명세서, 청구의 범위, 도면 및 요약서의 내용을 포함한다. 이 출원의 모든 내용은 여기서 원용된다.
본 발명은 반도체 장치, 액정 표시 장치 등의 제조 및 프린트 배선의 회로 기판 등에 적용할 수 있다.

Claims (25)

  1. 제1 절연막(211, 227, 311)을 반응성 물질을 포함하는 분위기 속에서 가열하는 열처리 공정과,
    상기 반응성 물질을 포함하는 가스를 이용한 화학 기상 성장에 의해, 상기 열처리 공정에서 열처리된 상기 제1 절연막 상(211, 227, 311)에, 제2 절연막(213, 228, 313)을 형성하는 성막 공정
    을 구비하는 것을 특징으로 하는 절연막의 형성 방법.
  2. 제1항에 있어서, 상기 성막 공정은, 상기 열처리 공정에서 상기 반응성 물질을 여기하는 것보다도 높은 에너지로 상기 반응성 물질을 여기함으로써, 화학 기상 성장을 일으키는 공정으로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 열처리 공정에서는, 실질적으로 플라즈마를 포함하지 않는 분위기 속에서 제1 절연막이 열처리되고,
    상기 성막 공정에서는, 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하여, 화학 기상 성장을 하는 것을 특징으로 하는 절연막의 형성 방법.
  4. 제1항에 있어서, 상기 제1 절연막은, 다공질 절연막으로 구성되고,
    상기 열처리 공정은, 상기 반응성 물질을 다공질 절연막에 결합시켜 상기 다 공질 절연막을 개질하는 개질 공정으로 구성되며,
    상기 성막 공정은, 상기 반응성 물질을 포함하는 분위기 속에 개질된 제1 절연막을 배치하고, 상기 제1 절연막을 가열하는 동시에 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하여, 상기 제1 절연막 상에 상기 반응성 물질을 화학 기상 성장시키는 공정으로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  5. 제1항에 있어서, 상기 반응성 물질은, 상온 상압력에서 기체 또는 상온에서의 증기압이 1 Pa∼101.3 kPa인 반응성 물질로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  6. 제1항에 있어서, 상기 반응성 물질은, 실리콘과 수소를 함유하는 물질로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  7. 제6항에 있어서, 상기 반응성 물질은, 실리콘과 수소의 결합을 2 이상 포함하는 물질로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  8. 제1항에 있어서, 상기 반응성 물질은, 실리콘 원자의 수가 1∼30, 또한 수소, 산소, 질소로부터 얻어지는 원소를 함유하는 물질로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  9. 제6항에 있어서, 상기 반응 물질이,
    [화학식 1]
    Figure 112006018904248-pct00011
    (여기서, R11, R12, R13, R14, R15, R16은 동일하더라도 다르더라도 좋으며, 각각 H, OH, C6H5, CaH2a+1, CbH2b+1, CF3(CF2)c(CH2)d, CeH2e-1 또는 할로겐 원자를 나타내고, a는 1∼3의 정수, b는 1∼3의 정수, c는 0∼10의 정수, d는 0∼4의 정수, e는 2∼4의 정수, L은 0∼8의 정수, m은 0∼8의 정수, n은 0∼8의 정수이며, 또한 3≤L+m+n≤8)로 나타내어지는 적어도 1종의 환상 실록산인 것을 특징으로 하는 절연막의 형성 방법.
  10. 제6항에 있어서, 상기 반응성 물질이, 1,3,5,7-테트라메틸시클로테트라실록산인 것을 특징으로 하는 절연막의 형성 방법.
  11. 제1항에 있어서, 상기 제1 절연막은 실리콘을 포함하는 다공질 절연막으로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  12. 제1항에 있어서, 상기 제1 절연막은, 반도체 장치의 층간 절연막을 구성하고,
    상기 제2 절연막은, 상기 제1 절연막보다도 경도와 밀도의 적어도 한 쪽이 높은 절연층을 구성하는 것을 특징으로 하는 절연막의 형성 방법.
  13. 제1항에 있어서, 상기 열처리 공정은, 열처리 시간의 경과와 함께 분위기 중의 상기 반응성 물질의 평균 분자량을 변화시키는 공정을 포함하는 것을 특징으로 하는 절연막의 형성 방법.
  14. 제1항에 있어서, 상기 열처리 공정에서 상기 반응성 물질을 여기하는 에너지보다도 높은 에너지로 상기 반응성 물질을 여기하여, 상기 제1 절연막을 열처리하는 제2 열처리 공정을 더 구비하고,
    상기 성막 공정에서, 상기 제2 열처리 공정에서 상기 반응성 물질을 여기하는 에너지보다도 높은 에너지로 상기 반응성 물질을 여기하여, 상기 제2 열처리 공정에서 열처리된 상기 제1 절연막 상에, 제2 절연막을 형성하는 것을 특징으로 하는 절연막의 형성 방법.
  15. 제1항에 있어서, 상기 열처리 공정에 의한 열처리 대상인 제1 절연막은, 스핀 도포법에 의해 형성된 다공질 절연막 또는 화학 기상 성장에 의해 형성된 다공질 절연막으로 구성되는 것을 특징으로 하는 절연막의 형성 방법.
  16. 실리콘을 포함하는 다공질막을 1,3,5,7-테트라메틸시클로테트라실록산을 포 함하는 분위기 속에 배치하고 가열하여, 상기 다공질막을 개질하는 개질 공정과,
    개질된 상기 다공질막을 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 분위기 속에 배치하여, 상기 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 가스를 이용한 화학 기상 성장에 의해, 상기 다공질막 상에, 상기 개질된 다공질막보다도 경도와 밀도의 적어도 한 쪽이 높은 절연막을 형성하는 성막 공정
    을 구비하는 절연막의 형성 방법.
  17. 제16항에 있어서, 상기 개질 공정에서는, 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 분위기 가스의 플라즈마를 생성시키지 않고,
    상기 성막 공정에서는, 1,3,5,7-테트라메틸시클로테트라실록산을 포함하는 가스로 플라즈마를 생성하여 화학 기상 성장을 하는 것을 특징으로 하는 절연막의 형성 방법.
  18. 챔버 내에 제1 절연막(211, 227, 311)이 형성된 피처리 기판을 배치하고, 상기 챔버에 반응성 물질을 포함하는 가스를 공급하여, 상기 제1 절연막을 가열하는 열처리 공정과,
    상기 챔버 내에서 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하여, 상기 열처리 공정에서 열처리된 상기 제1 절연막 상에 상기 플라즈마 중의 여기된 상기 반응성 물질을 화학 기상 성장시켜 제2 절연막(213, 228, 313)을 형성하는 성막 공정
    을 구비하는 절연막의 형성 방법.
  19. 제1 챔버(112)와, 상기 제1 챔버 내에 배치되어 피처리체를 지지하는 제1 지지체(116)와, 상기 제1 지지체에 의해 지지된 피처리체를 가열하는 제1 히터(117)와,
    상기 제1 챔버 내에 소정의 반응성 물질을 포함하는 가스를 공급하는 제1 가스 공급 수단(131, 135)과,
    제1 지지체 상에 제1 절연막이 형성된 피처리체가 배치된 상태에서, 상기 제1 가스 공급 수단에 의해 상기 제1 챔버 내에 상기 반응성 물질을 포함하는 가스를 도입하는 동시에 상기 제1 히터에 의해 상기 제1 절연막을 가열하는 제1 제어 수단(100)과,
    제2 챔버(112)와, 상기 제2 챔버 내에 배치되어 피처리체를 지지하는 제2 지지체(116)와, 상기 제2 지지체에 의해 지지된 피처리체를 가열하는 제2 히터(117)와,
    상기 제2 챔버 내에 상기 반응성 물질을 포함하는 가스를 공급하는 제2 가스 공급 수단(131, 135)과,
    제2 지지체 상에 상기 제1 절연막이 형성된 피처리체가 지지된 상태에서, 상기 제2 가스 공급 수단에 의해 상기 제2 챔버 내에 상기 반응성 물질을 포함하는 가스를 도입하여, 상기 제1 절연막 상에 상기 반응 물질로부터의 생성물을 포함하는 제2 절연막을 형성하는 제2 제어 수단(100)
    을 구비하는 것을 특징으로 하는 절연막 형성 장치.
  20. 제19항에 있어서, 상기 제2 챔버 내에 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하는 플라즈마 생성 수단(131, 139)을 더 구비하고,
    상기 제2 제어 수단은, 제2 지지체 상에 제1 절연막이 형성된 피처리체가 배치된 상태에서, 상기 제2 가스 공급 수단에 의해 상기 제2 챔버 내에 상기 반응성 물질을 포함하는 가스를 도입하여, 상기 제2 히터에 의해 상기 제1 절연막을 가열하고, 또한, 플라즈마 생성 수단에 의해 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성함으로써, 상기 제1 절연막 상에 상기 반응성 물질로부터의 생성물을 포함하는 제2 절연막을 형성하는 것을 특징으로 하는 절연막 형성 장치.
  21. 제19항에 있어서, 상기 제1 및 제2 챔버는 물리적으로 하나의 챔버로 구성되고,
    상기 제1 및 제2 지지체는 물리적으로 하나의 지지체로 구성되며,
    상기 제1 및 제2 히터는 물리적으로 하나의 히터로 구성되고,
    상기 제1 및 제2 제어 수단은 물리적으로 공통의 제어부로 구성되며,
    상기 챔버는 상기 챔버에 도입된 가스에 고주파 전계를 인가하는 고주파 전계 인가 수단(139, 140)을 구비하고,
    상기 제어부는, 열처리시에는 가스에 고주파 전계를 인가하지 않고, 성막시에는, 고주파 전계를 인가하도록 고주파 전계 인가 수단을 제어하는 수단을 구비하며,
    하나의 장치에 의해서 상기 제1 절연막의 열처리와 열처리된 제1 절연막 상에의 제2 절연막의 형성이 가능한 것을 특징으로 하는 절연막 형성 장치.
  22. 복수의 챔버(112)와,
    챔버에 피처리체를 반송하여 배치하는 반송 수단(17)과,
    상기 반송 수단에 의해 피처리체가 배치된 챔버에 소정의 반응성 물질을 포함하는 가스를 공급하는 가스 공급 수단(131, 135)과,
    상기 가스 공급 수단에 의해 공급된 가스의 분위기 속에서 챔버 내에 배치된 피처리체를 가열하여, 상기 피처리체에 형성된 제1 절연막을 열처리하는 가열 수단(117)과,
    제1 절연막이 열처리된 피처리체가 배치된 상기 챔버 내에 상기 반응성 물질을 포함하는 가스의 플라즈마를 생성하는 플라즈마 생성 수단(131, 139)과,
    상기 가열 수단에 의해 가열된 피처리체의 상기 제1 절연막 상에, 제2 절연막을, 상기 플라즈마 생성 수단에 의해 생성된 플라즈마를 이용한 화학 기상 성장에 의해 형성하는 막 형성 수단
    을 구비하는 것을 특징으로 하는 절연막 형성 장치.
  23. 금속 배선(225)이 매립된 기판을 준비하는 공정과,
    상기 기판에 제1 절연막(227)을 형성하는 공정과,
    배리어 메탈을 통해 금속 배선을 형성하기 위한 배선 구멍(231)을 상기 제1 절연막에 형성하는 공정과,
    배리어 메탈이 상기 제1 절연막 속으로 이동하는 것을 저하시키도록 상기 제1 절연막을 개질하는 개질 공정과,
    개질된 상기 제1 절연막을 피복하는 제2 절연막(232)을 형성하는 막 형성 공정과,
    상기 배선 구멍에 상기 제2 절연막과 배리어 메탈을 통해 금속 배선(234)을 형성하여, 형성된 금속 배선과 매립된 금속 배선을 결합하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제23항에 있어서, 상기 제2 절연막은, 개질된 상기 제1 절연막보다도 경도와 밀도의 적어도 어느 한 쪽이 높은 절연층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제23항에 있어서, 상기 개질 공정에서, 소정의 반응성 물질을 포함하는 분위기 속에서 상기 제1 절연막을 열처리하고,
    상기 막 형성 공정에서, 상기 반응성 물질을 포함하는 가스를 이용한 화학 기상 성장에 의해, 상기 제2 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020067005431A 2003-11-28 2004-11-29 절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법 KR100789858B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003399827A JP3666751B2 (ja) 2003-11-28 2003-11-28 絶縁膜の形成方法及び絶縁膜形成システム
JPJP-P-2003-00399827 2003-11-28

Publications (2)

Publication Number Publication Date
KR20060083977A KR20060083977A (ko) 2006-07-21
KR100789858B1 true KR100789858B1 (ko) 2008-01-02

Family

ID=34631617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005431A KR100789858B1 (ko) 2003-11-28 2004-11-29 절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US7772130B2 (ko)
JP (1) JP3666751B2 (ko)
KR (1) KR100789858B1 (ko)
CN (1) CN1871696B (ko)
TW (1) TWI280632B (ko)
WO (1) WO2005053008A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860736B1 (ko) * 2005-02-15 2008-09-29 가부시키가이샤 알박 개질 다공질 실리카막의 제조 방법, 이 제조 방법에 의해얻어진 개질 다공질 실리카막, 및 이 개질 다공질실리카막으로 이루어지는 반도체 장치
JP4630756B2 (ja) * 2005-08-05 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
JP4657859B2 (ja) * 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
US8039049B2 (en) * 2005-09-30 2011-10-18 Tokyo Electron Limited Treatment of low dielectric constant films using a batch processing system
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP4854286B2 (ja) * 2005-12-06 2012-01-18 株式会社アルバック 銅配線構造
JP4623520B2 (ja) * 2006-04-10 2011-02-02 株式会社神戸製鋼所 多孔質膜の製造方法及びその方法によって製造された多孔質膜
US8043957B2 (en) 2006-05-17 2011-10-25 Nec Corporation Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor
JP5030478B2 (ja) * 2006-06-02 2012-09-19 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2008021800A (ja) 2006-07-12 2008-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008117903A (ja) * 2006-11-02 2008-05-22 Toshiba Corp 半導体装置の製造方法
US7947565B2 (en) * 2007-02-07 2011-05-24 United Microelectronics Corp. Forming method of porous low-k layer and interconnect process
JP2009094183A (ja) 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
JP5349789B2 (ja) * 2007-11-14 2013-11-20 ルネサスエレクトロニクス株式会社 多層配線の形成方法
US20090159104A1 (en) * 2007-12-19 2009-06-25 Judy Huang Method and apparatus for chamber cleaning by in-situ plasma excitation
JP5251156B2 (ja) * 2008-02-12 2013-07-31 Ｊｓｒ株式会社 ケイ素含有膜およびその形成方法
WO2009144920A1 (ja) * 2008-05-29 2009-12-03 Ｎｅｃエレクトロニクス株式会社 シリル化多孔質絶縁膜の製造方法、半導体装置の製造方法、およびシリル化材料
JP5582710B2 (ja) * 2009-03-24 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI562204B (en) * 2010-10-26 2016-12-11 Hitachi Int Electric Inc Substrate processing apparatus, semiconductor device manufacturing method and computer-readable recording medium
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
CN103178001B (zh) * 2011-12-21 2016-06-01 中芯国际集成电路制造(上海)有限公司 处理多孔超低介电常数层的方法
US9631273B2 (en) * 2012-07-25 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for dielectric deposition process
JP6206096B2 (ja) * 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
KR102079501B1 (ko) 2014-10-24 2020-02-20 버슘머트리얼즈 유에스, 엘엘씨 규소-함유 필름의 증착을 위한 조성물 및 이를 사용하는 방법
CN106388855B (zh) * 2015-08-03 2019-05-21 长庚大学 超声波能量显示设备
CN105428253B (zh) * 2015-12-23 2018-09-28 通富微电子股份有限公司 半导体封装中控制凸点蚀刻底切的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092804A (ja) * 1996-09-19 1998-04-10 Sony Corp 多孔質誘電体膜の製造方法
JP2000068264A (ja) * 1998-08-26 2000-03-03 Sony Corp 多孔質絶縁膜の表面処理方法およびこれを用いた電子装置の製造方法
JP2000150510A (ja) * 1998-11-05 2000-05-30 Sony Corp 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法
JP2001035917A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
JP2915357B2 (ja) 1996-03-06 1999-07-05 松下電器産業株式会社 半導体装置、その製造方法及び多孔質膜の形成方法
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
KR100816698B1 (ko) * 2000-04-03 2008-03-27 가부시키가이샤 알박 다공성 ｓｏｇ 필름의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092804A (ja) * 1996-09-19 1998-04-10 Sony Corp 多孔質誘電体膜の製造方法
JP2000068264A (ja) * 1998-08-26 2000-03-03 Sony Corp 多孔質絶縁膜の表面処理方法およびこれを用いた電子装置の製造方法
JP2000150510A (ja) * 1998-11-05 2000-05-30 Sony Corp 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法
JP2001035917A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1871696B (zh) 2011-01-19
US7772130B2 (en) 2010-08-10
TW200531204A (en) 2005-09-16
WO2005053008A1 (ja) 2005-06-09
CN1871696A (zh) 2006-11-29
KR20060083977A (ko) 2006-07-21
US20070275568A1 (en) 2007-11-29
JP3666751B2 (ja) 2005-06-29
TWI280632B (en) 2007-05-01
JP2005166716A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100789858B1 (ko) 절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법
US10804144B2 (en) Deposition of aluminum oxide etch stop layers
JP6928043B2 (ja) ガス分配及び個別のポンピングを伴うバッチ硬化チャンバ
US6365518B1 (en) Method of processing a substrate in a processing chamber
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
TWI293781B (ko)
CN107408493B (zh) 脉冲氮化物封装
KR20020007224A (ko) 확산을 감소시키도록 낮은 유전상수의 유전층을 처리하기위한 방법 및 장치
CN109791914B (zh) 用于互连结构的复合介电界面层
WO2005096362A1 (ja) 金属シリケート膜の成膜方法および装置、並びに半導体装置の製造方法
US9850574B2 (en) Forming a low-k dielectric layer with reduced dielectric constant and strengthened mechanical properties
KR100860683B1 (ko) 성막 방법 및 열처리 장치
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
JPH11323560A (ja) 成膜処理方法及び成膜処理装置
KR20090006769A (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
JP3915697B2 (ja) 成膜方法及び成膜装置
WO2021247590A1 (en) Self-assembled monolayer deposition from low vapor pressure organic molecules
US20240087881A1 (en) Systems and methods for depositing low-k dielectric films
KR20230017134A (ko) 질화티타늄막을 형성하는 방법, 및 질화티타늄막을 형성하는 장치
TW202129762A (zh) 絕緣膜之形成方法
WO2024044460A1 (en) Systems and methods for depositing low-κ dielectric films
KR20220154777A (ko) 탄화규소 함유막을 형성하는 방법 및 장치
TW202244313A (zh) 具有氣體分佈及個別泵送的批次固化腔室
JP2006173235A (ja) 絶縁層の形成方法、熱処理装置及び記憶媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee